JPH10320071A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH10320071A JPH10320071A JP9133086A JP13308697A JPH10320071A JP H10320071 A JPH10320071 A JP H10320071A JP 9133086 A JP9133086 A JP 9133086A JP 13308697 A JP13308697 A JP 13308697A JP H10320071 A JPH10320071 A JP H10320071A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- clock
- integrated circuit
- semiconductor integrated
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000006243 chemical reaction Methods 0.000 claims description 58
- 230000007423 decrease Effects 0.000 claims description 22
- 230000010355 oscillation Effects 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 4
- 238000003672 processing method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 25
- 230000007257 malfunction Effects 0.000 description 19
- 238000001816 cooling Methods 0.000 description 7
- 230000009467 reduction Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】
【課題】 信号処理手段の熱暴走及び誤動作を確実に防
止するとともに、それが組み込まれる機器の使用感の向
上、省スペース化、及び、コストダウンを実現した半導
体集積回路を提供する。 【解決手段】 供給されるクロックＣＬＫにより所定の
動作を行う信号処理部１を有する半導体集積回路におい
て、その基板内に温度検出センサ２を有し、温度検出セ
ンサ２の検出温度に応じて信号処理部１へのクロックＣ
ＬＫの供給を遮断するクロック入力制御部３を有してい
る。
止するとともに、それが組み込まれる機器の使用感の向
上、省スペース化、及び、コストダウンを実現した半導
体集積回路を提供する。 【解決手段】 供給されるクロックＣＬＫにより所定の
動作を行う信号処理部１を有する半導体集積回路におい
て、その基板内に温度検出センサ２を有し、温度検出セ
ンサ２の検出温度に応じて信号処理部１へのクロックＣ
ＬＫの供給を遮断するクロック入力制御部３を有してい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＣＰＵ、Ｄ
ＳＰなど、供給されるクロックにより所定の動作を行う
信号処理手段を有する半導体集積回路に関するものであ
る。
ＳＰなど、供給されるクロックにより所定の動作を行う
信号処理手段を有する半導体集積回路に関するものであ
る。
【０００２】
【従来の技術】半導体集積回路には供給されるクロック
により所定の動作を行う信号処理手段を有するものが存
在するが、その動作速度を向上させるために、信号処理
手段には高周波数のクロックが供給されることが多い。
により所定の動作を行う信号処理手段を有するものが存
在するが、その動作速度を向上させるために、信号処理
手段には高周波数のクロックが供給されることが多い。
【０００３】しかしながら、供給されるクロックの周波
数が高くなるほど、信号処理手段での消費電力が大きく
なることがわかっており、消費電力の増大に伴って信号
処理手段が発熱して高温となるので、信号処理手段の熱
暴走や熱破壊、あるいは、その内部パスにおける遅延時
間が増大して信号処理手段の誤動作を引き起こすなどの
問題があった。
数が高くなるほど、信号処理手段での消費電力が大きく
なることがわかっており、消費電力の増大に伴って信号
処理手段が発熱して高温となるので、信号処理手段の熱
暴走や熱破壊、あるいは、その内部パスにおける遅延時
間が増大して信号処理手段の誤動作を引き起こすなどの
問題があった。
【０００４】このような問題の対策として、半導体集積
回路を搭載する機器においては、図１７に示すように、
半導体集積回路１００のチップ裏面あるいはヒートシン
ク４００の近辺などの高温になる部分に温度検出手段で
ある温度センサ２００を設けるとともに（図１８の
（ａ）、（ｂ）参照）、冷却手段であるファン３００を
設け、温度センサ２００の検出温度に応じてコントロー
ラ５００がファン３００の駆動を制御するようになって
いる。
回路を搭載する機器においては、図１７に示すように、
半導体集積回路１００のチップ裏面あるいはヒートシン
ク４００の近辺などの高温になる部分に温度検出手段で
ある温度センサ２００を設けるとともに（図１８の
（ａ）、（ｂ）参照）、冷却手段であるファン３００を
設け、温度センサ２００の検出温度に応じてコントロー
ラ５００がファン３００の駆動を制御するようになって
いる。
【０００５】
【発明が解決しようとする課題】しかしながら、近年、
供給するクロックの周波数をより高くして信号処理手段
の動作速度をより一層向上させる傾向にあり、上記のよ
うな対策だけでは信号処理手段の温度上昇を阻止しきれ
ず、熱暴走あるいは誤動作などの問題を引き起こしかね
ない。
供給するクロックの周波数をより高くして信号処理手段
の動作速度をより一層向上させる傾向にあり、上記のよ
うな対策だけでは信号処理手段の温度上昇を阻止しきれ
ず、熱暴走あるいは誤動作などの問題を引き起こしかね
ない。
【０００６】そして、信号処理手段の温度上昇を未然に
防止するために、特開平８−１２３５７５号公報には、
信号処理手段が消費する電流量に応じて信号処理手段に
供給されるクロックの周波数を変化させる半導体集積回
路が開示されており、このような半導体集積回路によれ
ば、信号処理手段の消費電流量が所定値近辺で安定する
ようにクロックの周波数が制御されることになる。
防止するために、特開平８−１２３５７５号公報には、
信号処理手段が消費する電流量に応じて信号処理手段に
供給されるクロックの周波数を変化させる半導体集積回
路が開示されており、このような半導体集積回路によれ
ば、信号処理手段の消費電流量が所定値近辺で安定する
ようにクロックの周波数が制御されることになる。
【０００７】ところが、確かに信号処理手段の消費電流
量とその温度との間には密接な関係があるが、必ずしも
信号処理手段の消費電流量だけではその温度を正確に判
断することができない（種々の要因により消費電流量が
所定値近辺で安定したとしても温度が上昇する場合もあ
る）ので、上記公報に開示された半導体集積回路では、
信号処理手段の温度上昇を阻止しきれず、熱暴走あるい
は誤動作を引き起こす危険性をはらんでいる。また、逆
に考えると、信号処理手段の消費電流量が所定値近辺を
越えて大きくなったまま維持したとしてもその温度が上
昇しない場合も想定され、この場合は無駄に信号処理手
段の動作速度を低下させてしまうことになる。
量とその温度との間には密接な関係があるが、必ずしも
信号処理手段の消費電流量だけではその温度を正確に判
断することができない（種々の要因により消費電流量が
所定値近辺で安定したとしても温度が上昇する場合もあ
る）ので、上記公報に開示された半導体集積回路では、
信号処理手段の温度上昇を阻止しきれず、熱暴走あるい
は誤動作を引き起こす危険性をはらんでいる。また、逆
に考えると、信号処理手段の消費電流量が所定値近辺を
越えて大きくなったまま維持したとしてもその温度が上
昇しない場合も想定され、この場合は無駄に信号処理手
段の動作速度を低下させてしまうことになる。
【０００８】そこで、本発明は、信号処理手段の熱暴走
及び誤動作を確実に防止するとともに、それが組み込ま
れる機器の使用感の向上、省スペース化、及び、コスト
ダウンを実現した半導体集積回路を提供することを目的
とする。
及び誤動作を確実に防止するとともに、それが組み込ま
れる機器の使用感の向上、省スペース化、及び、コスト
ダウンを実現した半導体集積回路を提供することを目的
とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、請求項１に記載の半導体集積回路では、供給される
クロックにより所定の動作を行う信号処理手段を有する
半導体集積回路において、その基板内に温度検出手段を
有し、該温度検出手段の検出温度に応じて前記信号処理
手段へのクロックの供給を遮断する手段を有している。
め、請求項１に記載の半導体集積回路では、供給される
クロックにより所定の動作を行う信号処理手段を有する
半導体集積回路において、その基板内に温度検出手段を
有し、該温度検出手段の検出温度に応じて前記信号処理
手段へのクロックの供給を遮断する手段を有している。
【００１０】以上の構成において、温度検出手段が検出
する温度はほぼ信号処理手段の温度に等しいと考えるこ
とができるため、温度検出手段の検出温度が所定温度に
なった時点で信号処理手段へのクロックの供給を遮断す
るようにしておけば、信号処理手段の動作が停止し、信
号処理手段の温度が所定温度を越えて大きく上昇するこ
とはなくなるので、所定温度を適切に設定しておくこと
によって、信号処理手段の熱暴走を確実に防ぐことがで
きる。
する温度はほぼ信号処理手段の温度に等しいと考えるこ
とができるため、温度検出手段の検出温度が所定温度に
なった時点で信号処理手段へのクロックの供給を遮断す
るようにしておけば、信号処理手段の動作が停止し、信
号処理手段の温度が所定温度を越えて大きく上昇するこ
とはなくなるので、所定温度を適切に設定しておくこと
によって、信号処理手段の熱暴走を確実に防ぐことがで
きる。
【００１１】また、請求項２に記載の半導体集積回路で
は、上記請求項１に記載の半導体集積回路において、前
記信号処理手段へのクロックの供給が遮断された後、前
記温度検出手段の検出温度に応じて前記信号処理手段へ
のクロックの供給を再開する手段を有している。
は、上記請求項１に記載の半導体集積回路において、前
記信号処理手段へのクロックの供給が遮断された後、前
記温度検出手段の検出温度に応じて前記信号処理手段へ
のクロックの供給を再開する手段を有している。
【００１２】以上の構成において、温度検出手段の検出
温度が適切な温度になった時点で信号処理手段へのクロ
ックの供給を再開するようにしておけば、信号処理手段
の動作が停止したとしても、その後に信号処理手段の温
度が冷却手段や動作停止などにより低下して信号処理手
段が動作しても何等問題のない温度になったときには、
信号処理手段の動作が再開する。
温度が適切な温度になった時点で信号処理手段へのクロ
ックの供給を再開するようにしておけば、信号処理手段
の動作が停止したとしても、その後に信号処理手段の温
度が冷却手段や動作停止などにより低下して信号処理手
段が動作しても何等問題のない温度になったときには、
信号処理手段の動作が再開する。
【００１３】また、請求項３に記載の半導体集積回路で
は、上記請求項２に記載の半導体集積回路において、前
記温度検出手段の検出温度と前記信号処理手段へのクロ
ックの供給の遮断／再開の切り換えとの間にヒステリシ
スをもたせている。
は、上記請求項２に記載の半導体集積回路において、前
記温度検出手段の検出温度と前記信号処理手段へのクロ
ックの供給の遮断／再開の切り換えとの間にヒステリシ
スをもたせている。
【００１４】以上の構成により、信号処理手段へのクロ
ックの供給の遮断／再開が頻繁に切り換わることはな
く、信号処理手段の動作の停止、再開を安定的に制御す
ることができる（信号処理手段の動作の停止／再開の切
り換えが発振状態になることはない）。
ックの供給の遮断／再開が頻繁に切り換わることはな
く、信号処理手段の動作の停止、再開を安定的に制御す
ることができる（信号処理手段の動作の停止／再開の切
り換えが発振状態になることはない）。
【００１５】また、請求項４に記載の半導体集積回路で
は、クロックの周波数を変換するクロック周波数変換手
段と、該クロック周波数変換手段を経たクロックにより
所定の動作を行う信号処理手段とを有する半導体集積回
路において、その基板内に温度検出手段を有し、該温度
検出手段の検出温度が上昇するにつれて、前記クロック
周波数変換手段を経たクロックの周波数が低くなるよう
に前記クロック周波数変換手段の変換比率を変化させる
手段を有している。
は、クロックの周波数を変換するクロック周波数変換手
段と、該クロック周波数変換手段を経たクロックにより
所定の動作を行う信号処理手段とを有する半導体集積回
路において、その基板内に温度検出手段を有し、該温度
検出手段の検出温度が上昇するにつれて、前記クロック
周波数変換手段を経たクロックの周波数が低くなるよう
に前記クロック周波数変換手段の変換比率を変化させる
手段を有している。
【００１６】以上の構成により、温度検出手段が検出す
る温度はほぼ信号処理手段の温度に等しいと考えること
ができるため、信号処理手段の温度が上昇するにつれ
て、信号処理手段に供給されるクロックの周波数が低く
なり、これにより、信号処理手段の温度上昇に歯止めが
かかり、信号処理手段の熱暴走を確実に防止することが
できる。
る温度はほぼ信号処理手段の温度に等しいと考えること
ができるため、信号処理手段の温度が上昇するにつれ
て、信号処理手段に供給されるクロックの周波数が低く
なり、これにより、信号処理手段の温度上昇に歯止めが
かかり、信号処理手段の熱暴走を確実に防止することが
できる。
【００１７】また、請求項５に記載の半導体集積回路で
は、上記請求項４に記載の半導体集積回路において、前
記温度検出手段の検出温度が下降するにつれて、前記ク
ロック周波数変換手段を経たクロックの周波数が高くな
るように前記クロック周波数変換手段の変換比率を変化
させる手段を有している。
は、上記請求項４に記載の半導体集積回路において、前
記温度検出手段の検出温度が下降するにつれて、前記ク
ロック周波数変換手段を経たクロックの周波数が高くな
るように前記クロック周波数変換手段の変換比率を変化
させる手段を有している。
【００１８】以上の構成により、一旦、信号処理手段の
温度が上昇すると、信号処理手段に供給されるクロック
の周波数が低くなって、信号処理手段の動作速度が低下
するが、その後に信号処理手段の温度が冷却手段や動作
速度低下などにより下降するにつれて、信号処理手段に
供給されるクロックの周波数が高くなって、信号処理手
段の動作速度が回復する。
温度が上昇すると、信号処理手段に供給されるクロック
の周波数が低くなって、信号処理手段の動作速度が低下
するが、その後に信号処理手段の温度が冷却手段や動作
速度低下などにより下降するにつれて、信号処理手段に
供給されるクロックの周波数が高くなって、信号処理手
段の動作速度が回復する。
【００１９】また、請求項６に記載の半導体集積回路で
は、上記請求項５に記載の半導体集積回路において、前
記温度検出手段の検出温度と前記クロック周波数変換手
段を経たクロックの周波数との間にヒステリシスをもた
せている。
は、上記請求項５に記載の半導体集積回路において、前
記温度検出手段の検出温度と前記クロック周波数変換手
段を経たクロックの周波数との間にヒステリシスをもた
せている。
【００２０】以上の構成により、信号処理手段に供給さ
れるクロックの周波数が頻繁に変化することはなく、信
号処理手段の動作速度を安定的に制御することができる
（信号処理手段の動作速度が発振状態になることはな
い）。
れるクロックの周波数が頻繁に変化することはなく、信
号処理手段の動作速度を安定的に制御することができる
（信号処理手段の動作速度が発振状態になることはな
い）。
【００２１】また、請求項７に記載の半導体集積回路で
は、その変換比率が外部から設定可能なクロック周波数
変換手段と、該クロック周波数変換手段を経たクロック
により所定の動作を行う信号処理手段とを有する半導体
集積回路において、その基板内に温度検出手段を有し、
該温度検出手段の検出温度に応じて前記クロック周波数
変換手段の変換比率を変化させる手段を有している。
は、その変換比率が外部から設定可能なクロック周波数
変換手段と、該クロック周波数変換手段を経たクロック
により所定の動作を行う信号処理手段とを有する半導体
集積回路において、その基板内に温度検出手段を有し、
該温度検出手段の検出温度に応じて前記クロック周波数
変換手段の変換比率を変化させる手段を有している。
【００２２】また、請求項８に記載の半導体集積回路で
は、その発振周波数が外部から設定可能なクロック発振
手段と、該クロック発振手段から出力されるクロックに
より所定の動作を行う信号処理手段とを有する半導体集
積回路において、その基板内に温度検出手段を有し、該
温度検出手段の検出温度に応じて前記クロック発振手段
の発振周波数を変化させる手段を有している。
は、その発振周波数が外部から設定可能なクロック発振
手段と、該クロック発振手段から出力されるクロックに
より所定の動作を行う信号処理手段とを有する半導体集
積回路において、その基板内に温度検出手段を有し、該
温度検出手段の検出温度に応じて前記クロック発振手段
の発振周波数を変化させる手段を有している。
【００２３】以上のそれぞれの構成により、消費電力の
低減あるいは動作速度の調整などを意図してクロックの
周波数を設定できるとともに、信号処理手段の熱暴走な
どを確実に防止することができる。
低減あるいは動作速度の調整などを意図してクロックの
周波数を設定できるとともに、信号処理手段の熱暴走な
どを確実に防止することができる。
【００２４】また、請求項９に記載の半導体集積回路で
は、供給されるクロックにより所定の動作を行う信号処
理手段を有する半導体集積回路において、前記信号処理
手段内のクリティカルパスよりも信号伝搬時間が長い遅
延時間判定用パスを有し、該遅延時間判定用パスの信号
伝搬時間に応じて、前記信号処理手段へのクロックの供
給を遮断する、または、前記信号処理手段へ供給される
クロックの周波数を低くする手段を有している。
は、供給されるクロックにより所定の動作を行う信号処
理手段を有する半導体集積回路において、前記信号処理
手段内のクリティカルパスよりも信号伝搬時間が長い遅
延時間判定用パスを有し、該遅延時間判定用パスの信号
伝搬時間に応じて、前記信号処理手段へのクロックの供
給を遮断する、または、前記信号処理手段へ供給される
クロックの周波数を低くする手段を有している。
【００２５】以上の構成により、例えば、信号処理手段
に供給されるクロックの１周期内に信号処理手段内のク
リティカルパスにおける信号伝搬時間が納まらなけれ
ば、信号処理手段が誤動作を引き起こす場合、遅延時間
判定用パスの信号伝搬時間が信号処理手段に供給される
クロックの１周期よりも長くなった時点で、信号処理手
段へのクロックの供給を遮断するようにしておけば、信
号処理手段が誤動作を引き起こす直前に信号処理手段の
動作を停止させることができる、言い換えれば、誤動作
を引き起こす直前まで信号処理手段を動作させることが
できる。
に供給されるクロックの１周期内に信号処理手段内のク
リティカルパスにおける信号伝搬時間が納まらなけれ
ば、信号処理手段が誤動作を引き起こす場合、遅延時間
判定用パスの信号伝搬時間が信号処理手段に供給される
クロックの１周期よりも長くなった時点で、信号処理手
段へのクロックの供給を遮断するようにしておけば、信
号処理手段が誤動作を引き起こす直前に信号処理手段の
動作を停止させることができる、言い換えれば、誤動作
を引き起こす直前まで信号処理手段を動作させることが
できる。
【００２６】また、上記場合の同時点で、信号処理手段
へ供給するクロックの周波数を低くするようにしておけ
ば、信号処理手段を停止させることなく、その誤動作を
確実に防止することができる。
へ供給するクロックの周波数を低くするようにしておけ
ば、信号処理手段を停止させることなく、その誤動作を
確実に防止することができる。
【００２７】また、請求項１０に記載の半導体集積回路
では、請求項１乃至８に記載の半導体集積回路におい
て、前記信号処理手段内のクリティカルパスよりも信号
伝搬時間が長い遅延時間判定用パスを有し、該遅延時間
判定用パスの信号伝搬時間に応じて、前記信号処理手段
へのクロックの供給を遮断する、または、前記信号処理
手段へ供給されるクロックの周波数を低くする手段を有
している。
では、請求項１乃至８に記載の半導体集積回路におい
て、前記信号処理手段内のクリティカルパスよりも信号
伝搬時間が長い遅延時間判定用パスを有し、該遅延時間
判定用パスの信号伝搬時間に応じて、前記信号処理手段
へのクロックの供給を遮断する、または、前記信号処理
手段へ供給されるクロックの周波数を低くする手段を有
している。
【００２８】以上の構成により、信号処理手段の熱暴走
及び誤動作を確実に防止することができる。また、消費
電力の低減あるいは動作速度の調整などを意図してクロ
ックの周波数を設定できるようにした上で、信号処理手
段の熱暴走及び誤動作を確実に防止することができる。
及び誤動作を確実に防止することができる。また、消費
電力の低減あるいは動作速度の調整などを意図してクロ
ックの周波数を設定できるようにした上で、信号処理手
段の熱暴走及び誤動作を確実に防止することができる。
【００２９】
【発明の実施の形態】以下に本発明の実施形態を図面を
参照しながら説明する。図１は本発明の第１実施形態で
ある半導体集積回路のブロック図であって、１は信号処
理部、２は温度センサ、３はクロック入力制御部であ
る。信号処理部１は、当該半導体集積回路に入力される
クロックＣＬＫをクロック入力制御部３を介して入力
し、そのクロックＣＬＫに基づいて入力データに対して
所定の信号処理を行う。温度センサ２は、例えばバンド
キャップ温度センサなどであって、信号処理部１の温度
に応じて出力が変化し、本実施形態では温度センサ２は
信号処理部１の温度に比例した電圧を出力するものとす
る。クロック入力制御部３は当該半導体集積回路に入力
されるクロックＣＬＫの信号処理部１への入力経路をＯ
Ｎ／ＯＦＦするブロックであって、そのＯＮ／ＯＦＦは
温度センサ２の出力によって制御される。
参照しながら説明する。図１は本発明の第１実施形態で
ある半導体集積回路のブロック図であって、１は信号処
理部、２は温度センサ、３はクロック入力制御部であ
る。信号処理部１は、当該半導体集積回路に入力される
クロックＣＬＫをクロック入力制御部３を介して入力
し、そのクロックＣＬＫに基づいて入力データに対して
所定の信号処理を行う。温度センサ２は、例えばバンド
キャップ温度センサなどであって、信号処理部１の温度
に応じて出力が変化し、本実施形態では温度センサ２は
信号処理部１の温度に比例した電圧を出力するものとす
る。クロック入力制御部３は当該半導体集積回路に入力
されるクロックＣＬＫの信号処理部１への入力経路をＯ
Ｎ／ＯＦＦするブロックであって、そのＯＮ／ＯＦＦは
温度センサ２の出力によって制御される。
【００３０】クロック入力制御部３の一構成例を図２に
示す。同図において、３１はスイッチング回路、３２は
コンパレータ、３３、３４、３５は抵抗であって、スイ
ッチング回路３１は、ＯＮ／ＯＦＦ制御端子Ｔを有し、
ＯＮ／ＯＦＦ制御端子Ｔの電圧がハイレベルでＯＮとな
り、逆に、ＯＮ／ＯＦＦ制御端子Ｔの電圧がローレベル
でＯＦＦとなるように構成されている。コンパレータ３
２の非反転入力端子（＋）にはコンパレータ３２の出力
と所定電圧Ｖｒ（固定であってもよいし、可変であって
もよい）との間に直列接続された抵抗３３、３４の接続
点に接続されており、一方、コンパレータ３２の反転入
力端子（−）には抵抗３５を介して温度センサ２の出力
が接続されている。そして、当該半導体集積回路に入力
されたクロックＣＬＫはスイッチング回路３１を介して
信号処理部１に与えられており、スイッチング回路３１
のＯＮ／ＯＦＦ制御端子Ｔにはコンパレータ３２の出力
が接続されている。
示す。同図において、３１はスイッチング回路、３２は
コンパレータ、３３、３４、３５は抵抗であって、スイ
ッチング回路３１は、ＯＮ／ＯＦＦ制御端子Ｔを有し、
ＯＮ／ＯＦＦ制御端子Ｔの電圧がハイレベルでＯＮとな
り、逆に、ＯＮ／ＯＦＦ制御端子Ｔの電圧がローレベル
でＯＦＦとなるように構成されている。コンパレータ３
２の非反転入力端子（＋）にはコンパレータ３２の出力
と所定電圧Ｖｒ（固定であってもよいし、可変であって
もよい）との間に直列接続された抵抗３３、３４の接続
点に接続されており、一方、コンパレータ３２の反転入
力端子（−）には抵抗３５を介して温度センサ２の出力
が接続されている。そして、当該半導体集積回路に入力
されたクロックＣＬＫはスイッチング回路３１を介して
信号処理部１に与えられており、スイッチング回路３１
のＯＮ／ＯＦＦ制御端子Ｔにはコンパレータ３２の出力
が接続されている。
【００３１】以上の構成により、温度センサ２の出力と
コンパレータ３２の出力との関係は図３に示すようにな
る。すなわち、信号処理部１の温度が上昇して、温度セ
ンサ２の出力電圧が所定電圧Ｖｒによって決定する第１
しきい値電圧Ｖth1を越えると、コンパレータ３２の出
力がローレベルとなって、スイッチング回路３１がＯＦ
Ｆとなり、信号処理部１へのクロックＣＬＫの入力が遮
断され、信号処理部１の動作が停止する。これにより、
信号処理部１の温度上昇に歯止めがかかり、信号処理部
１の熱暴走を確実に防ぐことができる。
コンパレータ３２の出力との関係は図３に示すようにな
る。すなわち、信号処理部１の温度が上昇して、温度セ
ンサ２の出力電圧が所定電圧Ｖｒによって決定する第１
しきい値電圧Ｖth1を越えると、コンパレータ３２の出
力がローレベルとなって、スイッチング回路３１がＯＦ
Ｆとなり、信号処理部１へのクロックＣＬＫの入力が遮
断され、信号処理部１の動作が停止する。これにより、
信号処理部１の温度上昇に歯止めがかかり、信号処理部
１の熱暴走を確実に防ぐことができる。
【００３２】尚、信号処理部１の動作が突然停止してし
まうと様々な不都合が考えられるので、スイッチング回
路３１がＯＦＦして信号処理部１の動作が停止する前
に、信号処理部１で現在処理中のデータを待避させる、
あるいは、外部システムに対して動作を停止する旨の予
告を行うなど、所定の処理を行うように当該半導体集積
回路が組み込まれるシステムを構成することが望まし
い。
まうと様々な不都合が考えられるので、スイッチング回
路３１がＯＦＦして信号処理部１の動作が停止する前
に、信号処理部１で現在処理中のデータを待避させる、
あるいは、外部システムに対して動作を停止する旨の予
告を行うなど、所定の処理を行うように当該半導体集積
回路が組み込まれるシステムを構成することが望まし
い。
【００３３】そして、信号処理部１の動作が停止した後
は、当該半導体集積回路が組み込まれる機器に搭載され
る冷却用ファンやヒートシンクあるいは動作停止などに
より信号処理部１の温度が低下して、温度センサ２の出
力電圧が所定電圧Ｖｒによって決まる第２しきい値電圧
Ｖth2より低くなると、コンパレータ３２の出力電圧が
ハイレベルとなって、スイッチング回路３１がＯＮとな
り、信号処理部１へのクロックＣＬＫの入力が再開さ
れ、信号処理部１の動作が再開する。
は、当該半導体集積回路が組み込まれる機器に搭載され
る冷却用ファンやヒートシンクあるいは動作停止などに
より信号処理部１の温度が低下して、温度センサ２の出
力電圧が所定電圧Ｖｒによって決まる第２しきい値電圧
Ｖth2より低くなると、コンパレータ３２の出力電圧が
ハイレベルとなって、スイッチング回路３１がＯＮとな
り、信号処理部１へのクロックＣＬＫの入力が再開さ
れ、信号処理部１の動作が再開する。
【００３４】尚、信号処理部１の動作が一旦停止した後
再開するときには、信号処理部１の動作が停止するとき
と同様に、外部システムに対して動作を再開する旨の予
告を行うなどの所定の処置を行うように当該半導体集積
回路が組み込まれるシステムを構成することが望まし
い。
再開するときには、信号処理部１の動作が停止するとき
と同様に、外部システムに対して動作を再開する旨の予
告を行うなどの所定の処置を行うように当該半導体集積
回路が組み込まれるシステムを構成することが望まし
い。
【００３５】そして、第１しきい値電圧Ｖth1と第２し
きい値電圧Ｖth2との関係はＶth1＞Ｖth2であって、信
号処理部１へのクロックＣＬＫの供給を遮断するときの
温度センサ２の出力と信号処理部１へのクロックＣＬＫ
の供給を再開するときの温度センサ２の出力とが異なっ
ている（温度センサ２の検出温度と信号処理部１へのク
ロックの供給の遮断／再開の切り換えとの間にヒステリ
シスをもたせている）ので、信号処理部１が動作の停止
と再開を頻繁に繰り返すことはなく、信号処理部１の動
作の停止、再開を安定的に制御することができる（信号
処理部１の動作の停止／再開の切り換えが発振状態にな
ることはない）。
きい値電圧Ｖth2との関係はＶth1＞Ｖth2であって、信
号処理部１へのクロックＣＬＫの供給を遮断するときの
温度センサ２の出力と信号処理部１へのクロックＣＬＫ
の供給を再開するときの温度センサ２の出力とが異なっ
ている（温度センサ２の検出温度と信号処理部１へのク
ロックの供給の遮断／再開の切り換えとの間にヒステリ
シスをもたせている）ので、信号処理部１が動作の停止
と再開を頻繁に繰り返すことはなく、信号処理部１の動
作の停止、再開を安定的に制御することができる（信号
処理部１の動作の停止／再開の切り換えが発振状態にな
ることはない）。
【００３６】次に、本発明の第２実施形態である半導体
集積回路のブロック図を図４に示す。尚、上記第１実施
形態の半導体集積回路と同一部分には同一符号を付して
説明を省略する。図４において、４はクロック周波数変
換部であり、当該半導体集積回路に入力されるクロック
ＣＬＫの周波数を変換し、この周波数が変換されたクロ
ックＣＬＫに基づいて信号処理部１が入力データに対し
て所定の信号処理を行うようになっている。そして、ク
ロック周波数変換部４での周波数の変換比率は温度セン
サ２の出力によって制御されるようになっている。
集積回路のブロック図を図４に示す。尚、上記第１実施
形態の半導体集積回路と同一部分には同一符号を付して
説明を省略する。図４において、４はクロック周波数変
換部であり、当該半導体集積回路に入力されるクロック
ＣＬＫの周波数を変換し、この周波数が変換されたクロ
ックＣＬＫに基づいて信号処理部１が入力データに対し
て所定の信号処理を行うようになっている。そして、ク
ロック周波数変換部４での周波数の変換比率は温度セン
サ２の出力によって制御されるようになっている。
【００３７】クロック周波数変換部４の一構成例を図５
に示す。同図において、４１はそれが有する変換比率制
御端子ＦＴの電圧によって変換比率（分周率）が決定す
る分周器であって、当該半導体集積回路に入力されるク
ロックＣＬＫを分周して信号処理部１へ出力する。４２
は入出力間にヒステリシスをもたせた上で、入力信号を
量子化して出力するヒステリシス量子化器であって、そ
の入力信号としては温度センサ２の出力が与えられてお
り、量子化された信号は分周器４１の変換比率制御端子
ＦＴに与えられている。尚、信号処理部１にはクロック
ＣＬＫを分周して供給しているが、逓倍して供給するよ
うに構成してもよい。
に示す。同図において、４１はそれが有する変換比率制
御端子ＦＴの電圧によって変換比率（分周率）が決定す
る分周器であって、当該半導体集積回路に入力されるク
ロックＣＬＫを分周して信号処理部１へ出力する。４２
は入出力間にヒステリシスをもたせた上で、入力信号を
量子化して出力するヒステリシス量子化器であって、そ
の入力信号としては温度センサ２の出力が与えられてお
り、量子化された信号は分周器４１の変換比率制御端子
ＦＴに与えられている。尚、信号処理部１にはクロック
ＣＬＫを分周して供給しているが、逓倍して供給するよ
うに構成してもよい。
【００３８】以上の構成により、温度センサ２の出力と
分周器４１の分周率（クロック周波数変換部４の変換比
率）との関係は図６に示すようになっており、信号処理
部１の温度が上昇して、温度センサ２の出力が大きくな
るにつれて、クロック周波数変換部４での変換比率が小
さくなって、信号処理部１に入力されるクロックの周波
数が段階的に低くなる。これにより、信号処理部１の温
度上昇に歯止めがかかり、信号処理部１の熱暴走を確実
に防止することができる。
分周器４１の分周率（クロック周波数変換部４の変換比
率）との関係は図６に示すようになっており、信号処理
部１の温度が上昇して、温度センサ２の出力が大きくな
るにつれて、クロック周波数変換部４での変換比率が小
さくなって、信号処理部１に入力されるクロックの周波
数が段階的に低くなる。これにより、信号処理部１の温
度上昇に歯止めがかかり、信号処理部１の熱暴走を確実
に防止することができる。
【００３９】このように、半導体集積回路の温度が上昇
すると、信号処理部１に供給されるクロックの周波数が
低くなって信号処理部１の動作速度が低下するが、その
後当該半導体集積回路が組み込まれた機器に搭載された
冷却用ファンやヒートシンクあるいは動作速度低下など
により信号処理部１の温度が下降するにつれて、信号処
理部１に入力されるクロックの周波数が段階的に高くな
るので、信号処理部１の動作速度が段階的に回復する。
すると、信号処理部１に供給されるクロックの周波数が
低くなって信号処理部１の動作速度が低下するが、その
後当該半導体集積回路が組み込まれた機器に搭載された
冷却用ファンやヒートシンクあるいは動作速度低下など
により信号処理部１の温度が下降するにつれて、信号処
理部１に入力されるクロックの周波数が段階的に高くな
るので、信号処理部１の動作速度が段階的に回復する。
【００４０】そして、クロック周波数変換部４での変換
比率がある変換比率から次の段階の変換比率に変化する
ときの温度センサ２の出力と、次の段階の変換比率から
ある変換比率に変化するときの温度センサ２の出力とが
異なっている（温度センサ２の検出温度とクロック周波
数変換部４での変換比率との間にヒステリシスをもたせ
ている）ので、信号処理部１に供給されるクロックの周
波数が隣接する周波数間で頻繁に変化することはなく、
信号処理部１の動作速度を安定的に制御することができ
る（信号処理部１の動作速度が発振状態になることはな
い）。
比率がある変換比率から次の段階の変換比率に変化する
ときの温度センサ２の出力と、次の段階の変換比率から
ある変換比率に変化するときの温度センサ２の出力とが
異なっている（温度センサ２の検出温度とクロック周波
数変換部４での変換比率との間にヒステリシスをもたせ
ている）ので、信号処理部１に供給されるクロックの周
波数が隣接する周波数間で頻繁に変化することはなく、
信号処理部１の動作速度を安定的に制御することができ
る（信号処理部１の動作速度が発振状態になることはな
い）。
【００４１】尚、図７に示すように、クロック周波数変
換部４の代わりに、クロック周波数変換部４において、
分周器４１の代わりに、それが有する発振周波数制御端
子ＦＴ’に与えられる電圧によって発振周波数が決定す
るクロック発振器５１を設けた構成のクロック発振部５
を設けた構成にしても、上記第２実施形態の半導体集積
回路と同様の作用・効果を得ることができる。
換部４の代わりに、クロック周波数変換部４において、
分周器４１の代わりに、それが有する発振周波数制御端
子ＦＴ’に与えられる電圧によって発振周波数が決定す
るクロック発振器５１を設けた構成のクロック発振部５
を設けた構成にしても、上記第２実施形態の半導体集積
回路と同様の作用・効果を得ることができる。
【００４２】次に、本発明の第３実施形態である半導体
集積回路のブロック図を図８に示す。尚、これまでに実
施形態として示した半導体集積回路と同一部分には同一
符号を付して説明を省略する。図８において、６はクロ
ック周波数変換部であり、当該半導体集積回路に入力さ
れるクロックＣＬＫの周波数を変換し、この周波数が変
換されたクロックＣＬＫに基づいて信号処理部１が入力
データに対して所定の信号処理を行うようになってい
る。そして、クロック周波数変換部６での周波数の変換
比率は外部からのデータに基づいて設定可能になってい
るとともに、温度センサ２の出力によって制御されるよ
うになっている。尚、クロック周波数変換部６での周波
数の変換比率を設定するデータは、外部の温度検知手段
を有する回路や、その他の制御、設定回路から与えられ
るようになっている。
集積回路のブロック図を図８に示す。尚、これまでに実
施形態として示した半導体集積回路と同一部分には同一
符号を付して説明を省略する。図８において、６はクロ
ック周波数変換部であり、当該半導体集積回路に入力さ
れるクロックＣＬＫの周波数を変換し、この周波数が変
換されたクロックＣＬＫに基づいて信号処理部１が入力
データに対して所定の信号処理を行うようになってい
る。そして、クロック周波数変換部６での周波数の変換
比率は外部からのデータに基づいて設定可能になってい
るとともに、温度センサ２の出力によって制御されるよ
うになっている。尚、クロック周波数変換部６での周波
数の変換比率を設定するデータは、外部の温度検知手段
を有する回路や、その他の制御、設定回路から与えられ
るようになっている。
【００４３】クロック周波数変換部６の一構成例を図９
に示す。同図において、６１は当該半導体集積回路に入
力されたクロックＣＬＫをその周波数を変換して信号処
理部１へ出力する周波数変換器であって、本実施形態で
は８／１、６／１、４／１、３／１、２／１、１／１、
１／２、１／３の８種類の変換比率でクロックＣＬＫの
周波数を変換することができるようになっており、どの
変換比率で変換するかは制御回路６２から与えられる３
ビットのデータによって決定し、その３ビットのデータ
の重みが大きいほど小さな変換比率となる。
に示す。同図において、６１は当該半導体集積回路に入
力されたクロックＣＬＫをその周波数を変換して信号処
理部１へ出力する周波数変換器であって、本実施形態で
は８／１、６／１、４／１、３／１、２／１、１／１、
１／２、１／３の８種類の変換比率でクロックＣＬＫの
周波数を変換することができるようになっており、どの
変換比率で変換するかは制御回路６２から与えられる３
ビットのデータによって決定し、その３ビットのデータ
の重みが大きいほど小さな変換比率となる。
【００４４】制御回路６２は３ビットの外部設定データ
と後出のＡ／Ｄ変換器６３から出力される３ビットのデ
ータが与えられており、外部設定の３ビットデータとＡ
／Ｄ変換器６３からの３ビットデータのうち重みが大き
い方のデータ（重みが同じであるときはどちらか一方の
データ）を周波数変換器６１に与えている。尚、外部設
定データとＡ／Ｄ変換器６３の出力データについては各
ビットの重みが予め設定されている。
と後出のＡ／Ｄ変換器６３から出力される３ビットのデ
ータが与えられており、外部設定の３ビットデータとＡ
／Ｄ変換器６３からの３ビットデータのうち重みが大き
い方のデータ（重みが同じであるときはどちらか一方の
データ）を周波数変換器６１に与えている。尚、外部設
定データとＡ／Ｄ変換器６３の出力データについては各
ビットの重みが予め設定されている。
【００４５】６３は入出力間にヒステリシスをもたせた
上で、入力信号を３ビットのデジタル信号に変換して出
力するヒステリシスＡ／Ｄ変換器であって、入力が大き
いほど重みの大きなデータを出力し、その入力には温度
センサ２の出力が接続されており、一方、その出力は前
述したように制御回路６２に与えられている。
上で、入力信号を３ビットのデジタル信号に変換して出
力するヒステリシスＡ／Ｄ変換器であって、入力が大き
いほど重みの大きなデータを出力し、その入力には温度
センサ２の出力が接続されており、一方、その出力は前
述したように制御回路６２に与えられている。
【００４６】以上の構成により、温度センサ２の出力と
周波数変換器６１の変換比率（クロック周波数変換部６
での変換比率）との関係の一例は図１０に示すようにな
り、信号処理部１に供給されるクロックの周波数は、外
部設定データにより予め設定される（この例では外部設
定データを（０、１、０）（左のビットほど重みが大き
いものとする）として、周波数変換器６１の変換比率が
４／１に設定されている）が、信号処理部１の温度が上
昇するにつれて段階的に低下する。これにより、信号処
理部１の温度上昇に歯止めがかかり、信号処理部１の熱
暴走を確実に防止することができる。
周波数変換器６１の変換比率（クロック周波数変換部６
での変換比率）との関係の一例は図１０に示すようにな
り、信号処理部１に供給されるクロックの周波数は、外
部設定データにより予め設定される（この例では外部設
定データを（０、１、０）（左のビットほど重みが大き
いものとする）として、周波数変換器６１の変換比率が
４／１に設定されている）が、信号処理部１の温度が上
昇するにつれて段階的に低下する。これにより、信号処
理部１の温度上昇に歯止めがかかり、信号処理部１の熱
暴走を確実に防止することができる。
【００４７】このように、信号処理部１の温度が上昇す
ると、信号処理部１に供給されるクロックの周波数が低
くなって信号処理部１の動作速度が低下するが、その後
当該半導体集積回路が組み込まれた機器に搭載された冷
却用ファンやヒートシンクあるいは動作速度低下などに
より信号処理部１の温度が下降するにつれて、信号処理
部１に供給されるクロックの周波数が段階的に高くなる
ので、信号処理部１の動作速度が段階的に回復する。但
し、外部設定データに対応する周波数よりも高くなるこ
とはなく（図１０に示した例では、周波数変換器６１の
変換比率が予め設定された４／１よりも大きな６／１あ
るいは８／１になることはない）、設定者の意図（例え
ば、消費電力の低減、動作速度の調整など）を無視する
には至らない。
ると、信号処理部１に供給されるクロックの周波数が低
くなって信号処理部１の動作速度が低下するが、その後
当該半導体集積回路が組み込まれた機器に搭載された冷
却用ファンやヒートシンクあるいは動作速度低下などに
より信号処理部１の温度が下降するにつれて、信号処理
部１に供給されるクロックの周波数が段階的に高くなる
ので、信号処理部１の動作速度が段階的に回復する。但
し、外部設定データに対応する周波数よりも高くなるこ
とはなく（図１０に示した例では、周波数変換器６１の
変換比率が予め設定された４／１よりも大きな６／１あ
るいは８／１になることはない）、設定者の意図（例え
ば、消費電力の低減、動作速度の調整など）を無視する
には至らない。
【００４８】そして、クロック周波数変換部６での変換
比率がある変換比率から次の段階の変換比率に変化する
ときの温度センサ２の出力と、次の段階の変換比率から
ある変換比率に変化するときの温度センサ２の出力とが
異なっている（温度センサ２の検出温度とクロック周波
数変換部６での変換比率との間にヒステリシスをもたせ
ている）ので、信号処理部１に供給されるクロックの周
波数が隣接する周波数間で頻繁に変化することはなく、
信号処理部１の動作速度を安定的に制御することができ
る（信号処理部１の動作速度が発振状態になることはな
い）。
比率がある変換比率から次の段階の変換比率に変化する
ときの温度センサ２の出力と、次の段階の変換比率から
ある変換比率に変化するときの温度センサ２の出力とが
異なっている（温度センサ２の検出温度とクロック周波
数変換部６での変換比率との間にヒステリシスをもたせ
ている）ので、信号処理部１に供給されるクロックの周
波数が隣接する周波数間で頻繁に変化することはなく、
信号処理部１の動作速度を安定的に制御することができ
る（信号処理部１の動作速度が発振状態になることはな
い）。
【００４９】尚、図１１に示すように、クロック周波数
変換部６の代わりに、クロック周波数変換部６におい
て、周波数変換器６１の代わりに、与えられる３ビット
データによって発振周波数が決定するクロック発振器７
１を設けた構成のクロック発振部７を設けた構成にして
も、上記第３実施形態の半導体集積回路と同様の作用・
効果を得ることができる。
変換部６の代わりに、クロック周波数変換部６におい
て、周波数変換器６１の代わりに、与えられる３ビット
データによって発振周波数が決定するクロック発振器７
１を設けた構成のクロック発振部７を設けた構成にして
も、上記第３実施形態の半導体集積回路と同様の作用・
効果を得ることができる。
【００５０】また、上記第２、第３実施形態において
は、信号処理部１の温度の変化に伴って、信号処理部１
に入力されるクロックの周波数の上げ下げを段階的に行
っているが、これをリニアに行うように構成してもよ
い。
は、信号処理部１の温度の変化に伴って、信号処理部１
に入力されるクロックの周波数の上げ下げを段階的に行
っているが、これをリニアに行うように構成してもよ
い。
【００５１】次に、本発明の第４実施形態である半導体
集積回路のブロック図を図１２に示す。尚、これまでに
実施形態として示した半導体集積回路と同一部分には同
一符号を付して説明を省略する。図１２において、８は
クロック入力制御部であって、当該半導体集積回路に入
力されるクロックＣＬＫの信号処理部１への入力経路を
ＯＮ／ＯＦＦするブロックである。
集積回路のブロック図を図１２に示す。尚、これまでに
実施形態として示した半導体集積回路と同一部分には同
一符号を付して説明を省略する。図１２において、８は
クロック入力制御部であって、当該半導体集積回路に入
力されるクロックＣＬＫの信号処理部１への入力経路を
ＯＮ／ＯＦＦするブロックである。
【００５２】クロック入力制御部８の一構成例を図１３
に示す。同図において、８１はスイッチング回路、８２
は遅延時間判定回路であって、スイッチング回路８１
は、ＯＮ／ＯＦＦ制御端子Ｔ’を有し、ＯＮ／ＯＦＦ制
御端子Ｔ’の電圧がローレベルでＯＮとなり、逆に、Ｏ
Ｎ／ＯＦＦ制御端子Ｔ’の電圧がハイレベルでＯＦＦと
なるように構成されている。遅延時間判定回路８２は遅
延回路８２１、ラッチ回路８２２、８２３、及び、排他
的論理和回路（以下、ＥＸＯＲ回路と呼ぶ）８２４から
なっており、ラッチ回路８２２の入力には直接、ラッチ
回路８２３には遅延回路８２１を介して、信号処理部１
内部の同一のパスがそれぞれ接続されていおり、また、
ラッチ回路８２２、８２３の出力は、スイッチング回路
８１を経たクロックＣＬＫにより更新され、ＥＸＯＲ回
路８２４に入力される。ＥＸＯＲ回路８２４の出力はス
イッチング回路８１のＯＮ／ＯＦＦ制御端子Ｔ’に接続
されている。そして、不図示の信号処理部１のデータ入
力用の端子から遅延回路８２１の出力までのパス（以
下、「遅延時間判定用パス」と呼ぶ）が信号処理部１内
のクリティカルパス（最も信号伝搬時間が長いパス）よ
りも信号伝搬時間が若干長くなるように遅延回路８２１
での遅延時間が設定されている。
に示す。同図において、８１はスイッチング回路、８２
は遅延時間判定回路であって、スイッチング回路８１
は、ＯＮ／ＯＦＦ制御端子Ｔ’を有し、ＯＮ／ＯＦＦ制
御端子Ｔ’の電圧がローレベルでＯＮとなり、逆に、Ｏ
Ｎ／ＯＦＦ制御端子Ｔ’の電圧がハイレベルでＯＦＦと
なるように構成されている。遅延時間判定回路８２は遅
延回路８２１、ラッチ回路８２２、８２３、及び、排他
的論理和回路（以下、ＥＸＯＲ回路と呼ぶ）８２４から
なっており、ラッチ回路８２２の入力には直接、ラッチ
回路８２３には遅延回路８２１を介して、信号処理部１
内部の同一のパスがそれぞれ接続されていおり、また、
ラッチ回路８２２、８２３の出力は、スイッチング回路
８１を経たクロックＣＬＫにより更新され、ＥＸＯＲ回
路８２４に入力される。ＥＸＯＲ回路８２４の出力はス
イッチング回路８１のＯＮ／ＯＦＦ制御端子Ｔ’に接続
されている。そして、不図示の信号処理部１のデータ入
力用の端子から遅延回路８２１の出力までのパス（以
下、「遅延時間判定用パス」と呼ぶ）が信号処理部１内
のクリティカルパス（最も信号伝搬時間が長いパス）よ
りも信号伝搬時間が若干長くなるように遅延回路８２１
での遅延時間が設定されている。
【００５３】以上の構成により、通常はラッチ回路８２
２、８２３の出力は同一で、ＥＸＯＲ回路８２４の出力
はローレベルで、スイッチング回路８１はＯＮであっ
て、クロックＣＬＫが信号処理部１に供給され、信号処
理部１の動作が行われる。一方、信号処理部１の温度が
上昇することにより、信号処理部１内の内部パスにおけ
る信号伝搬時間が増大して、遅延時間判定用パスにおけ
る信号伝搬時間がスイッチング回路８１を経た信号処理
部１に供給されるクロックＣＬＫの１周期内に納まらな
くなると、その時点で、ラッチ回路８２２、８２３とで
出力が異なるようになり、ＥＸＯＲ回路８２４の出力は
ハイレベルとなって、スイッチング回路８１はＯＦＦと
なり、信号処理部１へのクロックＣＬＫの供給が遮断さ
れ、信号処理部１の動作が停止する。
２、８２３の出力は同一で、ＥＸＯＲ回路８２４の出力
はローレベルで、スイッチング回路８１はＯＮであっ
て、クロックＣＬＫが信号処理部１に供給され、信号処
理部１の動作が行われる。一方、信号処理部１の温度が
上昇することにより、信号処理部１内の内部パスにおけ
る信号伝搬時間が増大して、遅延時間判定用パスにおけ
る信号伝搬時間がスイッチング回路８１を経た信号処理
部１に供給されるクロックＣＬＫの１周期内に納まらな
くなると、その時点で、ラッチ回路８２２、８２３とで
出力が異なるようになり、ＥＸＯＲ回路８２４の出力は
ハイレベルとなって、スイッチング回路８１はＯＦＦと
なり、信号処理部１へのクロックＣＬＫの供給が遮断さ
れ、信号処理部１の動作が停止する。
【００５４】ところで、信号処理部１の温度が上昇する
ことにより信号処理部１の内部パスにおける信号伝搬時
間が増大して、クリティカルパスにおける信号伝搬時間
が信号処理部１に供給されるクロックＣＬＫの１周期内
に納まらない状態（以下、この状態を「ＮＧ」と呼ぶ）
になると、正しく信号が伝達しなくなり誤動作を引き起
こす場合、クリティカルパスよりも若干長い信号伝搬時
間をもつパスにおける信号伝搬時間がＮＧとなった瞬間
はクリティカルパスにおける信号伝搬時間がＮＧとなる
直前である（もう少し遅延時間が増大したらクリティカ
ルパスにおける信号伝搬時間もＮＧとなる）。
ことにより信号処理部１の内部パスにおける信号伝搬時
間が増大して、クリティカルパスにおける信号伝搬時間
が信号処理部１に供給されるクロックＣＬＫの１周期内
に納まらない状態（以下、この状態を「ＮＧ」と呼ぶ）
になると、正しく信号が伝達しなくなり誤動作を引き起
こす場合、クリティカルパスよりも若干長い信号伝搬時
間をもつパスにおける信号伝搬時間がＮＧとなった瞬間
はクリティカルパスにおける信号伝搬時間がＮＧとなる
直前である（もう少し遅延時間が増大したらクリティカ
ルパスにおける信号伝搬時間もＮＧとなる）。
【００５５】そして、本実施形態の半導体集積回路で
は、上述したように、信号処理部１の温度の上昇によ
り、信号処理部１の内部パスの信号伝搬時間が増大し
て、クリティカルパスよりも若干長い信号伝搬時間をも
つパス（遅延時間判定用パス）における信号伝搬時間が
ＮＧとなった時点で信号処理部１の動作が停止するの
で、誤動作を引き起こす直前に信号処理部１の動作が停
止することになる、言い換えれば、信号処理部１は誤動
作を引き起こす直前まで動作することができる。
は、上述したように、信号処理部１の温度の上昇によ
り、信号処理部１の内部パスの信号伝搬時間が増大し
て、クリティカルパスよりも若干長い信号伝搬時間をも
つパス（遅延時間判定用パス）における信号伝搬時間が
ＮＧとなった時点で信号処理部１の動作が停止するの
で、誤動作を引き起こす直前に信号処理部１の動作が停
止することになる、言い換えれば、信号処理部１は誤動
作を引き起こす直前まで動作することができる。
【００５６】尚、信号処理部１の動作が突然停止してし
まうと様々な不都合が考えられるので、スイッチング回
路８１がＯＦＦして信号処理部１の動作が停止する前
に、信号処理部１で現在処理中のデータを待避させる、
あるいは、外部システムに対して動作を停止する旨の予
告を行うなど、所定の処理を行うように当該半導体集積
回路が組み込まれるシステムを構成することが望まし
い。
まうと様々な不都合が考えられるので、スイッチング回
路８１がＯＦＦして信号処理部１の動作が停止する前
に、信号処理部１で現在処理中のデータを待避させる、
あるいは、外部システムに対して動作を停止する旨の予
告を行うなど、所定の処理を行うように当該半導体集積
回路が組み込まれるシステムを構成することが望まし
い。
【００５７】また、例えば、タイマー回路などを用い
て、スイッチング回路８１の制御端子Ｔ’の電圧がハイ
レベルになってから（スイッチング回路８１がＯＦＦし
てから）信号処理部１の温度が低下して信号処理部１の
内部パスの信号伝搬時間の増大が解消されたと予想され
る時間経過後にスイッチング回路８１をＯＮさせる構成
にして、信号処理部１の動作を再開させるようにしてお
くことが望ましい。そのときには、信号処理部１の動作
が停止するときと同様に、外部システムに対して動作を
再開する旨の予告を行うなどの所定の処置を行うように
当該半導体集積回路が組み込まれるシステムを構成して
おけば一層好ましい。
て、スイッチング回路８１の制御端子Ｔ’の電圧がハイ
レベルになってから（スイッチング回路８１がＯＦＦし
てから）信号処理部１の温度が低下して信号処理部１の
内部パスの信号伝搬時間の増大が解消されたと予想され
る時間経過後にスイッチング回路８１をＯＮさせる構成
にして、信号処理部１の動作を再開させるようにしてお
くことが望ましい。そのときには、信号処理部１の動作
が停止するときと同様に、外部システムに対して動作を
再開する旨の予告を行うなどの所定の処置を行うように
当該半導体集積回路が組み込まれるシステムを構成して
おけば一層好ましい。
【００５８】また、本第４実施形態の半導体集積回路で
は、遅延時間判定用パスにおける信号伝搬時間がＮＧと
なった時点で信号処理部１の動作を停止させるようにな
っているが、このようにする代わりに、同時点で信号処
理部１に供給されるクロックの周波数を低くするように
構成してもよい。このようにすることによって、クリテ
ィカルパスと遅延時間判定用パスとの信号伝搬時間の関
係、及び、上記時点にクロックの周波数を低くする度合
いを適説に設定しておけば、信号処理部１の温度上昇に
歯止めがかかり、信号伝搬時間の増大を抑えることがで
きるので、信号処理部１の動作を停止させることなく、
その誤動作を確実に防止することができる。
は、遅延時間判定用パスにおける信号伝搬時間がＮＧと
なった時点で信号処理部１の動作を停止させるようにな
っているが、このようにする代わりに、同時点で信号処
理部１に供給されるクロックの周波数を低くするように
構成してもよい。このようにすることによって、クリテ
ィカルパスと遅延時間判定用パスとの信号伝搬時間の関
係、及び、上記時点にクロックの周波数を低くする度合
いを適説に設定しておけば、信号処理部１の温度上昇に
歯止めがかかり、信号伝搬時間の増大を抑えることがで
きるので、信号処理部１の動作を停止させることなく、
その誤動作を確実に防止することができる。
【００５９】次に、本発明の第５実施形態である半導体
集積回路のブロック図を図１４に示す。尚、これまでに
実施形態として示した半導体集積回路と同一部分には同
一符号を付して説明を省略する。本実施形態の半導体集
積回路は第１実施形態と第４実施形態とを組み合わせた
構成であって、当該半導体集積回路に入力されたクロッ
クＣＬＫはクロック入力制御部３とクロック制御部８を
介して信号処理部１に供給される。
集積回路のブロック図を図１４に示す。尚、これまでに
実施形態として示した半導体集積回路と同一部分には同
一符号を付して説明を省略する。本実施形態の半導体集
積回路は第１実施形態と第４実施形態とを組み合わせた
構成であって、当該半導体集積回路に入力されたクロッ
クＣＬＫはクロック入力制御部３とクロック制御部８を
介して信号処理部１に供給される。
【００６０】次に、本発明の第６実施形態である半導体
集積回路のブロック図を図１５に示す。尚、これまでに
実施形態として示した半導体集積回路と同一部分には同
一符号を付して説明を省略する。本実施形態の半導体集
積回路は第２実施形態と第４実施形態とを組み合わせた
構成であって、当該半導体集積回路に入力されたクロッ
クＣＬＫはクロック入力制御部４とクロック制御部８を
介して信号処理部１に供給される。
集積回路のブロック図を図１５に示す。尚、これまでに
実施形態として示した半導体集積回路と同一部分には同
一符号を付して説明を省略する。本実施形態の半導体集
積回路は第２実施形態と第４実施形態とを組み合わせた
構成であって、当該半導体集積回路に入力されたクロッ
クＣＬＫはクロック入力制御部４とクロック制御部８を
介して信号処理部１に供給される。
【００６１】このような上記第５または第６実施形態の
半導体集積回路によれば、第１、第２、第４実施形態の
半導体集積回路について説明した内容からして、その温
度上昇に伴う信号処理部１の熱暴走及び誤動作を確実に
防ぐことができる。
半導体集積回路によれば、第１、第２、第４実施形態の
半導体集積回路について説明した内容からして、その温
度上昇に伴う信号処理部１の熱暴走及び誤動作を確実に
防ぐことができる。
【００６２】次に、本発明の第７実施形態である半導体
集積回路のブロック図を図１６に示す。尚、これまでに
実施形態として示した半導体集積回路と同一部分には同
一符号を付して説明を省略する。本実施形態の半導体集
積回路は第３実施形態と第４実施形態とを組み合わせた
構成であって、当該半導体集積回路に入力されたクロッ
クＣＬＫはクロック入力制御部６とクロック制御部８を
介して信号処理部１に供給される。
集積回路のブロック図を図１６に示す。尚、これまでに
実施形態として示した半導体集積回路と同一部分には同
一符号を付して説明を省略する。本実施形態の半導体集
積回路は第３実施形態と第４実施形態とを組み合わせた
構成であって、当該半導体集積回路に入力されたクロッ
クＣＬＫはクロック入力制御部６とクロック制御部８を
介して信号処理部１に供給される。
【００６３】以上の構成により、第３、第４実施形態の
半導体集積回路について説明した内容からして、消費電
力の低減、動作速度の調整などを意図してクロックの周
波数を設定できる上で、その温度上昇に伴う信号処理部
１の熱暴走及び誤動作を確実に防ぐことができる。
半導体集積回路について説明した内容からして、消費電
力の低減、動作速度の調整などを意図してクロックの周
波数を設定できる上で、その温度上昇に伴う信号処理部
１の熱暴走及び誤動作を確実に防ぐことができる。
【００６４】尚、上記第５、第６、第７実施形態の半導
体集積回路では、遅延時間判定用パスにおける信号伝搬
時間がＮＧとなった時点で信号処理部１の動作を停止さ
せるようになっているが、このようにする代わりに、同
時点で信号処理部１に供給されるクロックの周波数を低
くするように構成してもよい。このようにすることによ
って、信号処理部１の動作を停止させることなく、その
誤動作を確実に防止することができる。
体集積回路では、遅延時間判定用パスにおける信号伝搬
時間がＮＧとなった時点で信号処理部１の動作を停止さ
せるようになっているが、このようにする代わりに、同
時点で信号処理部１に供給されるクロックの周波数を低
くするように構成してもよい。このようにすることによ
って、信号処理部１の動作を停止させることなく、その
誤動作を確実に防止することができる。
【００６５】また、第４実施形態を除く上記各実施形態
の半導体集積回路においては、温度センサ２を内蔵して
いるが、このようにする代わりに、チップ裏面やヒート
シンクなど高温になる部分に温度センサ２を外付けにし
てもよい。但し、温度センサ２を内蔵にした方が当該半
導体集積回路が組み込まれる機器の省スペース化及びコ
ストダウンが期待される。
の半導体集積回路においては、温度センサ２を内蔵して
いるが、このようにする代わりに、チップ裏面やヒート
シンクなど高温になる部分に温度センサ２を外付けにし
てもよい。但し、温度センサ２を内蔵にした方が当該半
導体集積回路が組み込まれる機器の省スペース化及びコ
ストダウンが期待される。
【００６６】また、上記各実施形態の半導体集積回路で
は、信号処理部１がそれにより動作するクロックが外部
入力のクロックＣＬＫとなっているが、クロック発振回
路を内蔵させて、そのクロック発振回路からのクロック
により信号処理部１が動作するように構成してもよい。
は、信号処理部１がそれにより動作するクロックが外部
入力のクロックＣＬＫとなっているが、クロック発振回
路を内蔵させて、そのクロック発振回路からのクロック
により信号処理部１が動作するように構成してもよい。
【００６７】まとめると、上記各実施形態の半導体集積
回路では、信号処理部１の実際の温度によって信号処理
部１へのクロックの供給の遮断／再開の切り換え、ある
いは、信号処理部１へ供給されるクロックの周波数を制
御するので、これらの制御を高精度に行うことができ、
その結果、信号処理部１の熱暴走、誤動作を確実に防止
することができる。
回路では、信号処理部１の実際の温度によって信号処理
部１へのクロックの供給の遮断／再開の切り換え、ある
いは、信号処理部１へ供給されるクロックの周波数を制
御するので、これらの制御を高精度に行うことができ、
その結果、信号処理部１の熱暴走、誤動作を確実に防止
することができる。
【００６８】また、信号処理部１の温度に応じて可能な
限り動作速度を上げて信号処理部１が動作することにな
って、無駄に信号処理部１の動作速度を低下させること
もなくなり、当該半導体集積回路が組み込まれた機器の
使用感が向上する。
限り動作速度を上げて信号処理部１が動作することにな
って、無駄に信号処理部１の動作速度を低下させること
もなくなり、当該半導体集積回路が組み込まれた機器の
使用感が向上する。
【００６９】また、第４実施形態を除く各実施形態の半
導体集積回路では、温度センサ２を内蔵しているので、
チップ裏面やヒートシンクなど高温になる部分に無理に
温度センサ２を装着する必要はなくなるので、当該半導
体集積回路が組み込まれる機器の省スペース化及びコス
トダウンが期待される。
導体集積回路では、温度センサ２を内蔵しているので、
チップ裏面やヒートシンクなど高温になる部分に無理に
温度センサ２を装着する必要はなくなるので、当該半導
体集積回路が組み込まれる機器の省スペース化及びコス
トダウンが期待される。
【００７０】
【発明の効果】以上説明したように、本発明の半導体集
積回路によれば、信号処理手段（上記各実施形態中で言
う信号処理部１）の実際の温度に基づいて信号処理手段
の動作の停止／再開の切り換え、あるいは、それにより
信号処理手段が動作するクロックの周波数を制御するの
で、これらの制御を高精度に行うことができ、その結
果、信号処理手段の熱暴走、誤動作を確実に防止するこ
とができる。したがって、信頼性の高い半導体集積回路
となる。
積回路によれば、信号処理手段（上記各実施形態中で言
う信号処理部１）の実際の温度に基づいて信号処理手段
の動作の停止／再開の切り換え、あるいは、それにより
信号処理手段が動作するクロックの周波数を制御するの
で、これらの制御を高精度に行うことができ、その結
果、信号処理手段の熱暴走、誤動作を確実に防止するこ
とができる。したがって、信頼性の高い半導体集積回路
となる。
【００７１】また、信号処理手段の温度に応じて可能な
限り動作速度を上げて信号処理手段が動作することにな
って、無駄に信号処理手段の動作速度を低下させること
もなくなり、当該半導体集積回路が組み込まれた機器の
使用感が向上する。
限り動作速度を上げて信号処理手段が動作することにな
って、無駄に信号処理手段の動作速度を低下させること
もなくなり、当該半導体集積回路が組み込まれた機器の
使用感が向上する。
【００７２】また、温度検出手段（上記実施形態中で言
う温度センサ２）を内蔵したものについては、チップ裏
面やヒートシンクなど高温になる部分に無理に温度検出
手段を装着する必要はなくなるので、当該半導体集積回
路が組み込まれる機器の省スペース化及びコストダウン
が期待される。
う温度センサ２）を内蔵したものについては、チップ裏
面やヒートシンクなど高温になる部分に無理に温度検出
手段を装着する必要はなくなるので、当該半導体集積回
路が組み込まれる機器の省スペース化及びコストダウン
が期待される。
【図１】 本発明の第１実施形態である半導体集積回路
のブロック図である。
のブロック図である。
【図２】 クロック入力制御部３の一構成例を示すブロ
ック図である。
ック図である。
【図３】 第１実施形態である半導体集積回路における
温度センサ２の出力とコンパレータ３２の出力との関係
を示す図である。
温度センサ２の出力とコンパレータ３２の出力との関係
を示す図である。
【図４】 本発明の第２実施形態である半導体集積回路
のブロック図である。
のブロック図である。
【図５】 クロック周波数変換部４の一構成例を示すブ
ロック図である。
ロック図である。
【図６】 温度センサ２の出力と分周器４１の分周率と
の関係を示す図である。
の関係を示す図である。
【図７】 第２実施形態である半導体集積回路において
クロック周波数変換部４をクロック発振部５で置き換え
た実施形態である半導体集積回路のブロック図である。
クロック周波数変換部４をクロック発振部５で置き換え
た実施形態である半導体集積回路のブロック図である。
【図８】 本発明の第３実施形態である半導体集積回路
のブロック図である。
のブロック図である。
【図９】 クロック周波数変換部６の一構成例を示すブ
ロック図である。
ロック図である。
【図１０】 温度センサ２の出力と周波数変換器６１の
変換比率との関係を示す図である。
変換比率との関係を示す図である。
【図１１】 第３実施形態である半導体集積回路におい
てクロック周波数変換部６をクロック発振部７で置き換
えた実施形態である半導体集積回路のブロック図であ
る。
てクロック周波数変換部６をクロック発振部７で置き換
えた実施形態である半導体集積回路のブロック図であ
る。
【図１２】 本発明の第４実施形態である半導体集積回
路のブロック図である。
路のブロック図である。
【図１３】 クロック入力制御部８の一構成例を示すブ
ロック図である。
ロック図である。
【図１４】 本発明の第５実施形態である半導体集積回
路のブロック図である。
路のブロック図である。
【図１５】 本発明の第６実施形態である半導体集積回
路のブロック図である。
路のブロック図である。
【図１６】 本発明の第７実施形態である半導体集積回
路のブロック図である。
路のブロック図である。
【図１７】 従来の半導体集積回路が組み込まれた機器
の構成を示すブロック図である。
の構成を示すブロック図である。
【図１８】 図１７における半導体集積回路１００に対
する温度センサ２００の設置状態を示す図である。
する温度センサ２００の設置状態を示す図である。
１ 信号処理部 ２ 温度センサ ３ クロック入力制御部 ４ クロック周波数変換部 ５ クロック発振部 ６ クロック周波数変換部 ７ クロック発振部 ８ クロック入力制御部 ３１ スイッチング回路 ３２ コンパレータ ３３、３４、３５ 抵抗 ４１ 分周器 ４２ ヒステリシス量子化器 ５１ クロック発振器 ６１ 周波数変換器 ６２ 制御回路 ６３ ヒステリシスＡ／Ｄ変換器 ７１ クロック発振器 ８１ スイッチング回路 ８２ 遅延時間判定回路 ８２１ 遅延回路 ８２２、８２３ ラッチ回路 ８２４ 排他的論理和回路（ＥＸＯＲ回路） １００ 半導体集積回路 ２００ 温度センサ ３００ 冷却用ファン ４００ ヒートシンク ５００ コントローラ
Claims (10)
- 【請求項１】 供給されるクロックにより所定の動作を
行う信号処理手段を有する半導体集積回路において、そ
の基板内に温度検出手段を有し、該温度検出手段の検出
温度に応じて前記信号処理手段へのクロックの供給を遮
断する手段を有することを特徴とする半導体集積回路。 - 【請求項２】 前記信号処理手段へのクロックの供給が
遮断された後、前記温度検出手段の検出温度に応じて前
記信号処理手段へのクロックの供給を再開する手段を有
することを特徴とする請求項１に記載の半導体集積回
路。 - 【請求項３】 前記温度検出手段の検出温度と前記信号
処理手段へのクロックの供給の遮断／再開の切り換えと
の間にヒステリシスをもたせていることを特徴とする請
求項２に記載の半導体集積回路。 - 【請求項４】 クロックの周波数を変換するクロック周
波数変換手段と、該クロック周波数変換手段を経たクロ
ックにより所定の動作を行う信号処理手段とを有する半
導体集積回路において、その基板内に温度検出手段を有
し、該温度検出手段の検出温度が上昇するにつれて、前
記クロック周波数変換手段を経たクロックの周波数が低
くなるように前記クロック周波数変換手段の変換比率を
変化させる手段を有することを特徴とする半導体集積回
路。 - 【請求項５】 前記温度検出手段の検出温度が下降する
につれて、前記クロック周波数変換手段を経たクロック
の周波数が高くなるように前記クロック周波数変換手段
の変換比率を変化させる手段を有することを特徴とする
請求項４に記載の半導体集積回路。 - 【請求項６】 前記温度検出手段の検出温度と前記クロ
ック周波数変換手段を経たクロックの周波数との間にヒ
ステリシスをもたせていることを特徴とする請求項５に
記載の半導体集積回路。 - 【請求項７】 その変換比率が外部から設定可能なクロ
ック周波数変換手段と、該クロック周波数変換手段を経
たクロックにより所定の動作を行う信号処理手段とを有
する半導体集積回路において、その基板内に温度検出手
段を有し、該温度検出手段の検出温度に応じて前記クロ
ック周波数変換手段の変換比率を変化させる手段を有す
ることを特徴とする半導体集積回路。 - 【請求項８】 その発振周波数が外部から設定可能なク
ロック発振手段と、該クロック発振手段から出力される
クロックにより所定の動作を行う信号処理手段とを有す
る半導体集積回路において、その基板内に温度検出手段
を有し、該温度検出手段の検出温度に応じて前記クロッ
ク発振手段の発振周波数を変化させる手段を有すること
を特徴とする半導体集積回路。 - 【請求項９】 供給されるクロックにより所定の動作を
行う信号処理手段を有する半導体集積回路において、前
記信号処理手段内のクリティカルパスよりも信号伝搬時
間が長い遅延時間判定用パスを有し、該遅延時間判定用
パスの信号伝搬時間に応じて、前記信号処理手段へのク
ロックの供給を遮断する、または、前記信号処理手段へ
供給されるクロックの周波数を低くする手段を有するこ
とを特徴とする半導体集積回路。 - 【請求項１０】 前記信号処理手段内のクリティカルパ
スよりも信号伝搬時間が長い遅延時間判定用パスを有
し、該遅延時間判定用パスの信号伝搬時間に応じて、前
記信号処理手段へのクロックの供給を遮断する、また
は、前記信号処理手段へ供給されるクロックの周波数を
低くする手段を有することを特徴とする請求項１乃至８
に記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9133086A JPH10320071A (ja) | 1997-05-23 | 1997-05-23 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9133086A JPH10320071A (ja) | 1997-05-23 | 1997-05-23 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10320071A true JPH10320071A (ja) | 1998-12-04 |
Family
ID=15096535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9133086A Pending JPH10320071A (ja) | 1997-05-23 | 1997-05-23 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10320071A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002037247A1 (en) * | 2000-10-25 | 2002-05-10 | Sony Computer Entertainment Inc. | Method of controlling cooling fan and information processing equipment |
| JP2016138799A (ja) * | 2015-01-27 | 2016-08-04 | 株式会社ソシオネクスト | 半導体集積回路装置及び半導体集積回路装置の試験方法 |
| JP2020101891A (ja) * | 2018-12-20 | 2020-07-02 | 富士通株式会社 | 制御回路、制御方法及び制御プログラム |
-
1997
- 1997-05-23 JP JP9133086A patent/JPH10320071A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002037247A1 (en) * | 2000-10-25 | 2002-05-10 | Sony Computer Entertainment Inc. | Method of controlling cooling fan and information processing equipment |
| US6587337B2 (en) | 2000-10-25 | 2003-07-01 | Sony Computer Entertainment Inc. | Control method of cooling fan, and information processing device |
| US6977812B2 (en) | 2000-10-25 | 2005-12-20 | Sony Computer Entertainment Inc. | Control method of cooling fan, and information processing device |
| JP2016138799A (ja) * | 2015-01-27 | 2016-08-04 | 株式会社ソシオネクスト | 半導体集積回路装置及び半導体集積回路装置の試験方法 |
| JP2020101891A (ja) * | 2018-12-20 | 2020-07-02 | 富士通株式会社 | 制御回路、制御方法及び制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6908227B2 (en) | Apparatus for thermal management of multiple core microprocessors | |
| EP1422595B1 (en) | Adjusting voltage supplied to a processor in response to clock frequency | |
| US6393374B1 (en) | Programmable thermal management of an integrated circuit die | |
| US7076672B2 (en) | Method and apparatus for performance effective power throttling | |
| EP0976021A2 (en) | Methods and circuits for dynamically adjusting a supply voltage and/or a frequency of a clock signal in a digital circuit | |
| JPWO1998013742A1 (ja) | 周波数−電圧変換回路、遅延量判定回路、周波数−電圧変換回路を備えたシステム、周波数−電圧変換回路の入出力特性を調整する方法、および周波数−電圧変換回路の入出力特性を自動調整する装置 | |
| US7017058B2 (en) | System and method for throttling a clock speed by comparing a power value with a predetermined power value wherein the predetermined power value is based on an increasing rate of a parameter | |
| JP2007520008A (ja) | デジタル処理システムにおけるオーバークロックのための方法及び装置 | |
| US7515996B2 (en) | Method and apparatus for monitoring and controlling the thermal environment and operating conditions of an integrated circuit | |
| KR100303271B1 (ko) | 전력소비를감소시키기위한클록공급장치 | |
| US6930521B2 (en) | Circuit for controlling the performance of an integrated circuit | |
| JP3578043B2 (ja) | 電源電圧検出回路 | |
| JPH10320071A (ja) | 半導体集積回路 | |
| US6140714A (en) | Power control apparatus for a battery-powered communication system | |
| US8402288B2 (en) | Apparatus and method for controlling voltage and frequency using multiple reference circuits | |
| JP2002073181A (ja) | 動作保証電圧制御方式 | |
| US7499770B2 (en) | Data processing device with cooling fan | |
| US20230195207A1 (en) | Electronic device and method of controlling temperature in same | |
| JPH09288527A (ja) | 消費電力低減回路 | |
| JPH09307431A (ja) | 位相調整回路 | |
| US6871290B2 (en) | Method for reducing a magnitude of a rate of current change of an integrated circuit | |
| JPH04271416A (ja) | 情報処理装置 | |
| JP2000243910A (ja) | 半導体集積回路 | |
| JP2000356655A (ja) | 電圧検出回路 | |
| KR19990034447U (ko) | 온도 제어장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |