JPH10320245A - 計算機性能評価装置 - Google Patents

計算機性能評価装置

Info

Publication number
JPH10320245A
JPH10320245A JP9144553A JP14455397A JPH10320245A JP H10320245 A JPH10320245 A JP H10320245A JP 9144553 A JP9144553 A JP 9144553A JP 14455397 A JP14455397 A JP 14455397A JP H10320245 A JPH10320245 A JP H10320245A
Authority
JP
Japan
Prior art keywords
instruction
load module
unit
performance evaluation
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9144553A
Other languages
English (en)
Inventor
Yumiko Sado
由美子 佐渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9144553A priority Critical patent/JPH10320245A/ja
Publication of JPH10320245A publication Critical patent/JPH10320245A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】 アプリケーションからシミュレーション用の
インストラクション列を特別に作成して読み込ませる必
要がない計算機評価装置を提供する。 【解決手段】 制御部4の制御により、シミュレータ部
2は仮想計算機上で命令実行のシミュレーションを行い
計算機の各構成要素の利用頻度と利用時間等の情報を求
め、また、性能評価部3は前記情報に基づき計算機の性
能を評価する。シミュレータ部2の入力部にロードモジ
ュール解読部1を設ける。ロードモジュール解読部1
は、アプリケーションのロードモジュール5を読み込み
ロードモジュール形式に則って解析して命令を作成する
とともに、これをロードする仮想計算機のメモリ上のア
ドレスを計算し、得られた命令とそのアドレスをシミュ
レート部2へ順次出力する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、計算機性能評価装
置に関し、特に、設計中の計算機の性能を事前に評価す
るために使用される計算機性能評価装置に関する。
【0002】
【従来の技術】従来の計算機性能評価装置は、シミュレ
ータ部において仮想計算機構成ファイルを読み込み仮想
的に計算機を実現してターゲットプログラムの論理的動
作をシミュレートし、性能評価部において前記シミュレ
ータ部からのシミュレート時の命令及びメモリアクセス
の実行履歴を収集し仮想計算機の構成とハードウェアの
利用時間/頻度から単位時間あたりの命令実行数やCP
U、キャッシュ、メモリの利用率などの性能を計算する
ように構成されており、このような計算機性能評価装置
は、例えば、特開平5−158740号公報に記載され
ている。
【0003】図5は、このような計算機性能評価装置の
基本構成を示す図である。同図において、シミュレータ
部2は、仮想計算機構成ファイル9を読み込み仮想的に
計算機を実現する。制御部4は、ユーザが入力したイン
ストラクション列に基づいてシミュレータ部2における
シミュレート処理の実行制御を行い、ターゲットプログ
ラムの論理的動作をシミュレートする。また、制御部4
は、シミュレータ部2からシミュレーション時の命令と
メモリアクセスの実行履歴を収集し、得られた前記実行
履歴等を性能評価部3に渡す。性能評価部3は、仮想計
算機の構成に基づいて前記命令及び実行履歴等から単位
時間あたりの命令実行数やCPU、メモリ等の利用率な
どの性能を計算する。そして、制御部4は、性能評価部
3で得られた結果に基づき計算機の性能を表示して計算
機の性能評価を可能とする。
【0004】
【発明が解決しようとする課題】設計中のハードウェア
及びソフトウェアを計算機性能評価装置によりシミュレ
ーションを行う場合、シミュレータ部に渡すプログラム
は開発に応じてしばしばその内容は変更されるものであ
り、その都度、最新のアプリケーションプログラムとし
て性能の検証を行うシミュレーションを容易に繰り返す
ことができることが望まれる。
【0005】このことは、計算機の性能はその上で走行
するアプリケーションプログラムによって大きくかわる
ものであり、さまざまなサービスをこなすべく数多くの
関数を含めたプログラムの場合には必要とされる計算機
の各資源はおのずと膨大になるので性能の検証も頻繁に
行い資源を縮小する必要があることからもいえる。つま
り、無駄な資源を含むことのないように性能評価はなる
べく現実に即した最新のアプリケーションプログラムに
より即座に正確に行えることが要請される。
【0006】しかし、従来の計算機性能評価装置におい
ては、これにかけるデータは動的なインストラクション
列であることが必要があり、一方、ターゲットプログラ
ム等のロードモジュール自体は静的なインストラクショ
ン列である。このため、従来の計算機性能評価装置で
は、ターゲットプログラムを動的なインストラクション
列とするために、一旦別の計算機上において計算機性能
評価装置が実行できるような形に変更し、そのプログラ
ムをトレースしなければならないなどの煩雑な作業を伴
うものであった。
【0007】本発明の目的は、上記問題を解決するもの
であり、直接アプリケーションプログラムのロードモジ
ュールを用いて計算機性能評価を行うことを可能とする
計算機性能評価装置を提供することにある。
【0008】
【課題を解決するための手段】上記問題を解決するため
に、本発明の計算機性能評価装置では、シミュレータ部
の前にロードモジュール解析部を設け、アプリケーショ
ンプログラムを解析して得られたインストラクション列
をシミュレータ部に渡すように構成する。
【0009】本発明の計算機性能評価装置は、性能評価
用の仮想計算機におけるインストラクション実行時の内
部状態を実現するシミュレータ部と、性能評価を行う性
能評価部と、前記シミュレータ部と性能評価部を制御す
る制御部とを有する計算機性能評価装置において、対象
アプリケーションプログラムのロードモジュールを入力
情報とし、前記ロードモジュールの解析を行ってシミュ
レーションに適したインストラクション列を生成するロ
ードモジュール解析部を備える。
【0010】また、前記ロードモジュール解読部は、ロ
ードモジュールをロードモジュール形式に則って解析し
て命令を作成し、前記命令をロードする仮想計算機のメ
モリ上のアドレスを計算し、前記命令及びアドレスをシ
ミュレータ部に命令単位で順次出力する。
【0011】更に、前記計算機性能評価装置は、前記シ
ミュレータ部から出力された命令とメモリアクセスの実
行履歴を伝達する実行履歴伝達部と、前記実行履歴伝達
部から伝達された命令とメモリアクセスの実行履歴から
仮想計算機の各構成要素の利用頻度と利用時間等の利用
情報を求める実行メモリアクセス履歴処理部と、前記実
行メモリアクセス履歴処理部から出力された仮想計算機
の利用情報を前記性能評価部に伝達する利用情報伝達部
とを有する。
【0012】(作用)ロードモジュール解析部は、アプ
リケーションプログラムのロードモジュールを入力情報
とし、その解析を行ってシミュレーションに適したイン
ストラクション列を出力する。即ち、通常ロードモジュ
ールは実在の計算機上で動作できるように構成されてい
ることから、テキストやデータセクションのサイズやア
ドレス、初期値データなど実行に必要なさまざまな情報
を含んでいる。逆にいえばこれだけあれば実在の計算機
上で実行できるように構成されているので、これを使用
して実際に実行を行う場合のインストラクション列を作
成、出力する。
【0013】
【発明の実施の形態】本発明の一実施の形態について図
を参照して説明する。図1は、本実施の形態の計算機性
能評価装置の機能ブロック図である。
【0014】本実施の形態は、シミュレータ部2と、性
能評価部3と、制御部4と、更に、アプリケーションプ
ログラムのロードモジュール5と、ロードモジュール解
析部1とを有する。
【0015】本実施の形態は、シミュレータ部2、性能
評価部3及び制御部4からなる構成におけるシミュレー
ト処理に関する限り動作は図6に示すものと同様であ
る。即ち、シミュレータ部2は、仮想的な計算機を実現
しターゲットプログラムの論理的動作をシミュレートす
る。制御部4は、ユーザが入力したインストラクション
列に基づいてシミュレータ部2におけるシミュレート処
理の実行制御を行い、また、シミュレータ部2からシミ
ュレーション時の命令とメモリアクセスの実行履歴を収
集し、得られた前記実行履歴等を性能評価部3に渡し性
能評価部3から得られた結果を表示する。性能評価部3
は、仮想計算機の構成に基づいて前記命令及び実行履歴
等から単位時間あたりの命令実行数やCPU、キャッシ
ュ、メモリ等の利用率などの性能を計算する。
【0016】また、本実施の形態においては、特に、制
御部4とシミュレータ部2の間にロードモジュール解析
部1を設けており、制御部4はアプリケーションプログ
ラムのロードモジュール5を直接ロードモジュール解析
部1に供給し、ロードモジュール解析部1は、読み込ん
だアプリケーションプログラムのロードモジュールを解
析し、シミュレータ部2に動的なインストラクション列
を供給する処理動作を行う。
【0017】ここで、ロードモジュール解析部1は、ロ
ードモジュール自体が静的な命令列であるため、シミュ
レータ部2に対して動的なインストラクション列として
渡すためには、該ロードモジュール解析部1において実
際の実行をシミュレートする必要がある。このためロー
ドモジュール解析部1は、アプリケーションプログラム
に与えるパラメータを想定して渡す必要があり、ロード
モジュール解析部1はそのためのバラメータを入力する
機構を持つ。
【0018】図2は、ロードモジュールの構成例を示す
図である。同図のロードモジュールの構成は、テキスト
とデータのみからなるロードモジュール形式の例であ
り、この場合、テキスト部ヘッダと、データ部ヘッダ
と、テキスト部本体と、データ部本体とで構成される。
ここで、ヘッダの中には計算機上で実行されるために必
要な情報、例えば割り付けアドレスやサイズなどが入っ
ている。ロードモジュール解析部1は、これを解析し実
際にアプリケーションプログラムを実行したときと同じ
アドレスや命令列を求める。
【0019】ロードモジュール解析部1は、静的なイン
ストラクション列から動的なインストラクション列を生
成するために前記テキスト部にあらわされているアプリ
ケーションプログラムに想定パラメータを入力し、この
想定パラメータをもとにロードモジュールの実行をシミ
ュレートする機能を持ち、分岐命令がきたときにどちら
に分岐するかを決めてゆく。このようにして実際にアプ
リケーションプログラムを実行したときと同じインスト
ラクション列を出力する。
【0020】また、ロードモジュール解読部1のインス
トラクション列の出力としては、ロードモジュールをロ
ードモジュール形式に則って解析して命令を作成すると
ともに、当該命令をロードする仮想計算機のメモリ上の
アドレスを計算し、解析により得られた命令とそのアド
レスをシミュレート部に実行されるべき命令として与え
る。このようにロードモジュール解読部1は、命令とそ
のアドレスを作成して命令単位でシミュレータ部2に順
次出力することにより、シミュレートしたいアプリケー
ションのロードモジュールからシミュレーション用のイ
ンストラクション列を生成する。
【0021】次に、図2に示す構成のロードモジュール
を例として本実施の形態の処理動作を図3〜図4を参照
して具体的に説明する。
【0022】まず、ロードモジュール解析部1はアプリ
ケーションプログラムのロードモジュールを直接読む。
ロードモジュールの構成は、テキストとデータのみから
なるロードモジュールであり、テキストヘッダにはテキ
ストセクションに関する情報が、データヘッダにはデー
タセクションに関する情報がそれぞれ入っている。それ
ぞれのへッダの中には計算機上で実行されるために必要
な情報、つまり割り付けアドレスやサイズなどが入って
いる。
【0023】ロードモジュール解析部1は、前記割り付
けアドレスやサイズなどの計算機上の実行に必要な情報
を解析し実際にアプリケーションプログラムが実行され
たときのアドレスや命令列である動的なインストラクシ
ョン列を生成する。
【0024】より具体的には、テキストセクションのア
ドレスが10000、テキストの内容が図2の通りであ
るとすると、10000番地からの数命令は静的なイン
ストラクション列は図3に示すようになる。図3に示す
インストラクション列はループ関数の例であり、t0と
いうレジスタに3を代人し、その数を1づつ減らし、0
になるまで(つまり3回)ループ処理を行うという命令
列を表している。
【0025】これを実際に実行する場合の動的なインス
トラクション列は図4に示すようになる。即ち、アドレ
ス10004から1000Cまでが3回くりかえされ、
その後は先のステップの処理に進む。この動的なインス
トラクション列がシミュレータ部に渡されるべき出力と
なる。
【0026】また、上述の関数例は固定回数のループ処
理に関するものであるが、実際の分岐においては関数に
渡されたパラメータによって決まることも多い。このパ
ラメータはもともとデータセクション内に初期値を有す
るデータとしておかれている場合もあるが、ロードモジ
ュール外、つまり実際のアプリケーションプログラム走
行時においてそのロードモジュール内の関数が呼び出さ
れる時に別途指定されることもある。ロードモジュール
解析部1は、正常な分岐をシミュレートするために解析
の際に想定されるパラメータを同時に解析してロードモ
ジュールへのパラメータとして与える。
【0027】このようにして実際にアプリケーションプ
ログラムを実行したときと同じインストラクション列を
出力する。
【0028】次に、本発明の他の実施の形態を図5に示
す。本実施の形態の計算機性能評価装置では、性能評価
すべき計算機のインストラクション実行時における内部
状態を実現するシミュレータ部2と、性能評価を行う性
能評価部3と、シミュレータ部2に渡すインストラクシ
ョン列を前記アプリケーションのロードモジュールから
直接作成するためのロードモジュール解析部1と、これ
らの処理を制御する制御部4と、制御部4に供給するア
プリケーションプログラムのロードモジュール5とを有
し計算機性能評価装置の基本構成は図1と同様であり、
本例では、シミュレータ部2から出力された命令及びメ
モリアクセス等の実行履歴を伝達する実行履歴伝達部6
と、実行履歴伝達部6から伝達された命令及びメモリア
クセス等の実行履歴から仮想計算機の各構成要素の利用
頻度と利用時間等の利用情報を求める実行メモリアクセ
ス履歴処理部7と、実行メモリアクセス履歴処理部7か
ら出力された仮想計算機の利用情報を性能評価部3に伝
達する利用情報伝達部8とを設けた構成を採用するもの
である。
【0029】
【発明の効果】本発明によれば、ロードモジュール解析
部がロードモジュールを直接解析してシミュレー部に適
合するインストラクション列を自動的に生成するため、
ユーザはシミュレートしたいアプリケーションをシミュ
レーション用のインストラクション列として特別に変換
してシミュレータ部に渡す必要がなくなり、手軽にター
ゲットプログラムを計算機性能評価装置にかけて性能を
評価することができる。
【0030】したがって、現在開発中のアプリケーショ
ンプログラムを即時に性能評価することが可能となり、
ハードウェアとソフトウェアのお互いの影響を設計段階
で知ることができるから、より性能の高い計算機を実現
するために設計時に設計の方向を検討することが可能と
なる。特に、ハードウェアができた後もしくはソフトウ
ェアができた後に性能を確認して目標値に達していない
場合は作り直すといった時間と手間を省くことが可能で
ある。
【0031】
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す図である。
【図2】ロードモジュールの構成例である。
【図3】静的なインストラクション列の例である。
【図4】動的なインストラクション列の例である。
【図5】本発明の他の実施の形態を示す図である。
【図6】従来の計算機性能評価装置の基本構成を示す図
である。
【符号の説明】
1 ロードモジュール解析部 2 シミュレータ部 3 性能評価部 4 制御部 5 ロードモジュール 6 実行履歴伝達部 7 実行メモリアクセス履歴処理部 8 利用情報伝達部 9 仮想計算機構成ファイル 10 インストラクション列
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成9年6月27日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0003
【補正方法】変更
【補正内容】
【0003】 図6は、このような計算機性能評価装置
の基本構成を示す図である。同図において、シミュレー
タ部2は、仮想計算機構成ファイル9を読み込み仮想的
に計算機を実現する。制御部4は、ユーザが入力したイ
ンストラクション列に基づいてシミュレータ部2におけ
るシミュレート処理の実行制御を行い、ターゲットプロ
グラムの論理的動作をシミュレートする。また、制御部
4は、シミュレータ部2からシミュレーション時の命令
とメモリアクセスの実行履歴を収集し、得られた前記実
行履歴等を性能評価部3に渡す。性能評価部3は、仮想
計算機の構成に基づいて前記命令及び実行履歴等から単
位時間あたりの命令実行数やCPU、メモリ等の利用率
などの性能を計算する。そして、制御部4は、性能評価
部3で得られた結果に基づき計算機の性能を表示して計
算機の性能評価を可能とする。
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 性能評価用の仮想計算機におけるインス
    トラクション実行時の内部状態を実現するシミュレータ
    部と、性能評価を行う性能評価部と、前記シミュレータ
    部と性能評価部を制御する制御部とを有する計算機性能
    評価装置において、対象アプリケーションプログラムの
    ロードモジュールを入力情報とし、前記ロードモジュー
    ルの解析を行ってシミュレーションに適したインストラ
    クション列を生成するロードモジュール解析部を備えた
    ことを特徴とする計算機性能評価装置。
  2. 【請求項2】 前記ロードモジュール解読部は、ロード
    モジュールをロードモジュール形式に則って解析して命
    令を作成し、前記命令をロードする仮想計算機のメモリ
    上のアドレスを計算し、前記命令及びアドレスをシミュ
    レータ部に命令単位で順次出力することを特徴とする請
    求項1記載の計算機性能評価装置。
  3. 【請求項3】 前記シミュレータ部から出力された命令
    とメモリアクセスの実行履歴を伝達する実行履歴伝達部
    と、前記実行履歴伝達部から伝達された命令とメモリア
    クセスの実行履歴から仮想計算機の各構成要素の利用頻
    度と利用時間等の利用情報を求める実行メモリアクセス
    履歴処理部と、前記実行メモリアクセス履歴処理部から
    出力された仮想計算機の利用情報を前記性能評価部に伝
    達する利用情報伝達部とを有することを特徴とする請求
    項1又は2記載の計算機性能評価装置。
JP9144553A 1997-05-20 1997-05-20 計算機性能評価装置 Pending JPH10320245A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9144553A JPH10320245A (ja) 1997-05-20 1997-05-20 計算機性能評価装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9144553A JPH10320245A (ja) 1997-05-20 1997-05-20 計算機性能評価装置

Publications (1)

Publication Number Publication Date
JPH10320245A true JPH10320245A (ja) 1998-12-04

Family

ID=15364964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9144553A Pending JPH10320245A (ja) 1997-05-20 1997-05-20 計算機性能評価装置

Country Status (1)

Country Link
JP (1) JPH10320245A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383820C (zh) * 2003-06-18 2008-04-23 清华大学 一种基于模糊逻辑的计算机性能指标量化方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383820C (zh) * 2003-06-18 2008-04-23 清华大学 一种基于模糊逻辑的计算机性能指标量化方法

Similar Documents

Publication Publication Date Title
US20030033592A1 (en) Software debugger and software development support system
JPH0760324B2 (ja) シーケンシャル回路及びその生成方法、及びコントローラ及び有限状態マシン
JPH11513512A (ja) ディジタル信号プロセッサの製造方法
CN112732245B (zh) 跨平台应用的开发方法、装置及存储介质
US7103526B2 (en) Method and apparatus for adapting a simulation model to expose a signal internal to the model to a client application
US7340717B2 (en) Method for providing enhanced dynamic system simulation capability outside the original modeling environment
JP2861962B2 (ja) コンピュータプログラムのシミュレーション装置および方法
JPH10320245A (ja) 計算機性能評価装置
JP5056493B2 (ja) 仮想ソフトウェア生成装置
JPH0962720A (ja) デジタル信号処理回路シミュレーション装置
JP2000132425A (ja) ソフトウェアテスト方法
JPH10187461A (ja) 言語処理方式
JPH05158740A (ja) 計算機性能評価装置
JP2000330821A (ja) 組み込みシステム用ソフトウェアの製作方法
JP4149047B2 (ja) シミュレータ
JP2001216337A (ja) Cpuコアの開発支援システムとその開発支援方法及び開発支援用プログラムを記録した記録媒体
JPH09198282A (ja) コンピュータ性能評価システム及び評価方法
CN120781792A (zh) 待测设计的验证方法、验证环境的搭建方法、验证环境及芯片验证装置
JP2632964B2 (ja) 諭理装置の試験処理方式
CN118468780A (zh) 基于可编程布尔处理器的硬件仿真触发系统
JP2002342126A (ja) プログラム実行装置及びプログラム実行方法
CN120162254A (zh) 测试方法、装置、电子设备及计算机程序产品
WO2003091951A1 (en) Method and computer program product for generation of bus functional models
JPH0619743A (ja) コンピュータソフトウエア開発装置
JPH0895817A (ja) 情報処理装置の試験方法