JPH10320262A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH10320262A JPH10320262A JP12943397A JP12943397A JPH10320262A JP H10320262 A JPH10320262 A JP H10320262A JP 12943397 A JP12943397 A JP 12943397A JP 12943397 A JP12943397 A JP 12943397A JP H10320262 A JPH10320262 A JP H10320262A
- Authority
- JP
- Japan
- Prior art keywords
- pipeline
- exception
- request
- main storage
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 230000010365 information processing Effects 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003292 diminished effect Effects 0.000 description 1
Abstract
(57)【要約】
【課題】例外検出処理と平行して主記憶アクセスパイプ
ライン処理を実行し、主記憶へのアクセス時にのみ例外
検出結果を待ち合わせるようにしてＴＡＴを短縮する。 【解決手段】主記憶アクセス命令を送出するリクエスト
発行手段２を含む演算処理装置１と、前記リクエスト発
行手段が発行するリクエストをパイプラインで処理する
主記憶アクセスパイプライン３と、前記主記憶アクセス
パイプラインに同期して前記リクエストに含まれる命令
の例外情報を検出する例外情報パイプライン４と、前記
主記憶アクセスパイプラインが送出する命令と前記例外
情報パイプラインが送出する例外情報とに従って主記憶
にアクセスする主記憶装置７とを備えて構成されてい
る。
ライン処理を実行し、主記憶へのアクセス時にのみ例外
検出結果を待ち合わせるようにしてＴＡＴを短縮する。 【解決手段】主記憶アクセス命令を送出するリクエスト
発行手段２を含む演算処理装置１と、前記リクエスト発
行手段が発行するリクエストをパイプラインで処理する
主記憶アクセスパイプライン３と、前記主記憶アクセス
パイプラインに同期して前記リクエストに含まれる命令
の例外情報を検出する例外情報パイプライン４と、前記
主記憶アクセスパイプラインが送出する命令と前記例外
情報パイプラインが送出する例外情報とに従って主記憶
にアクセスする主記憶装置７とを備えて構成されてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は情報処理装置に関
し、特に主記憶アクセスパイプラインによって主記憶ア
クセス制御を行う情報処理装置に関する。
し、特に主記憶アクセスパイプラインによって主記憶ア
クセス制御を行う情報処理装置に関する。
【０００２】
【従来の技術】主記憶アクセスパイプラインを含む情報
処理装置の主記憶アクセス制御では、主記憶アクセス命
令に例外情報が含まれている場合には、主記憶へのアク
セスを抑止するするように制御することがある。たとえ
ば、図３に示すように、演算処理装置２１のリクエスト
発行手段２２では、リクエスト発行部２３が発行するリ
クエストを例外検出手段２４によってチェックし、その
リクエストに例外が存在する場合にはリクエスト送出判
定手段２５によってそのリクエストの送出を抑止する。
すなわち、例外が存在しない場合のみリクエストは主記
憶アクセスパイプライン２６を経て主記憶装置２７にア
クセスできる。
処理装置の主記憶アクセス制御では、主記憶アクセス命
令に例外情報が含まれている場合には、主記憶へのアク
セスを抑止するするように制御することがある。たとえ
ば、図３に示すように、演算処理装置２１のリクエスト
発行手段２２では、リクエスト発行部２３が発行するリ
クエストを例外検出手段２４によってチェックし、その
リクエストに例外が存在する場合にはリクエスト送出判
定手段２５によってそのリクエストの送出を抑止する。
すなわち、例外が存在しない場合のみリクエストは主記
憶アクセスパイプライン２６を経て主記憶装置２７にア
クセスできる。
【０００３】上記の場合、例外検出手段２４は１マシン
サイクルタイム（１Ｔ）以内でその処理を終了している
が、マシンサイクルタイムＴが短くなるとその処理が間
に合わずリクエストの送出を抑止できなくなる。図５の
ＡおよびＢは正常動作の例を示している。
サイクルタイム（１Ｔ）以内でその処理を終了している
が、マシンサイクルタイムＴが短くなるとその処理が間
に合わずリクエストの送出を抑止できなくなる。図５の
ＡおよびＢは正常動作の例を示している。
【０００４】図４はマシンサイクルタイムＴが短くなっ
たために例外検出に数Ｔを要する場合の構成例を示す。
同図において、演算処理装置２１ａのリクエスト発行手
段２２ａは、リクエスト送出判定手段２５が例外検出手
段２４ａの処理を待ち合わせるために、リクエスト待ち
合わせ手段２８を設けている。このようにして例外情報
によってリクエストの送出を抑止することができるが、
例外検出に要する時間だけ、総合性能としてのターンア
ラウンドタイム（以下、ＴＡＴという。）は増大し、マ
シンサイクルタイムＴを縮小した効果を減殺する。図５
のＣおよびＤは上記の場合の動作例を示している。
たために例外検出に数Ｔを要する場合の構成例を示す。
同図において、演算処理装置２１ａのリクエスト発行手
段２２ａは、リクエスト送出判定手段２５が例外検出手
段２４ａの処理を待ち合わせるために、リクエスト待ち
合わせ手段２８を設けている。このようにして例外情報
によってリクエストの送出を抑止することができるが、
例外検出に要する時間だけ、総合性能としてのターンア
ラウンドタイム（以下、ＴＡＴという。）は増大し、マ
シンサイクルタイムＴを縮小した効果を減殺する。図５
のＣおよびＤは上記の場合の動作例を示している。
【０００５】
【発明が解決しようとする課題】上記した従来の情報処
理装置には、次の問題点がある。
理装置には、次の問題点がある。
【０００６】第一の問題点はマシンサイクルタイムを短
縮すると同時に例外検出手段を高速化することが困難な
ことである。すなわち、そのためには高速・高性能なデ
バイスを含む大量のハードウエアを必要とするからであ
る。
縮すると同時に例外検出手段を高速化することが困難な
ことである。すなわち、そのためには高速・高性能なデ
バイスを含む大量のハードウエアを必要とするからであ
る。
【０００７】第二の問題点は例外検出動作が終了するま
でリクエストを送出できないので、リクエストの発行レ
ートを悪化させ、その結果情報処理装置の性能を低下さ
せていることである。すなわち、マシンサイクルタイム
の短縮による性能向上効果が例外検出処理に妨げられて
十分に発揮されていない。
でリクエストを送出できないので、リクエストの発行レ
ートを悪化させ、その結果情報処理装置の性能を低下さ
せていることである。すなわち、マシンサイクルタイム
の短縮による性能向上効果が例外検出処理に妨げられて
十分に発揮されていない。
【０００８】上記した従来例に対して、ＴＡＴを極力延
ばさないでリクエストをメモリに出さないようにするに
は、 （１）例外を検出した時点でリクエストを消滅させる。 （２）例外を検出した時点でリクエストを発行元に折り
返す。 などの方法が考えられるが、いずれもリクエストの管理
が複雑になり、必要なハードウエア量も増加するという
問題点がある。
ばさないでリクエストをメモリに出さないようにするに
は、 （１）例外を検出した時点でリクエストを消滅させる。 （２）例外を検出した時点でリクエストを発行元に折り
返す。 などの方法が考えられるが、いずれもリクエストの管理
が複雑になり、必要なハードウエア量も増加するという
問題点がある。
【０００９】本発明の目的は、上記の問題点を改善する
ために、例外検出処理と平行して主記憶アクセスパイプ
ライン処理を実行し、主記憶へのアクセス時にのみ例外
検出結果を待ち合わせるようにしてＴＡＴを短縮した情
報処理装置を提供することにある。
ために、例外検出処理と平行して主記憶アクセスパイプ
ライン処理を実行し、主記憶へのアクセス時にのみ例外
検出結果を待ち合わせるようにしてＴＡＴを短縮した情
報処理装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明の情報処理装置
は、主記憶アクセス命令を送出するリクエスト発行手段
を含む演算処理装置と、前記リクエスト発行手段が発行
するリクエストをパイプラインで処理する主記憶アクセ
スパイプラインと、前記主記憶アクセスパイプラインに
同期して前記リクエストに含まれる命令の例外情報を検
出する例外情報パイプラインと、前記主記憶アクセスパ
イプラインが送出する命令と前記例外情報パイプライン
が送出する例外情報とに従って主記憶にアクセスする主
記憶装置とを備えて構成されている。
は、主記憶アクセス命令を送出するリクエスト発行手段
を含む演算処理装置と、前記リクエスト発行手段が発行
するリクエストをパイプラインで処理する主記憶アクセ
スパイプラインと、前記主記憶アクセスパイプラインに
同期して前記リクエストに含まれる命令の例外情報を検
出する例外情報パイプラインと、前記主記憶アクセスパ
イプラインが送出する命令と前記例外情報パイプライン
が送出する例外情報とに従って主記憶にアクセスする主
記憶装置とを備えて構成されている。
【００１１】また、本発明の情報処理装置において、前
記例外情報パイプラインは前記リクエストに含まれる命
令の例外情報を検出する例外検出手段と、前記リクエス
トを処理している前記主記憶アクセスパイプラインが送
出する命令と同期して前記例外情報を送出させる例外持
ち回り手段とを備えている。
記例外情報パイプラインは前記リクエストに含まれる命
令の例外情報を検出する例外検出手段と、前記リクエス
トを処理している前記主記憶アクセスパイプラインが送
出する命令と同期して前記例外情報を送出させる例外持
ち回り手段とを備えている。
【００１２】また、本発明の情報処理装置において、前
記主記憶装置は前記例外情報パイプラインが送出する例
外情報に従って前記主記憶アクセスパイプラインが送出
する命令を実行するか否かを決定する主記憶アクセス判
定手段を含む。
記主記憶装置は前記例外情報パイプラインが送出する例
外情報に従って前記主記憶アクセスパイプラインが送出
する命令を実行するか否かを決定する主記憶アクセス判
定手段を含む。
【００１３】すなわち、本発明によれば、主記憶アクセ
スのリクエストのＴＡＴを短縮できるので、少ないハー
ドウエア量で情報処理装置の処理能力を向上させること
ができる。
スのリクエストのＴＡＴを短縮できるので、少ないハー
ドウエア量で情報処理装置の処理能力を向上させること
ができる。
【００１４】
【発明の実施の形態】以下、本発明について図面を参照
しながら説明する。
しながら説明する。
【００１５】図１は本発明の実施の一形態を示すブロッ
ク図である。同図において、本発明による情報処理装置
は、主記憶アクセス命令を送出するリクエスト発行手段
２を含む演算処理装置１と、前記リクエスト発行手段が
発行するリクエストをパイプラインで処理する主記憶ア
クセスパイプライン３と、前記主記憶アクセスパイプラ
インに同期して前記リクエストに含まれる命令の例外情
報を検出する例外情報パイプライン４と、前記主記憶ア
クセスパイプラインが送出する命令と前記例外情報パイ
プラインが送出する例外情報とに従って主記憶にアクセ
スする主記憶装置７とを備えて構成されている。
ク図である。同図において、本発明による情報処理装置
は、主記憶アクセス命令を送出するリクエスト発行手段
２を含む演算処理装置１と、前記リクエスト発行手段が
発行するリクエストをパイプラインで処理する主記憶ア
クセスパイプライン３と、前記主記憶アクセスパイプラ
インに同期して前記リクエストに含まれる命令の例外情
報を検出する例外情報パイプライン４と、前記主記憶ア
クセスパイプラインが送出する命令と前記例外情報パイ
プラインが送出する例外情報とに従って主記憶にアクセ
スする主記憶装置７とを備えて構成されている。
【００１６】ここで、前記例外情報パイプライン４は前
記リクエストに含まれる命令の例外情報を検出する例外
検出手段５と、前記リクエストを処理している前記主記
憶アクセスパイプライン３が送出する命令と同期して前
記例外情報を送出させる例外持ち回り手段６とを備えて
いる。
記リクエストに含まれる命令の例外情報を検出する例外
検出手段５と、前記リクエストを処理している前記主記
憶アクセスパイプライン３が送出する命令と同期して前
記例外情報を送出させる例外持ち回り手段６とを備えて
いる。
【００１７】さらに、前記主記憶装置７は前記例外情報
パイプライン４が送出する例外情報に従って前記主記憶
アクセスパイプライン３が送出する命令を実行するか否
かを決定する主記憶アクセス判定手段８を含む。
パイプライン４が送出する例外情報に従って前記主記憶
アクセスパイプライン３が送出する命令を実行するか否
かを決定する主記憶アクセス判定手段８を含む。
【００１８】上記の情報処理装置において、リクエスト
発行手段２は主記憶アクセスパイプライン３および例外
情報パイプライン４に同時に主記憶アクセスのリクエス
トを送出する。そして主記憶アクセスパイプライン３は
上記のリクエストについて通常のパイプライン処理を実
行する。同時に例外情報パイプライン４は同じリクエス
トについて例外検出手段５によって例外の有無を判定
し、さらにその結果を例外持ち回り手段６に保持し、主
記憶アクセスパイプライン３でパイプライン処理後に送
出されるリクエストにタイミングを合わせて送出する。
発行手段２は主記憶アクセスパイプライン３および例外
情報パイプライン４に同時に主記憶アクセスのリクエス
トを送出する。そして主記憶アクセスパイプライン３は
上記のリクエストについて通常のパイプライン処理を実
行する。同時に例外情報パイプライン４は同じリクエス
トについて例外検出手段５によって例外の有無を判定
し、さらにその結果を例外持ち回り手段６に保持し、主
記憶アクセスパイプライン３でパイプライン処理後に送
出されるリクエストにタイミングを合わせて送出する。
【００１９】主記憶装置７は上記のリクエストおよび例
外情報を同時に受け取り、例外の有無にかかわらず主記
憶に対する書き込み／読み出しを準備し、例外がある場
合には主記憶アクセス判定手段８によって最終的な書き
込み／読み出しの実行を抑止する。すなわち、主記憶装
置７は、主記憶に対する書き込み／読み出しを実行する
段階で例外情報を参照し、例外がある場合のみ主記憶に
対する書き込み／読み出しを抑止している。
外情報を同時に受け取り、例外の有無にかかわらず主記
憶に対する書き込み／読み出しを準備し、例外がある場
合には主記憶アクセス判定手段８によって最終的な書き
込み／読み出しの実行を抑止する。すなわち、主記憶装
置７は、主記憶に対する書き込み／読み出しを実行する
段階で例外情報を参照し、例外がある場合のみ主記憶に
対する書き込み／読み出しを抑止している。
【００２０】図２は上記の情報処理装置の動作を示すタ
イムチャートである。同図ではマシンサイクルタイムを
Ｔとし、例外検出に３Ｔを要し、リクエスト処理に５Ｔ
を要するものとする。
イムチャートである。同図ではマシンサイクルタイムを
Ｔとし、例外検出に３Ｔを要し、リクエスト処理に５Ｔ
を要するものとする。
【００２１】同図において、（１）は例外が無い場合を
示し、（２）は例外が有る場合を示している。いずれの
場合も（例外の有無にかかわらず）７Ｔ後に主記憶アク
セスを開始し、例外が無ければ書き込み／読み出しを実
行する。マシンサイクルタイムが等しい従来例（図５の
ＣおよびＤを参照）では、例外が無い場合には主記憶ア
クセスを開始するまでに１０Ｔを要している。
示し、（２）は例外が有る場合を示している。いずれの
場合も（例外の有無にかかわらず）７Ｔ後に主記憶アク
セスを開始し、例外が無ければ書き込み／読み出しを実
行する。マシンサイクルタイムが等しい従来例（図５の
ＣおよびＤを参照）では、例外が無い場合には主記憶ア
クセスを開始するまでに１０Ｔを要している。
【００２２】
【発明の効果】以上説明したように、本発明による情報
処理装置は主記憶アクセスパイプラインの処理と例外検
出の処理とを同時に実行するようにしているので、例外
検出に要する時間によってＴＡＴが延びることはない。
したがって、情報処理装置の性能を確実に向上させるこ
とができる。
処理装置は主記憶アクセスパイプラインの処理と例外検
出の処理とを同時に実行するようにしているので、例外
検出に要する時間によってＴＡＴが延びることはない。
したがって、情報処理装置の性能を確実に向上させるこ
とができる。
【００２３】また、特に高速・高性能のデバイスや大量
のハードウエアを必要としないので、装置を大型化せず
にＴＡＴを改善することができるという効果がある。
のハードウエアを必要としないので、装置を大型化せず
にＴＡＴを改善することができるという効果がある。
【図１】本発明の実施の一形態を示すブロック図であ
る。
る。
【図２】本発明の動作の例を示すタイムチャートであ
る。
る。
【図３】本発明の従来例を示すブロック図である。
【図４】本発明の他の従来例を示すブロック図である。
【図５】従来例の動作の例を示すタイムチャートであ
る。
る。
１ 演算処理装置 ２ リクエスト発行手段 ３ 主記憶アクセスパイプライン ４ 例外情報パイプライン ５ 例外検出手段 ６ 例外持ち回り手段 ７ 主記憶装置 ８ 主記憶アクセス判定手段
Claims (3)
- 【請求項１】 主記憶アクセス命令を送出するリクエス
ト発行手段を含む演算処理装置と、前記リクエスト発行
手段が発行するリクエストをパイプラインで処理する主
記憶アクセスパイプラインと、前記主記憶アクセスパイ
プラインに同期して前記リクエストに含まれる命令の例
外情報を検出する例外情報パイプラインと、前記主記憶
アクセスパイプラインが送出する命令と前記例外情報パ
イプラインが送出する例外情報とに従って主記憶にアク
セスする主記憶装置とを備えることを特徴とする情報処
理装置。 - 【請求項２】 請求項１記載の情報処理装置において、
前記例外情報パイプラインは前記リクエストに含まれる
命令の例外情報を検出する例外検出手段と、前記リクエ
ストを処理している前記主記憶アクセスパイプラインが
送出する命令と同期して前記例外情報を送出させる例外
持ち回り手段とを備えることを特徴とする情報処理装
置。 - 【請求項３】 請求項１記載の情報処理装置において、
前記主記憶装置は前記例外情報パイプラインが送出する
例外情報に従って前記主記憶アクセスパイプラインが送
出する命令を実行するか否かを決定する主記憶アクセス
判定手段を含むことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12943397A JPH10320262A (ja) | 1997-05-20 | 1997-05-20 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12943397A JPH10320262A (ja) | 1997-05-20 | 1997-05-20 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10320262A true JPH10320262A (ja) | 1998-12-04 |
Family
ID=15009372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12943397A Pending JPH10320262A (ja) | 1997-05-20 | 1997-05-20 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10320262A (ja) |
-
1997
- 1997-05-20 JP JP12943397A patent/JPH10320262A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06139189A (ja) | 共有バス調停機構 | |
| JPH08147161A (ja) | データ処理装置 | |
| CN100382033C (zh) | 计算机系统 | |
| JPH10320262A (ja) | 情報処理装置 | |
| JPH064314A (ja) | タスク間同期通信装置 | |
| JP4592944B2 (ja) | Ｃｐｕインターフェース回路 | |
| JPS6336023B2 (ja) | ||
| US20240364838A1 (en) | Synchronous rendering method, electronic device, and storage medium | |
| JPH08272608A (ja) | パイプライン処理装置 | |
| JP3900660B2 (ja) | シーケンスコントローラ | |
| JPH01106158A (ja) | プロセツサ間のデータ通信制御方式 | |
| CN121326409A (zh) | 处理器系统以及中断响应方法 | |
| JP2591211B2 (ja) | 高速割込み処理装置 | |
| JPS58205258A (ja) | デ−タ処理装置 | |
| JPH0290331A (ja) | 仮想計算機システムのためのプロセツサ間通信命令処理装置 | |
| JPH08147184A (ja) | エミュレータ | |
| JPH0528115A (ja) | 協調処理型情報処理装置 | |
| JPH0479022B2 (ja) | ||
| JPH05143741A (ja) | フレーム・バツフア・アクセス装置 | |
| JPH0321941B2 (ja) | ||
| JPH0391055A (ja) | ハードウエアロックのセット方法、ハードウエアロック制御装置、ハードウエアロックの検出方法と装置 | |
| JPH04273356A (ja) | 入出力制御装置 | |
| JPH10187634A (ja) | 同期制御方法および主記憶共有型並列プロセッサ | |
| JPS60171538A (ja) | 命令の先取り制御方式 | |
| JPH07334374A (ja) | 割り込み検出処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000725 |