JPH1032176A - Etching method and method of manufacturing semiconductor device - Google Patents
Etching method and method of manufacturing semiconductor deviceInfo
- Publication number
- JPH1032176A JPH1032176A JP8187207A JP18720796A JPH1032176A JP H1032176 A JPH1032176 A JP H1032176A JP 8187207 A JP8187207 A JP 8187207A JP 18720796 A JP18720796 A JP 18720796A JP H1032176 A JPH1032176 A JP H1032176A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- gas
- semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 InAlAs層をエッチングし、InGaA
s層をエッチング停止層とする高選択エッチング方法を
提供する。
【解決手段】 Cl2ガス雰囲気下で、InGaAsお
よびInAlAsが積層された半導体試料に波長193
nm、パワー密度20mJ/cm2以下の光を照射する
か、もしくはCl2ガスとO2ガスの混合ガス雰囲気下
で、InGaAsおよびInAlAsが積層された半導
体試料に波長193nm、パワー密度13mJ/cm2
以下の光を照射する。
(57) Abstract: An InAlAs layer is etched to form InGaAs.
A highly selective etching method using an s layer as an etching stop layer is provided. SOLUTION: In a Cl 2 gas atmosphere, a semiconductor sample on which InGaAs and InAlAs are laminated is provided with a wavelength of 193 nm.
nm, power density 20 mJ / cm 2 below, or irradiated with light, or Cl 2 in a mixed gas atmosphere of a gas and O 2 gas, the wavelength 193nm in a semiconductor sample InGaAs and InAlAs are stacked, the power density of 13 mJ / cm 2
The following light is irradiated.
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体のエッチング
方法およびそのエッチング方法を用いた半導体装置の製
造方法に関する。The present invention relates to a method for etching a semiconductor and a method for manufacturing a semiconductor device using the etching method.
【0002】[0002]
【従来の技術】近年、半導体素子の高性能化を目的とし
て、化合物半導体材料を用いた素子の研究開発が盛んに
行なわれている。半導体素子の性能ばらつき低減のため
に、組成の異なる半導体層のエッチング速度比(選択
比)を利用した半導体加工が行なわれてきたが、そのよ
うな半導体加工の報告例はAlを含まない半導体層をエ
ッチングし、Alを含む半導体層をエッチング停止層と
するものであった(以下、順選択エッチングと称す)。2. Description of the Related Art In recent years, research and development of devices using compound semiconductor materials have been actively conducted for the purpose of improving the performance of semiconductor devices. Semiconductor processing using the etching rate ratio (selectivity) of semiconductor layers having different compositions has been performed in order to reduce the performance variation of the semiconductor element. Was etched, and a semiconductor layer containing Al was used as an etching stop layer (hereinafter, referred to as forward selective etching).
【0003】半導体素子の中には、例えば、HBTのよ
うに、順選択エッチングのエッチング特性とは逆の選択
エッチング特性、すなわち、Alを含む半導体層をエッ
チングし、Alを含まない半導体層をエッチング停止層
とするようなエッチング特性を有するエッチング(以
下、逆選択エッチングと称す)技術を必要とするものが
あり、逆選択エッチング技術の開発が望まれていた。[0003] In a semiconductor device, for example, a selective etching characteristic opposite to the selective etching characteristic such as HBT, that is, a semiconductor layer containing Al is etched, and a semiconductor layer containing no Al is etched. Some require etching technology (hereinafter, referred to as reverse selective etching) having an etching characteristic to serve as a stop layer, and development of a reverse selective etching technology has been desired.
【0004】GaAs/AlGaAs系材料の逆選択エ
ッチング技術は特開平7−263383号公報に開示さ
れており、塩素、フッ素などのハロゲン化合物をエッチ
ングガスとして用い、パルス光のパワーが30mJ/c
m2以上でAlGaAsの方がGaAsよりもエッチン
グが速く進むとされている。An inverse selective etching technique for a GaAs / AlGaAs-based material is disclosed in Japanese Patent Application Laid-Open No. 7-263383, in which a halogen compound such as chlorine or fluorine is used as an etching gas and the power of pulse light is 30 mJ / c.
It is said that at m 2 or more, etching proceeds faster with AlGaAs than with GaAs.
【0005】[0005]
【発明が解決しようとする課題】前述の逆選択エッチン
グについて、材料系をGaAs/AlGaAs系から変
えてInとGaを含む半導体材料/InとAlを含む半
導体材料の材料系、例えばInyGa1-yAs(0<y<
1、以下では単にInGaAsと記す)/InxAl1-x
As(0<x<1、以下では単にInAlAsと記す)
系材料に対して塩素(Cl2)ガスを用いてエッチング
を行なったところ、パルス光のパワー密度30mJ/c
m2以上ではInAlAsのエッチング速度がInGa
Asのエッチング速度の数倍に留まり、実用上選択比の
大きさが不充分であるという問題があった。As for the above-mentioned inverse selective etching, the material system is changed from the GaAs / AlGaAs system to a semiconductor material containing In and Ga / a material system of a semiconductor material containing In and Al, for example, In y Ga 1. -y As (0 <y <
1, hereinafter simply referred to as InGaAs) / In x Al 1-x
As (0 <x <1, hereinafter simply referred to as InAlAs)
When etching was performed using chlorine (Cl 2 ) gas, the power density of the pulse light was 30 mJ / c.
m 2 or more InGa etching rate of InAlAs is the
There has been a problem that the etching rate is only several times the etching rate of As and the magnitude of the selectivity is insufficient in practical use.
【0006】本発明の第一の目的は、InとAlを含む
半導体層およびInとGaを含む半導体層の積層構造を
有する半導体積層膜に対して、実用上充分に大きい選択
比を有する逆選択エッチング技術を提供することにあ
る。A first object of the present invention is to provide a semiconductor laminated film having a laminated structure of a semiconductor layer containing In and Al and a semiconductor layer containing In and Ga, which has a practically sufficiently high selection ratio. It is to provide an etching technique.
【0007】本発明の第二の目的はInとAlを含む半
導体層およびInとGaを含む半導体層の積層構造を有
する半導体積層膜でInとGaを含む半導体層を選択的
にエッチングするエッチング技術(順選択エッチング技
術)と前述の逆選択エッチング技術とを切り替えて順次
行なうことにより、InとGaを含む半導体膜とInと
Alを含む半導体膜とが交互に合計3層以上積層された
積層構造を有する半導体膜を制御性よくエッチングする
半導体装置の製造方法を提供することにある。A second object of the present invention is an etching technique for selectively etching a semiconductor layer containing In and Ga in a semiconductor laminated film having a laminated structure of a semiconductor layer containing In and Al and a semiconductor layer containing In and Ga. A stacked structure in which a semiconductor film containing In and Ga and a semiconductor film containing In and Al are alternately stacked in a total of three or more layers by sequentially performing switching between the (selective etching technique) and the above-described reverse selective etching technique. It is an object of the present invention to provide a method for manufacturing a semiconductor device, which etches a semiconductor film having a good controllability.
【0008】[0008]
【課題を解決するための手段】上記第一の目的はInと
Alを含む被エッチング層およびInとGaを含むエッ
チング停止層の積層構造を有する半導体積層膜が表面上
に形成された試料に、塩素を含むガスの雰囲気の下で、
20mJ/cm2以下の光を照射することにより達成で
きる(以下、第一の手段と称す)。A first object of the present invention is to provide a sample in which a semiconductor laminated film having a laminated structure of a layer to be etched containing In and Al and an etching stop layer containing In and Ga is formed on a surface. Under the atmosphere of gas containing chlorine,
This can be achieved by irradiating light of 20 mJ / cm 2 or less (hereinafter, referred to as first means).
【0009】また前記第一の目的はInとAlを含む被
エッチング層およびInとGaを含むエッチング停止層
の積層構造を有する半導体積層膜が表面上に形成された
試料に、塩素を含むガスと酸素を含むガスの混合ガス雰
囲気の下で、13mJ/cm2以下の光を照射すること
により達成できる(以下、第二の手段と称す)。A first object of the present invention is to provide a sample in which a semiconductor laminated film having a laminated structure of a layer to be etched containing In and Al and an etching stop layer containing In and Ga is formed on a surface of a sample containing chlorine gas. This can be achieved by irradiating light of 13 mJ / cm 2 or less in a mixed gas atmosphere of a gas containing oxygen (hereinafter, referred to as a second means).
【0010】前記第二の目的はInとAlを含む半導体
層およびInとGaを含む半導体層とが交互に合計3層
以上積層された構造を有する半導体積層膜が表面上に形
成された試料に、InとGaを含む半導体層を選択的に
エッチングする場合には臭素を含むガスとフッ素を含む
ガスの混合ガス雰囲気下で光を照射し、InとAlを含
む半導体層を選択的にエッチングする場合には前記第一
の手段もしくは前記第二の手段を用いることにより達成
できる。A second object of the present invention is to provide a sample in which a semiconductor laminated film having a structure in which a semiconductor layer containing In and Al and a semiconductor layer containing In and Ga are alternately laminated three or more layers is formed on the surface. When the semiconductor layer containing In and Ga is selectively etched, light is irradiated in a mixed gas atmosphere of a gas containing bromine and a gas containing fluorine to selectively etch the semiconductor layer containing In and Al. In this case, it can be achieved by using the first means or the second means.
【0011】[0011]
【発明の実施の形態】本発明のエッチング方法の具体例
として、InGaAs層とInAlAs層の積層構造を
有する半導体積層膜が形成された試料に、塩素ガスの雰
囲気下で波長約193nmのArFエキシマレーザ光を
照射する場合について図1を用いて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS As a specific example of the etching method according to the present invention, an ArF excimer laser having a wavelength of about 193 nm in a chlorine gas atmosphere is applied to a sample on which a semiconductor laminated film having a laminated structure of an InGaAs layer and an InAlAs layer is formed. The case of irradiating light will be described with reference to FIG.
【0012】図1は試料温度を110℃、塩素ガス圧力
を600mTorr、パルス周波数を70Hzとしたと
きの、逆選択エッチングの選択比のレーザパワー密度依
存性をプロットしたものである。測定したレーザパワー
密度範囲内で、InAlAsのエッチング速度はInG
aAsエッチング速度より大きく、レーザパワー密度が
小さくなるほどInGaAs/InAlAs逆選択比は
増大し、レーザパワー密度10mJ/cm2で、逆選択
比は約50となった。レーザパワー密度20mJ/cm
2より大の領域では逆選択比は10未満であり、高速動
作を目的とする電子素子を作製するための高精度半導体
加工に用いるには実用上不充分な逆選択比である。した
がって、高精度半導体加工には少なくともレーザパワー
密度を20mJ/cm2以下とする必要がある。FIG. 1 is a plot of the laser power density dependence of the selectivity of reverse selective etching when the sample temperature is 110 ° C., the chlorine gas pressure is 600 mTorr, and the pulse frequency is 70 Hz. Within the measured laser power density range, the etching rate of InAlAs is InG
As the etching rate was higher than the aAs etching rate and the laser power density was lower, the inverse selectivity of InGaAs / InAlAs was increased. When the laser power density was 10 mJ / cm 2 , the inverse selectivity was about 50. Laser power density 20mJ / cm
In a region larger than 2 , the reverse selectivity is less than 10, which is a practically insufficient reverse selectivity for use in high-precision semiconductor processing for manufacturing an electronic element for high-speed operation. Therefore, for high-precision semiconductor processing, it is necessary to set the laser power density to at least 20 mJ / cm 2 or less.
【0013】InGaAs/InAlAs系材料につい
ては、レーザパワー密度を低減するにつれて逆選択エッ
チングの選択比が増大する傾向にあることは、特開平7
−263383号公報やその他公知となっているパルス
レーザ光利用エッチング技術の報告例から類推できるも
のではなく、図1のようなレーザパワー密度依存性を測
定することで初めて明らかになったことである。As for InGaAs / InAlAs-based materials, the selection ratio of reverse selective etching tends to increase as the laser power density is reduced.
It cannot be inferred from the reported examples of the etching technique using pulsed laser light known from Japanese Unexamined Patent Publication (Kokai) No.-263383 and other well-known etching techniques using pulsed laser light. .
【0014】エキシマレーザ光の波長は、約193nm
でなくとも、例えばKrFエキシマレーザ光248nm
やXeClエキシマレーザ光351nmでもよい。しか
し塩素をエッチングガスとして用いる場合、波長約19
3nmのパルスレーザ光を発生するArFエキシマレー
ザ装置を光原として用いるのは最も効果的な方法であ
る。それはケミカル フィジクス レターズ(Chemical
Physics Letters), Vol.155, No.2, pp.162-167に報
告されているように、例えば、半導体表面に数原子層の
塩素が吸着するような凝縮系では、波長193nm付近
で吸収が極大値をもつため、波長が193nmから大き
くはなれた波長(例えば約270nm)の光を用いる場
合に比較して表面励起反応が促進され、被エッチング層
のエッチング速度が増大されるからである。The wavelength of the excimer laser light is about 193 nm.
If not, for example, KrF excimer laser light 248 nm
Alternatively, XeCl excimer laser light of 351 nm may be used. However, when chlorine is used as an etching gas, a wavelength of about 19
The most effective method is to use an ArF excimer laser device that generates a 3 nm pulse laser beam as a light source. It's Chemical Physics Letters
As reported in Physics Letters), Vol.155, No.2, pp.162-167, for example, in a condensed system in which several atomic layers of chlorine are adsorbed on a semiconductor surface, absorption is observed at a wavelength around 193 nm. This is because the surface excitation reaction is promoted and the etching rate of the layer to be etched is increased as compared with the case of using light having a wavelength (for example, about 270 nm) greatly deviating from 193 nm because of having the maximum value.
【0015】図1では試料温度(レーザ光が照射される
面を表面としたときの試料の裏面側温度)を110℃と
したが、室温付近(約30℃)とした場合の逆選択比の
レーザパワー密度依存性を図2に示す。図1の場合と同
様にレーザパワー密度20mJ/cm2以下で逆選択比
が10を越えた。すなわちレーザパワー密度20mJ/
cm2以下で実用的な逆選択エッチングが可能となる。
このように光のパワー密度を20mJ/cm2以下とす
れば温度を室温付近にしても大きな逆選択比を得られる
ことがわかった。In FIG. 1, the sample temperature (the back surface temperature of the sample when the surface irradiated with the laser beam is the front surface) is 110 ° C., but the inverse selectivity when the temperature is around room temperature (about 30 ° C.). FIG. 2 shows the laser power density dependency. As in the case of FIG. 1, the reverse selectivity exceeded 10 at a laser power density of 20 mJ / cm 2 or less. That is, the laser power density is 20 mJ /
Practical reverse selective etching becomes possible at cm 2 or less.
As described above, it was found that when the light power density was set to 20 mJ / cm 2 or less, a large reverse selection ratio could be obtained even when the temperature was around room temperature.
【0016】塩素ガスに酸素ガス(O2)を混合した場
合におけるInAlAs/InGaAs選択比のレーザ
パワー密度依存性を図3に示す。ここでは塩素ガス分圧
を300mTorr、酸素ガス分圧を500mTorr
とし、試料温度は110℃とした。図3よりレーザパワ
ー密度40mJ/cm2以上でInAlAsとInGa
Asのエッチング速度がほぼ等しくなり、InAlAs
とInGaAsの等速度エッチングが可能である。レー
ザパワー密度13mJ/cm2以下で逆選択比が10を
越え、約10mJ/cm2では逆選択比約70を得た。FIG. 3 shows the laser power density dependence of the InAlAs / InGaAs selectivity when oxygen gas (O 2 ) is mixed with chlorine gas. Here, the partial pressure of chlorine gas is 300 mTorr, and the partial pressure of oxygen gas is 500 mTorr.
And the sample temperature was 110 ° C. As shown in FIG. 3, when the laser power density is 40 mJ / cm 2 or more, InAlAs and InGa
As etching rate becomes almost equal, InAlAs
And InGaAs can be etched at a constant rate. When the laser power density was 13 mJ / cm 2 or less, the reverse selectivity exceeded 10, and when the laser power density was about 10 mJ / cm 2 , the reverse selectivity was about 70.
【0017】ここまではエキシマレーザ装置から放出さ
れるパルス光を用いたエッチング特性について述べてき
たが、光のパワー密度を前述のような条件範囲とすれば
連続光(例えばエキシマランプや水銀ランプから放出さ
れる光)を用いても同様の結果が得られる。The etching characteristics using pulsed light emitted from an excimer laser device have been described above. However, if the power density of the light is within the above-mentioned condition range, continuous light (for example, from an excimer lamp or a mercury lamp) is used. The same result can be obtained by using (emitted light).
【0018】また、エッチング用のガスとして、Cl2
のみ、もしくはCl2とO2の混合ガスを用いたが、Cl
2を塩素を含むガスとし、もしくはO2を酸素を含むガス
としても本発明の効果は変わらない。As an etching gas, Cl 2 is used.
Only or a mixed gas of Cl 2 and O 2 was used.
2 was a gas containing chlorine, or effects of the present invention the O 2 as the gas containing oxygen is not changed.
【0019】また、材料はInAlAsとInGaAs
の組み合わせに限らず、InとAlを含む半導体とIn
とGaを含む半導体の組み合わせであれば同様な逆選択
エッチングが可能である。その例としてInAlSbと
InGaSbの組み合わせやInAlPとInGaPの
組み合わせがある。The materials are InAlAs and InGaAs.
Not limited to the combination of In, Al and a semiconductor containing In and Al
The same reverse selective etching is possible as long as a combination of Si and Ga is used. Examples include combinations of InAlSb and InGaSb and combinations of InAlP and InGaP.
【0020】ところで、InGaAsをエッチング層と
し、InAlAsをエッチング停止層とするエッチング
方法には以下のような方法がある(高澤ら、1996年
(平成8年)春季第43回応用物理学関係連合講演会予
稿集1228ページ、講演番号27p−M−14および
27p−M−15)。By the way, the following methods can be used as an etching method using InGaAs as an etching layer and InAlAs as an etching stop layer (Takazawa et al., The 43rd Spring Meeting of Applied Physics, 1996 (Heisei 8)). Proceedings of the Society, page 1228, lecture numbers 27p-M-14 and 27p-M-15).
【0021】HBrおよびF2をそれぞれ60mTor
rおよび6mTorrとして混合したガスの雰囲気下
で、ArFエキシマレーザパワー密度を試料表面上で約
6mJ/cm2となるようにしてパルス周波数20Hz
で照射し、試料温度は110℃とする。この条件におけ
る順選択比は約170となり、InAlAs層の表面の
露出によりエッチングが実用上停止したとみなすことが
できる。本エッチング技術によりInGaAs層をエッ
チング除去してInAlAs層でエッチングを停止させ
る順選択エッチングができる。この順選択エッチングで
は、HBr/F2ガス分圧比を10/1に保ったままで
ガス圧を1/5にしても選択比は約70の大きな値が得
られている(図4)。HBr and F 2 are each 60 mTorr.
Under an atmosphere of a gas mixed as r and 6 mTorr, a pulse frequency of 20 Hz was set so that the ArF excimer laser power density was about 6 mJ / cm 2 on the sample surface.
And the sample temperature is 110 ° C. Under this condition, the forward selectivity is about 170, and it can be considered that the etching is practically stopped by the exposure of the surface of the InAlAs layer. By this etching technique, the InGaAs layer can be removed by etching, and the etching can be stopped at the InAlAs layer. In this forward selective etching, a large value of about 70 was obtained even when the gas pressure was reduced to 1/5 while maintaining the HBr / F 2 gas partial pressure ratio at 10/1 (FIG. 4).
【0022】以上、述べてきたようにエッチング用ガス
種類とその圧力、レーザ光のパワー密度とパルス周波数
を変更することによって異なる材料選択性をもつエッチ
ングが可能である。しかもエッチング用ガス種類とその
圧力、レーザ光のパワー密度とパルス周波数の変更には
ほとんど時間を要しないので、異なる材料選択性をもつ
複数のエッチングを連続的に行なうことができる。例え
ば、試料温度110℃、HBrおよびF2をそれぞれ6
0mTorrおよび6mTorrとして混合したガスの
雰囲気下で、ArFエキシマレーザ光量を試料表面上で
約6mJ/cm2となるようにしてパルス周波数20H
zで照射する条件で行なうエッチングと、試料温度11
0℃、塩素ガスおよび酸素ガスをそれぞれ300mTo
rrおよび500mTorrとし、ArFエキシマレー
ザ光量を試料表面上で約10mJ/cm2となるように
してパルス周波数70Hzで照射する条件で行なうエッ
チングとを連続的に行なうことにより、順選択エッチン
グと逆選択エッチングとを連続的に行なうことができ
る。As described above, it is possible to perform etching with different material selectivities by changing the type and pressure of the etching gas, the power density of the laser beam, and the pulse frequency. In addition, since it takes almost no time to change the type and pressure of the etching gas, the power density of the laser beam, and the pulse frequency, a plurality of etchings having different material selectivities can be continuously performed. For example, a sample temperature of 110 ° C., HBr and F 2 are each 6
Under an atmosphere of a gas mixture of 0 mTorr and 6 mTorr, a pulse frequency of 20H was set so that the ArF excimer laser light amount was about 6 mJ / cm 2 on the sample surface.
Etching performed under irradiation conditions of z and sample temperature 11
0 ° C., 300 mTo each of chlorine gas and oxygen gas
rr and 500 mTorr, and a continuous selective etching and a reverse selective etching by continuously performing the etching performed under the condition of irradiating the ArF excimer laser light amount on the sample surface at about 10 mJ / cm 2 at a pulse frequency of 70 Hz. Can be performed continuously.
【0023】次に本発明のエッチング方法を実施するた
めのエッチング装置について図5を用いて説明する。Next, an etching apparatus for carrying out the etching method of the present invention will be described with reference to FIG.
【0024】エッチングされる試料101は真空槽10
2内の試料ホルダ103に装着される。真空槽102は
真空ポンプ104で少なくとも1×10~7Torr以下
の真空度に達するまで排気される。The sample 101 to be etched is
2 is mounted on the sample holder 103. The vacuum chamber 102 is evacuated by a vacuum pump 104 until the degree of vacuum reaches at least 1 × 10 to 7 Torr or less.
【0025】真空槽102には電磁弁105とバリアブ
ルリークバルブ106が設置され、ここからマスフロー
コントローラ107によって流量調節されたガス(塩素
ガス(Cl2)のみ、もしくは塩素ガスと酸素ガス
(O2)の混合ガス、もしくはHBrガスとF2ガスの混
合ガス)108がガスボンベ109から真空槽102に
連続的に導入される(前述のバリアブルリークバルブ1
06、マスフローコントローラ107、ガスボンベ10
9はそれぞれ二つずつ記載することで代表させた)。ガ
ス108は後述のレーザ装置111から発振されるパル
スレーザ光に同期させて、パルス的に導入してもよい。
その際に電磁弁105のところに分子線バルブを設置す
ることにより、反応性ガス108をパルス的にかつ指向
的に導入してもよい。分子線バルブを用いることで、試
料101近傍のガス圧を増大させることができるため、
エッチング速度を増大させてエッチング時間を低減させ
ることができ、かつ反応性ガスの利用効率を増大できる
ので、製造コストを低減できるという効果がある。An electromagnetic valve 105 and a variable leak valve 106 are installed in the vacuum chamber 102, and a gas (chlorine gas (Cl 2 ) only, or chlorine gas and oxygen gas (O 2 ) whose flow rate is controlled by a mass flow controller 107 therefrom. (Or a mixed gas of HBr gas and F2 gas) 108 is continuously introduced from a gas cylinder 109 into the vacuum chamber 102 (the above-described variable leak valve 1).
06, mass flow controller 107, gas cylinder 10
9 was represented by describing two each). The gas 108 may be introduced in a pulsed manner in synchronization with a pulsed laser beam oscillated from a laser device 111 described later.
At this time, by installing a molecular beam valve at the electromagnetic valve 105, the reactive gas 108 may be introduced in a pulsed and directional manner. Since the gas pressure near the sample 101 can be increased by using the molecular beam valve,
Since the etching time can be reduced by increasing the etching rate and the utilization efficiency of the reactive gas can be increased, there is an effect that the manufacturing cost can be reduced.
【0026】パルスレーザ光110はレーザ装置111
から発振され、光学系112を通り、窓113を通して
真空槽102内の試料101に照射される。光学系11
2は光量調節用のアッテネータ、光量分布均一化用のホ
モジナイザ、光量調節および光量分布均一化後の光を所
望の面積にするためのレンズを備えている(図示せ
ず)。光学系112は試料101に照射されるパルスレ
ーザ光110の面内均一性を向上させ、試料101にお
けるエッチング量の面内均一性を向上させて製造歩留ま
りを向上させる効果がある。これに光量測定装置や光量
分布測定装置を装着することにより、エッチング中に光
量や光量分布を手動もしくは自動で調節することが可能
である。The pulse laser beam 110 is applied to a laser device 111
And irradiates the sample 101 in the vacuum chamber 102 through the window 113 through the optical system 112. Optical system 11
Reference numeral 2 includes an attenuator for adjusting the light amount, a homogenizer for uniformizing the light amount distribution, and a lens for adjusting the light after adjusting the light amount and equalizing the light amount distribution to a desired area (not shown). The optical system 112 has the effect of improving the in-plane uniformity of the pulse laser beam 110 applied to the sample 101, improving the in-plane uniformity of the etching amount of the sample 101, and improving the manufacturing yield. By attaching a light amount measuring device or a light amount distribution measuring device thereto, it is possible to manually or automatically adjust the light amount or the light amount distribution during etching.
【0027】試料ホルダ103には温度モニタ114が
装備されていて、試料101の温度を感知することがで
きる。感知した温度は温度制御回路(図示せず)により
フィードバックをかけて、試料101の温度を加熱冷却
装置115によって調節している。さらに試料ホルダ1
03および温度モニタ114および加熱冷却装置115
はステップ移動ステージ120上に搭載されており、試
料101が装着された平面上における所望の方向および
試料101が装着された平面と垂直方向に所望の距離を
移動させることができる。The sample holder 103 is equipped with a temperature monitor 114 so that the temperature of the sample 101 can be sensed. The sensed temperature is fed back by a temperature control circuit (not shown), and the temperature of the sample 101 is adjusted by the heating / cooling device 115. Sample holder 1
03, temperature monitor 114, and heating / cooling device 115
Is mounted on a step moving stage 120, and can move a desired distance on a plane on which the sample 101 is mounted and a desired distance in a direction perpendicular to the plane on which the sample 101 is mounted.
【0028】試料101は真空ポンプ116によって真
空槽102と同程度の真空度に達することのできる副真
空槽117を介して真空槽102に搬入および搬出され
る。The sample 101 is carried into and out of the vacuum tank 102 by a vacuum pump 116 via a sub-vacuum tank 117 which can reach the same degree of vacuum as the vacuum tank 102.
【0029】(実施例1)本発明のエッチング方法およ
び半導体装置の製造方法の一実施例について図6ないし
図10を用いて説明する。図6ないし図10は本発明の
エッチング方法および半導体装置の製造方法を用いてH
EMTを作製するための工程図である。(Embodiment 1) An embodiment of an etching method and a method of manufacturing a semiconductor device according to the present invention will be described with reference to FIGS. FIGS. 6 to 10 show an H method using the etching method and the semiconductor device manufacturing method of the present invention.
FIG. 3 is a process chart for manufacturing an EMT.
【0030】HEMT作製工程において図6に示す工程
に至るまでの工程を以下に記載する。The steps up to the step shown in FIG. 6 in the HEMT manufacturing step will be described below.
【0031】半絶縁性InP基板1の一主面に、MBE
(Molecular BeamEpitaxy)法に
より、バッファ層となるノンドープInAlAs層2、
チャネル層となるノンドープInGaAs層3、スペー
サ層となるノンドープInAlAs層4(2nm)、キ
ャリア供給層となるn型InAlAs層5(12n
m)、バリア層となるノンドープInAlAs層6(1
0nm)、オーミック層となるn型InGaAs層7
(5nm)およびn型InAlAs層8(20nm)お
よびn型InGaAs層9(50nm)を半絶縁性In
P基板1側から順次成長させた。ここで、各半導体層の
In組成比xおよびyは、InP基板に格子整合するよ
うにそれぞれx=0.52およびy=0.53とした。On one main surface of the semi-insulating InP substrate 1, MBE
(Molecular Beam Epitaxy) method, a non-doped InAlAs layer 2 serving as a buffer layer,
A non-doped InGaAs layer 3 serving as a channel layer, a non-doped InAlAs layer 4 (2 nm) serving as a spacer layer, and an n-type InAlAs layer 5 (12n
m), the non-doped InAlAs layer 6 (1
0 nm), n-type InGaAs layer 7 serving as an ohmic layer
(5 nm) and n-type InAlAs layer 8 (20 nm) and n-type InGaAs layer 9 (50 nm)
It was sequentially grown from the P substrate 1 side. Here, the In composition ratio x and y of each semiconductor layer were set to x = 0.52 and y = 0.53, respectively, so as to lattice match with the InP substrate.
【0032】次いで、通常のホトリソグラフィ技術と本
発明のエッチング方法を用いてHEMT作製領域以外の
部分に、表面から少なくともバッファ層となるノンドー
プInAlAs層2に到達する溝10を形成した(図
6)。ここでエッチング条件として、塩素ガス分圧を3
00mTorr、酸素ガス分圧を500mTorrと
し、試料温度は110℃とし、レーザパワー密度40m
J/cm2、パルス周波数70Hzとした。このエッチ
ング条件ではInGaAsとInAlAsとがほぼ等速
度でエッチングされるので、前記溝10の側面における
InGaAs層とInAlAs層の接合界面付近で段差
がほとんどないなめらかなエッチング側面が得られる。Next, a groove 10 reaching at least the non-doped InAlAs layer 2 serving as a buffer layer from the surface was formed in a portion other than the HEMT fabrication region by using the usual photolithography technique and the etching method of the present invention (FIG. 6). . Here, as the etching condition, the chlorine gas partial pressure was set to 3
00 mTorr, oxygen gas partial pressure 500 mTorr, sample temperature 110 ° C., laser power density 40 m
J / cm 2 and the pulse frequency were 70 Hz. Under these etching conditions, InGaAs and InAlAs are etched at substantially the same rate, so that a smooth etching side surface with almost no step near the junction interface between the InGaAs layer and the InAlAs layer on the side surface of the groove 10 can be obtained.
【0033】次いで、絶縁膜11を堆積させ、通常のホ
トリソグラフィ技術と通常のドライエッチング法により
ソース電極とドレイン電極を形成する部分を開口し、ソ
ース電極12とドレイン電極13を形成した。ここで絶
縁膜11は酸化珪素SiO2を用いたが、他の物質、た
とえば窒化珪素SiNxとしてもよいし、複数の絶縁物
質の積層構造としてもよい。Next, an insulating film 11 was deposited, a portion for forming a source electrode and a drain electrode was opened by a usual photolithography technique and a usual dry etching method, and a source electrode 12 and a drain electrode 13 were formed. Here, the insulating film 11 is made of silicon oxide SiO 2 , but may be made of another material, for example, silicon nitride SiNx, or a laminated structure of a plurality of insulating materials.
【0034】次いで、通常のホトリソグラフィ技術と通
常のドライエッチング法によりゲート長にあたる開口1
4を絶縁膜11に形成した。以上の工程を経たものの断
面図が図7である。図7における絶縁膜11上には前述
のホトリソグラフィ工程で用いたホトレジスト膜が被着
されたままとなっているが、ホトレジスト膜は省略し
た。Next, the opening 1 corresponding to the gate length is formed by a usual photolithography technique and a usual dry etching method.
4 was formed on the insulating film 11. FIG. 7 is a cross-sectional view showing the state after the above steps. Although the photoresist film used in the above-described photolithography process is left on the insulating film 11 in FIG. 7, the photoresist film is omitted.
【0035】そして図8ないし図10に示すように、本
発明のエッチング方法を用いてゲート電極を形成する部
分のオーミック層となるn型InGaAs層7およびn
型InAlAs層8およびn型InGaAs層9をエッ
チングし、バリア層となるノンドープInAlAs層6
の表面を露出させた。エッチング条件として、n型In
GaAs層7およびn型InGaAs層9を除去する場
合(それぞれ図8および図10)には、HBrおよびF
2をそれぞれ60mTorrおよび6mTorrとして
混合したガスの雰囲気下で、ArFエキシマレーザ光量
を試料表面上で約6mJ/cm2となるようにしてパル
ス周波数20Hzで照射し、n型InAlAs層8を除
去する場合(図9)には、塩素ガス分圧を300mTo
rr、酸素ガス分圧を500mTorrとし、レーザパ
ワー密度10mJ/cm2、パルス周波数70Hzとし
た。試料温度は110℃とした。Then, as shown in FIGS. 8 to 10, the n-type InGaAs layers 7 and n serving as ohmic layers at the portions where gate electrodes are formed by using the etching method of the present invention.
Type InAlAs layer 8 and n-type InGaAs layer 9 are etched to form non-doped InAlAs layer 6 serving as a barrier layer.
Surface was exposed. As etching conditions, n-type In
When removing the GaAs layer 7 and the n-type InGaAs layer 9 (FIGS. 8 and 10 respectively), HBr and F
In the case where the n-type InAlAs layer 8 is removed by irradiating an ArF excimer laser light amount on the sample surface at about 6 mJ / cm 2 at a pulse frequency of 20 Hz in a gas atmosphere in which 2 is set to 60 mTorr and 6 mTorr, respectively. (FIG. 9) shows that the partial pressure of chlorine gas is 300 mTo.
rr, the partial pressure of oxygen gas was set to 500 mTorr, the laser power density was set to 10 mJ / cm 2 , and the pulse frequency was set to 70 Hz. The sample temperature was 110 ° C.
【0036】次いで、ゲート電極を形成してHEMTを
完成させた(図示せず)。電極形成法には通常のリフト
オフ法を用いた。Next, a HEMT was completed by forming a gate electrode (not shown). The usual lift-off method was used for the electrode formation method.
【0037】本実施例に示した構造のHEMTは、樋口
ら、1994年電子情報通信学会春季大会C−565で
報告されているように、オーミック層となる半導体層が
n型InGaAs層単層である場合と比較してソース抵
抗が低減し、素子性能を向上させることのできる構造で
ある。本発明のエッチング技術を用いることにより、本
実施例のようなn型InGaAs層7(5nm)および
n型InAlAs層8(20nm)およびn型InGa
As層9(50nm)のような半導体積層構造のエッチ
ング除去の精度が向上し、素子の作製歩留まりが向上
し、製造コストが低減した。The HEMT having the structure shown in this embodiment is a single layer of an n-type InGaAs layer as a semiconductor layer serving as an ohmic layer, as reported by Higuchi et al., 1994 IEICE Spring Conference C-565. In this structure, the source resistance is reduced as compared with a certain case, and the element performance can be improved. By using the etching technique of the present invention, the n-type InGaAs layer 7 (5 nm), the n-type InAlAs layer 8 (20 nm) and the n-type InGa
The accuracy of etching removal of the semiconductor laminated structure such as the As layer 9 (50 nm) was improved, the production yield of the element was improved, and the production cost was reduced.
【0038】本実施例では図6に示す参照番号1の基板
にInPを用いたが、それをGaAs基板として、バッ
ファ層となるノンドープInAlAs層2で歪みを緩和
することにより、図6における参照番号3ないし9の半
導体層をInPに格子整合するように結晶成長すること
もできる(樋口ら、信学技報,ED94-117, 1995, pp.27-
32)。この場合は原料コストを低減する効果がある。In this embodiment, InP is used for the substrate denoted by reference numeral 1 shown in FIG. 6. However, by using the substrate as a GaAs substrate, the strain is relaxed by the non-doped InAlAs layer 2 serving as a buffer layer. Crystal growth can be performed so that three to nine semiconductor layers are lattice-matched to InP (Higuchi et al., IEICE Technical Report, ED94-117, 1995, pp.27-).
32). In this case, there is an effect of reducing raw material costs.
【0039】本実施例ではエッチングを前述の条件にて
行なったが、前述の条件にこだわることなくHEMTの
設計構造によって本発明の趣旨を逸脱しない範囲で条件
を変化させることができる。In this embodiment, the etching is performed under the above-described conditions. However, the conditions can be changed within the scope of the present invention without depending on the above-mentioned conditions by the design structure of the HEMT.
【0040】(実施例2)本発明のエッチング方法を用
いた半導体装置の製造方法の別の実施例について図11
ないし図14を用いて説明する。図11ないし図14は
本発明のエッチング方法によってHBTを製造するため
の工程図である。図11ないし図14でフォトレジスト
や絶縁膜は省略してある。Embodiment 2 Another embodiment of a method of manufacturing a semiconductor device using the etching method of the present invention is shown in FIG.
This will be described with reference to FIG. 11 to 14 are process diagrams for manufacturing an HBT by the etching method of the present invention. In FIGS. 11 to 14, the photoresist and the insulating film are omitted.
【0041】半絶縁性InP基板51一主面上にMBE
法によりノンドープInAlAs層52、n+型InG
aAs層53、n−型InGaAs層54、p型InG
aAs層55、n型InAlAs層56、n型InAl
GaAs層57、n型InGaAs層58を半絶縁性I
nP基板51側から順次成長させた。ここでp型InG
aAs層55の厚さは20nmとした。次いで、通常の
ホトリソグラフィ技術と本発明のエッチング技術を用い
てHBT作製領域以外の部分に、少なくともノンドープ
InAlAs層52に到達する溝59を形成した(図1
1)。The semi-insulating InP substrate 51 has MBE on one main surface.
Non-doped InAlAs layer 52, n + type InG
aAs layer 53, n-type InGaAs layer 54, p-type InG
aAs layer 55, n-type InAlAs layer 56, n-type InAl
The GaAs layer 57 and the n-type InGaAs layer 58 are made of semi-insulating I
It was sequentially grown from the nP substrate 51 side. Where p-type InG
The thickness of the aAs layer 55 was 20 nm. Next, a groove 59 reaching at least the non-doped InAlAs layer 52 was formed in a portion other than the HBT production region by using the ordinary photolithography technique and the etching technique of the present invention (FIG. 1).
1).
【0042】ここで、エッチング条件として、塩素ガス
分圧を300mTorr、酸素ガス分圧を500mTo
rrとし、試料温度は110℃とし、レーザパワー密度
40mJ/cm2、パルス周波数70Hzとした。この
エッチング条件ではInGaAsとInAlAsとがほ
ぼ等速度でエッチングされるので、前記溝59側面にお
けるInGaAs層とInAlAs層の接合界面付近で
段差がほとんどない、なめらかなエッチング側面が得ら
れる。Here, as the etching conditions, a partial pressure of chlorine gas was set to 300 mTorr, and a partial pressure of oxygen gas was set to 500 mTo.
rr, the sample temperature was 110 ° C., the laser power density was 40 mJ / cm 2 , and the pulse frequency was 70 Hz. Under these etching conditions, InGaAs and InAlAs are etched at substantially the same speed, so that a smooth etched side surface having almost no step near the junction interface between the InGaAs layer and the InAlAs layer on the side surface of the groove 59 can be obtained.
【0043】次いで通常のホトリソグラフィ技術と本発
明のエッチング技術を用いて、n+型InGaAs層5
3に到達する溝を形成した。ここでエッチング条件とし
て、塩素ガス分圧を300mTorr、酸素ガス分圧を
500mTorrとし、試料温度は110℃とし、レー
ザパワー密度40mJ/cm2、パルス周波数70Hz
とした。なめらかなエッチング側面が得られるのは前述
のとおりである。次いで通常のリフトオフ法によりコレ
クタ電極60を形成した(図12)。Next, the n + -type InGaAs layer 5 is formed by using the usual photolithography technique and the etching technique of the present invention.
3 was formed. Here, as etching conditions, a partial pressure of chlorine gas was set to 300 mTorr, a partial pressure of oxygen gas was set to 500 mTorr, a sample temperature was set to 110 ° C., a laser power density was 40 mJ / cm 2 , and a pulse frequency was 70 Hz.
And As described above, a smooth etching side surface is obtained. Next, a collector electrode 60 was formed by a normal lift-off method (FIG. 12).
【0044】次いで通常のホトリソグラフィ技術と本発
明のエッチング技術を用いて、n型InGaAs層5
8、n型InAlGaAs層57、n型InAlAs層
56をエッチング除去した(図13)。n型InGaA
s層58、n型InAlGaAs層57、n型InAl
As層56は本実施例のHBTにおけるエミッタ層であ
る。ここでエッチング条件として、塩素ガス分圧を30
0mTorr、酸素ガス分圧を500mTorrとし、
試料温度は110℃とし、パルス周波数70Hzとし
た。レーザパワー密度は最初40mJ/cm2とし、n
型InAlGaAs層57が除去された後に10mJ/
cm2に切り替えた。レーザパワー密度10mJ/cm2
の条件は前述のように逆選択エッチングが行なえるの
で、n型InAlAs層56が除去されたあと、n型I
nAlAs層56とp型InGaAs層55の界面付近
で実用上エッチングが停止する。レーザパワー密度の切
り替えはエッチング時間計測により行なった。ここでレ
ーザパワー密度を10mJ/cm2に切り替えるのと同
時に酸素ガスの導入を停止して塩素ガスのみでエッチン
グを行なっても同様な逆選択エッチングができる。Next, the n-type InGaAs layer 5 is formed by using the ordinary photolithography technique and the etching technique of the present invention.
8. The n-type InAlGaAs layer 57 and the n-type InAlAs layer 56 were removed by etching (FIG. 13). n-type InGaAs
s layer 58, n-type InAlGaAs layer 57, n-type InAl
The As layer 56 is an emitter layer in the HBT of this embodiment. Here, as an etching condition, a chlorine gas partial pressure is set to 30.
0 mTorr, the partial pressure of oxygen gas is 500 mTorr,
The sample temperature was 110 ° C. and the pulse frequency was 70 Hz. The laser power density is initially 40 mJ / cm 2 and n
10 mJ / after removing the type InAlGaAs layer 57
It switched to cm 2. Laser power density 10mJ / cm 2
Since the reverse selective etching can be performed as described above, after the n-type InAlAs layer 56 is removed, the n-type I
The etching stops practically near the interface between the nAlAs layer 56 and the p-type InGaAs layer 55. The switching of the laser power density was performed by measuring the etching time. Here, the same reverse selective etching can be performed even when the laser power density is switched to 10 mJ / cm 2 and the introduction of oxygen gas is stopped and etching is performed only with chlorine gas.
【0045】次いで通常のリフトオフ法によりベース電
極61を形成し、次いで通常のリフトオフ法によりエミ
ッタ電極62を形成し、HBTを完成させた(図1
4)。Next, a base electrode 61 is formed by a normal lift-off method, and then an emitter electrode 62 is formed by a normal lift-off method to complete the HBT (FIG. 1).
4).
【0046】従来はp型InGaAs層55の厚さを3
0nm未満にすることは困難であったが、本実施例では
p型InGaAs層55の厚さは20nmと薄層化した
ために、キャリアのベース走行時間が低減し、従来より
も高速動作が可能な素子を作製することができた。従
来、p型InGaAs層55の厚さを30nm未満にす
ることが困難であったのは、エッチングに選択性の少な
いウエットエッチング法を用いていたためにエッチング
マージンが必要であったからである。本発明のエッチン
グ法を用いることにより従来困難であったp型InGa
As層55の薄層化がはじめて可能となった。本実施例
ではp型InGaAs層55の厚さを20nmとした
が、さらに薄層化が可能であることはいうまでもない。Conventionally, the thickness of the p-type InGaAs layer 55 is 3
Although it was difficult to reduce the thickness to less than 0 nm, in this embodiment, since the thickness of the p-type InGaAs layer 55 was reduced to 20 nm, the base transit time of carriers was reduced, and higher-speed operation was possible than in the past. The device was able to be manufactured. Conventionally, it has been difficult to reduce the thickness of the p-type InGaAs layer 55 to less than 30 nm because an etching margin is required because a wet etching method with low selectivity is used for etching. By using the etching method of the present invention, p-type InGa
It has become possible for the first time to make the As layer 55 thinner. Although the thickness of the p-type InGaAs layer 55 is set to 20 nm in this embodiment, it goes without saying that the thickness can be further reduced.
【0047】本発明のエッチング方法を用いることによ
りn型InAlAs層56とp型InGaAs層55の
界面付近におけるエッチング停止が精度良く行なえるこ
とになり、HBT作製歩留まりが向上し、コストを低減
できる。By using the etching method of the present invention, the etching can be accurately stopped near the interface between the n-type InAlAs layer 56 and the p-type InGaAs layer 55, and the HBT production yield can be improved and the cost can be reduced.
【0048】実施例1で説明したのと同じく、参照番号
51のInP基板をGaAs基板としても、歪みを緩和
することにより、参照番号53ないし58の半導体層を
InPに格子整合するように結晶成長することもでき
る。この場合は原料コストを低減する効果がある。As described in the first embodiment, even if the InP substrate denoted by reference numeral 51 is a GaAs substrate, crystal growth is performed so as to lattice-match the semiconductor layers denoted by reference numerals 53 to 58 with InP by relaxing strain. You can also. In this case, there is an effect of reducing raw material costs.
【0049】本実施例ではエッチングを前述の条件にて
行なったが、前述の条件にこだわることなくHBTの設
計構造によって本発明の趣旨を逸脱しない範囲で条件を
変化させることができる。In this embodiment, the etching is performed under the above-described conditions. However, the conditions can be changed without departing from the spirit of the present invention without depending on the above-mentioned conditions by the design structure of the HBT.
【0050】[0050]
【発明の効果】本発明によれば、半導体装置の性能を向
上させることができると同時に、半導体装置の製造にお
ける歩留まりを向上させて半導体装置の製造コストを低
減できる。According to the present invention, the performance of the semiconductor device can be improved, and at the same time, the yield in the manufacture of the semiconductor device can be improved and the manufacturing cost of the semiconductor device can be reduced.
【図1】本発明の方法によるCl2ガスとレーザ照射に
よるInAlAsとInGaAsのエッチング選択比の
測定図。FIG. 1 is a measurement diagram of the etching selectivity of InAlAs and InGaAs by laser irradiation with Cl 2 gas according to the method of the present invention.
【図2】本発明の方法によるCl2ガスとレーザ照射に
よるInAlAsとInGaAsのエッチング選択比の
測定図。FIG. 2 is a diagram showing a measurement of the etching selectivity of InAlAs and InGaAs by laser irradiation with Cl 2 gas according to the method of the present invention.
【図3】本発明の方法によるCl2+O2ガスとレーザ照
射によるInAlAsとInGaAsのエッチング選択
比の測定図。FIG. 3 is a diagram showing a measurement of the etching selectivity of InAlAs and InGaAs by laser irradiation with Cl 2 + O 2 gas according to the method of the present invention.
【図4】HBrガスとF2ガスの分圧比を10/1とし
た場合のInGaAsとInAlAsのエッチング選択
比を示す測定図。FIG. 4 is a measurement diagram showing an etching selectivity between InGaAs and InAlAs when a partial pressure ratio between HBr gas and F 2 gas is set to 10/1.
【図5】本発明のエッチング方法を実施するエッチング
装置の概略構成を示すブロック図。FIG. 5 is a block diagram showing a schematic configuration of an etching apparatus for performing the etching method of the present invention.
【図6】本発明の一実施例の半導体装置の製造工程を示
す断面図。FIG. 6 is a sectional view showing a manufacturing process of the semiconductor device according to one embodiment of the present invention;
【図7】本発明の一実施例の半導体装置の製造工程を示
す断面図。FIG. 7 is a sectional view showing the manufacturing process of the semiconductor device according to one embodiment of the present invention;
【図8】本発明の一実施例の半導体装置の製造工程を示
す断面図。FIG. 8 is a sectional view showing a manufacturing process of the semiconductor device according to one embodiment of the present invention.
【図9】本発明の一実施例の半導体装置の製造工程を示
す断面図。FIG. 9 is a sectional view showing a manufacturing process of the semiconductor device according to one embodiment of the present invention;
【図10】本発明の一実施例の半導体装置の製造工程を
示す断面図。FIG. 10 is a sectional view showing the manufacturing process of the semiconductor device according to one embodiment of the present invention;
【図11】本発明の一実施例の半導体装置の製造工程を
示す断面図。FIG. 11 is a sectional view showing a manufacturing process of the semiconductor device according to one embodiment of the present invention;
【図12】本発明の一実施例の半導体装置の製造工程を
示す断面図。FIG. 12 is a sectional view showing a manufacturing process of the semiconductor device according to one embodiment of the present invention;
【図13】本発明の一実施例の半導体装置の製造工程を
示す断面図。FIG. 13 is a sectional view showing a manufacturing step of the semiconductor device according to one embodiment of the present invention;
【図14】本発明の一実施例の半導体装置の製造工程を
示す断面図。FIG. 14 is a sectional view showing a manufacturing process of the semiconductor device according to one embodiment of the present invention;
1…半絶縁性InP基板、2…バッファ層となるノンド
ープInAlAs層、3…チャネル層となるノンドープ
InGaAs層、4…スペーサ層となるノンドープIn
AlAs層、5…キャリア供給層となるn型InAlA
s層、6…バリア層となるノンドープInAlAs層、
7…オーミック層となるn型InGaAs、8…オーミ
ック層となるn型InAlAs、9…オーミック層とな
るn型InGaAs、10…溝。DESCRIPTION OF SYMBOLS 1 ... Semi-insulating InP board, 2 ... Non-doped InAlAs layer used as a buffer layer, 3 ... Non-doped InGaAs layer used as a channel layer, 4 ... Non-doped In used as a spacer layer
AlAs layer, 5 n-type InAlA serving as carrier supply layer
s layer, 6... a non-doped InAlAs layer serving as a barrier layer,
7 n-type InGaAs to be an ohmic layer, 8 n-type InAlAs to be an ohmic layer, 9 n-type InGaAs to be an ohmic layer, 10 grooves.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/778 21/338 29/812 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical indication H01L 29/778 21/338 29/812
Claims (10)
aを含む半導体層の積層構造を有する半導体積層膜が表
面上に形成された試料に、塩素を含むガスの雰囲気の下
で、光を照射することにより、前記InとAlを含む半
導体層が被エッチング層となり、前記InとGaを含む
半導体層がエッチング停止層となり、前記光のパワー密
度が20mJ/cm2以下であることを特徴とするエッ
チング方法。1. A semiconductor layer containing In and Al, and In and G
By irradiating a sample on which a semiconductor laminated film having a laminated structure of a semiconductor layer including a is formed on the surface thereof in an atmosphere of a gas containing chlorine, the semiconductor layer containing In and Al is covered. An etching method, wherein an etching layer is formed, the semiconductor layer containing In and Ga becomes an etching stop layer, and the power density of the light is 20 mJ / cm 2 or less.
1に記載のエッチング方法。2. The etching method according to claim 1, wherein the gas containing chlorine is Cl 2 .
れる波長約193nmのレーザパルス光である請求項1
もしくは2に記載のエッチング方法。3. The laser light having a wavelength of about 193 nm emitted from an ArF excimer laser.
Or the etching method according to 2.
aを含む半導体層の積層構造を有する半導体積層膜が表
面上に形成された試料に、塩素を含む第一のガスと酸素
を含む第二のガスの混合ガス雰囲気の下で、光を照射す
ることにより、前記InとAlを含む半導体層が被エッ
チング層となり、前記InとGaを含む半導体層がエッ
チング停止層となり、前記光のパワー密度が13mJ/
cm2以下であることを特徴とするエッチング方法。4. A semiconductor layer containing In and Al, and In and G
A sample in which a semiconductor laminated film having a laminated structure of a semiconductor layer containing a is formed on a surface is irradiated with light under a mixed gas atmosphere of a first gas containing chlorine and a second gas containing oxygen. Thereby, the semiconductor layer containing In and Al becomes a layer to be etched, the semiconductor layer containing In and Ga becomes an etching stop layer, and the power density of the light is 13 mJ /.
etching wherein the cm 2 or less.
記載のエッチング方法。5. The etching method according to claim 4, wherein said first gas is Cl 2 .
載のエッチング方法。6. The etching method according to claim 4, wherein said second gas is O 2 .
れる波長約193nmのレーザパルス光である請求項
4,5または6に記載のエッチング方法。7. The etching method according to claim 4, wherein the light is a laser pulse light having a wavelength of about 193 nm emitted from an ArF excimer laser.
比xが0より大で1未満であるInxGa1-xAsであ
り、前記InとAlを含む半導体層はIn組成比yが0
より大で1未満であるInyAl1-yAsである請求項
1,2,3,4,5,6または7に記載のエッチング方
法。8. A semiconductor layer containing the In and Ga are In x Ga 1-x As the In composition ratio x is less than 1 at greater than 0, the semiconductor layer is an In composition ratio y including the In and Al Is 0
The etching method according to claim 1, 2, 3, 4, 5, 6, or 7, wherein In y Al 1-y As is larger and less than 1 .
Mobility Transistor)のゲートリ
セス形成工程に、請求項1,2,3,4,5,6,7ま
たは8に記載のエッチング方法と、光を照射することに
より、InとGaを含む半導体層が被エッチング層とな
り、InとAlを含む半導体層がエッチング停止層とな
るエッチング方法とを交互に用いる半導体装置の製造方
法。9. HEMT (High Electron)
A semiconductor layer containing In and Ga is etched by irradiating light to the etching method according to claim 1, 2, 3, 4, 5, 6, 7, or 8 in a gate recess forming step of Mobility Transistor. A method of manufacturing a semiconductor device, wherein an etching method in which a semiconductor layer containing In and Al is used as an etching stop layer is alternately used.
Transistor)のエミッタ層除去工程に、請
求項1,2,3,4,5,6,7または8に記載のエッ
チング方法を用いる半導体装置の製造方法。10. HBT (Hetero Bipolar)
A method for manufacturing a semiconductor device, wherein the etching method according to claim 1, 2, 3, 4, 5, 6, 7, or 8 is used in an emitter layer removing step of a transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8187207A JPH1032176A (en) | 1996-07-17 | 1996-07-17 | Etching method and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8187207A JPH1032176A (en) | 1996-07-17 | 1996-07-17 | Etching method and method of manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1032176A true JPH1032176A (en) | 1998-02-03 |
Family
ID=16201969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8187207A Pending JPH1032176A (en) | 1996-07-17 | 1996-07-17 | Etching method and method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1032176A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118327A (en) * | 2000-10-06 | 2002-04-19 | Furukawa Electric Co Ltd:The | Method for manufacturing compound semiconductor device |
| US7573079B2 (en) | 2004-09-07 | 2009-08-11 | Fujitsu Limited | Field effect type semiconductor device |
-
1996
- 1996-07-17 JP JP8187207A patent/JPH1032176A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118327A (en) * | 2000-10-06 | 2002-04-19 | Furukawa Electric Co Ltd:The | Method for manufacturing compound semiconductor device |
| US7573079B2 (en) | 2004-09-07 | 2009-08-11 | Fujitsu Limited | Field effect type semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4111725A (en) | Selective lift-off technique for fabricating gaas fets | |
| KR100939450B1 (en) | Oxide layer on a GaAs-based semiconductor structure and method of forming the same | |
| JP3449116B2 (en) | Semiconductor device | |
| US4213808A (en) | Fabrication of injection lasers utilizing epitaxial growth and selective diffusion | |
| US5401357A (en) | Dry etching method | |
| EP0374036B1 (en) | Method of fabricating a semiconductor device using U.V. assisted selective multilayer etching | |
| JPH02252267A (en) | Manufacture of semeconductor device | |
| EP0221103B1 (en) | Process for making semiconductor devices which involve gaseous etching | |
| JPH09246527A (en) | Semiconductor device | |
| JPH09199452A (en) | Etching method and semiconductor device manufacturing method | |
| JPH0883779A (en) | Etching method, apparatus therefor, and semiconductor device manufactured using the same | |
| GB2217108A (en) | Semiconductor device etching using indium containing etch stop | |
| JP2000133654A (en) | Manufacturing method of bipolar transistor | |
| JPH1174624A (en) | Laser diode and method of manufacturing the same | |
| KR100261243B1 (en) | Laser diode and its manufacturing method | |
| JP2933328B2 (en) | Quantum wire device fabrication method and quantum wire device | |
| JP3541324B2 (en) | Method for manufacturing semiconductor device | |
| JP3188844B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH11274475A (en) | Method for manufacturing heterojunction field-effect transistor and method for manufacturing semiconductor device | |
| JPS62115831A (en) | Manufacture of semiconductor device | |
| JPH07263383A (en) | Etching method and semiconductor device manufacturing method | |
| JPH07249758A (en) | Heterojunction field effect transistor | |
| JPH03292743A (en) | Manufacture of field-effect transistor | |
| JPH0456140A (en) | Compound semiconductor device and its manufacturing method | |
| JPH05243252A (en) | Maufacture of bipolar transistor |