JPH1032580A - 記憶手段の制御方法及びその装置 - Google Patents

記憶手段の制御方法及びその装置

Info

Publication number
JPH1032580A
JPH1032580A JP8186187A JP18618796A JPH1032580A JP H1032580 A JPH1032580 A JP H1032580A JP 8186187 A JP8186187 A JP 8186187A JP 18618796 A JP18618796 A JP 18618796A JP H1032580 A JPH1032580 A JP H1032580A
Authority
JP
Japan
Prior art keywords
information
storage
processing
priority
expression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8186187A
Other languages
English (en)
Other versions
JP3590203B2 (ja
Inventor
Jun Hasegawa
純 長谷川
Toshitada Saito
藤 利 忠 斎
Masahiro Okada
田 政 浩 岡
Toshio Fujisawa
澤 俊 雄 藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18618796A priority Critical patent/JP3590203B2/ja
Priority to US08/892,490 priority patent/US6219762B1/en
Priority to DE69726062T priority patent/DE69726062T2/de
Priority to EP97112131A priority patent/EP0820015B1/en
Priority to KR1019970032973A priority patent/KR100288680B1/ko
Publication of JPH1032580A publication Critical patent/JPH1032580A/ja
Priority to US09/785,003 priority patent/US6434675B2/en
Application granted granted Critical
Publication of JP3590203B2 publication Critical patent/JP3590203B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815Cache consistency protocols
    • G06F12/0817Cache consistency protocols using directory methods
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062Securing storage systems
    • G06F3/0623Securing storage systems in relation to content
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60Protecting data
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Human Computer Interaction (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Semiconductor Memories (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】 【課題】 複数の処理ユニットにおいてそれぞれの書き
込み制御手段が自己の処理ユニット内の記憶手段に書き
込みを行った場合、ユニット相互間の記憶内容の整合性
が確保されなかった。 【解決手段】 記憶手段101への書き込み処理を行う
処理手段102、記憶手段103への書き込み処理を行
う処理手段104、処理手段102が記憶手段101に
書き込みを行った記憶領域を示す発現情報を管理する発
現情報制御手段105、処理手段104が記憶手段10
3に書き込みを行った記憶領域を示す発現情報を管理す
る発現情報制御手段106、記憶手段103の各記憶領
域毎に処理手段102、104の優先度を示す優先度情
報を管理する優先度情報制御手段107、優先度情報と
発現情報とを用いて記憶手段103の各記憶領域への書
き込みを抑制する抑制情報を管理する抑制情報制御手段
108、抑制情報に基づいて記憶手段101に書き込ま
れた情報を記憶手段103に書き込む処理情報反映手段
109を備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は記憶手段を制御する
方法及びその装置に係わり、特に複数の処理手段から並
列的な書き込みの要請が発生する場合の書き込みを制御
する方法及びその装置に関する。
【0002】
【従来の技術】近年、ATM(ASYNCHRONOUS TRANSFER
MODE)等の通信システムにおいては、複数のプロセッサ
等の情報処理手段によって、システム外部又は内部の記
憶装置を用いて様々な処理を行っている。
【0003】このようなシステムでは、記憶内容に関し
て相互に関連のある記憶装置に対し、複数のプロセッサ
による並列的な書き込み要請がある場合には、それぞれ
の記憶装置の間で、記憶している情報の整合性の維持が
重要な問題となっている。また、複数の情報処理手段が
ほぼ同時期に関連性のある記憶情報を用いる場合には、
情報処理手段の使用の優先度を考慮したり、情報の時間
的な整合性を確保する必要がある。即ち、複数の書き込
み要請があった場合には、より最新の情報を優先して上
書きをすることを維持しなければならない。
【0004】ここで、複数の記憶装置に対する複数の情
報処理手段による並列的な従来の書き込み制御法につい
て、具体的な例を用いて説明する。
【0005】例えばATMセル等の通信用セルのヘッダ
に含まれている各々の識別子に対応するテーブルに掲載
されている0から3までのカウンタを考える。ここで、
一つの識別子は、簡単のために一つのテーブルを参照す
るための索引と対応していることとする。また、このテ
ーブルの実体は、通信装置外部の主記憶装置に記憶され
ている。
【0006】新たな、内部処理に未だ使用されていない
識別子を持つセルが一定の周期(ホスト側の長い処理周
期に比して短い周期)で通信装置に受信される毎に、当
該識別子に対応した索引の主記憶装置の記憶情報の複製
が、通信装置内部の記憶装置、具体的にはキャッシュメ
モリに格納される。そして、同一の識別子を持つセルの
処理が終了した時点で、キャッシュメモリに書き込まれ
た内容が、主記憶装置に書き戻されるものとする。
【0007】通信装置外部のホスト側では、主記憶装置
のテーブルのカウンタ値は、すべての索引にわたって、
所定の周期(長い周期)で第2の情報処理手段が1を加
算していく。一方、通信装置内部では、第1の情報処理
手段が、個々のセルが受信される度に、キャッシュメモ
リに掲載されている識別子に対応するテーブルの索引情
報からテーブルを読込み、カウンタ値を0に初期化して
キャッシュメモリに主記憶装置の情報を反映させてい
る。
【0008】ここで、第2の情報処理手段は主記憶装置
に対する書き込み処理を独立して行っており、第1の情
報処理手段はキャッシュメモリに対する処理を独立して
行っている。従って、同一の索引を持つ記憶情報を、重
複する期間において書き込み処理を行わない限りにおい
て、主記憶装置とキャッシュメモリ相互の書き込み処理
によってそれぞれの記憶情報の整合性が損なわれること
はない。
【0009】しかし、主記憶装置とキャッシュメモリ
は、実体と複製の関係にある。同一の索引を持つ記憶情
報を期間を重複させて主記憶装置とキャッシュメモリに
独立して書き込みを行った場合には、キャッシュメモリ
の記憶内容を主記憶装置に書き戻す際に、記憶情報の整
合性が損なわれるおそれがある。
【0010】例えば、テーブルのカウンタ値が1であ
り、第2の情報処理手段が1を加算して2にする処理を
考える。第2の情報処理手段は、テーブルのカウンタ値
を加算するために主記憶装置のテーブルを参照する。こ
の時点では、テーブルのカウンタ値はまだ1であるの
で、第2の情報処理手段はこの値「1」を読み込み、1
を加算して主記憶装置のテーブルに2を書き込むことに
なる。
【0011】ところが、第2の情報処理手段がテーブル
を読み込んで書き戻す迄の間に、同一の索引を示す識別
子を持った通信セルが通信装置に受信されることがあ
る。このような場合、第1の情報処理手段が、カウンタ
値を0に初期化したとすると、第2の情報処理手段が書
き戻したカウンタ値2は、第1の情報処理手段が処理を
行う前の古い情報であるカウンタ値1を参考にしている
ことになる。このため、本来は初期化されたカウンタ値
0に1加算したカウンタ値1を書き戻すべきところを、
第2の情報処理手段はカウンタ値2を上書きしてしまう
ことになり、整合性が損なわれることになる。
【0012】このような複数の記憶装置間の記憶情報の
不整合性は、それぞれの記憶装置の処理を独立して行う
情報処理手段が実時間で処理をすることができない点に
起因している。従って、複数の要因が並列してほぼ重複
した時間帯で記憶情報の処理を行う場合には、このよう
な不整合性という問題は必然的に付随することになる。
【0013】従来は、記憶情報の整合性を維持するため
に、2つ以上の情報処理手段がそれぞれの記憶装置への
書き込み処理を行う場合には、各情報処理手段の処理期
間が重複しないように、逐次的な処理を行っていた。こ
のため、ある情報処理手段が、同じ処理ブロック内の記
憶手段への書き込みを伴う処理を行っている場合、他の
独立した情報処理手段が、自己の処理ブロック内の記憶
手段に書き込みを伴う処理を行おうとした場合、緊急度
が高い処理が終了するまでの間は、緊急度が低い処理を
待たせなければならなかった。
【0014】より具体的には、カウンタを1加算してい
く第2の情報処理手段と、カウンタ値を0に初期化する
第1の情報処理手段が、同一の索引のテーブル情報の処
理を期間を重複させて行おうとした場合、第1の情報処
理手段の緊急度が高い場合には、第2の情報処理手段が
カウンタへの一連の処理、即ちカウンタ値の読込みか
ら、カウンタへの書き戻しまでの処理を既に開始し処理
中である場合であっても、第1の情報処理手段からの同
一索引の読み込み要請があった場合には、それまでの第
2の情報処理手段の行っていた処理は全て破棄してい
た。そして、第1の情報処理手段によってカウンタ値が
0に初期化された後に、第2の情報処理手段がカウンタ
値を再度読み込んで1を加算し、カウンタ値を1にして
この値を書き戻す処理を行っていた。
【0015】記憶情報の整合性を確保する方式として、
従来は次の二つのものがあった。一つは更新方式と称さ
れるもので、複製側のある一つの記憶手段に書き込みを
行った場合には、複製側の他の全ての記憶手段と、実体
側の記憶手段とを全て書き替えられたものに更新する。
【0016】もう一つのものは無効化方式と称されるも
ので、複製側の一つの記憶手段に対して書き込みを行っ
た場合、この記憶領域のアドレス情報を、他の全ての複
製側と実体側に通知することで、そのアドレスの記憶領
域に既に書き込まれている情報はもはや最新のものでは
ないことを知らせて無効にさせる。
【0017】更新方式では、一つの情報処理手段が同一
処理ブロック内の記憶手段の記憶領域に書き込みを行っ
た場合、同じ記憶領域に書き込みを行おうとしていた他
の情報処理手段はそれまでの全ての処理を破棄し、新た
に自分の処理ブロック内の記憶手段への処理をやり直さ
なければならないという無駄が生じる。
【0018】無効化方式の場合にも、書き込みや参照を
行おうとした記憶領域に記憶されていた情報が無効化さ
れたならば、当該記憶領域の情報を再度読み出して、処
理をやり直さなければならない。
【0019】従って、上記二つのいずれの方式において
も、同一記憶領域への書き込み処理は、逐次的に行わな
ければならなかった。
【0020】
【発明が解決しようとする課題】このように、従来は記
憶情報の整合性を保護するために、2つ以上の情報処理
手段が同じ記憶領域への書き込みを行う場合には、各情
報処理手段の処理を逐次的に行なわなければならなかっ
た。
【0021】しかし、先に処理を開始した緊急度の高い
情報処理手段が、同じ記憶領域に記憶されている情報を
長期間連続して用いる場合、後に処理を行うべき緊急度
が低い情報処理手段は、処理を待たされることになる。
このため、緊急度が低い情報処理手段が処理を行わなけ
ればならない所定期間内に、緊急度が高い情報処理手段
が処理を終了し得ない状況に陥ることがあった。
【0022】例えば、前述した通信用テーブルのカウン
タを例に考えると、同一の索引をもつセルをパイプライ
ンで連続して処理を行っている場合、第1の情報処理手
段は、その間に当該索引の記憶情報を使用した処理を引
き続き行っている。このような場合には、第2の情報処
理手段は処理を待たされる状況に陥る。場合によって
は、第2の情報処理手段が処理を終了すべき所定期限内
に、第1の情報処理手段が処理を終了することができな
いことが起こりうる。
【0023】また、従来は複製側に書き込まれた情報を
実体側に書き込むことはあっても、実体側に新たに書き
込まれた情報を複製側に反映させることはしていなかっ
た。
【0024】例えば、前述したカウンタ値が格納されて
いるキャッシュメモリのテーブルに、第1の情報処理手
段が情報を書き込んだ場合、その情報はキャッシュメモ
リ側から主記憶装置に記憶情報を書き戻す際に反映させ
ることができるが、第2の情報処理手段が主記憶装置に
書き込んだ情報を、既にキャッシュされているキャッシ
ュメモリ側に反映させることは、従来の技術では行って
いなかった。よって、次のような不都合が生じていた。
【0025】同一の索引情報を持つセルが連続して少な
くともパイプラインの中に存在しているような場合に
は、1度読み込まれた記億情報は、キャッシュ効率の向
上のために主記憶装置から新たに読み出されずに使用さ
れ続けられる。仮に、一つの索引の記憶情報を保持して
いるキャッシュが引き続いて使用されている状況が長期
間に及んだ場合、その期間内に第2の情報処理手段が処
理を行ったとしても、当該索引の記憶情報に対する情報
の書き換えはキャッシュメモリ側には反映されていない
ことになる。よって、第1の情報処理手段は、第2の情
報処理手段が新しい情報を書き換える前の古い記憶情報
を引き続き用いて処理を行うという問題があった。
【0026】現在、開発が進められているATM交換機
等の通信用制御装置においては、セルに付随した処理は
内部のキャッシュメモリを用いて行い、全回線の保守・
運用を行う処理は主記憶装置を用いて行う場合が多くな
りつつある。このような状況の中で、キャッシュの効率
を高めるために、キャッシュメモリの記憶領域の容量が
増大していくことになれば、一つの回線のための情報が
長期間キャッシュされたままになる状況が生じる可能性
がある。このような場合、従来のように主記憶装置に書
き換えた内容を既にキャッシュされた記憶情報に反映し
ないのでは、回線情報が頻繁にセルの処理に用いられて
いる場合、キャッシュ回線の保守、運用上の処理が、セ
ルの処理を行っているキャッシュメモリの記憶情報の整
合性を損なうことになる。
【0027】また、複数の情報処理手段が、同じ記憶領
域への書込みが競合する場合に、逐次的に処理を行おう
とすると、長い周期の処理が処理を行っている期間に、
短い周期の処理が競合した場合、長い周期の処理は待た
されることになる。しかし、両方の処理が、長い周期間
で1回以上競合するような頻度で行われる場合、実施的
に長い周期の処理は不可能となる。
【0028】例えば、セルに付随した処理を内部のキャ
ッシュメモリを用いて行い、全回線の保守・運用を行う
処理は主記憶装置を用いて行う場合、大規模な回線が設
定されると、該回線のセルの到着頻度は高くなる。ここ
で、回線Aに、全回線の16分の1の回線流量を設定す
ると、16セル周期に1回は回線Aのセルが到着するこ
とになる。もし、回線の保守・運用処理は、16セル周
期かかるとすると、16セル周期間に、回線Aのセルは
非常に高い確率で1回は到着することになり、回線Aの
保守・運用処理は、実質的に不可能となる。この傾向
は、回線の流量が大きくなるほど、また長い周期の処理
期間が長くなるほど顕著に現れ、全回線流量の殆どを一
つの回線が占有する場合、回線の保守・運用処理は、完
全に不可能となるといえる。
【0029】本発明は、上記事情に鑑みてなされたもの
で、並列的に存在する記憶情報の情報処理手段が、複数
の記憶情報を、相互の記憶情報間で整合性を損なうこと
なく読み書きが可能な記憶装置の制御手段及びその装置
を提供することを目的とする。
【0030】
【課題を解決するための手段】本発明の記憶手段の制御
方法は、第1の処理手段が前記第1の記憶手段に書き込
み処理を行うステップと、前記第1の処理手段が前記第
1の記憶手段に書き込みを行った記憶領域を示す発現情
報を発現情報制御手段が管理するステップと、前記第2
の記憶手段の各記憶領域毎に、前記第1の処理手段の書
き込みの優先度を示す優先度情報を優先度情報制御手段
が管理するステップと、前記優先度情報制御手段に記憶
されている前記優先度情報と、前記発現情報制御手段に
管理されている前記発現情報とを用いて、前記第2の記
憶手段の各記憶領域への書き込みを抑制する抑制情報を
抑制情報制御手段が生成して管理するステップと、前記
抑制情報制御手段に管理されている前記抑制情報に基づ
いて、前記第1の記憶手段に書き込まれた情報を処理情
報反映手段が前記第2の記憶手段に反映するステップと
を備えたことを特徴としている。
【0031】ここで、第2の記憶手段に第2の処理手段
が書込み処理を行うステップを備えてもよく、さらに処
理手段及び記憶手段が第1から第Nまで設けられている
場合にも、同様に適用することができる。
【0032】ここで、前記発現情報制御手段が管理する
前記発現情報、あるいは前記第1、第2、…、第Nの発
現情報制御手段がそれぞれ管理する前記第1、第2、
…、第Nの発現情報と、前記優先度情報制御手段が管理
する前記優先度情報の少なくともいずれかを時間的に変
化させるステップと、これに伴い、前記抑制情報制御手
段が管理する前記抑制情報を時間的に変化させるステッ
プとをさらに備えてもよく、この変化は処理手段の処理
の経過に応じてもよい。
【0033】また、前記第1の記憶手段の情報に前記第
2の記憶手段の情報を反映するステップは、前記第1の
処理手段の処理終了時に行われてもよく、あるいは前記
第1の記憶手段が記憶している情報に前記第2、第3、
…、第Nの記憶手段が記憶している情報を前記処理情報
反映手段が反映するステップは、前記第1の処理手段の
前記第1の記憶手段への書き込み処理が終了した時点に
行われ、前記第2の記憶手段が記憶している情報に前記
第1、第3、…、第Nの記憶手段が記憶している情報を
前記処理情報反映手段が反映するステップは、前記第2
の処理手段の前記第2の記憶手段への書き込み処理が終
了した時点で行われ、…、前記第Nの記憶手段が記憶し
ている情報に前記第1、第2、…、第N−1の記憶手段
が記憶している情報を前記処理情報反映手段が反映する
ステップは、前記第Nの処理手段の前記第Nの記憶手段
への書き込み処理が終了した時点で行われてもよい。
【0034】前記第1、第2、…、第Nの処理手段のう
ち、第Jの処理手段が第Jの記憶手段への処理が終了す
るまでの間に、前記第Jの記憶手段を含まない前記第
1、第2、…、第Nの処理手段が対応する前記第1、第
2、…、第Nの記憶手段にそれぞれ処理を行った結果得
られた前記第1、第2、…、第Nの発現情報を前記発現
情報制御手段により蓄積して管理するステップをさらに
備えてもよい。
【0035】本発明の記憶手段の制御装置は、前記第1
の記憶手段への書き込み処理を行う第1の書き込み処理
手段と、前記第1の書き込み処理手段が前記第1の記憶
手段に書き込みを行った記憶領域を示す発現情報を管理
する発現情報制御手段と、前記第2の記憶手段の各記憶
領域毎に、前記第1の書き込み処理手段の書き込みの優
先度を示す優先度情報を管理する優先度情報制御手段
と、前記優先度情報記憶手段に管理されている前記優先
度情報と、前記発現情報記憶手段に管理されている前記
発現情報とを用いて、前記第2の記憶手段の各記憶領域
への書き込みを抑制する抑制情報を生成して管理する抑
制情報制御手段と、前記抑制情報制御手段に管理された
前記抑制情報に基づいて、前記第1の記憶手段に書き込
まれた情報を前記第2の記憶手段に書き込む処理情報反
映手段とを備えている。
【0036】このような構成は、処理手段と記憶手段と
が第1から第Nまで設けられている場合にも同様に適用
することができる。
【0037】ここで、前記発現情報制御手段が管理する
前記発現情報、あるいは前記第1、第2、…、第Nの発
現情報制御手段がそれぞれ管理する前記第1、第2、
…、第Nの発現情報と、前記優先度情報制御手段が管理
する前記優先度情報の少なくともいずれかを時間的に変
化させる手段をさらに備え、これに伴い前記抑制情報制
御手段が管理する前記抑制情報を時間的に変化させても
よく、この変化は処理手段の処理の経過に応じてもよ
い。
【0038】ここで、前記第1の記憶手段の情報に前記
第2の記憶手段の情報を反映する処理は、前記第1の処
理手段の処理終了時に行われてもよく、あるいは前記第
1の記憶手段が記憶している情報に前記第2、第3、
…、第Nの記憶手段が記憶している情報を前記処理情報
反映手段が反映する処理は、前記第1の処理手段の前記
第1の記憶手段への書き込み処理が終了した時点で行
い、前記第2の記憶手段が記憶している情報に前記第
1、第3、…、第Nの記憶手段が記憶している情報を前
記処理情報反映手段が反映する処理は、前記第2の処理
手段の前記第2の記憶手段への書き込み処理が終了した
時点で行い、…、前記第Nの記憶手段が記憶している情
報に前記第1、第2、…、第N−1の記憶手段が記憶し
ている情報を前記処理情報反映手段が反映する処理は、
前記第Nの処理手段の前記第Nの記憶手段への書き込み
処理が終了した時点で行ってもよい。
【0039】また、前記発現情報制御手段は、前記第
1、第2、…、第Nの処理手段のうち、第Jの処理手段
への処理が終了するまでの間に、前記第Jの記憶手段を
含まない前記第1、第2、…、第Nの処理手段が対応す
る前記第1、第2、…、第Nの記憶手段にそれぞれ処理
を行った結果得られた前記第1、第2、…、第Nの発現
情報を蓄積して管理してもよい。
【0040】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を用いて説明する。本実施の形態による記憶手
段の制御装置の構成を、図1に示す。反映情報側100
は、処理情報記憶手段101と情報処理手段102とを
有し、処理情報記憶手段101は例えば通信装置内部の
キャッシュメモリに相当する。
【0041】一方、被反映情報側120は、処理情報記
憶手段103と情報処理手段104とを有し、処理情報
記憶手段103は例えば通信装置外部の主記憶装置に相
当する。
【0042】反映情報側100の処理情報記憶手段10
1に記憶されている処理情報は、情報処理手段l02に
よって読み出しあるいは書き込みが行われ、その結果が
処理情報記憶手段101の内容に書き込まれる。
【0043】被反映情報側120の処理情報記憶手段1
03に記憶されている処理情報は、情報処理手段104
によって読み出しあるいは書き込みが行われ、その結果
が処理情報記憶手段103の内容に書き込まれる。
【0044】この反映情報側100における情報処理手
段102の処理情報記憶手段101への書き込み処理、
また被反映情報側120における情報処理手段104の
処理情報記憶手段103への書き込み処理は相互に完全
に独立しており、一方の側において処理の必要が生じる
と他方の側とは無関係に処理が行われる。
【0045】発現情報制御手段105は、処理情報記憶
手段101が情報処理手段l02によって書き換えられ
た記憶領域あるいは記憶ブロックを示す情報である発現
情報を記憶、管理している。
【0046】発現情報制御手段106は、処理情報記憶
手段103が情報処理手段104によって書き換えられ
た記憶領域を示す発現情報を記憶、管理している。
【0047】優先度情報制御手段107は、処理情報記
憶手段103の有する各記憶領域に、情報処理手段10
2の書き込みと情報処理手段104の書き込みのいずれ
が優先されるかを示す優先度情報を記憶、管理してい
る。
【0048】抑制情報制御手段108は、処理情報記憶
手段103の記憶領域毎に、情報処理手段102の記憶
情報を、処理情報記憶手段103に記憶されている処理
情報に書き込みしてよいかどうかを示す抑制情報を生成
し記憶している。抑制情報制御手段108は、処理情報
記憶手段103の記憶領域毎に、それぞれの記憶領域毎
の発現情報を、発現情報制御手段105及び106の出
力を用いて検索していき、それぞれの記憶領域において
書き替えがあったことを示す発現フラグが立っているも
ののうち、優先度が高い方の情報処理手段に書き込みを
許可する開放フラグを立て、優先度の低い情報処理手段
には阻止フラグを立てる。
【0049】処理情報反映手段109は、先ず、反映情
報側100の処理情報記憶手段l01の処理情報の読み
込みを行う。そして、抑制情報制御手段108が出力し
た抑制情報に基づき、書き込みが許可されている記憶領
域、即ち、情報処理手段102に対して開放フラグが立
っている記憶領域についてのみ、処理情報記憶手段10
3に書き込みを行う。
【0050】ここで、反映情報側100と被反映情報1
20とは立場を入れ替えることで、処理情報記憶手段1
03の記憶内容を、抑制情報制御手段108が管理する
抑制情報に基づいて処理情報反映手段109が処理情報
記憶手段101に反映させることもできる。
【0051】次に、このような本実施の形態による制御
装置の動作手順について、より具体的に説明する。
【0052】先ず、処理情報記憶手段と、これに付随す
る情報処理手段とで一つの処理ユニットが構成されてお
り、簡単のために、三つの処理ユニット(処理ユニット
1、2、3)のみが存在する場合を考える。各処理ユニ
ットは、それぞれに処理情報、発現情報、抑制情報、優
先度情報を記憶、管理する手段を有している。各処理ユ
ニットは、それぞれに情報処理手段1、2、3を有し、
それぞれ処理情報1、処理情報2、処理情報3を記憶、
管理している。
【0053】図2、図3及び図4に、それぞれ処理ユニ
ット1、2及び3の各情報を示す。図2に、処理ユニッ
ト1に対応する情報として、情報処理手段1が処理を行
う前の処理情報1(201)、処理を行った後の処理情
報1(202)、発現情報1〜3(203〜205)、
優先度情報(206)、情報処理手段1に隣接する他の
情報処理手段として、情報処理手段2専用の抑制情報2
(207)、情報処理手段3専用の抑制情報3(20
8)を、それぞれテーブルの形式で示す。
【0054】処理ユニット2、3に関しても同様に、そ
れぞれに対応する情報を図3、図4に示す。図3に、処
理ユニット2に対応する情報として、情報処理手段2が
処理を行う前の処理情報2(301)、処理を行った後
の処理情報2(302)、発現情報1〜3(303〜3
05)、優先度情報(306)、情報処理手段1専用の
抑制情報1(307)、情報処理手段3専用の抑制情報
3(308)を示す。図4に、処理ユニット3に対応す
る情報として、情報処理手段3が処理を行う前の処理情
報3(401)、処理を行った後の処理情報3(40
2)、発現情報1〜3(403〜405)、優先度情報
(406)、情報処理手段3専用の抑制情報1(40
7)、情報処理手段2専用の抑制情報2(408)を示
す。
【0055】各情報は、それぞれ図6に示されたよう
に、8つの記憶領域A〜Hに区切られているものとす
る。発現情報では、各記憶領域において書き換えがあっ
たか否かを示す情報が入る。抑制情報では、各記憶領域
への書き換えが可能か否かを示す抑制情報が入る。さら
に、優先度情報では、各記憶領域に書き込む複数の処理
情報記憶手段の記憶内容の優先順位が入る。
【0056】ある時刻において、情報処理手段1、2、
3が処理を行う前の情報は全て同一であるとする。従っ
て、図2〜4に示された処理情報1(201)〜3(4
01)の記憶領域A〜Hには、同一の情報A0〜H0が
入っている。この処理前の同一の情報を、情報処理手段
1、2、3がそれぞれに独立して処理を行い、処理情報
1(202)〜処理情報3(402)のように書き換え
たとする。この書き換え処理後の情報は、図示されたよ
うにそれぞれに異なっている。
【0057】先ず、情報処理手段1に関して説明する。
情報処理手段1により、処理情報1は、(201)から
(202)のように書き換えられた。このとき、書き換
えが生じた記憶領域はA,C,E,F,Hであり、領域
B,D,Gは情報処理手段1によって書き換えられては
いない。
【0058】この情報処理手段1が処理情報(201)
に対して行った領域毎の書き換え情報は、発現情報1
(203)に示されている。即ち、書き換えが生じた記
憶領域に対応した発現情報1(203)の領域A,C,
E,F,Hには発現フラグ「1」が立っており、書き換
えが生じていない領域B,D,Gには発現フラグは立っ
ておらず、「0」が書かれている。
【0059】情報処理手段2及び3についても同様に、
情報処理手段2、3がそれぞれに書き換えを行った領域
の発現情報2(304)、3(405)にも発現フラグ
が立てられる。
【0060】このように、それぞれの処理ユニット内で
の内部要因に応じて、他の処理ユニットとは独立して行
われた書き換え処理を示す発現情報(203、304、
405)を、他の処理ユニットと相互に通知し合う。こ
れにより、他の処理ユニットの発現情報を、それぞれが
有する外部要因専用の発現情報、即ち、処理ユニット1
については発現情報2(204)及び発現情報3(20
5)、処理ユニット2については発現情報1(303)
及び発現情報3(305)、処理ユニット3については
発現情報1(403)及び発現情報2(404)として
把握することができる。
【0061】次に、処理ユニット1において抑制情報を
作成する手順について説明する。情報処理手段1は、発
現情報1〜3(203〜205)と、優先度情報(20
6)とを用いて、外部要因2、3専用の抑制情報2(2
07)及び3(208)を作成する。
【0062】先ず、情報処理手段2向けの抑制情報2
(207)に関し、情報処理手段2の発現要求がある記
憶領域、即ち発現情報2(204)において発現フラグ
が立っている領域を調べる。発現情報2(204)にお
ける記憶領域Aには発現フラグが立っている。そこで、
優先度情報206における記憶領域Aの優先順位を参照
する。優先度情報206の記憶領域Aの優先順位は、処
理ユニット1,2,3の順に並んでいる。従って、情報
処理手段2より優先度が高いものは、情報処理手段1の
みである。
【0063】情報処理手段1の発現情報1(203)に
おける記憶領域Aを参照すると、発現フラグが立ってい
る。そこで、領域Aに関しては情報処理手段2の書き込
み処理は抑制される。この結果、情報処理手段2に関す
る抑制情報2(207)の記憶領域Aには、阻止フラグ
「0」が立てられる。
【0064】次に、情報処理手段2の発現情報2(20
4)の領域Bに注目すると、発現フラグ「1」が立って
いる。優先度情報206の記憶領域Bの優先順位を参照
すると、情報処理手段2、3、1の順に並んでいる。従
って、情報処理手段2よりも優先度が高い他の情報処理
手段は存在しない。従って、記憶領域Bに関しては情報
処理手段2の書き込み処理が優先されるので、抑制情報
2(207)の記憶領域Bには開放フラグ「1」が立て
られる。
【0065】さらに、情報処理手段2の発現情報2(2
04)における記憶領域Fに注目すると、発現フラグ
「1」が立っている。優先度情報206における記憶領
域Fの優先順位を参照すると、情報処理手段3、2、1
の順に並んでいる。従って、情報処理手段2より優先度
が高い情報処理手段は情報処理手段3のみである。情報
処理手段3の発現情報3(205)における記憶領域F
を参照すると、発現フラグが立っていない。従って、領
域Fに関しては、情報処理手段2が優先され、抑制情報
2(207)の記憶領域Fには開放フラグ「1」が立て
られる。
【0066】情報処理手段2の発現情報2(204)に
おける記憶領域Hに注目すると、発現フラグ「1」が立
っている。優先度情報206における領域Hの優先順位
を参照すると、情報処理手段2、3、1の順に並んでい
る。従って、情報処理手段2の書き込み処理よりも優先
すべき他の情報処理手段の処理は存在しない。
【0067】従って、領域Hに関しては、情報処理手段
2が優先され、抑制情報2(207)における領域Bに
は開放フラグ「1」が立てられる。
【0068】情報処理手段2の発現情報2(204)に
おいて発現フラグが立っていない他の記憶領域、則ち領
域C、D、E、Gに関しては、情報処理手段2からの書
き換え要求がない。そこで、抑制情報2(207)にお
ける当該領域C、D、E、Gには、全て阻止フラグ
「0」が書き込まれる。
【0069】同様な手順により、抑制情報3(208)
も作成することができる。また、同様にして他の処理ユ
ニット2、3においても、抑制情報1(307)及び3
(308)、抑制情報1(407)及び2(408)を
作成することが可能である。
【0070】このように、抑制情報は、各記憶領域内に
おいて、各情報処理手段の発現フラグが立っているうち
の最も優先度の高い情報処理手段の抑制情報における当
該領域にのみ、開放フラグ「1」が立てられ、この領域
にのみ書き換え処理が行われる。
【0071】次に、隣接する他の処理ユニットの情報を
自己の処理ユニット内の処理情報に反映させる手順を説
明する。処理情報1(202)に着目すると、この処理
情報1(202)に、処理情報2(302)及び処理情
報3(402)の情報を反映させることになる。
【0072】先ず、処理情報2の情報を処理情報1に反
映させる手順を述べる。情報処理手段2に対する抑制情
報は、抑制情報2(207)が該当する。当該抑制情報
のうち、開放フラグが立っているのは、記憶領域B、
F、Hの3つである。この開放フラグがある領域にの
み、処理情報2(302)の情報を書き込むことができ
る。
【0073】従って、処理情報2を抑制情報2における
開放フラグが立っている処理情報1の領域に書き込む。
これにより、領域B、F、Hの情報が、それぞれB0、
Fl、Hlから、B2、F2、H2に書き換わる。同様
に、処理情報3(402)を、抑制情報3(208)に
おける開放フラグが立っている領域に書き込むと、領域
C、E、Gの情報が、それぞれC1、E1、G0から、
C3、E3、G3に書き換わる。このようにして、処理
情報1(202)に、処理情報2(302)、処理情報
3(402)をそれぞれ抑制情報2、3における開放フ
ラグが立っている領域において反映させると、図5に示
された処理情報501のように書き換わる。
【0074】同様な手順で、処理情報2(302)に、
処理情報1(202)と処理情報3(402)をそれぞ
れ抑制情報1、3に従って反映させた場合、さらに、処
理情報3(402)に、処理情報1(202)と処理情
報2(302)をそれぞれ抑制情報1、2に基づいて反
映させた場合にも、図5における処理情報501と同じ
ものが得られる。
【0075】このように、それぞれ自己の処理ユニット
内において独立して行った書き換え情報を、他の処理ユ
ニットにそれぞれ通知し合い、この発現情報と優先度情
報と発現情報とを用いて作成した抑制情報に基づいて反
映させることによって、優先度が高い情報を相互に反映
し整合性を確保することができる。
【0076】上述した実施の形態では、処理ユニットが
3つ存在した場合に相当する。しかし、処理ユニットが
N(Nは2以上の整数)個存在する場合にも書き換え制
御を同様に適用することができる。
【0077】次に、処理ユニットが2つ存在する他の実
施の形態について、説明する。
【0078】この二つの処理ユニット1、2は、それぞ
れ情報処理手段1、2によって処理情報1、処理情報2
の処理を制御している。また各処理ユニット1、2は、
それぞれ処理情報、発現情報、抑制情報、優先度情報を
記憶、管理する手段を有している。
【0079】図7に、処理ユニット1に関する各情報を
示し、図8に処理ユニット2に関する情報を示す。先
ず、図7に、情報処理手段1が処理を行う前の処理情報
1(701)、処理を行った後の処理情報1(70
2)、発現情報1(703)、発現情報2(706)、
優先度情報(704)、さらには外部要因に相当する情
報処理手段2専用の抑制情報(705)を、各記憶領域
毎にテーブル形式で示す。
【0080】同様に、図8に、情報処理手段2が処理を
行う前の処理情報2(801)、処理を行った後の処理
情報2(802)、発現情報1(803)、発現情報2
(806)、優先度情報(804)、さらには外部要因
に相当する情報処理手段1専用の抑制情報(805)を
各記憶領域毎に示す。
【0081】上述した処理ブロックが3つ存在する実施
の形態と同様に、ある時刻において、情報処理手段1、
2が処理を行う前の情報が一致している場合を考える。
図7の処理情報1(701)と、図8の処理情報2(8
01)における各記憶領域A〜Hには、同一の情報A0
〜H0が入っている。この処理前の情報に対して、情報
処理手段1、2がそれぞれ独立して処理を行い、それぞ
れ図8、図9に示された相互に異なる処理情報1(70
2)、処理情報2(802)のように書き換えたとす
る。
【0082】先ず、情報処理手段1に関する情報につい
て着目すると、処理情報1は、(701)から(70
2)のように書き換えられている。書き換えが生じた記
憶領域は、A、C、E、F、Hであって、領域B、D、
Gは情報処理手段1によって書き換えられていない。情
報処理手段1が処理情報1(701)に対して書き換え
た領域を示す発現情報1(703)は、図7に示された
ようである。書き換えが生じた領域に対応した発現情報
1(703)の領域A、C、E、F、Hに、発現フラグ
「1」が立っており、書き換えが生じていない領域B、
D、Gには発現フラグは立っていない。
【0083】同様に、情報処理手段2が書き換えを行っ
た記憶領域に対応した発現情報においても、図7に示さ
れた処理ユニット1が管理する発現情報2(706)、
及び図8に示された処理ユニット2が管理する発現情報
2(803)に発現フラグ「1」が立てられる。処理ユ
ニットが2個の場合においても、自己の発現情報を他の
処理ブロックとの間で相互に交換する必要がある。
【0084】次に、情報処理手段1は、発現情報(70
3)と、優先度情報(704)とを用いて、外部要因2
専用の抑制栢報2(705)を作成する。先ず、情報処
理手段1の発現要求がある記憶領域、則ち発現情報1
(703)の記憶領域において、発現フラグが立ってい
る領域の抑制情報を決定する。発現情報1(703)の
領域A、Cでは発現フラグが立っているので、優先度情
報704における領域A、Cの優先順位を参照する。領
域A、Cの優先順位は、処理ブロック1の方が高いの
で、情報処理手段1は、情報処理手段2より優先度が高
い。このため、情報処理手段2の抑制情報(705)の
領域A、Cには、阻止フラグ「0」が立てられる。
【0085】さらに、情報処理手段1の発現情報(70
3)の領域E、F、Hに注目すると、発現フラグが立っ
ている。そこで、優先度情報704の領域E、F、Hの
優先順位を参照する。領域E、F、Hの優先度は、情報
処理手段2の方が高位であるので、情報処理手段2が情
報処程手段1より優先される。従って、記憶領域E、
F、Hに関しては、情報処理手段2が優先されて、抑制
情報(705)の領域E、F、Hにはそれぞれ開放フラ
グ「1」が立てられる。
【0086】残りの発現情報703における発現フラグ
が立っていない領域B、D、Gに関しては、憤報処理手
段1による書き換えが発生していない。よって、情報処
理手段2の抑制フラグ705における領域B、D、Gに
は、開放フラグ「1」を立てる。このような処理を、処
理ユニット2においても同様に行うことで、図8に示さ
れた抑制情報1(805)が生成される。
【0087】そして、処理ユニット1、2間で相互に情
報を反映させることで、図9のように整合のとれた処理
情報(901)が得られる。
【0088】ところで、上術した二つの実施の形態で
は、同時刻に相互に情報を反映させた場合を想定してい
る。しかし、必ずしも反映処理を行うタイミングを異な
る処理ユニット間で同一にする必要はない。しかし、処
理の一貫性を確保するためには、各処理ユニットが有す
る情報処理手段が自己の処理ユニット内で処理を終了し
た後、あるいは次の処理を開始する直前に、反映処理を
行うのが望ましい。この場合にも、各情報処理手段が処
理を行う周期は同一である必要はない。
【0089】ここで、処理ユニットによって処理周期が
異なる場合には、処理の周期が長い情報処理手段と、処
理周期が短い情報処理手段との間で、周期が長い情報処
理手段が処理を行っている間に、周期が短い情報処理手
段が複数回処理を行うことになる。
【0090】このような場合は、周期が長い情報処理手
段の処理が開始されてから、周期が短い情報処理手段の
処理を累算した発現情報を反映することによって、整合
性が確保される。
【0091】このことを、図10を用いて説明する。三
つの処理ブロック1〜3が存在し、処理ブロック1は最
も処理周期が短く、処理ブロック3は最も処理周期が長
いとする。処理ブロック3がサイクルS31の処理を開
始してからこの処理が終了するまでの間に、処理ブロッ
ク1は5つのサイクルS11〜15の処理を既に終えて
いる。この処理によって、記憶領域A〜Hのうち、A、
D、Gにおいて書き換えが行われている。そこで、処理
ブロック3においては、サイクルS31の処理が終了し
て次のサイクルS32の処理が開始される前後におい
て、処理ブロック1では領域A、D、Gにおいて発現フ
ラグが立っているという情報を処理ブロック1から受け
取ることで、全ての発現情報を累積させて、自己の処理
情報記憶手段の記憶している情報に反映させることがで
きる。
【0092】また、優先度情報や発現情報は時間の経過
と共に変化し得るものであり、これに伴い抑制情報も変
化することがある。このような場合には、例えば処理ユ
ニット1に関して、図2に示された発現情報1(20
3)〜3(205)、優先度情報(206)を、時間の
経過と共に随時最新のものに更新していくことで、この
二つの情報をもとに作成する抑制情報2(207)及び
3(208)を更新していくことができる。この更新作
業は、例えば図1に示された装置においては、反映情報
側100の情報の更新は通信装置内部のCPUが行い、
被反映情報側120の更新は通信装置外部のシステム全
体を制御するホストCPUが行ってもよい。
【0093】図1に示された上記実施の形態では、被反
映情報例120が情報処理手段104を有し、これに伴
い処理情報記憶手段103の記憶内容に関する発現情報
を管理する発現情報制御手段106が設けられている。
しかし、図11に示されたように、被反映情報側120
aが処理情報記憶手段103のみを有する場合であって
も、本発明を適用することができる。このような実施の
形態では、反映情報側100は1つでもよいが、複数設
けられる場合が多く、2つ以上の反映情報側100の発
現情報を相互に交換し合うことで、被反映情報側120
aに優先度の高い情報を書き込むことになる。
【0094】また、被反映情報側が複数設けられ、図1
における被反映情報側100と図11における被反映情
報側120aとが混在する場合にも、本発明を適用する
ことができる。
【0095】上述した実施の形態では、各処理ユニット
は1つの処理情報のみをそれぞれ管理し他の処理ユニッ
トの最新の情報を反映している。しかし、一つの処理ユ
ニットが2つ以上の処理情報を管理する場合にも、上述
した実施の形態と同様に他の処理ユニットの情報を、自
己の処理ユニット内の複数の処理情報に反映することが
できる。
【0096】また、上記実施の形態では、発現情報、優
先度情報、処理情報、及び抑制情報の記憶及び書き換え
という管理を行う手段を、被反映情報側にそれぞれ持た
せている。しかし、このような手段を反映側に持たせて
もよく、あるいはこの手段を反映情報側と被反映情報側
のいずれにも持たせずに中立させた状態で集中的に持た
せてもよい。
【0097】さらに、上述した実施の形態では、各処理
ユニットは、それ以外の処理ユニットと処理情報の反映
を、相互に行い、構造的にみれば言わば完全網を構成し
ているが、必ずしも、完全網構造で結合している必要は
なく、構造として、木構造、1次元アレイ網構造、リン
グ網構造、コーダルリング網構造、2−Dメッシュ網構
造、3−Dメッシュ構造、2−Dトーラス網構造、ハイ
パーキューブ網構造など、またはそれらの組み合わせた
ものなど、あらゆるトポロジの構造を持たせた相互網構
造で、構成することも可能である。また、更には、各処
理ユニットは静的網を構成する必要はなく、あらゆる動
的網または、動的網と静的網の組み合わせの複合網で構
成されていてもよい。また、各ユニット間の反映の方向
はそれぞれ、双方向、一方向の何れでもよく、また、あ
るユニット間は反映のやり取りがなくてもよい。また、
動的にユニット間の反映の方向を変化させてもよい。
【0098】
【発明の効果】以上説明したように、本発明の記憶手段
の制御方法及びその装置は、複数の処理手段が期間を重
複してそれぞれ対応する記憶手段への書き込み処理を行
っている場合、優先度の高いものの情報をそれぞれの記
憶手段の情報に相互に反映させることができるため、全
ての記憶手段の内容を最新の情報で整合させることが可
能である。
【図面の簡単な説明】
【図1】本発明の一実施の形態による記憶手段の制御装
置の構成を示したブロック図。
【図2】同実施の形態をより具体的に説明するための3
つの処理ユニットを持つ装置における処理ユニット1の
管理する各情報を示した説明図。
【図3】同実施の形態をより具体的に説明するための3
つの処理ユニットを持つ装置における処理ユニット2の
管理する各情報を示した説明図。
【図4】同実施の形態をより具体的に説明するための3
つの処理ユニットを持つ装置における処理ユニット3の
管理する各情報を示した説明図。
【図5】同3つの処理ユニットを持つ装置において情報
を相互に反映させた結果得られる処理情報の内容を示し
た説明図。
【図6】同3つの処理ユニットを持つ装置における記憶
手段の記憶領域A〜Hを示した説明図。
【図7】本発明の一実施の形態をより具体的に説明する
ための2つの処理ユニットを持つ装置における処理ユニ
ット1の管理する各情報を示した説明図。
【図8】同2つの処理ユニットを持つ装置における処理
ユニット2の管理する各情報を示した説明図。
【図9】同2つの処理ユニットを持つ装置において情報
を相互に反映させた結果得られる処理情報の内容を示し
た説明図。
【図10】3つの処理ユニットを持つ装置において処理
サイクルが相違する場合の相互間における反映手法を示
した説明図。
【図11】本発明の他の実施の形態による記憶手段の制
御装置の構成を示したブロック図。
【符号の説明】
100 反映情報側 101、103 処理情報記憶手段 102、104 情報処理手段 105、106 発現情報制御手段 107 優先度情報制御手段 108 抑制情報制御手段 109 処理情報反映手段 120、120a 被反映情報側 201、701 処理情報1(処理前) 202、702 処理情報1(処理後) 203、303、403、703、803 発現情報1 204、304、404、806 発現情報2 205、305、405 発現情報3 206、306、406、704、804 優先度情報 207、408、705 抑制情報2 208、308 抑制情報3 301、801 処理情報2(処理前) 302、802 処理情報2(処理後) 307、407、805 抑制情報1 401 処理情報3(処理前) 402 処理情報3(処理後) 501、901 処理情報1、2、3 601 処理情報の記憶領域A〜H
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤 澤 俊 雄 神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内

Claims (24)

    【特許請求の範囲】
  1. 【請求項1】第1の記憶手段に記憶されている情報を第
    2の記憶手段に記憶されている情報に反映させる記憶手
    段の制御方法において、 第1の処理手段が前記第1の記憶手段に書き込み処理を
    行うステップと、 前記第1の処理手段が前記第1の記憶手段に書き込みを
    行った記憶領域を示す発現情報を発現情報制御手段が管
    理するステップと、 前記第2の記憶手段の各記憶領域毎に、前記第1の処理
    手段の書き込みの優先度を示す優先度情報を優先度情報
    制御手段が管理するステップと、 前記優先度情報制御手段に記憶されている前記優先度情
    報と、前記発現情報制御手段に管理されている前記発現
    情報とを用いて、前記第2の記憶手段の各記憶領域への
    書き込みを抑制する抑制情報を抑制情報制御手段が生成
    して管理するステップと、 前記抑制情報制御手段に管理されている前記抑制情報に
    基づいて、前記第1の記憶手段に書き込まれた情報を処
    理情報反映手段が前記第2の記憶手段に反映するステッ
    プと、 を備えたことを特徴とする記憶手段の制御方法。
  2. 【請求項2】複数の第1の記憶手段に記憶されている情
    報を少なくとも1つの第2の記憶手段に記憶されている
    情報に反映させる記憶手段の制御方法において、 複数の第1の処理手段がそれぞれ対応する前記第1の記
    憶手段に書き込み処理を行うステップと、 前記第1の処理手段が前記第1の記憶手段にそれぞれ書
    き込みを行った記憶領域を示す発現情報を発現情報制御
    手段が管理するステップと、 前記第2の記憶手段の各記憶領域毎に、前記第1の処理
    手段のそれぞれの書き込みの優先度を示す優先度情報を
    優先度情報制御手段が管理するステップと、 前記優先度情報制御手段に記憶されている前記優先度情
    報と、前記発現情報制御手段に管理されている前記発現
    情報とを用いて、前記第2の記憶手段の各記憶領域への
    書き込みを抑制する抑制情報を抑制情報制御手段が生成
    して管理するステップと、 前記抑制情報制御手段に管理されている前記抑制情報に
    基づいて、前記第1の記憶手段にそれぞれ書き込まれた
    情報を処理情報反映手段が前記第2の記憶手段に反映す
    るステップと、 を備えたことを特徴とする記憶手段の制御方法。
  3. 【請求項3】第1の記憶手段に記憶されている情報を第
    2の記憶手段に記憶されている情報に反映させる記憶手
    段の制御方法において、 第1の処理手段が前記第1の記憶手段に書き込み処理を
    行うステップと、 第2の処理手段が前記第2の記憶手段に書き込み処理を
    行うステップと、 前記第1の処理手段が前記第1の記憶手段に書き込みを
    行った記憶領域を示す第1の発現情報を第1の発現情報
    制御手段が管理するステップと、 前記第2の処理手段が前記第2の記憶手段に書き込みを
    行った記憶領域を示す第2の発現情報を第2の発現情報
    制御手段が管理するステップと、 前記第2の記憶手段の各記憶領域毎に、前記第1、第2
    の処理手段の書き込みの優先度を示す優先度情報を優先
    度情報制御手段が管理するステップと、 前記優先度情報制御手段に記憶されている前記優先度情
    報と、前記第1、第2の発現情報制御手段にそれぞれ管
    理されている前記第1、第2の発現情報とを用いて、前
    記第2の記憶手段の各記憶領域への書き込みを抑制する
    抑制情報を抑制情報制御手段が生成して管理するステッ
    プと、 前記抑制情報制御手段に管理されている前記抑制情報に
    基づいて、前記第1の記憶手段に書き込まれた情報を処
    理情報反映手段が前記第2の記憶手段に反映するステッ
    プと、 を備えたことを特徴とする記憶手段の制御方法。
  4. 【請求項4】第1、第2、…、第N(Nは2以上の整
    数)の記憶手段にそれぞれ情報が記憶されており、この
    うちの少なくとも二つの記憶手段の間で情報を反映させ
    る記憶手段の制御方法において、 第1、第2、…、第Nの処理手段が対応する前記第1、
    第2、…、第Nの記憶手段にそれぞれの書き込み処理を
    行うステップと、 前記第1、第2、…、第Nの処理手段が、それぞれ前記
    第1、第2、…、第Nの記憶手段に書き込みを行った記
    憶領域を示す第1、第2、…、第Nの発現情報を第1、
    第2、…、第Nの発現情報制御手段がそれぞれ管理する
    ステップと、 前記第1、第2、…、第Nの記憶手段のうちの少なくと
    も1つの記憶手段の各記憶領域毎に、前記少なくとも一
    つの記憶手段以外の記憶手段に対応した前記第1、第
    2、…、第Nの処理手段のうちの少なくとも1つの処理
    手段の書き込み処理の優先度を示す優先度情報を優先度
    情報制御手段が管理するステップと、 前記優先度情報制御手段に管理されている前記優先度情
    報と、前記第1、第2、…、第Nの発現情報制御手段に
    それぞれ管理されている前記第1、第2、…、第Nの発
    現情報とを用いて、抑制情報制御手段により、前記少な
    くとも1つの記憶手段の各記憶領域への前記少なくとも
    1つの処理手段の書き込みを抑制する抑制情報を生成し
    て管理するステップと、 前記抑制情報制御手段に管理されている前記抑制情報に
    基づいて、処理情報反映手段により、前記少なくとも1
    つの記憶手段に書き込まれた情報を前記少なくとも1つ
    の処理手段に対応した記憶手段に書き込まれた情報に反
    映するステップと、 を備えたことを特徴とする記憶手段の制御方法。
  5. 【請求項5】第1、第2、…、第N(Nは2以上の整
    数)の記憶手段にそれぞれ記憶されている情報を、前記
    第1、第2、…、第Nの記憶手段にそれぞれ記憶されて
    いる情報に相互に反映させる記憶手段の制御方法におい
    て、 第1、第2、…、第Nの処理手段が対応する前記第1、
    第2、…、第Nの記憶手段にそれぞれの書き込み処理を
    行うステップと、 前記第1、第2、…、第Nの処理手段が、それぞれ前記
    第1、第2、…、第Nの記憶手段に書き込みを行った記
    憶領域を示す第1、第2、…、第Nの発現情報を第1、
    第2、…、第Nの発現情報制御手段がそれぞれ管理する
    ステップと、 前記第1、第2、…、第Nの記憶手段の各記憶領域毎
    に、前記第1、第2、…、第Nの処理手段のそれぞれの
    書き込み処理の優先度を示す優先度情報を優先度情報制
    御手段が管理するステップと、 前記優先度情報制御手段に管理されている前記優先度情
    報と、前記第1、第2、…、第Nの発現情報制御手段に
    それぞれ管理されている前記第1、第2、…、第Nの発
    現情報とを用いて、抑制情報制御手段により、前記第1
    の記憶手段の各記憶領域への前記第2、第3、…、第N
    の処理手段の書き込みを抑制し、前記第2の記憶手段の
    各記憶領域への前記第1、第3、…、第Nの処理手段の
    書き込みを抑制し、前記第3の記憶手段の各記憶領域へ
    の前記第1、第2、…、第Nの処理手段の書き込みを抑
    制し、…、前記第Nの記憶手段の各記憶領域への前記第
    1、第2、…、第N−1の処理手段の書き込みを抑制す
    る抑制情報を生成して管理するステップと、 前記抑制情報制御手段に管理されている前記抑制情報に
    基づいて、処理情報反映手段により、前記第2、第3、
    …、第Nの記憶手段に書き込まれた情報を前記第1の記
    憶手段に書き込まれた情報に反映し、前記第1、第3、
    …、第Nの記憶手段に書き込まれた情報を前記第2の記
    憶手段に書き込まれた情報に反映し、前記第1、第2、
    …、第Nの記憶手段に書き込まれた情報を前記第3の記
    憶手段に書き込まれた情報に反映し、…、前記第1、第
    2、…、第N−1の記憶手段に書き込まれた情報を前記
    第Nの記憶手段に書き込まれた情報に反映するステップ
    と、 を備えたことを特徴とする記憶手段の制御方法。
  6. 【請求項6】前記発現情報制御手段が管理する前記発現
    情報と、前記優先度情報制御手段が管理する前記優先度
    情報の少なくともいずれかを時間的に変化させるステッ
    プと、これに伴い、前記抑制情報制御手段が管理する前
    記抑制情報を時間的に変化させるステップとをさらに備
    えることを特徴とする請求項1又は2記載の記憶手段の
    制御方法。
  7. 【請求項7】前記発現情報と前記優先度情報の少なくと
    もいずれかを変化させるステップでは、前記第1の処理
    手段の処理の経過に応じて変化させ、これに伴い、前記
    抑制情報を変化させることを特徴とする請求項6記載の
    記憶手段の制御方法。
  8. 【請求項8】前記第1、第2、…、第Nの発現情報制御
    手段がそれぞれ管理する前記第1、第2、…、第Nの発
    現情報と、前記優先度情報制御手段が管理する前記優先
    度情報の少なくともいずれかを時間的に変化させるステ
    ップと、これに伴い、前記抑制情報制御手段が管理する
    前記抑制情報を時間的に変化させるステップとをさらに
    備えることを特徴とする請求項4又は5記載の記憶手段
    の制御方法。
  9. 【請求項9】前記第1、第2、…、第Nの発現情報と前
    記優先度情報の少なくともいずれかを変化させるステッ
    プでは、前記第1、第2、…、第Nの処理手段の処理の
    経過に応じて変化させ、これに伴い、前記抑制情報を変
    化させることを特徴とする請求項8記載の記憶手段の制
    御方法。
  10. 【請求項10】前記第2の記憶手段が記憶している情報
    に、前記第1の記憶手段が記憶している情報を前記処理
    情報反映手段が反映するステップは、前記第1の処理手
    段の前記第1の記憶手段への書き込み処理が終了した時
    点に行われることを特徴とする請求項1又は2記載の記
    憶手段の制御方法。
  11. 【請求項11】前記第1の記憶手段が記憶している情報
    に前記第2、第3、…、第Nの記憶手段が記憶している
    情報を前記処理情報反映手段が反映するステップは、前
    記第1の処理手段の前記第1の記憶手段への書き込み処
    理が終了した時点に行われ、前記第2の記憶手段が記憶
    している情報に前記第1、第3、…、第Nの記憶手段が
    記憶している情報を前記処理情報反映手段が反映するス
    テップは、前記第2の処理手段の前記第2の記憶手段へ
    の書き込み処理が終了した時点で行われ、…、前記第N
    の記憶手段が記憶している情報に前記第1、第2、…、
    第N−1の記憶手段が記憶している情報を前記処理情報
    反映手段が反映するステップは、前記第Nの処理手段の
    前記第Nの記憶手段への書き込み処理が終了した時点で
    行われることを特徴とする請求項5記載の記憶手段の制
    御方法。
  12. 【請求項12】前記第1、第2、…、第Nの処理手段の
    うち、第J(Jは1以上N以下の整数)の処理手段が第
    Jの記憶手段への処理が終了するまでの間に、前記第J
    の記憶手段を含まない前記第1、第2、…、第Nの処理
    手段が対応する前記第1、第2、…、第Nの記憶手段に
    それぞれ処理を行った結果得られた前記第1、第2、
    …、第Nの発現情報を前記発現情報制御手段により蓄積
    して管理するステップをさらに備えることを特徴とする
    請求項4又は5記載の記憶手段の制御方法。
  13. 【請求項13】第1の記憶手段に記憶されている情報を
    第2の記憶手段に記憶されている情報に反映させる記憶
    手段の制御装置において、 前記第1の記憶手段への書き込み処理を行う第1の書き
    込み処理手段と、 前記書き込み処理手段が前記記憶手段に書き込みを行っ
    た記憶領域を示す発現情報を管理する発現情報制御手段
    と、 前記第2の記憶手段の各記憶領域毎に、前記第1の書き
    込み処理手段の書き込みの優先度を示す優先度情報を管
    理する優先度情報制御手段と、 前記優先度情報記憶手段に管理されている前記優先度情
    報と、前記発現情報記憶手段に管理されている前記発現
    情報とを用いて、前記第2の記憶手段の各記憶領域への
    書き込みを抑制する抑制情報を生成して管理する抑制情
    報制御手段と、 前記抑制情報制御手段に管理された前記抑制情報に基づ
    いて、前記第1の記憶手段に書き込まれた情報を前記第
    2の記憶手段に書き込む処理情報反映手段と、 を備えたことを特徴とする記憶手段の制御装置。
  14. 【請求項14】複数の第1の記憶手段に記憶されている
    情報を少なくとも1つの第2の記憶手段に記憶されてい
    る情報に反映させる記憶手段の制御装置において、 対応する前記第1の記憶手段へのそれぞれの書き込み処
    理を行う複数の第1の書き込み処理手段と、 前記第1の書き込み処理手段が前記第1の記憶手段にそ
    れぞれ書き込みを行った記憶領域を示す発現情報を管理
    する発現情報制御手段と、 前記第2の記憶手段の各記憶領域毎に、前記第1の書き
    込み処理手段の書き込みの優先度を示す優先度情報を管
    理する優先度情報制御手段と、 前記優先度情報記憶手段に管理されている前記優先度情
    報と、前記発現情報記憶手段に管理されている前記発現
    情報とを用いて、前記第2の記憶手段の各記憶領域への
    書き込みを抑制する抑制情報を生成して管理する抑制情
    報制御手段と、 前記抑制情報制御手段に管理された前記抑制情報に基づ
    いて、前記第1の記憶手段にそれぞれ書き込まれた情報
    を前記第2の記憶手段に書き込む処理情報反映手段と、 を備えたことを特徴とする記憶手段の制御装置。
  15. 【請求項15】第1の記憶手段に記憶されている情報を
    第2の記憶手段に記憶されている情報に反映させる記憶
    手段の制御装置において、 前記第1の記憶手段への書き込み処理を行う第1の書き
    込み処理手段と、 前記第2の記憶手段への書き込み処理を行う第2の書き
    込み処理手段と、 前記第1の書き込み処理手段が前記第1の記憶手段に書
    き込みを行った記憶領域を示す第1の発現情報を管理す
    る第1の発現情報制御手段と、 前記第2の書き込み処理手段が前記第2の記憶手段に書
    き込みを行った記憶領域を示す第2の発現情報を管理す
    る第2の発現情報制御手段と、 前記第2の記憶手段の各記憶領域毎に、前記第1、第2
    の書き込み処理手段の書き込みの優先度を示す優先度情
    報を管理する優先度情報制御手段と、 前記優先度情報記憶手段に管理されている前記優先度情
    報と、前記第1、第2の発現情報記憶手段にそれぞれ管
    理されている前記第1、第2の発現情報とを用いて、前
    記第2の記憶手段の各記憶領域への書き込みを抑制する
    抑制情報を生成して管理する抑制情報制御手段と、 前記抑制情報制御手段に管理された前記抑制情報に基づ
    いて、前記第1の記憶手段に書き込まれた情報を前記第
    2の記憶手段に書き込む処理情報反映手段と、 を備えたことを特徴とする記憶手段の制御装置。
  16. 【請求項16】第1、第2、…、第Nの記憶手段にそれ
    ぞれ記憶されている情報を、前記第1、第2、…、第N
    の記憶手段のうちの少なくとも二つの記憶手段の間で情
    報を反映させる記憶手段の制御装置において、 前記第1、第2、…、第Nの記憶手段へのそれぞれの書
    き込み処理を行う第1、第2、…、第Nの処理手段と、 前記第1、第2、…、第Nの処理手段が、それぞれ前記
    第1、第2、…、第Nの記憶手段にそれぞれ書き込みを
    行った記憶領域を示す第1、第2、…、第Nの発現情報
    をそれぞれに管理する第1、第2、…、第Nの発現情報
    制御手段と、 前記第1、第2、…、第Nの記憶手段のうちの少なくと
    も1つの記憶手段の各記憶領域毎に、前記少なくとも1
    つの記憶手段以外の記憶手段が対応した前記第1、第
    2、…、第Nの処理手段のうちの少なくとも1つの処理
    手段の書き込みの優先度を示す優先度情報を管理する優
    先度情報制御手段と前記優先度情報制御手段に管理され
    ている前記優先度情報と、前記第1、第2、…、第Nの
    発現情報制御手段にそれぞれ管理されている前記第1、
    第2、…、第Nの発現情報とを用いて、前記少なくとも
    1つの記憶手段の各記憶領域への前記少なくとも1つの
    処理手段の書き込みを抑制する抑制情報を生成して管理
    する抑制情報制御手段と、 前記抑制情報制御手段に管理されている前記抑制情報に
    基づいて、前記少なくとも1つの記憶手段に書き込まれ
    た情報を前記少なくとも1つの処理手段に対応した記憶
    手段に書き込まれた情報に反映する処理情報反映手段
    と、 を備えたことを特徴とする記憶手段の制御装置。
  17. 【請求項17】第1、第2、…、第Nの記憶手段にそれ
    ぞれ記憶されている情報を、前記第1、第2、…、第N
    の記憶手段にそれぞれ記憶されている情報に相互に反映
    させる記憶手段の制御装置において、 前記第1、第2、…、第Nの記憶手段へのそれぞれの書
    き込み処理を行う第1、第2、…、第Nの処理手段と、 前記第1、第2、…、第Nの処理手段が、それぞれ前記
    第1、第2、…、第Nの記憶手段にそれぞれ書き込みを
    行った記憶領域を示す第1、第2、…、第Nの発現情報
    をそれぞれに管理する第1、第2、…、第Nの発現情報
    制御手段と、 前記第1、第2、…、第Nの記憶手段の各記憶領域毎
    に、前記第1、第2、…、第Nの処理手段のそれぞれの
    書き込みの優先度を示す優先度情報を管理する優先度情
    報制御手段と 前記優先度情報制御手段に管理されている前記優先度情
    報と、前記第1、第2、…、第Nの発現情報制御手段に
    それぞれ管理されている前記第1、第2、…、第Nの発
    現情報とを用いて、前記第1の記憶手段の各記憶領域へ
    の前記第2、第3、…、第Nの処理手段の書き込みを抑
    制し、前記第2の記憶手段の各記憶領域への前記第1、
    第3、…、第Nの処理手段の書き込みを抑制し、前記第
    3の記憶手段の各記憶領域への前記第1、第2、…、第
    Nの処理手段の書き込みを抑制し、…、前記第Nの記憶
    手段の各記憶領域への前記第1、第2、…、第N−1の
    処理手段の書き込みを抑制する抑制情報を生成して管理
    する抑制情報制御手段と、 前記抑制情報制御手段に管理されている前記抑制情報に
    基づいて、前記第2、第3、…、第Nの記憶手段に書き
    込まれた情報を前記第1の記憶手段に書き込まれた情報
    に反映し、前記第1、第3、…、第Nの記憶手段に書き
    込まれた情報を前記第2の記憶手段に書き込まれた情報
    に反映し、前記第1、第2、…、第Nの記憶手段に書き
    込まれた情報を前記第3の記憶手段に書き込まれた情報
    に反映し、…、前記第1、第2、…、第N−1の記憶手
    段に書き込まれた情報を前記第Nの記憶手段に書き込ま
    れた情報に反映する処理情報反映手段と、 を備えたことを特徴とする記憶手段の制御装置。
  18. 【請求項18】前記発現情報制御手段が管理する前記発
    現情報と、前記優先度情報制御手段が管理する前記優先
    度情報の少なくともいずれかを時間的に変化させる手段
    をさらに備え、これに伴い前記抑制情報制御手段が管理
    する前記抑制情報を時間的に変化させることを特徴とす
    る請求項13又は14記載の記憶手段の制御装置。
  19. 【請求項19】前記発現情報と前記優先度情報の少なく
    ともいずれかを変化させる手段は、前記第1の処理手段
    の処理の経過に応じて変化させ、これに伴い、前記抑制
    情報を変化させることを特徴とする請求項18記載の記
    憶手段の制御装置。
  20. 【請求項20】前記第1、第2、…、第Nの発現情報制
    御手段がそれぞれ管理する前記第1、第2、…、第Nの
    発現情報と、前記優先度情報制御手段が管理する前記優
    先度情報の少なくともいずれかを時間的に変化させる手
    段をさらに備え、これに伴い前記抑制情報制御手段が管
    理する前記抑制情報を時間的に変化させることを特徴と
    する請求項16又は17記載の記憶手段の制御装置。
  21. 【請求項21】前記第1、第2、…、第Nの発現情報と
    前記優先度情報の少なくともいずれかを変化させる手段
    は、前記第1、第2、…、第Nの処理手段の処理の経過
    に応じて変化させ、これに伴い、前記抑制情報を変化さ
    せることを特徴とする請求項20記載の記憶手段の制御
    装置。
  22. 【請求項22】前記第2の記憶手段が記憶している情報
    に、前記第1の記憶手段が記憶している情報を前記処理
    情報反映手段が反映する処理は、前記第1の処理手段の
    前記第1の記憶手段への書き込み処理が終了した時点で
    行うことを特徴とする請求項13又は14記載の記憶手
    段の制御装置。
  23. 【請求項23】前記第1の記憶手段が記憶している情報
    に前記第2、第3、…、第Nの記憶手段が記憶している
    情報を前記処理情報反映手段が反映する処理は、前記第
    1の処理手段の前記第1の記憶手段への書き込み処理が
    終了した時点で行い、前記第2の記憶手段が記憶してい
    る情報に前記第1、第3、…、第Nの記憶手段が記憶し
    ている情報を前記処理情報反映手段が反映する処理は、
    前記第2の処理手段の前記第2の記憶手段への書き込み
    処理が終了した時点で行い、…、前記第Nの記憶手段が
    記憶している情報に前記第1、第2、…、第N−1の記
    憶手段が記憶している情報を前記処理情報反映手段が反
    映する処理は、前記第Nの処理手段の前記第Nの記憶手
    段への書き込み処理が終了した時点で行うことを特徴と
    する請求項17記載の記憶手段の制御装置。
  24. 【請求項24】前記発現情報制御手段は、前記第1、第
    2、…、第Nの処理手段のうち、第Jの処理手段が第J
    の記憶手段への処理が終了するまでの間に、前記第Jの
    記憶手段を含まない前記第1、第2、…、第Nの処理手
    段が対応する前記第1、第2、…、第Nの記憶手段にそ
    れぞれ処理を行った結果得られた前記第1、第2、…、
    第Nの発現情報を蓄積して管理することを特徴とする請
    求項16又は17記載の記憶手段の制御装置。
JP18618796A 1996-07-16 1996-07-16 記憶手段の制御方法及びその装置 Expired - Fee Related JP3590203B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP18618796A JP3590203B2 (ja) 1996-07-16 1996-07-16 記憶手段の制御方法及びその装置
US08/892,490 US6219762B1 (en) 1996-07-16 1997-07-14 Method and apparatus for assigning priority to update data stored in plural storage means
DE69726062T DE69726062T2 (de) 1996-07-16 1997-07-16 Verfahren und Vorrichtung zur Speichervorrichtungssteuerung in einem Informationsverarbeitungssystem
EP97112131A EP0820015B1 (en) 1996-07-16 1997-07-16 Method and apparatus for controlling storage means in information processing system
KR1019970032973A KR100288680B1 (ko) 1996-07-16 1997-07-16 기억수단의제어방법및장치
US09/785,003 US6434675B2 (en) 1996-07-16 2001-02-15 Method and apparatus for updating data stored in plural storage means in an information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18618796A JP3590203B2 (ja) 1996-07-16 1996-07-16 記憶手段の制御方法及びその装置

Publications (2)

Publication Number Publication Date
JPH1032580A true JPH1032580A (ja) 1998-02-03
JP3590203B2 JP3590203B2 (ja) 2004-11-17

Family

ID=16183919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18618796A Expired - Fee Related JP3590203B2 (ja) 1996-07-16 1996-07-16 記憶手段の制御方法及びその装置

Country Status (5)

Country Link
US (2) US6219762B1 (ja)
EP (1) EP0820015B1 (ja)
JP (1) JP3590203B2 (ja)
KR (1) KR100288680B1 (ja)
DE (1) DE69726062T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005301784A (ja) * 2004-04-14 2005-10-27 Nippon Telegr & Teleph Corp <Ntt> 属性情報更新装置及びプログラム

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6314110B1 (en) * 1998-03-06 2001-11-06 Cisco Technology, Inc. Method and apparatus for distributed bandwidth allocation for a bi-directional ring media with spatial and local reuse
US7313582B2 (en) * 2001-02-24 2007-12-25 International Business Machines Corporation Arithmetic functions in torus and tree networks
JP4452438B2 (ja) * 2002-11-11 2010-04-21 株式会社日立製作所 記憶システム
JP4740766B2 (ja) * 2006-02-27 2011-08-03 富士通株式会社 データ受信装置、データ送受信システム、データ送受信システムの制御方法及びデータ受信装置の制御プログラム
JP2013164820A (ja) * 2012-02-13 2013-08-22 Fujitsu Ltd 評価支援方法、評価支援プログラムおよび評価支援装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63245741A (ja) * 1987-04-01 1988-10-12 Fujitsu Ltd デ−タの同期方式
JPH0573393A (ja) * 1991-09-11 1993-03-26 Nec Corp 分散フアイル管理方式
JPH0778121A (ja) * 1993-09-08 1995-03-20 Hitachi Ltd 分散処理システムのデータ管理方法
JPH07177172A (ja) * 1993-12-20 1995-07-14 Fujitsu Ltd 回線間中継装置
JPH08263396A (ja) * 1995-03-20 1996-10-11 Pfu Ltd 情報処理システムおよびその情報処理装置
JPH09128280A (ja) * 1995-10-27 1997-05-16 Toshiba Corp データ管理装置及びデータ管理方法
JPH09204331A (ja) * 1996-01-29 1997-08-05 Nec Corp データ変更機能付きデータ流用装置および方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959777A (en) * 1987-07-27 1990-09-25 Motorola Computer X Write-shared cache circuit for multiprocessor system
US4939641A (en) * 1988-06-30 1990-07-03 Wang Laboratories, Inc. Multi-processor system with cache memories
EP0367702B1 (en) * 1988-10-31 1995-11-08 International Business Machines Corporation Multiprocessing system and method for shared storage usage
US5060144A (en) 1989-03-16 1991-10-22 Unisys Corporation Locking control with validity status indication for a multi-host processor system that utilizes a record lock processor and a cache memory for each host processor
US5339397A (en) * 1990-10-12 1994-08-16 International Business Machines Corporation Hardware primary directory lock
JPH04353947A (ja) * 1991-02-13 1992-12-08 Hewlett Packard Co <Hp> メモリページ特性タグ付けシステム
SE9202182D0 (sv) * 1991-07-18 1992-07-16 Tandem Telecomm Syst Mirrored memory multi processor system
JP3366633B2 (ja) * 1991-11-27 2003-01-14 セイコーエプソン株式会社 ピクセル変更システム及びピクセル変更方法
DE69330768T2 (de) * 1992-04-24 2002-07-04 Compaq Computer Corp., Houston Verfahren und Vorrichtung zum Betrieb eines Multiprozessor-Rechnersystems mit Cachespeichern
US5434997A (en) * 1992-10-02 1995-07-18 Compaq Computer Corp. Method and apparatus for testing and debugging a tightly coupled mirrored processing system
DE4423559A1 (de) 1993-11-09 1995-05-11 Hewlett Packard Co Datenverbindungsverfahren und Vorrichtung für Multiprozessor-Computersysteme mit gemeinsamem Speicher
US5892766A (en) 1996-02-22 1999-04-06 Fujitsu, Ltd. Method and apparatus for coordinating access to an output of a routing device in a packet switching network
US5796605A (en) * 1996-07-02 1998-08-18 Sun Microsystems, Inc. Extended symmetrical multiprocessor address mapping
US5959777A (en) * 1997-06-10 1999-09-28 The University Of British Columbia Passive high efficiency variable reflectivity image display device
US20090008133A1 (en) 2003-12-30 2009-01-08 Bullard Jeffrey W Patterned Circuits and Method for Making Same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63245741A (ja) * 1987-04-01 1988-10-12 Fujitsu Ltd デ−タの同期方式
JPH0573393A (ja) * 1991-09-11 1993-03-26 Nec Corp 分散フアイル管理方式
JPH0778121A (ja) * 1993-09-08 1995-03-20 Hitachi Ltd 分散処理システムのデータ管理方法
JPH07177172A (ja) * 1993-12-20 1995-07-14 Fujitsu Ltd 回線間中継装置
JPH08263396A (ja) * 1995-03-20 1996-10-11 Pfu Ltd 情報処理システムおよびその情報処理装置
JPH09128280A (ja) * 1995-10-27 1997-05-16 Toshiba Corp データ管理装置及びデータ管理方法
JPH09204331A (ja) * 1996-01-29 1997-08-05 Nec Corp データ変更機能付きデータ流用装置および方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005301784A (ja) * 2004-04-14 2005-10-27 Nippon Telegr & Teleph Corp <Ntt> 属性情報更新装置及びプログラム

Also Published As

Publication number Publication date
KR980011483A (ko) 1998-04-30
US20020010845A1 (en) 2002-01-24
US6434675B2 (en) 2002-08-13
DE69726062D1 (de) 2003-12-18
EP0820015A3 (en) 1999-11-17
EP0820015B1 (en) 2003-11-12
JP3590203B2 (ja) 2004-11-17
US6219762B1 (en) 2001-04-17
KR100288680B1 (ko) 2001-05-02
DE69726062T2 (de) 2004-07-08
EP0820015A2 (en) 1998-01-21

Similar Documents

Publication Publication Date Title
JP2964926B2 (ja) データベース管理装置及び方法
US6542960B1 (en) System and method for parity caching based on stripe locking in raid data storage
JP6385995B2 (ja) テーブル・オブ・コンテンツエントリを使用してデータを格納するためのシステムおよび方法
EP0598535A1 (en) Pending write-back controller for a cache controller coupled to a packet switched memory bus
JP2004062869A (ja) コンピュータ・システムでのトランザクションの選択的キャッシングの方法および装置
JP2002510079A (ja) メモリ・インタフェース間で読み書きの順序付けられた実行を強制する方法と装置
JPH04308956A (ja) 受信バッファ
JP2002540502A (ja) データベースシステムにおけるバーチャルメモリマッピングとトランザクションマネージメントのポインターリロケーションオプチミゼーションの方法及び装置
CN104426770A (zh) 路由查找方法及装置、B-Tree树结构的构建方法
CN113924558A (zh) 阶层式存储器系统中的存储器管线控制
US7032093B1 (en) On-demand allocation of physical storage for virtual volumes using a zero logical disk
CN103116555A (zh) 基于多体并行缓存结构的数据访问方法
JP3288712B2 (ja) コンテキストデータ検索用のリンクキャッシュ
JP2002342161A (ja) 要求/応答転送方法およびメモリ構造
JP3590203B2 (ja) 記憶手段の制御方法及びその装置
US7664900B2 (en) Multiprocessor system and method for processing memory access
JPH07244642A (ja) 並列処理計算機
JP2545436B2 (ja) 分散デ―タベ―スコミットメント処理装置
JPH07141232A (ja) ファイル格納管理装置
CN109426562A (zh) 优先级加权轮转调度器
CN115686349A (zh) 维持数据一致性的存储系统及其操作方法
JPH05100926A (ja) 入出力管理方式
CN112069091B (zh) 一种应用于分子动力学模拟软件的访存优化方法及装置
CN106557448B (zh) 多节点系统的内核代码读取方法及系统
CN120687473A (zh) 脏页刷盘方法及相关产品

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070827

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees