JPH10325959A

JPH10325959A - 表示装置

Info

Publication number: JPH10325959A
Application number: JP15280597A
Authority: JP
Inventors: Yoshiharu Hirakata; 吉晴平形; Takeshi Nishi; 毅西; Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1997-05-26
Filing date: 1997-05-26
Publication date: 1998-12-08

Abstract

(57)【要約】【課題】球状のスペーサを用いずに、セルギャップを
保持する。【解決手段】ＴＦＴ基板１００と対向基板２００の隙
間には、シール材２０５により液晶３００が封止され
る。ＴＦＴ基板１００と対向基板２００との隙間を保持
するためのギャップ保持部材２２０が、対向基板２００
に設けられている。【効果】ギャップ保持部材２２０の高さによって、小
さいセルギャップを保持することができる。また、ＴＦ
Ｔ基板１００は集積度が高く損傷を受けやすい、そこで
対向基板２００にギャップ保持部材２２０を設けること
により、製造歩留まりを向上させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本明細書で開示する発明は、
一対の対向する基板を有する表示装置に関するものであ
り、対向する基板間隔の維持手段に関するものである。

【０００２】

【従来の技術】最近安価なガラス基板上に半導体薄膜を
形成した半導体装置、例えば薄膜トランジスタ（ＴＦ
Ｔ）を作製する技術が急速に発達してきている。その理
由は、アクティブマトリクス型液晶表示装置の需要が高
まってきたことによる。

【０００３】アクティブマトリクス型液晶表示装置は、
マトリクス状に配置された数十〜数百万個もの画素領域
にそれぞれＴＦＴが配置され、各画素電極に出入りする
電荷をＴＦＴのスイッチング機能により制御するもので
ある。

【０００４】アクティブマトリクス型液晶表示装置の基
本的な構成は、２つの対向する基板からなり、一方は画
素領域を有するＴＦＴ基板と呼ばれ、他方は対向基板と
呼ばれている。ＴＦＴ基板は数十〜数百万個の画素スイ
ッチングＴＦＴ（画素ＴＦＴと呼ぶ）を含む画素領域
と、それらを駆動する複数のＴＦＴを含む周辺駆動回路
領域とによって構成される。

【０００５】他方、対向基板はＴＦＴ基板の画素領域と
対向する透明導電性膜から成る対向電極と、配向膜とが
形成された透明基板で構成されている。

【０００６】ＴＦＴ基板および対向基板には、液晶材料
の配向性を整えるためのラビングなどの配向処理が行わ
れる。その後、ＴＦＴ基板と対向基板との基板間隔（セ
ルギャップ）を維持するために、ＴＦＴ基板又は対向基
板のいずれか一方に粒形のスペーサが均一に散布され
る。次に、シール剤によって２つの基板が貼り合され、
ＴＦＴ基板と対向基板との間に液晶材料が充填され、液
晶注入口が封止材で封止される。こうしてアクティブマ
トリクス型液晶表示装置が作製される。

【０００７】しかし、上記のような構成を有する液晶表
示装置や反強誘電性液晶表示には以下のような問題点が
ある。

【０００８】最近注目されてきている強誘電性液晶を用
いた液晶表示装置や、反射型液晶表示装置には、その特
性上、小さいセルギャップが求められている。しかし、
従来のような粒形のスペーサを用いて小さく均一なセル
ギャップを有するセルを作製することは、一般的に困難
である。

【０００９】更に、従来の粒形のスペーサは、液晶材料
注入時に、液晶材料の流動によって粒状のスペーサ自体
も流れてしまい、結果として均一なスペーサ散布密度を
得ることができず、セル厚ムラの原因となっている。ま
た、粒状のスペーサは流動して複数個凝集すると、スペ
ーサが点欠陥として視認されてしまう。

【００１０】また、一般的に製造または試作されている
液晶表示装置は画素ピッチに関係なく、透過型であれば
４〜６μｍ程度、反射型であれば２〜３μｍのセルギャ
ップを確保しているようであるが、今後は、液晶パネル
の高精細化が求められ、画素ピッチを更に微細化する傾
向が強まってきている。

【００１１】例えば、投射型液晶表示装置（プロジェク
ション）は、画像をスクリーンに拡大投射することを考
えて可能な限り高精細な画像を表示できることが望まし
い。またコストの面からも光学系を小型化する必要があ
り、パネルサイズを小さくすることが必要である。この
ため、今後は画素ピッチが４０μｍ以下、好ましくは３
０μｍ以下の液晶表示装置を作製する必要がある。

【００１２】画素ピッチが微細化するに従って、１つの
画素面積に対してスペーサーの占有面積との相対比が大
きくなるため、スペーサが点欠陥となってしまうおそれ
が生ずる。

【００１３】更に、高精細な画像を必要とする液晶表示
装置において、粒形のスペーサが画素領域に存在する場
合、スペーサの近傍は液晶材料の配向性が乱れるため、
画像表示の乱れ（ディスクリネーション）が観測される
場合がある。

【００１４】

【発明が解決しようとする課題】上述したように、従来
の粒形のスペーサを用いてセルギャップを制御する場合
は、さまざまな要因により良好な表示を得ることができ
ないことがある。

【００１５】本発明は、従来の使用された粒状のスペー
サを用いないで、セルギャップが保持された表示装置を
提供することを課題とする。

【００１６】更に、本発明は、ＴＦＴ基板のＴＦＴにを
ダメージを与えないように、セルギャップを保持する手
段を提供することを課題とする。

【００１７】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明に係る表示装置の第１の構成は、対向する
第１の基板と第２の基板とを有する表示装置であって、
前記第１の基板には、複数の画素電極と、該画素電極に
接続されたスイッチング素子とが配置された画素領域が
設けられ、前記第２の基板には、前記第１の基板と第２
の基板との隙間を保持するギャップ保持部材が設けられ
ていることを特徴とする。

【００１８】また、本発明に係る表示装置の第２の構成
は、対向する第１の基板と第２の基板と、前記第１の基
板と前記第２の基板の隙間に封止された液晶とを有する
表示装置であって、前記第１の基板には、複数の画素電
極と、該画素電極に接続されたスイッチング素子とが配
置された画素領域と、前記第１の基板の最表面に形成さ
れ前記液晶を配向させる第１の配向膜が設けられ、前記
第２の基板には、前記第１の基板と第２の基板の隙間を
保持するギャップ保持部材と、前記液晶を配向させる第
２の配向膜が設けられていることを特徴とする。

【００１９】上記の第１又は第２の構成において、ギャ
ップ保持部材を設けたため、第１に、スペーサが不要に
なる。第２に、ギャップ保持部材の高さを任意に設定で
きるので、基板間距離を任意に決定することができる。
第３に、ギャップ保持部材が固定されているので、従来
のスペーサーのようにダマ状に凝集することが無く、点
欠陥となることがない。

【００２０】また、上記第１の発明および第２の発明で
は、ギャップ保持部材の位置を適宜に設定できる。例え
ば、ギャップ保持部材が、前記画素領域と概略対向する
領域に設けることができる。この場合には、ギャップ保
持部材をカラーフィルタのブラックマトリクス上や、画
素領域のバスライン上等の表示に使用されない箇所に設
けると良い。あるいは、ギャップ保持部材を画素領域と
対向しない領域に設けることによって、表示に影響を与
えないで基板間隔を保持することができる。

【００２１】また、本発明を、第１の基板（ＴＦＴ基
板）に、画素領域と、画素領域に配置されたスイッチン
グ素子を駆動する駆動回路が配置された駆動回路領域と
を設けた表示装置に適用した場合、ギャップ保持部材を
第２の基板（対向基板）の駆動回路領域と対向しない領
域に設けるとよい。この場合、ギャップ保持部材による
応力によって、駆動回路を損傷・破壊することを回避で
きる。

【００２２】更に本発明では、ギャップ保持部材第２の
基板に設けたため、ギャップ保持部材の形成工程によっ
て生ずる影響（溶剤やエッチェントによる影響、機械的
な衝撃等）を第１の基板に与えずに済む。第１の基板に
は画素領域や駆動回路が配置されるため、第２の基板と
比較して非常に集積度が高い。そのため、本発明では、
第１の基板に対する処理をできるだけ少なくするため
に、第２の基板にギャップ保持部材を設けるようにした
ものである。

【００２３】更に、本発明のギャップ保持部材は第２の
基板に設けることによって、材料を選択する際の条件
が、第１の基板に設けた場合よりも緩やかになる。例え
ば、本発明をＴＦＴ−液晶表示装置に用いた場合、第１
の基板（ＴＦＴ基板）は画素ＴＦＴや駆動回路ＴＦＴが
形成されており、これらＴＦＴ材料に対して、エッチン
グ選択比をとれるような材料を選択しなければならな
い。

【００２４】他方、第２の基板（対向基板）には、対向
電極、カラーフィルタが形成される程度であり、ＴＦＴ
基板と比較して使用される材料は少ないので、対向基板
にギャップ保持部材を形成する場合には、材料を選択す
る条件が少なくなる。更に、ギャップ保持部材の作製に
必要なエッチング液やエッチングガス等の材料や、作製
手段の選択幅も広くなる。

【００２５】また、基板の隙間を均一に維持できるよう
にするため、本発明のギャップ保持部材は下地の凹凸を
相殺できる平坦化材料で．成するのが好ましい。例え
ば、ポリイミド、アクリル、ポリアミド、またはポリイ
ミドアミドから選ばれた樹脂材料や、紫外線硬化性樹
脂、エポキシ樹脂を代表とする熱硬化性樹脂を用いるこ
とができる。

【００２６】上記の樹脂材料はＴＦＴ基板（第１の基
板）の層間絶縁膜として使用されることが多く、このよ
うな場合、ＴＦＴ基板に、樹脂材料でなるギャップ保持
部材を設けると、エッチングの選択比をとることが困難
である。そこで、本発明では、ギャップ保持部材を対向
基板（第２の基板）に形成するようにしたものである。

【００２７】

【実施例】

［実施例１］図１〜図６を用いて本実施例を説明す
る。本実施例は、本発明をアクティブマトリクス型液晶
表示装置へ応用した例を説明する。図１は液晶表示装置
の断面構成の概略図であり、図２（Ａ）はＴＦＴ基板の
正面図であり、図２（Ｂ）は対向基板の正面図である。

【００２８】図２（Ａ）に示すように、ＴＦＴ基板１０
０は、基板１０１上に、画素電極や画素電極に接続され
たＴＦＴ等が配置された画素領域１０２と、画素領域１
０２のＴＦＴを駆動するための駆動回路が配置された駆
動回路領域１０３、１０４からなる。

【００２９】また、図２（Ｂ）に示すように、対向基板
２００は、基板２０１と、２０２で示されるＴＦＴ基板
１００の画素領域１０２と対向する領域と、２０３、２
０４で示される駆動回路領域１０３、１０４と対向する
領域とでなる。図１に示すように、基板２０１周辺に設
けられたシール材２０５により、ＴＦＴ基板１００と対
向基板２００が貼り合わされる。

【００３０】更に、図１に示すように、対向基板２００
には、画素領域１０２に対向する対向電極２１０と、Ｔ
ＦＴ基板１００と対向基板２００との隙間を保持するた
めのギャップ保持部材が設けられている。

【００３１】ＴＦＴ基板１００と対向基板２００の隙間
には、液晶注入口２０６から液晶３００が注入され、シ
ール材２０５により液晶３００が封止される。また、Ｔ
ＦＴ基板１００、対向基板２００には、それぞれ液晶３
００を配向するための配向膜１１０、２３０を有する。

【００３２】次に、図３、４を用いてＴＦＴ基板１００
の作製方法について説明する。図３、４の右側に画素領
域１０２に配置されるＴＦＴの作製工程を示し、左側に
駆動回路領域１０３、１０４に配置されるＴＦＴの作製
工程を示す。

【００３３】まず、図３（A ）を参照する。ガラス基板
１０１上に、ガラス基板からの不純物拡散防止用の下地
絶縁膜１２１として酸化珪素膜を１００〜３００ｎｍの
厚さに形成する。この酸化珪素膜の形成方法としては、
酸素雰囲気中でのスパッタ法やプラズマＣＶＤ法を用い
ればよい。本実施例では、ＴＥＯＳガスを原料にしてプ
ラズマＣＶＤ法によって、酸化珪素膜を２００ｎｍの厚
さに形成した。なお、基板１０１に石英基板を用いた場
合には、下地絶縁膜１２１は不要である。

【００３４】次に、プラズマＣＶＤ法やＬＰＣＶＤ法に
よってアモルファスもしくは多結晶のシリコン膜を３０
〜１５０ｎｍ、好ましくは５０〜１００ｎｍの厚さに形
成する。そして、熱アニールを行い、シリコン膜を結晶
化させる。熱アニールは５００℃以上、好ましくは８０
０〜９００℃の温度で行う。熱アニールによってシリコ
ン膜を結晶化させた後、光アニールを行うことによって
更に結晶性を高めてもよい。また、熱アニールによって
シリコン膜を結晶化させる際に、特開平６−２４４１０
４号広報に開示されているように、ニッケル等の元素
（触媒元素）を添加することによって、シリコンの結晶
化を促進させてもよい。

【００３５】本実施例では、プラズマＣＶＤ法によっ
て、アモルファスシリコン膜を５０ｎｍの厚さに形成し
た後、４５０℃で１時間加熱して水素出しを行い、エキ
シマレーザ光を照射し多結晶化した。そして、多結晶化
したシリコン膜をパターニングして、島状の周辺駆動回
路ＴＦＴの活性層（Ｐチャネル型ＴＦＴ活性層１２２、
Ｎチャネル型ＴＦＴ活性層１２３、および画素ＴＦＴの
活性層１２４を形成する。図３では便宜上、３つのＴＦ
Ｔだけを図示したが、実際は、数百万個のＴＦＴを同時
に形成する。

【００３６】次にゲイト絶縁膜１２５を形成する。本実
施例では、プラズマＣＶＤ法によって、一酸化二窒素
（Ｎ₂ Ｏ）とモノシラン（ＳｉＨ₄ ）との混合ガスを原
料ガスにして、厚さ１２０ｎｍの絶縁膜を形成した。

【００３７】その後、スパッタ法でアルミニウム膜を３
００ｎｍの厚さに形成し、パターニングして、ゲイト電
極１２６、１２７、１２８をそれぞれ形成する。

【００３８】次に、図３（Ｂ）に示すように、イオンド
ーピング法によって全ての島状活性層１２２〜１２４に
ゲイト電極１２６〜１２８をマスクにして、リンイオン
を自己整合的にドーピングをする。ドーピングガスはフ
ォスフィン（ＰＨ₂ ）を用いる。この時の、ドーズ量は
１×１０¹²〜５×１０¹³原子／ｃｍ² とする。この結
果、弱いＮ型領域（Ｎ−領域）１２９、１３０、１３１
が形成される。

【００３９】次に、図３（Ｃ）に示すように、Ｐチャネ
ル型ＴＦＴの活性層１２２全てを覆うフォトレジストの
マスク１３２と、画素ＴＦＴの活性層１２４の一部を覆
うフォトレジストのマスク１３４を形成する。マスク１
３４は、ゲイト電極１２８と平行に、ゲイト電極１２８
の端から３μｍ離れた部分までを覆う。

【００４０】そして、再びイオンドーピング法によって
燐イオンを注入する。ドーピングガスは、フォスフィン
を用いる。ドーズ量は１×１０¹⁴〜５×１０¹⁵原子／ｃ
ｍ²とする。この結果、強いＮ型領域（Ｎ⁺領域）のソ
ース／ドレイン１３５、１３６が形成される。画素ＴＦ
Ｔの活性層１２４の弱いＮ型領域（Ｎ^-領域）１３１の
うちマスク１３４で覆われていた領域１３７は、今回の
ドーピングでは燐イオンは注入されない。したがって、
領域１３７は弱いＮ型領域のままである。なお、低濃度
不純物領域１３７の幅ｘは約３μｍとした。

【００４１】次に、図５（Ｄ）に示すように、Ｎチャネ
ル型ＴＦＴの活性層１２３、１２４をフォトレジストの
マスク１３８で覆う。そして、ジボラン（Ｂ₂ Ｈ₆ ）を
ドーピングガスとしてイオンドーピングを行い、島状領
域１２２に硼素を注入する。ドーズ量は５×１０¹⁴〜８
×１０¹⁵原子／ｃｍ² とする。今回のドーピングでは、
硼素のドーズ量が前述の図３（Ｃ）で示される工程にお
いてドーピングされた燐のドーズ量を上回るため、先に
形成されていた弱いＮ型領域１３０は、強いＰ型領域１
３９に反転する。

【００４２】その後、４５０〜８５０℃で、０．５〜３
時間熱アニールを施すことにより、ドーピング不純物を
活性化させ、かつシリコンの結晶性を回復させる。この
熱アニール処理により、ドーピングによるシリコン膜の
ダメージを回復する。

【００４３】以上のドーピングにより、駆動回路領域１
０３（１０４）には、強いＮ型領域１３５でなるソース
／ドレインを有するＮ型ＴＦＴと、強いＰ型領域１３９
でなるソース／ドレインを有するＰ型ＴＦＴが形成され
る。また、画素領域１０２には、強いＮ型領域１３６で
なるソース／ドレインと、弱いＮ型領域でなる低濃度不
純物領域１３７を有するＮ型ＴＦＴが形成される（図３
（Ｄ））。

【００４４】次に、図３（Ｅ）示すように第１層間絶縁
膜１４０を形成する。本実施例では、プラズマＣＶＤ法
によって窒化珪素膜を５００ｎｍの厚さに形成した。第
１層間絶縁膜１４０は酸化珪素膜や酸化窒化珪素膜の単
層膜、あるいは窒化珪素膜と酸化珪素膜との多層膜や、
窒化珪素膜と酸化窒化珪素膜の多層膜であってもよい。
次に、第１層間絶縁膜１４０をエッチングしてコンタク
トホールを形成する。

【００４５】その後、スパッタ法によって、チタン／ア
ルミニウム／チタンでなる多層膜を形成し、これをエッ
チングして駆動回路の電極・配線１４１、１４２、１４
３、および画素ＴＦＴの電極・配線１４４、１４５を形
成する。本実施例では、チタンの膜厚をそれぞれ１００
ｎｍとし、アルミニウムの膜厚を３００ｎｍとした。

【００４６】次に、図４（Ａ）に示すように、厚さ１．
０〜２．０μｍの厚さに有機樹脂膜でなる第２層間絶縁
膜１４６を形成する。有機樹脂膜として、ポリイミド、
ポリアミド、ポリイミドアミド、ポリアクリル等を用い
ることができる。本実施例では、第２層間絶縁膜１４６
としてポリイミド膜を１．５μｍの厚さに形成した。

【００４７】そして、フォトリソグラフィー法によって
画素ＴＦＴの電極５２５に達するコンタクトホールを形
成する。そして、１ｗｔ％のチタンを添加したアルミニ
ウム膜を３００ｎｍの厚さに形成しパターニングして、
図４（Ｂ）に示すように、画素電極１４７を形成した。

【００４８】図１（Ａ）に示すＴＦＴ基板１００の画素
領域１０２においては、それぞれの画素電極に少なくと
も１つ以上のＴＦＴが配置され、電気的に接続されてい
る。駆動回路領域１０３、１０４には駆動回路として
は、シフトレジスタやアドレスデコーダなどが用いられ
る。また、その他の回路が必要に応じて構成される。

【００４９】このようにして、複数の駆動回路ＴＦＴ
（駆動回路領域１０３、１０４）と複数の画素ＴＦＴ
（画素領域１０２）とが同一基板１０１上に一体形成さ
れたＴＦＴ基板１００が作製される。なお本実施例で
は、画素数は、縦１０２４×横７６８とした。なお、本
明細書では、最端部の画素ＴＦＴを含む画素ＴＦＴが存
在する領域を画素領域と呼び、最端部の駆動回路ＴＦＴ
を含む駆動回路ＴＦＴが存在する領域を駆動回路領域と
呼ぶことにする。

【００５０】そして、図４（Ｃ）に示すように、ＴＦＴ
基板１００を良く洗浄し、ＴＦＴ形成時の表面処理に用
いられたエッチング液、レジスト剥離液等の各種薬品を
十分に洗浄した後、配向膜１１０をＴＦＴ基板１００上
に形成する。配向膜１１０の形成方法は後述する。

【００５１】次に、対向基板２００の作製工程を図５を
用いて説明する。先ず図５（Ａ）を参照する。基板２０
１として、透光性を有するガラス基板や石英基板を用い
る。本実施例では、ガラス基板を用いた。ガラス基板２
０１上に、透明導電膜を形成しパターニングして、画素
領域１０２に対向する領域２０２に対向電極２１０を形
成した。本実施例では、透明導電膜として、ＩＴＯ膜を
１５０ｎｍの厚さに形成した（図５（Ａ））。

【００５２】なお、必要であれば、対向電極２１０を形
成する前に、カラーフィルタ、ブラックマトリクスを、
染色法や印刷法等の公知の方法で作製する。カラーフィ
ルタには、厚さが均一で平坦であること、耐熱性および
耐薬品性に優れていること等が要求される。

【００５３】次に、ギャップ保持部材２２０の形成工程
を説明する。本実施例では、ギャップ保持部材２２０を
感光性の樹脂材料の１つであるポリイミドで形成する。

【００５４】まず、図５（Ｂ）に示すように、スピンコ
ート法によって感光性ポリイミド膜２１１を厚さ３．２
μｍに形成した。その後、感光性ポリイミド膜８０１の
表面を対向基板２００全面に渡って平坦にするために、
３０分間、常温で放置した（レベリング）。そして、上
面に感光性ポリイミド膜２１１が形成された対向基板２
００を１２０℃で３分間プリベークした。

【００５５】なお、感光性ポリイミド膜２１１の膜厚
で、セルギャップ（基板間隔）が決定されるので、セル
ギャップに合わせて感光性ポリイミド膜２１１の膜厚を
適宜に設定すればよい。例えば、透過型液晶表示層にで
あればセルギャップが４〜６μｍ程度、反射型液晶表示
装置であればセルギャップが２〜３μｍ程度、強誘電性
液晶表示装置であれば２μｍ以下となるように、感光性
ポリイミド膜２１１の膜厚を決めればよい。本実施例の
液晶表示装置は反射型であるので、感光性ポリイミド膜
２１１の膜厚を３．２μｍとなるように形成した。

【００５６】次に、感光性ポリイミド膜２１１をパター
ンニングする。図８（Ｃ）に示すように、感光性ポリイ
ミド膜２１１をフォトマスク２１２で覆い、マスク２１
２側から紫外線を照射した。その後、現像処理を行い、
２８０℃で１時間ポストベークを施した。こうして、図
５（Ｄ）に示すように、パターンニングされたセルギャ
ップ保持部材２２０が形成された。

【００５７】図６（Ａ）は、図５（Ｄ）に示す状態の対
向基板２００の正面図であり、図６（Ｂ）は対向基板２
００の斜視図を示す。図６（Ａ）および（Ｂ）に示され
るようにギャップ保持部材２２０は円柱形状であり、従
来用いられた球状のスペーサに代わるものである。その
ため、ギャップ保持部材２２０の円柱の直径は１．５〜
２．５μｍ、高さは２．０〜５．０μｍとすればよい。
本実施例では、円柱の直径を３．０μｍとし、セルギャ
ップを３．０μｍとするため、画素対向領域２０１にお
いてその高さを３．２μｍとした。駆動回路対向領域２
０３、２０４でのギャップ保持部材２２０の高さは対向
電極２１０、カラーフィルタ等の厚さ分高くなってい
る。

【００５８】また、本実施例では、複数のギャップ保持
部材２２０をランダムに配置して、従来の球状スペーサ
と同様の機能を奏するようにした。このため、ギャップ
保持部材２２０の密度は、従来の球状スペーサと同程度
の４０〜１６０個／ｍｍ² 程度の密度に形成すればよ
い。本実施例では、５０個／ｍｍ² の密度で、ギャップ
保持部材２２０をランダムに形成した。ギャップ保持部
材２２０を対向基板２００全体にランダムに配置するた
め、ギャップ保持材８０３の位置の精度はそれほど重要
ではない。よって、製造マージンを大きくすることがで
きる。

【００５９】その次に、配向膜１１０、２３０をＴＦＴ
基板１００上および対向基板２００上に形成する（図４
（Ｃ）、図５（Ｅ）参照）。配向膜１１０、２３０の材
料には、垂直配向型のポリイミド膜を用いた。配向膜１
１０、２３０の膜厚は、６０ｎｍ〜１００ｎｍ程度とす
ればよい。、

【００６０】まず、ＴＦＴ基板１００、対向基板２００
をそれぞれ洗浄した後、ポリイミド系の垂直配向膜をス
ピンコート法、フレキソ印刷法、あるいはスクリーン印
刷法のいずれかによってＴＦＴ基板１００上および対向
基板２００上にコートする。本実施例では、スピンコー
ト法によってポリイミド膜を塗布した。その後、８０℃
で５分間仮焼成し、１８０℃の熱風を送り込むことによ
って加熱（本焼成）し、ポリイミドを硬化させて、配向
膜１１０、２３０をそれぞれ形成した。配向膜１１０、
２３０の厚さは８０ｎｍとした。

【００６１】なお、図５（Ｅ）では、配向膜１００は、
ギャップ保持部材２２０の側面や表面を覆っていない
が、本実施例では、ポリイミド被膜をスピンコート法で
形成したため、ギャップ保持部材２２０の側面や表面を
このポリイミド被膜が若干覆っている場合もあるが、ギ
ャップ保持部材２２０の高さが数μｍであるのに対し、
ポリイミド被膜の厚さは数十〜百ｎｍと極薄いため、ま
た側面のような直立した部分では完全な膜を成していな
い場合もあるので、図５（Ｅ）では、基板２０１の水平
面に形成された配向膜２３０のみを図示した。

【００６２】ギャップ保持材１１０、２３０にはポリイ
ミドを用いたが、アクリル、ポリアミド、またはポリイ
ミドアミド等のの樹脂を用いてもよい。また、ギャップ
保持材に熱硬化樹脂を用いてもよい。

【００６３】次に、ＴＦＴ基板１００の配向膜１１０の
表面、と対向基板２００の配向膜２３０の表面双方を、
毛足の長さ２〜３ｍｍのバフ布（レイヨン、ナイロン等
の繊維）で一定方向に擦るラビング処理を行った。な
お、ＴＦＴ基板１００と対向基板２００のラビング向き
は互いに直交するように行って、ＴＮモード型の配向処
理を行った。

【００６４】ＴＦＴ基板１００をラビング処理する際
は、イオンブロー装置や加湿装置を用いて静電気防止処
置を施して、ＴＦＴ基板１００上に形成されたＴＦＴの
静電気破壊を防止した。

【００６５】他方、対向基板２００をラビング処理する
際は、ギャップ保持部材２２０を破壊しないように、バ
フ布の種類、植毛密度あるいは、ローラーの回転数等の
ラビング条件を設定した。

【００６６】次に、対向基板２００の周辺部に、液晶注
入口２０６を残して、紫外線硬化型樹脂でなるシール剤
２０５を塗布した（図１（Ｂ）参照）。そして、ＴＦＴ
基板１００と対向基板２００とを対向し、画素領域１０
２のセルギャップがギャップ保持部材２２０の高さとな
るようにプレスし、この状態でシール材２０５を硬化さ
せた。なおシール材はＴＦＴ基板１００に塗布しても良
い。

【００６７】次に、表示媒体としての液晶材料を液晶注
入口より注入し、ＴＦＴ基板１００と対向基板２００と
の間に液晶３００が狭持された状態となる。液晶材料注
入口２０６に封止剤を塗布し、紫外線を照射することに
よって封止剤を硬化させ、液晶３００をセル内に完全に
封止した。以上の工程を経て、図１に示す構成を得る。

【００６８】本実施例では、ギャップ保持材の形状は、
円柱状としたが、ギャップ保持材の形状は、楕円形、流
線形、あるいは、三角形、四角形などの多角形状であっ
てもよく、ＴＦＴ基板（第１の基板）と対向基板（第２
の基板）とのギャップを制御できる形状であれば、いか
なる形状を有することも許される。

【００６９】本実施例では、画素電極を金属材料で形成
し、反射型の液晶表示装置としたが、ＴＮモード型の配
向処理を行いるため、透過型の液晶表示装置としてもよ
い。この場合、画素電極を、ＩＴＯや、ＳｎＯ₂ 等の透
明導電膜で形成すればよい。また、本実施例ではＴＮモ
ード型としたが、他のモードでも良く、モードに合わせ
てラビング処理をおなえばよい。

【００７０】実施例１ではプレーナ型ＴＦＴを例にとっ
て説明してきたが、本発明は当然の如くＴＦＴの構造に
は何ら影響されない、したがって、画素領域および駆動
回路領域の個々のＴＦＴが逆スタガ型ＴＦＴであって
も、あるいはマルチゲイト型ＴＦＴであってもよい。ま
た、対向電極もＴＦＴ基板に形成されるＩＰＳ型の液晶
パネルにも応用できる。

【００７１】本実施例では、ギャップ保持部材を感光性
樹脂材料で形成したため、その高さを任意に設定するこ
とが可能であり、例えば２μｍ以下とすることも可能で
あるため、液晶表示装置のセルギャップを２μｍ以下と
することも可能である。よって、本実施例のギャップ保
持部材は強誘電性液晶表示装置の液晶パネルや、投射型
液晶表示装置の液晶パネルに好適である。

【００７２】また、本実施例では、対向基板２００にギ
ャップ保持材が固定したため、従来のスペーサーのよう
に液晶の流入によって、凝集されることがないので、ス
ペーサの凝集による点欠陥をなくすことができる。

【００７３】［実施例２］実施例１では、ＴＦＴ基板
１００、対向基板２００双方にラビング処理を施した
が、本実施例では、ＴＦＴ基板１００の配向膜１１０の
みにラビング処理を施す。ラビング処理以外の作製工程
は実施例１と同様である。

【００７４】ラビング工程で使用されるバフ布は静電気
や塵の発生源であるので、ラビング処理は液晶表示装置
の歩留まりを大きく左右する。本実施例では、できるだ
けラビング処理を少なくするため、ＴＦＴ基板１００一
方にラビング処理を施す。

【００７５】対向基板２００には、ギャップ保持部材２
３０の高さは数μｍ程度であり、配向膜２３０の厚さは
数十〜百ｎｍ程度であり、ギャップ保持部材２３０は液
晶側に突出して形成されているので、バフ布によってギ
ャップ保持部材２３０が損傷したり、剥離するおそれが
ある。このため、ギャップ保持部材２３０の高さがばら
ついて、セルギャップを基板全体、あるいは基板毎で均
一に保つことが困難となる。また、ギャップ保持部材２
３０の損傷・剥離は新たな塵の発生源となってしまう。

【００７６】また、ギャップ保持部材２３０が液晶側に
突出していることで、配向膜２３０に十分に溝を形成す
ることが困難であり、液晶を配向させることができない
おそれが生ずる。液晶を配向できないと表示できないた
め、液晶を配向させることは製造歩留まりを上げるため
の重要な要素である。

【００７７】このような問題点を回避するため、本実施
例では、ＴＦＴ基板１００の配向膜１１０のみにラビン
グ処理を施すようにする。

【００７８】本実施例でも、実施例１と同様に、配向膜
１１０、２３０を垂直配向性を有するポリイミド膜で形
成する。そして、ＴＦＴ基板１００の配向膜１１０の表
面を、毛足の長さ２〜３ｍｍのバフ布（レイヨン、ナイ
ロン等の繊維）で所定方向に擦るラビング処理を行う。
この場合、ＴＦＴ基板１００の製造歩留まりを下げない
ようにするため、ＴＦＴ基板１００のラビング処理では
静電気防止対策を行うことが重要である。

【００７９】［実施例３］実施例２ではＴＦＴ基板１
００に一方にラビング処理を施したが、本実施例では、
対向基板２００の配向膜２３０のみにラビング処理を施
す。ラビング処理以外の作製工程は実施例１と同様であ
る（図１参照）。

【００８０】ラビング工程で使用されるバフ布は、静電
気や塵の発生源となっており、ラビング処理は液晶表示
装置の歩留まりを左右する。このため、できるだけラビ
ング処理を少なくするため、本実施例では、対向基板２
００一方にラビング処理を施す。

【００８１】ラビング工程で使用されるバフ布は、静電
気や塵の発生源となるものであり、これらはすべてＴＦ
Ｔ基板１００に形成されるＴＦＴを破壊の原因となるも
のである。そして、ＴＦＴ基板１００は対向基板２００
に比べて多くの工程が必要である。ＴＦＴ基板１００の
不良は液晶表示装置の製造コストを上げてしまう。そこ
で本実施例では、ＴＦＴ基板１００にラビング処理を施
さないようにすることで、ＴＦＴ基板の製造歩留まりを
向上させることを目的とする。

【００８２】本実施例でも、実施例１と同様に、配向膜
１１０、２３０を垂直配向性を有するポリイミド膜で形
成する。そして、対向基板２００の配向膜２３０の表面
を、毛足の長さ２〜３ｍｍのバフ布（レイヨン、ナイロ
ン等の繊維）で一定方向に擦るラビング処理を行う。こ
の際に、対向基板２００に形成されたギャップ保持部材
２２０を損傷・剥離しないように、ラビング条件を設定
した。

【００８３】実施例２、３では、ラビング処理を一方の
基板に施すことを説明したが、それぞれ異なる効果を奏
する実施例であり、ラビング処理を施す基板の選択は、
製造コスト、歩留まり等を考慮して実施者が適宜に選択
すればよい。

【００８４】また、本実施例２、３のように、片方の配
向膜をラビング処理する場合には、液晶の駆動モードは
限定されてしまうが、複屈折（ＥＣＢ）モードが使用で
きることを確認している。

【００８５】他方、実施例１のように両方の配向膜にを
ラビング処理する場合は、ラビング処理が１回多いが、
液晶の駆動モードが限定されない、また液晶を確実に配
向できるという効果を奏する。また、本発明を高分子分
散型の液晶表示装置に用いた場合には、配向膜のラビン
グ工程は不要である。

【００８６】［実施例４］本実施例では、セルギャッ
プ保持部材の配置の変形例であり、他は、実施例１と同
じである。本実施例の対向基板の正面図を図７に示す。
なお、図７において図６と同じ符号は同じ部材を示す。

【００８７】図６に示すように実施例１ではギャップ保
持部材２２０を対向基板２００全体にランダムに配置し
たが、本実施例では、図７に示すようにギャップ保持部
材４００をマトリクス状規則的に配置した。ギャップ保
持部材４００の形状は実施例１と同様とし、直径２．０
μｍ、高さ３．２μｍの円柱形とした。また、ギャップ
保持部材４００は、実施例１と同じく５０個／ｍｍ² の
密度に形成した。

【００８８】本実施例のギャップ保持部材４００も、実
施例１のギャップ保持部材２２０と同様の効果を得るこ
とができる。

【００８９】［実施例５］本実施例では、セルギャッ
プ保持部材の配置の変形例であり、他は、実施例１と同
じである。本実施例の対向基板の正面図を図８に示す。
なお、図８において、図６と同じ符号は、同じ部材を示
す。

【００９０】図６に示すように実施例１ではギャップ保
持部材２２０を対向基板２００全体にランダムに配置し
たが、本実施例では、図８に示すようにギャップ保持部
材４００を駆動回路対向領域２０３、２０４に形成しな
いようにし、画素対向領域２０２内にランダムに設け
た。ギャップ保持部材４１０の形状は実施例１と同様と
し、直径２．０μｍ、高さ３．２μｍの円柱形とした。
また、ギャップ保持部材４１０は６０個／ｍｍ² の密度
に形成した。

【００９１】駆動回路のＴＦＴの集積度は、画素領域の
集積度よりも大きいので、スペーサによる応力によって
破壊されやすい。そこで、本実施例では、駆動回路対向
領域２０３、２０４に形成しないようにすることによ
り、基板を貼り合わせた際に、ギャップ保持部材４１０
がＴＦＴ基板１００に形成された駆動回路に応力を与え
ないため、駆動回路の歩留まりを向上できる。

【００９２】なお、図８では、ギャップ保持部材４１０
は画素対向領域２０２の外側にはみ出ているが、本実施
例ではギャップ保持部材４１０によって、画素領域でセ
ルギャップを保持できれば良く、かつギャップ保持部材
４１０が駆動回路対向領域２０３、２０４にされていな
ければ良い。

【００９３】上記の実施例１、４では、画素対向領域２
０２にギャップ保持部材２２０を形成しているが、ギャ
ップ保持部材２２０の周囲はディスクリネーションが発
生しやすい。そこで、画素対向領域２０２にギャップ保
持部材２２０を形成する場合には、表示不良を防止する
ために、ギャップ保持部材２２０をブラックマトリクス
や、ＴＦＴ基板１００のバス配線等の表示に寄与しない
箇所に重なるように設けるとよい。

【００９４】［実施例６］本実施例では、セルギャッ
プ保持部材の配置の変形例であり、他は、実施例１と同
じである。本実施例の対向基板の正面図を図９に示す。
なお、図９において図６と同じ符号は同じ部材を示す。

【００９５】実施例５では、セルギャップ保持部材を駆
動回路対向領域２０３、２０４に形成しないようにした
が、本実施例ではセルギャップ保持部材を駆動回路対向
領域２０３、２０４および画素対向領域２０２双方に形
成しないようにしたものである。

【００９６】ＴＦＴ基板１００の画素領域１０２と駆動
回路領域１０３、１０４には、高低差があり、一般に、
画素領域１０２の方が高くなる。しかしながら、実施例
１のギャップ保持部材４２０は、基板２０１からギャッ
プ保持材２２０の上底までの高さは、基板全体で均一と
したため、画素領域１０２と駆動回路領域１０３、１０
４の高低差が大きくなると、この高低差を補償すること
が困難となり、基板を貼り合わせた際に、セルギャップ
のムラが生ずるおそれがある。

【００９７】また、実施例１、実施例４では、対向基板
２００全体にギャップ保持部材を形成したため、このギ
ャップ保持部材によって、画素領域１０２や、駆動回路
領域１０３、１０４に配置されたＴＦＴにダメージを与
えるおそれがある。

【００９８】本実施例は、上記の問題点を解消し、セル
ギャップを無くし、かつＴＦＴ基板に形成されるＴＦＴ
に損傷を与えないような、ギャップ保持部材の配置方法
に関する。

【００９９】本実施例の対向基板の正面図を図９に示
す。なお、図９において、図６と同じ符号は、同じ部材
を示す。また、対向基板２００の作製方法は、実施例１
と同じである。

【０１００】本実施例では、図９（Ａ）に示すように、
円柱状のギャップ保持部材４２０を画素対向領域２０２
を取り囲むように配置した。ギャップ保持部材４２０の
サイズは、直径１０μｍ、高さ３．２μｍの円柱状とし
た。また、ギャップ保持部材４２０の位置は、基板を貼
り合わせた状態で、ＴＦＴ基板１００の画素領域１１０
の端部から７０μｍ離れるように形成し、ギャップ保持
部材４２０の間隔は３０μｍとした。なお、液晶注入口
２０６付近のギャップ保持部材４２０の密度は他の部分
より小さくし、液晶を流動しやすくする。

【０１０１】画素対向領域２０２と駆動回路対向領域２
０３、２０４との間隔は数百μｍ程度あり、ギャップ保
持部材４２０の直径と比較して十分大きいので、ギャッ
プ保持部材４２０の位置に対する製造マージンは±１０
μｍ程度と大きなものとなる。他方、ギャップ保持部材
４２０の高さの精度は、セルギャップを決定するため重
要であり、本実施例では、±０．１μｍ程度とした。

【０１０２】また、図９（Ａ）では、画素対向領域２０
２の周囲にのみ、ギャップ保持部材４２０を形成した
が、図９（Ｂ）に示すように、駆動回路対向領域２０
３、２０４の周囲にも、ギャップ保持部材４２１と同様
に、ギャップ保持部材４２１、４２２を形成してもよ
い。

【０１０３】本実施例では、ギャップ保持部材４２０
は、基板を貼り合わせた際に、画素領域１０２、駆動回
路領域１０３、１０４に重ならない場所に形成した。こ
のため、セルギャップはギャップ保持部材４２０、およ
び４２１、４２２の高さだけで決定することができるた
め、画素領域１０２、駆動回路領域１０３、１０４の高
さに差が生じても、そのセルギャップを基板全体、ある
いは他の基板同士でも均一にすることができる。

【０１０４】さらに、ギャップ保持部材４２０によっ
て、ＴＦＴ基板１００に形成された画素ＴＦＴや駆動回
路ＴＦＴを押圧することが無いため、歩留まりを向上さ
せることができる。

【０１０５】本実施例では、ギャップ保持部材を、画素
対向領域２０２、周辺回路対向領域２０３、２０４の周
囲に形成したが、ギャップ保持部材に位置は、図９に限
定されるものではなく、セルギャップを維持でき、かつ
画素対向領域２０２、周辺回路対向領域２０３、２０４
以外なら任意に設定できる。

【０１０６】［実施例７］本実施例は実施例３の変形
例であり、図１０（Ａ）は対向基板の正面図であり、図
１０（Ｂ）は対向基板の斜視図である。対向基板の作製
方法は、実施例１と同様であり、図１０において図６と
同じ符号は同じ部材を示す。

【０１０７】本実施例では、ギャップ保持部材４３０を
基板２１０に対して概略直立した壁状に形成した。ギャ
ップ保持部材４３０は、画素対向領域２０２を取り囲ん
で形成し、かつ液晶注入口２０６に連結される。ギャッ
プ保持部材４３０は幅２０μｍとし、その高さを３．２
μｍとし、画素対向領域２０２の端部から５０μｍ離間
した。

【０１０８】本実施例では、ギャップ保持部材４３０
は、基板を貼り合わせた際に、画素領域１０２、駆動回
路領域１０３、１０４に重ならない場所に形成した。こ
のため、セルギャップはギャップ保持部材４２０の高さ
だけで決定することができるため、画素領域１０２、駆
動回路領域１０３、１０４の高さに差が生じても、その
セルギャップを基板全体、あるいは他の基板同士でも均
一にすることができる。

【０１０９】さらに、ギャップ保持部材４２０によっ
て、ＴＦＴ基板１００に形成されたＴＦＴを押圧するこ
とが無いため、歩留まりを向上させることができる。

【０１１０】さらに図１０（Ａ）に示すように、本実施
例のギャップ保持部材４３０は画素領域に液晶を封止で
きる構造であることを特徴する。ギャップ保持部材４３
０によって、液晶は画素領域のみに注入され、駆動回路
領域１０３、１０４には、液晶３００が注入されないた
め、駆動回路の負荷容量を小さくすることができ、クロ
ストークの発生を抑制することができる。

【０１１１】なお、図１０（Ａ）では、画素対向領域２
０２の周囲にのみギャップ保持部材４３０を形成した
が、図１１に示すように、駆動回路対向領域２０３、２
０４の周囲にも、ギャップ保持部材４３０と同様な、壁
状のギャップ保持部材４３１、４３２をそれぞれ形成し
てもよい。

【０１１２】また、本実施例ではギャップ保持部材４３
０によって画素領域に液晶を封止できる構造であればよ
く、他のギャップ保持部材４３１、４３２の形状は、壁
状に限定されず、円柱状、楕円柱状、矩形柱状、多角柱
状としてもよい。また形成される位置は、周辺回路対向
領域２０３、２０４の周囲に限定されるものではなく、
セルギャップを維持でき、かつ画素対向領域２０２、周
辺回路対向領域２０３、２０４以外なら任意に設定でき
る。

【０１１３】［実施例８］本実施例は実施例７の変形
例であり、ギャップ保持部材４３０によって、液晶は画
素領域のみに注入され、駆動回路領域１０３、１０４に
は、液晶３００が注入されないことを特徴とする。図１
２に本実施例の対向基板の正面図を示す。図１１におい
て、図６を同じ符号は同じ部材を示し、またＴＦＴ基板
の作製工程は、実施例１と同様である。

【０１１４】図１２に示すように、本実施例では、駆動
回路対向領域２０３と２０４を壁状のギャップ保持部材
４４１で取り囲み、基板を貼り合わせた状態で駆動回路
領域１０３、１０４に液晶３００が侵入しないようにし
た。

【０１１５】本実施例では、ギャップ保持部材４４１を
基板２１０に対して概略直立した壁状に形成した。その
幅２０μｍとし、その高さを３．２μｍとし、駆動回路
対向領域２０３と２０４の端部から５０μｍ離間した。

【０１１６】他方、画素対向領域の周囲には、矩形柱状
のギャップ保持部材４４０を画素対向領域２０２を取り
囲むように配置し、液晶が画素領域に流入するようにし
た。ギャップ保持部材４４０のサイズは長辺３０μｍ、
単辺１５μｍ、高さ、３．２μｍの矩形柱とした。ま
た、ギャップ保持部材４２０の位置は、画素対向領域２
０２の端部から７０μｍ離れるように形成し、ギャップ
保持部材４２０の間隔は３０μｍとした。なお、液晶注
入口２０６付近のギャップ保持部材４４０の密度は他の
部分より小さくし、液晶を注入しやすくした。

【０１１７】なお、上記実施例１〜８では、表示媒体と
して液晶材料を用いる場合について説明してきたが、本
発明は、液晶材料と高分子との混合層、いわゆる高分子
分散型液晶表示装置にも用いることができる。

【０１１８】また、本発明の表示装置の表示媒体は、対
向する基板を有する表示装置に応用可能である。例え
ば、エレクトロルミネッサンス表示装置に適用すること
ができる。

【０１１９】

【発明の効果】本発明では、ギャップ保持部材を設けた
ため、スペーサが不要になる。また、ギャップ保持部材
の高さを任意に設定できるので、基板間距離を任意に決
定することができる。そのため、特に、基板間隔が２〜
３μｍ程度の反射型の液晶表示装置や、２μｍ以下とす
る強誘電性液晶表示のような、狭い基板間隔を保持する
表示装置に本発明は特に好適である。また、微細な画素
配置を有する投射型液晶パネルにも好適である。

【０１２０】また、ギャップ保持部材は第２の基板（対
向基板）に固定されており、ギャップ保持部材が凝集す
ることによる点欠陥の発生を防止することができる。

【０１２１】また、ギャップ保持部材の形成位置を制御
できるため、その形成位置を画素領域外部や、バスライ
ン上やブラックマトリクス上等の表示に寄与しない箇所
に設けることで、表示不良の原因を減らすことができ
る。

【０１２２】また、本発明では、ギャップ保持部材を第
２の基板に設けたため、ギャップ保持部材の形成工程に
よって生ずる影響（エッチェントによる影響、機械的な
衝撃等）を第１の基板に形成された素子に与えずに済む
ため、歩留まりを向上させることができる。

【０１２３】また、ギャップ保持部材を第２の基板に設
けたことにより、ＴＦＴ等のスイッチング素子が設けら
れた第１の基板（ＴＦＴ基板）に設けるよりも、ギャッ
プ保持部材に使用できる材料の選択が容易になる。ま
た、ギャップ保持部材の作製に必要なエッチング材等の
材料や、手段の選択幅も広い。

【図面の簡単な説明】

【図１】実施例１の液晶表示装置の断面構成の概略図
である。

【図２】実施例１のＴＦＴ基板、対向基板の正面図で
ある。

【図３】実施例１のＴＦＴ基板の作製工程を示す図で
ある。

【図４】実施例１のＴＦＴ基板の作製工程を示す図で
ある。

【図５】実施例１の対向基板の作製工程を示す図であ
る。

【図６】実施例１の対向基板の正面図および斜視図で
ある。

【図７】実施例４の対向基板の正面図である。

【図８】実施例５の対向基板の正面図である。

【図９】実施例６の対向基板の正面図である。

【図１０】実施例７の対向基板の正面図である。

【図１１】実施例７の対向基板の正面図である。

【図１２】実施例８の対向基板の正面図である。

【符号の説明】

１００ＴＦＴ基板１０１基板１０２画素領域１０３、１０４駆動回路領域１０４データ線１０５ドレイン電極１１０配向膜２００対向基板２０１基板２０２画素対向領域２０３、２０４駆動回路対向領域２０５シール材２０６液晶注入口２１０対向電極２２０ギャップ保持材２３０配向膜

Claims

【特許請求の範囲】

【請求項１】対向する第１の基板と第２の基板とを有
する表示装置であって、前記第１の基板には、複数の画素電極と、該画素電極に
接続されたスイッチング素子とが配置された画素領域が
設けられ、前記第２の基板には、前記第１の基板と第２の基板との
隙間を保持するギャップ保持部材が設けられていること
を特徴とする表示装置。
【請求項２】対向する第１の基板と第２の基板と、前
記第１の基板と前記第２の基板の隙間に封止された液晶
とを有する表示装置であって、前記第１の基板には、複数の画素電極と、該画素電極に
接続されたスイッチング素子とが配置された画素領域
と、前記第１の基板の最表面に形成され前記液晶を配向
させる第１の配向膜が設けられ、前記第２の基板には、前記第１の基板と第２の基板の隙
間を保持するギャップ保持部材と、前記液晶を配向させ
る第２の配向膜が設けられていることを特徴とする表示
装置。
【請求項３】請求項２において、前記第１の配向膜お
よび前記第２の配向膜にはラビング処理が施されている
ことを特徴とする表示装置。
【請求項４】請求項２において、前記第１の配向膜ま
たは前記第２の配向膜のいずれか一つはラビング処理が
施されていることを特徴とする表示装置。
【請求項５】請求項１ないし４において、前記第１の
基板には、前記スイッチング素子を駆動する駆動回路が
配置された駆動回路領域が設けられていることを特徴と
する表示装置。
【請求項６】請求項１ないし５において、前記第２の
基板において、前記ギャップ保持部材は前記画素領域と
概略対向する領域に設けられていることを特徴とする表
示装置。
【請求項７】請求項１ないし５において、前記第２の
基板において、前記ギャップ保持部材は前記画素領域と
対向しない領域に設けられていることを特徴とする表示
装置。
【請求項８】請求項１ないし５において、前記第１の
基板には、前記スイッチング素子を駆動する駆動回路が
配置された駆動回路領域が設けられ、前記第２の基板において、前記ギャップ保持部材は前記
駆動回路領域と対向しない領域に設けられていることを
特徴とする表示装置。
【請求項９】請求項１ないし５において、前記第１の
基板には、前記スイッチング素子を駆動する駆動回路が
配置された駆動回路領域が設けられ、前記第２の基板において、前記ギャップ保持部材は前記
画素領域および前記駆動回路領域と対向しない領域に設
けられていることを特徴とする表示装置。
【請求項１０】請求項１ないし９において、前記ギャ
ップ保持部材は複数設けられていることを特徴とする表
示装置。
【請求項１１】請求項１ないし９において、前記ギャ
ップ保持部材は複数設けられ、少なくとも柱状形状のギ
ャップ保持部材を有することを特徴とする表示装置。
【請求項１２】請求項１ないし１１において、前記ギ
ャップ保持部材は、ポリイミド、アクリル、ポリアミ
ド、またはポリイミドアミドから選ばれた１種類の樹脂
材料でなることを特徴とする表示装置。
【請求項１３】請求項１ないし１１において、前記ギ
ャップ保持部材は、紫外線硬化性樹脂または熱硬化性樹
脂からなることを特徴とする表示装置。