JPH10326806A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10326806A JPH10326806A JP9228329A JP22832997A JPH10326806A JP H10326806 A JPH10326806 A JP H10326806A JP 9228329 A JP9228329 A JP 9228329A JP 22832997 A JP22832997 A JP 22832997A JP H10326806 A JPH10326806 A JP H10326806A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- semiconductor
- electrode
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
- H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 実装有効面積率を向上させ、高機能化した半
導体装置及びその製造方法に関する。 【解決手段】 ＩＣ等が表面に形成された半導体チップ
60と、その複数の電極と接続され、その周辺に隣接し、
かつ半導体チップ60と所定間隔離間して配置され、半導
体チップとは別の基板から形成されたブロック状の複数
の外部接続用電極70と、半導体チップ60及び外部接続用
電極70に対向して配置され、半導体チップ60の各電極と
外部接続用電極70とを電気的に接続する配線パターン81
が表面に形成された配線基板110 と、配線パターン81と
半導体チップ60の電極及び外部接続用電極70とを接続
し、かつ配線基板110 と半導体チップ60との間に所定の
空間が形成されるように設けられた接続手段90,100とを
有すること。
導体装置及びその製造方法に関する。 【解決手段】 ＩＣ等が表面に形成された半導体チップ
60と、その複数の電極と接続され、その周辺に隣接し、
かつ半導体チップ60と所定間隔離間して配置され、半導
体チップとは別の基板から形成されたブロック状の複数
の外部接続用電極70と、半導体チップ60及び外部接続用
電極70に対向して配置され、半導体チップ60の各電極と
外部接続用電極70とを電気的に接続する配線パターン81
が表面に形成された配線基板110 と、配線パターン81と
半導体チップ60の電極及び外部接続用電極70とを接続
し、かつ配線基板110 と半導体チップ60との間に所定の
空間が形成されるように設けられた接続手段90,100とを
有すること。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特に、半導体装置のチップ面積と、半
導体装置をプリント基板等の実装基板上に実装する実装
面積との比率で表す実装有効面積率を向上させ、高機能
化した半導体装置及びその製造方法に関する。
製造方法に関し、特に、半導体装置のチップ面積と、半
導体装置をプリント基板等の実装基板上に実装する実装
面積との比率で表す実装有効面積率を向上させ、高機能
化した半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】シリコン基板上にバイポーラＩＣ、ＭＯ
ＳＬＳＩ等の素子が形成された一般的な半導体装置は、
図２９に示すような構成が主に用いられる。１はシリコ
ン基板、２はシリコン基板１が実装される放熱板等のア
イランド、３はリード端子、４は封止用の樹脂モールド
である。
ＳＬＳＩ等の素子が形成された一般的な半導体装置は、
図２９に示すような構成が主に用いられる。１はシリコ
ン基板、２はシリコン基板１が実装される放熱板等のア
イランド、３はリード端子、４は封止用の樹脂モールド
である。
【０００３】上記のように、バイポーラＩＣが形成され
たシリコン基板１は、図２９に示すように、銅ベースの
放熱板等のアイランド２に半田等のろう材５を介して固
着実装され、シリコン基板１の周辺に配置されたリード
端子３とバイポーラＩＣ等の各電極とがそれぞれワイヤ
ーボンディングによってワイヤーで電気的に接続された
後、エポキシ樹脂等の熱硬化型樹脂４によりトランスフ
ァーモールドによって、シリコン基板とリード端子の一
部を完全に被覆保護し、樹脂モールド型の半導体装置が
提供される。
たシリコン基板１は、図２９に示すように、銅ベースの
放熱板等のアイランド２に半田等のろう材５を介して固
着実装され、シリコン基板１の周辺に配置されたリード
端子３とバイポーラＩＣ等の各電極とがそれぞれワイヤ
ーボンディングによってワイヤーで電気的に接続された
後、エポキシ樹脂等の熱硬化型樹脂４によりトランスフ
ァーモールドによって、シリコン基板とリード端子の一
部を完全に被覆保護し、樹脂モールド型の半導体装置が
提供される。
【０００４】
【発明が解決しようとする課題】樹脂モールドされた半
導体装置は、通常、ガラスエポキシ基板等の配線基板に
実装され、実装基板上に実装された他の半導体装置、回
路素子と電気的に接続され所定の回路動作を行うための
一部品として取り扱われる。実装基板３０上に半導体装
置２０が実装される実装面積は、図３０に示すように、
各リード端子２１、２２、２３とそのリード端子と接続
される導電パッドで囲まれた領域によって表される。実
装面積は半導体装置２０内のシリコン基板（半導体チッ
プ）面積に比べ大きいが、その実装面積の殆どはモール
ド樹脂、リード端子によるものである。半導体チップの
面積の占める割合は非常に少ない。
導体装置は、通常、ガラスエポキシ基板等の配線基板に
実装され、実装基板上に実装された他の半導体装置、回
路素子と電気的に接続され所定の回路動作を行うための
一部品として取り扱われる。実装基板３０上に半導体装
置２０が実装される実装面積は、図３０に示すように、
各リード端子２１、２２、２３とそのリード端子と接続
される導電パッドで囲まれた領域によって表される。実
装面積は半導体装置２０内のシリコン基板（半導体チッ
プ）面積に比べ大きいが、その実装面積の殆どはモール
ド樹脂、リード端子によるものである。半導体チップの
面積の占める割合は非常に少ない。
【０００５】半導体チップの形成された面積と実装面積
との比率を有効面積率として考慮すると、樹脂モールド
された半導体装置では有効面積率が極めて低いことが確
認されている。有効面積率が低いことは、半導体装置２
０を配線基板３０上の他の回路素子と接続して使用する
場合に、実装面積の殆どが機能を有する半導体チップと
は直接関係のないデッドスペースとなる。有効面積率が
小さいと上記したように、実装基板３０上でデットスペ
ースが大きくなり、実装基板３０の高密度小型化の妨げ
となる。
との比率を有効面積率として考慮すると、樹脂モールド
された半導体装置では有効面積率が極めて低いことが確
認されている。有効面積率が低いことは、半導体装置２
０を配線基板３０上の他の回路素子と接続して使用する
場合に、実装面積の殆どが機能を有する半導体チップと
は直接関係のないデッドスペースとなる。有効面積率が
小さいと上記したように、実装基板３０上でデットスペ
ースが大きくなり、実装基板３０の高密度小型化の妨げ
となる。
【０００６】特に、この問題はパッケージサイズが小さ
い半導体装置に顕著に現れる。例えば、半導体チップが
図３１に示すようなパッケージで、３．４mm×２．４mm
が最小であるとする。この半導体チップを金属リード端
子とワイヤーで接続し、樹脂モールドすると半導体装置
の全体のサイズは、６．０mm×５．０mm程度となる。こ
の半導体装置のチップ面積は８．１６mm2で、半導体装
置を実装する実装面積は、３０．０mm2であるため、こ
の半導体装置の有効面積率は、リードを無視して考えて
も約２７．２％となり（実際はリードを考慮すると更に
この値は小さくなる。）、実装面積の殆どが機能を持つ
半導体チップ面積と直接関係のないデットスペースとな
っている。
い半導体装置に顕著に現れる。例えば、半導体チップが
図３１に示すようなパッケージで、３．４mm×２．４mm
が最小であるとする。この半導体チップを金属リード端
子とワイヤーで接続し、樹脂モールドすると半導体装置
の全体のサイズは、６．０mm×５．０mm程度となる。こ
の半導体装置のチップ面積は８．１６mm2で、半導体装
置を実装する実装面積は、３０．０mm2であるため、こ
の半導体装置の有効面積率は、リードを無視して考えて
も約２７．２％となり（実際はリードを考慮すると更に
この値は小さくなる。）、実装面積の殆どが機能を持つ
半導体チップ面積と直接関係のないデットスペースとな
っている。
【０００７】近年の電子機器、例えば、パーソナルコン
ピュータ、電子手帳等の携帯情報処理装置、８ｍｍビデ
オカメラ、携帯電話、カメラ、液晶テレビ等において用
いられる配線基板は、電子機器本体の小型化に伴い、そ
の内部に使用される実装基板も高密度小型化の傾向にあ
る。しかし、上記の先行技術の樹脂封止型の半導体装置
では、上述したように、半導体装置を実装する実装面積
にデットスペースが大きいため、実装基板の小型化に限
界があり、実装基板の小型化の妨げの一つの要因となっ
ていた。
ピュータ、電子手帳等の携帯情報処理装置、８ｍｍビデ
オカメラ、携帯電話、カメラ、液晶テレビ等において用
いられる配線基板は、電子機器本体の小型化に伴い、そ
の内部に使用される実装基板も高密度小型化の傾向にあ
る。しかし、上記の先行技術の樹脂封止型の半導体装置
では、上述したように、半導体装置を実装する実装面積
にデットスペースが大きいため、実装基板の小型化に限
界があり、実装基板の小型化の妨げの一つの要因となっ
ていた。
【０００８】ところで、有効面積率を向上させる先行技
術として特開平３−２４８５５１号公報がある。この先
行技術について、図３２を参照しつつ簡単に説明する。
この先行技術では、樹脂モールド型半導体装置を実装基
板等に実装したときの実装面積をできるだけ小さくする
ために、半導体チップ４０のベース、エミッタ、及びコ
レクタ電極と接続するリード端子４１、４２、４３を樹
脂モールド４４の側面より外側に出させず、リード端子
４１、４２、４３を樹脂モールド４４側面と同一面とな
るように形成している。
術として特開平３−２４８５５１号公報がある。この先
行技術について、図３２を参照しつつ簡単に説明する。
この先行技術では、樹脂モールド型半導体装置を実装基
板等に実装したときの実装面積をできるだけ小さくする
ために、半導体チップ４０のベース、エミッタ、及びコ
レクタ電極と接続するリード端子４１、４２、４３を樹
脂モールド４４の側面より外側に出させず、リード端子
４１、４２、４３を樹脂モールド４４側面と同一面とな
るように形成している。
【０００９】この構成によれば、リード端子４１、４
２、４３の先端部分が外に出ない分だけ実装面積を小さ
くすることができ、有効面積率を若干向上させることは
できるが、デッドスペースの大きさはあまり改善されな
い。有効面積率を向上させるためには、半導体装置の半
導体チップ面積と実装面積とをほぼ同一にすることが条
件であり、樹脂モールド型の半導体装置では、この先行
技術の様に、リード端子の先端部を導出させなくても、
モールド樹脂の存在によって有効面積率を向上させるこ
とは困難である。
２、４３の先端部分が外に出ない分だけ実装面積を小さ
くすることができ、有効面積率を若干向上させることは
できるが、デッドスペースの大きさはあまり改善されな
い。有効面積率を向上させるためには、半導体装置の半
導体チップ面積と実装面積とをほぼ同一にすることが条
件であり、樹脂モールド型の半導体装置では、この先行
技術の様に、リード端子の先端部を導出させなくても、
モールド樹脂の存在によって有効面積率を向上させるこ
とは困難である。
【００１０】また、上記の半導体装置では、半導体チッ
プと接続するリード端子、モールド樹脂を必要不可欠と
するために、半導体チップとリード端子とのワイヤ接続
工程、モールド樹脂の射出成形工程を必要とし、かつ製
造工程が煩雑となり、製造コストを低減できないという
課題がある。有効面積率を最大限大きくするには、上記
したように、半導体チップを直接実装基板上に実装する
ことにより、半導体チップ面積と実装面積とがほぼ同一
となり有効面積率を最大とすることができる。
プと接続するリード端子、モールド樹脂を必要不可欠と
するために、半導体チップとリード端子とのワイヤ接続
工程、モールド樹脂の射出成形工程を必要とし、かつ製
造工程が煩雑となり、製造コストを低減できないという
課題がある。有効面積率を最大限大きくするには、上記
したように、半導体チップを直接実装基板上に実装する
ことにより、半導体チップ面積と実装面積とがほぼ同一
となり有効面積率を最大とすることができる。
【００１１】このように、半導体チップを実装基板等の
基板上に実装する一つの先行技術として、例えば、特開
平６−３３８５０４号公報に示すように、半導体チップ
４５上に複数のバンプ電極４６を形成したフリップチッ
プを実装基板４７にフェイスダウンボンディングする技
術が知られている（図３３参照）。かかる、フェイスダ
ウンボンディングによって接合される半導体装置は、バ
ンプ電極に熱応力等によるストレスが加わった場合に、
バンプ電極が半導体チップから剥離する等の問題が顕著
に現れる。
基板上に実装する一つの先行技術として、例えば、特開
平６−３３８５０４号公報に示すように、半導体チップ
４５上に複数のバンプ電極４６を形成したフリップチッ
プを実装基板４７にフェイスダウンボンディングする技
術が知られている（図３３参照）。かかる、フェイスダ
ウンボンディングによって接合される半導体装置は、バ
ンプ電極に熱応力等によるストレスが加わった場合に、
バンプ電極が半導体チップから剥離する等の問題が顕著
に現れる。
【００１２】半導体チップを実装基板等の基板上に実装
する他の先行技術として、例えば、特開平７−３８３３
４号公報に示すように、実装基板５１上に形成された導
電パターン５２上に半導体チップ５３をダイボンディン
グし、半導体チップ５３周辺に配置された導電パターン
５２と半導体チップ５３との電極をワイヤ５４で接続す
る技術が知られている（図３４参照）。
する他の先行技術として、例えば、特開平７−３８３３
４号公報に示すように、実装基板５１上に形成された導
電パターン５２上に半導体チップ５３をダイボンディン
グし、半導体チップ５３周辺に配置された導電パターン
５２と半導体チップ５３との電極をワイヤ５４で接続す
る技術が知られている（図３４参照）。
【００１３】半導体チップ５３とその周辺に配置された
導電パターン５２とを接続するワイヤ５４は通常、金細
線が用いられる。また、金細線とボンディング接続され
るボンディング接合部のピール強度（引張力）を大きく
するために、約２００℃〜３００℃の加熱雰囲気中でボ
ンディングを行うことが好ましい。しかし、絶縁樹脂系
の実装基板上に半導体チップをダイボンディングする場
合には、上記した温度まで加熱すると配線基板に歪みが
生じてしまう。また、実装基板上に実装されたチップコ
ンデンサ、チップ抵抗等の他の回路素子を固着する半田
を溶融させるために、加熱温度を約１００℃〜１５０℃
程度にしてワイヤボンディング接続を実現しているが、
ボンディング接合部のピール強度が低下する問題があ
る。
導電パターン５２とを接続するワイヤ５４は通常、金細
線が用いられる。また、金細線とボンディング接続され
るボンディング接合部のピール強度（引張力）を大きく
するために、約２００℃〜３００℃の加熱雰囲気中でボ
ンディングを行うことが好ましい。しかし、絶縁樹脂系
の実装基板上に半導体チップをダイボンディングする場
合には、上記した温度まで加熱すると配線基板に歪みが
生じてしまう。また、実装基板上に実装されたチップコ
ンデンサ、チップ抵抗等の他の回路素子を固着する半田
を溶融させるために、加熱温度を約１００℃〜１５０℃
程度にしてワイヤボンディング接続を実現しているが、
ボンディング接合部のピール強度が低下する問題があ
る。
【００１４】この先行技術では、通常、ダイボンディン
グされた半導体チップはエポキシ樹脂等の熱硬化性樹脂
で被覆保護される。しかし前述の通り低温でワイヤボン
ドすると接着強度は低下するため、エポキシ樹脂の熱硬
化時の収縮等によってボンディング部の接合部が剥離す
る問題がある。本発明は、上述した事情に鑑みて成され
たものであり、半導体チップと接続される金属製リード
端子、及び封止用モールド樹脂を必要とせず、従来、半
導体チップが製造される半導体ウエハーを半導体装置の
外観パッケージとしてもちいて、半導体チップ面積と実
装基板上に実装する実装面積との比率である有効面積率
を最大限向上させ、実装面積のデットスペース最小限小
さくし、高機能、且つ接続信頼性に優れた半導体装置及
びその製造方法を提供することを目的とする。
グされた半導体チップはエポキシ樹脂等の熱硬化性樹脂
で被覆保護される。しかし前述の通り低温でワイヤボン
ドすると接着強度は低下するため、エポキシ樹脂の熱硬
化時の収縮等によってボンディング部の接合部が剥離す
る問題がある。本発明は、上述した事情に鑑みて成され
たものであり、半導体チップと接続される金属製リード
端子、及び封止用モールド樹脂を必要とせず、従来、半
導体チップが製造される半導体ウエハーを半導体装置の
外観パッケージとしてもちいて、半導体チップ面積と実
装基板上に実装する実装面積との比率である有効面積率
を最大限向上させ、実装面積のデットスペース最小限小
さくし、高機能、且つ接続信頼性に優れた半導体装置及
びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明は、上記の課題を
解決するために以下の構造及び製造方法を採用した。即
ち、本発明の半導体装置は、ＩＣ等が搭載され、複数の
電極がその主面に設けられた半導体チップと、前記半導
体チップの周辺に、前記半導体チップと一定間隔離間し
て配置され、前記半導体チップとは別の基板より形成さ
れたブロック状の複数の外部接続用電極と、前記半導体
チップ及び前記外部接続用電極と対向して配置され、前
記半導体チップの前記電極と前記外部接続用電極とを電
気的に接続する配線パターンをその表面に有する配線基
板と、前記配線パターンと前記半導体チップの電極及び
前記外部接続用電極とを接続し、かつ前記半導体基板と
前記半導体チップとの間に空間が形成されるように設け
られた接続手段とを有することを特徴とする。
解決するために以下の構造及び製造方法を採用した。即
ち、本発明の半導体装置は、ＩＣ等が搭載され、複数の
電極がその主面に設けられた半導体チップと、前記半導
体チップの周辺に、前記半導体チップと一定間隔離間し
て配置され、前記半導体チップとは別の基板より形成さ
れたブロック状の複数の外部接続用電極と、前記半導体
チップ及び前記外部接続用電極と対向して配置され、前
記半導体チップの前記電極と前記外部接続用電極とを電
気的に接続する配線パターンをその表面に有する配線基
板と、前記配線パターンと前記半導体チップの電極及び
前記外部接続用電極とを接続し、かつ前記半導体基板と
前記半導体チップとの間に空間が形成されるように設け
られた接続手段とを有することを特徴とする。
【００１６】ここで、前記空間に熱硬化性の絶縁樹脂が
充填されたことを特徴とする。ここで、前記接続手段
は、バンプ電極で構成され、そのバンプ電極の表面に形
成された複数の接合層により接続がなされることを特徴
とする。ここで、前記外部接続用電極は、銅板からなる
ことを特徴とする。さらに、本発明に係る半導体装置の
製造方法は、規則的に複数配列され、個々の半導体装置
のサイズを規定する半導体装置サイズ領域を有する第１
の半導体ウエハの主面上に、エピタキシャル層を形成す
る工程と、前記半導体装置サイズ領域の周縁部に複数配
置された第１の領域の前記エピタキシャル層上に、導電
性を有する第１の接続手段を形成する工程と、その上面
に、規則的に配列される半導体装置サイズ領域を複数有
する第２の半導体ウエハ上の、前記半導体装置サイズ領
域内に、その第１の端部が前記複数の第１の領域に対応
する領域に設けられ、その第２の端部が前記複数の第１
の領域で囲まれた第２の領域に設けられるように延在す
る複数の配線パターンを形成する工程と、前記配線パタ
ーン上の、第１，第２の端部上に導電性を有する第２の
接続手段を形成する工程と、前記第１の接続手段と、前
記第２の端部上に形成された第２の接続手段とを当接さ
せ、前記第１の半導体ウエハと前記第２の半導体ウエハ
との間に空間が形成されるように前記半導体ウエハを配
置し、かつ前記第１の接続手段と前記第２の接続手段と
を電気的に接続し、かつ固着する工程と、前記空間内に
絶縁樹脂を充填させる工程と、前記第１の半導体ウエハ
表面から、前記第１の領域の境界にスリットを形成し
て、前記第１の領域の前記第１の半導体ウエハを各々電
気的に分離することにより、前記第１の領域の前記第１
の半導体ウエハからなる外部接続用電極を形成する工程
と、前記第２の領域の前記第１の半導体ウエハを除去し
て、前記第２の領域に半導体チップを収納するための収
納空間を形成する工程と、前記収納空間に、ＩＣ等が搭
載された半導体チップを収納し、前記半導体チップの電
極と、前記第２の領域に設けられた前記第２の接続手段
とを電気的に接続し、かつ固着する工程と、前記第１，
第２の半導体ウエハを前記半導体装置サイズ領域ごとに
切り出して、個々の半導体装置ごとに分離する工程とを
有することを特徴とする。
充填されたことを特徴とする。ここで、前記接続手段
は、バンプ電極で構成され、そのバンプ電極の表面に形
成された複数の接合層により接続がなされることを特徴
とする。ここで、前記外部接続用電極は、銅板からなる
ことを特徴とする。さらに、本発明に係る半導体装置の
製造方法は、規則的に複数配列され、個々の半導体装置
のサイズを規定する半導体装置サイズ領域を有する第１
の半導体ウエハの主面上に、エピタキシャル層を形成す
る工程と、前記半導体装置サイズ領域の周縁部に複数配
置された第１の領域の前記エピタキシャル層上に、導電
性を有する第１の接続手段を形成する工程と、その上面
に、規則的に配列される半導体装置サイズ領域を複数有
する第２の半導体ウエハ上の、前記半導体装置サイズ領
域内に、その第１の端部が前記複数の第１の領域に対応
する領域に設けられ、その第２の端部が前記複数の第１
の領域で囲まれた第２の領域に設けられるように延在す
る複数の配線パターンを形成する工程と、前記配線パタ
ーン上の、第１，第２の端部上に導電性を有する第２の
接続手段を形成する工程と、前記第１の接続手段と、前
記第２の端部上に形成された第２の接続手段とを当接さ
せ、前記第１の半導体ウエハと前記第２の半導体ウエハ
との間に空間が形成されるように前記半導体ウエハを配
置し、かつ前記第１の接続手段と前記第２の接続手段と
を電気的に接続し、かつ固着する工程と、前記空間内に
絶縁樹脂を充填させる工程と、前記第１の半導体ウエハ
表面から、前記第１の領域の境界にスリットを形成し
て、前記第１の領域の前記第１の半導体ウエハを各々電
気的に分離することにより、前記第１の領域の前記第１
の半導体ウエハからなる外部接続用電極を形成する工程
と、前記第２の領域の前記第１の半導体ウエハを除去し
て、前記第２の領域に半導体チップを収納するための収
納空間を形成する工程と、前記収納空間に、ＩＣ等が搭
載された半導体チップを収納し、前記半導体チップの電
極と、前記第２の領域に設けられた前記第２の接続手段
とを電気的に接続し、かつ固着する工程と、前記第１，
第２の半導体ウエハを前記半導体装置サイズ領域ごとに
切り出して、個々の半導体装置ごとに分離する工程とを
有することを特徴とする。
【００１７】さらに、規則的に複数配列され、個々の半
導体装置のサイズを規定する半導体装置サイズ領域を有
する銅板を用意する工程と、前記半導体装置サイズ領域
の周縁部に複数配置された第１の領域の前記銅板上に、
導電性を有する第１の接続手段を形成する工程と、その
上面に、規則的に配列される半導体装置サイズ領域を複
数有する半導体ウエハ上の、前記半導体装置サイズ領域
内に、その第１の端部が前記複数の第１の領域に対応す
る領域に設けられ、その第２の端部が前記複数の第１の
領域で囲まれた第２の領域に設けられるように延在する
複数の配線パターンを形成する工程と、前記配線パター
ン上の、第１，第２の端部上に導電性を有する第２の接
続手段を形成する工程と、前記第１の接続手段と、前記
第２の端部上に形成された第２の接続手段とを当接さ
せ、前記半導体ウエハと前記銅板との間に空間が形成さ
れるように前記半導体ウエハ及び前記銅板を配置し、か
つ前記第１の接続手段と前記第２の接続手段とを電気的
に接続し、かつ固着する工程と、前記空間内に絶縁樹脂
を充填させる工程と、前記銅板の表面から、前記第１の
領域の境界にスリットを形成して、前記第１の領域の前
記銅板を各々電気的に分離し、前記第１の領域の前記銅
板からなる外部接続用電極を形成する工程と、前記第２
の領域の前記銅板を除去して、前記第２の領域に半導体
チップを収納するための収納空間を形成する工程と、前
記収納空間に、ＩＣ等が搭載された半導体チップを収納
し、前記半導体チップの電極と、前記第２の領域に設け
られた前記第２の接続手段とを電気的に接続し、かつ固
着する工程と、前記半導体ウエハを前記半導体装置サイ
ズ領域ごとに切り出して、個々の半導体装置ごとに分離
する工程とを有することを特徴とする。
導体装置のサイズを規定する半導体装置サイズ領域を有
する銅板を用意する工程と、前記半導体装置サイズ領域
の周縁部に複数配置された第１の領域の前記銅板上に、
導電性を有する第１の接続手段を形成する工程と、その
上面に、規則的に配列される半導体装置サイズ領域を複
数有する半導体ウエハ上の、前記半導体装置サイズ領域
内に、その第１の端部が前記複数の第１の領域に対応す
る領域に設けられ、その第２の端部が前記複数の第１の
領域で囲まれた第２の領域に設けられるように延在する
複数の配線パターンを形成する工程と、前記配線パター
ン上の、第１，第２の端部上に導電性を有する第２の接
続手段を形成する工程と、前記第１の接続手段と、前記
第２の端部上に形成された第２の接続手段とを当接さ
せ、前記半導体ウエハと前記銅板との間に空間が形成さ
れるように前記半導体ウエハ及び前記銅板を配置し、か
つ前記第１の接続手段と前記第２の接続手段とを電気的
に接続し、かつ固着する工程と、前記空間内に絶縁樹脂
を充填させる工程と、前記銅板の表面から、前記第１の
領域の境界にスリットを形成して、前記第１の領域の前
記銅板を各々電気的に分離し、前記第１の領域の前記銅
板からなる外部接続用電極を形成する工程と、前記第２
の領域の前記銅板を除去して、前記第２の領域に半導体
チップを収納するための収納空間を形成する工程と、前
記収納空間に、ＩＣ等が搭載された半導体チップを収納
し、前記半導体チップの電極と、前記第２の領域に設け
られた前記第２の接続手段とを電気的に接続し、かつ固
着する工程と、前記半導体ウエハを前記半導体装置サイ
ズ領域ごとに切り出して、個々の半導体装置ごとに分離
する工程とを有することを特徴とする。
【００１８】
（１）第１の実施形態 以下に、本発明の第１の実施形態に係る半導体装置及び
その製造方法について図１乃至図２２に基づいて説明す
る。この半導体装置は、図１に示すように、半導体チッ
プ６０と、ブロック状の複数の外部接続用電極７０と、
配線基板となる第２の半導体基板１１０と、接続手段の
一例である第１，第２のバンプ電極９０、１００とから
構成される。
その製造方法について図１乃至図２２に基づいて説明す
る。この半導体装置は、図１に示すように、半導体チッ
プ６０と、ブロック状の複数の外部接続用電極７０と、
配線基板となる第２の半導体基板１１０と、接続手段の
一例である第１，第２のバンプ電極９０、１００とから
構成される。
【００１９】図１に示すように、外部接続用電極７０
は、半導体チップ６０の接続電極と接続され、半導体チ
ップ６０の少なくとも１周辺に隣接し所定間隔離間して
配置され、半導体チップ６０とは別の半導体基板から形
成されたものである。また、配線基板となる第２の半導
体基板１１０は、その上面に、半導体チップ６０の各電
極と外部接続用電極７０とを電気的に接続する配線パタ
ーン８１が形成され、かつ上記半導体チップ６０及び外
部接続用電極７０に対向して配置されている。
は、半導体チップ６０の接続電極と接続され、半導体チ
ップ６０の少なくとも１周辺に隣接し所定間隔離間して
配置され、半導体チップ６０とは別の半導体基板から形
成されたものである。また、配線基板となる第２の半導
体基板１１０は、その上面に、半導体チップ６０の各電
極と外部接続用電極７０とを電気的に接続する配線パタ
ーン８１が形成され、かつ上記半導体チップ６０及び外
部接続用電極７０に対向して配置されている。
【００２０】さらに、接続手段９０，１００は、半導体
チップ６０の電極及び外部接続用電極７０とを接続し所
定の空間を形成するためのものである。本実施形態に係
る半導体装置によれば、図１に示すように、配線基板と
なる第２の半導体基板１１０と、その上面に設けられた
配線パターン８１とを有するので、従来の半導体装置の
ように、外部電極と接続する金属製のリード端子、保護
用の封止モールドが不必要となり、半導体装置の外観寸
法を著しく小型化にすることが可能になる。その詳細に
ついては、以下に示す製造方法で説明する。
チップ６０の電極及び外部接続用電極７０とを接続し所
定の空間を形成するためのものである。本実施形態に係
る半導体装置によれば、図１に示すように、配線基板と
なる第２の半導体基板１１０と、その上面に設けられた
配線パターン８１とを有するので、従来の半導体装置の
ように、外部電極と接続する金属製のリード端子、保護
用の封止モールドが不必要となり、半導体装置の外観寸
法を著しく小型化にすることが可能になる。その詳細に
ついては、以下に示す製造方法で説明する。
【００２１】先ず、図２及び図３に示すように、例え
ば、Ｎ+ 型の単結晶シリコン基板からなるウエハー状の
第１の半導体基板７０ａ上にエピタキシャル成長技術に
よりＮ- 型のエピタキシャル層７０ｂを形成する。エピ
タキシャル層７０ｂを形成した第１の半導体基板７０ａ
上の外部接続用電極となる領域７０ｘ（斜線領域）に第
１のバンプ電極９０を形成する。ここでは、図１の半導
体チップ６０のウェハとしてエピタキシャル層を採用し
ていること、また高濃度拡散領域７１（通常上下分離領
域として活用される）を採用しているので、７０ｂして
エピタキシャル層を使用したが特に限定されない。７０
ａの基板に不純物を全面デポで拡散し、全面を裏面まで
高濃度で拡散しても良い。
ば、Ｎ+ 型の単結晶シリコン基板からなるウエハー状の
第１の半導体基板７０ａ上にエピタキシャル成長技術に
よりＮ- 型のエピタキシャル層７０ｂを形成する。エピ
タキシャル層７０ｂを形成した第１の半導体基板７０ａ
上の外部接続用電極となる領域７０ｘ（斜線領域）に第
１のバンプ電極９０を形成する。ここでは、図１の半導
体チップ６０のウェハとしてエピタキシャル層を採用し
ていること、また高濃度拡散領域７１（通常上下分離領
域として活用される）を採用しているので、７０ｂして
エピタキシャル層を使用したが特に限定されない。７０
ａの基板に不純物を全面デポで拡散し、全面を裏面まで
高濃度で拡散しても良い。
【００２２】ここでＮ基板にＮエピタキシャル層を形成
し、Ｎ＋型の上下分離領域のような拡散領域７１を形成
しているが、逆導電型でも良い。つまりＰ＋型の基板に
Ｐ型のエピタキシャル層を形成し、Ｐ＋型の高濃度拡散
領域を形成しても良い。外部接続用電極となる領域７０
ｘは、第１の半導体基板７０ａ上に規則的に、環状ある
いは相対向するような所定のパターン形状が規則的に配
列するように形成されている。さらに、述べると、外部
接続用電極領域７０ｘは半導体装置サイズ領域７０ｙ
（一点鎖線領域）の外周部分に所定間隔だけ離間して配
置され、その外部接続用電極領域７０ｘ上に第１のバン
プ電極９０を形成する。
し、Ｎ＋型の上下分離領域のような拡散領域７１を形成
しているが、逆導電型でも良い。つまりＰ＋型の基板に
Ｐ型のエピタキシャル層を形成し、Ｐ＋型の高濃度拡散
領域を形成しても良い。外部接続用電極となる領域７０
ｘは、第１の半導体基板７０ａ上に規則的に、環状ある
いは相対向するような所定のパターン形状が規則的に配
列するように形成されている。さらに、述べると、外部
接続用電極領域７０ｘは半導体装置サイズ領域７０ｙ
（一点鎖線領域）の外周部分に所定間隔だけ離間して配
置され、その外部接続用電極領域７０ｘ上に第１のバン
プ電極９０を形成する。
【００２３】ここで、第１のバンプ電極９０の形成方法
について、図３，図４に基づいて簡単に説明する。な
お、図４は、図３における第１のバンプ電極９０の部分
拡大図である。第１のバンプ電極９０が形成される外部
接続電極領域７０ｘ内のエピタキシャル層７０ｂにはリ
ン（Ｐ）、アンチモン（Ｓｂ）等のＮ型の高濃度不純物
を注入・拡散して高濃度拡散領域７１が形成されてい
る。この高濃度拡散層７１は外部接続電極領域７０ｘ内
の内部抵抗を抑制するために形成されるものである。高
濃度拡散領域７１を形成した後、エピタキシャル層７０
ｂ上にシリコン酸化膜、或いはシリコン窒化膜等の絶縁
膜を形成し、選択的に外部接続用電極領域７０ｘにコン
タクト孔を有した絶縁膜７１Ａを形成する。
について、図３，図４に基づいて簡単に説明する。な
お、図４は、図３における第１のバンプ電極９０の部分
拡大図である。第１のバンプ電極９０が形成される外部
接続電極領域７０ｘ内のエピタキシャル層７０ｂにはリ
ン（Ｐ）、アンチモン（Ｓｂ）等のＮ型の高濃度不純物
を注入・拡散して高濃度拡散領域７１が形成されてい
る。この高濃度拡散層７１は外部接続電極領域７０ｘ内
の内部抵抗を抑制するために形成されるものである。高
濃度拡散領域７１を形成した後、エピタキシャル層７０
ｂ上にシリコン酸化膜、或いはシリコン窒化膜等の絶縁
膜を形成し、選択的に外部接続用電極領域７０ｘにコン
タクト孔を有した絶縁膜７１Ａを形成する。
【００２４】コンタクト孔によって露出された外部接続
用電極７０ｘ域上に、選択的にアルミニウム等の金属材
料を蒸着し接続用電極７２を形成する。その接続用電極
７２上にＰＳＧ膜、ＳｉＮ、ＳｉＮｘ等の絶縁物からな
るパッシベーション膜を形成し、選択的に外部接続用電
極領域７０ｘに接続用電極７２を露出させるパッシベー
ション膜７３を形成する。パッシベーション膜７３を形
成した後、露出された外部接続用電極領域７０ｘ上にク
ロム、銅、チタン等をメッキ或いは蒸着により選択的に
付着し第１のバリアメタル膜７４を形成し接続用電極７
２の腐食による不具合を防止する。第１のバリアメタル
膜７４を形成した後、第１の接続手段となる第１のバン
プ電極９０を形成する。
用電極７０ｘ域上に、選択的にアルミニウム等の金属材
料を蒸着し接続用電極７２を形成する。その接続用電極
７２上にＰＳＧ膜、ＳｉＮ、ＳｉＮｘ等の絶縁物からな
るパッシベーション膜を形成し、選択的に外部接続用電
極領域７０ｘに接続用電極７２を露出させるパッシベー
ション膜７３を形成する。パッシベーション膜７３を形
成した後、露出された外部接続用電極領域７０ｘ上にク
ロム、銅、チタン等をメッキ或いは蒸着により選択的に
付着し第１のバリアメタル膜７４を形成し接続用電極７
２の腐食による不具合を防止する。第１のバリアメタル
膜７４を形成した後、第１の接続手段となる第１のバン
プ電極９０を形成する。
【００２５】第１のバンプ電極９０は、各外部接続電極
領域上に形成した第１のバリアメタル膜７４に約３０〜
５０μｍの高さを有して形成される。この第１のバンプ
電極９０は金メッキ処理により形成され、そのバンプ電
極表面上には、クロム、銅、チタン等をメッキ或いは蒸
着により選択的に付着し数千オングストロームの第２の
バリアメタル膜９１を形成する。
領域上に形成した第１のバリアメタル膜７４に約３０〜
５０μｍの高さを有して形成される。この第１のバンプ
電極９０は金メッキ処理により形成され、そのバンプ電
極表面上には、クロム、銅、チタン等をメッキ或いは蒸
着により選択的に付着し数千オングストロームの第２の
バリアメタル膜９１を形成する。
【００２６】さらに、図４に示すように、第２のバリア
メタル９１上には後述する他の基板と電気的に接合を行
うために、接合用の金属を蒸着し接合層９２を形成す
る。この接合層９２に用いられる金属材料は、金（Ａ
ｕ）からなるバンプ電極の融点よりも低い融点を有し、
且つ、後述する実装基板上に実装する際に用いられる半
田材料の融点よりも高い材料が用いられる。
メタル９１上には後述する他の基板と電気的に接合を行
うために、接合用の金属を蒸着し接合層９２を形成す
る。この接合層９２に用いられる金属材料は、金（Ａ
ｕ）からなるバンプ電極の融点よりも低い融点を有し、
且つ、後述する実装基板上に実装する際に用いられる半
田材料の融点よりも高い材料が用いられる。
【００２７】具体的には、金（Ａｕ）の融点は通常約１
０６４℃であり、実装基板上に実装する際に用いられる
半田材料の融点を約１７０℃〜１９０℃であるとする
と、接合層９２に用いられる材料は、両者の温度範囲内
の融点を有するものであれば良く、例えば、金（Ａｕ）
とすず（Ｓｎ）との交互にメッキ積層して形成される融
点が約３７０℃の金すず（ＡｕＳｎ）を用いる。
０６４℃であり、実装基板上に実装する際に用いられる
半田材料の融点を約１７０℃〜１９０℃であるとする
と、接合層９２に用いられる材料は、両者の温度範囲内
の融点を有するものであれば良く、例えば、金（Ａｕ）
とすず（Ｓｎ）との交互にメッキ積層して形成される融
点が約３７０℃の金すず（ＡｕＳｎ）を用いる。
【００２８】上述した接合層は第２のバリアメタル９１
の中心部から外側に広がるように形成されているが、図
５及び図６Ａ、Ｂに示すように、第２のバリアメタル９
１上にそれぞれ分離形成してもよい。また、上述の第１
のバンプ電極９０は各外部接続用電極７０領域上に１個
しか形成されないが、第１のバンプ電極９０はこれに限
らず、例えば、図７に示すように、外部接続用電極領域
７０ｘ上に複数個形成しても良い。
の中心部から外側に広がるように形成されているが、図
５及び図６Ａ、Ｂに示すように、第２のバリアメタル９
１上にそれぞれ分離形成してもよい。また、上述の第１
のバンプ電極９０は各外部接続用電極７０領域上に１個
しか形成されないが、第１のバンプ電極９０はこれに限
らず、例えば、図７に示すように、外部接続用電極領域
７０ｘ上に複数個形成しても良い。
【００２９】次に、図８及び図９に示すように、例え
ば、Ｎ+型の単結晶シリコン基板からなるウエハー状の
第２の半導体基板１１０を準備し、その第２の半導体基
板１１０上に、前記半導体装置サイズ領域７０ｙと対応
する領域内に、その一端が第１の半導体基板７０ａの外
部接続用電極領域７０ｘ、他端が半導体装置サイズ領域
７０ｙの内部に延在する複数の配線パターン８１を形成
する。
ば、Ｎ+型の単結晶シリコン基板からなるウエハー状の
第２の半導体基板１１０を準備し、その第２の半導体基
板１１０上に、前記半導体装置サイズ領域７０ｙと対応
する領域内に、その一端が第１の半導体基板７０ａの外
部接続用電極領域７０ｘ、他端が半導体装置サイズ領域
７０ｙの内部に延在する複数の配線パターン８１を形成
する。
【００３０】配線パターン８１は、例えば、第２の半導
体基板１１０表面にＳｉＯ2或いはＳｉＮ×等の絶縁層
１１１を形成し、その絶縁層１１１上にアルミニウム等
の金属を所定形状に選択的に蒸着することで形成するこ
とができる。配線パターン８１は、後述するが、外部接
続用電極領域７０ｘと半導体チップ６０とを接続する配
線であり、外部接続用電極７０の配列等によってそのパ
ターンを任意に形成することができ、本実施形態では、
図８に示すように、放射線状に形成されている。
体基板１１０表面にＳｉＯ2或いはＳｉＮ×等の絶縁層
１１１を形成し、その絶縁層１１１上にアルミニウム等
の金属を所定形状に選択的に蒸着することで形成するこ
とができる。配線パターン８１は、後述するが、外部接
続用電極領域７０ｘと半導体チップ６０とを接続する配
線であり、外部接続用電極７０の配列等によってそのパ
ターンを任意に形成することができ、本実施形態では、
図８に示すように、放射線状に形成されている。
【００３１】第２の半導体基板１１０上に配線パターン
８１を形成した後、第２の半導体基板１１０上にシリコ
ン酸化膜、或いはシリコン窒化膜等の絶縁膜を形成し、
選択的に各配線パターン８１の両端部、あるいは必要に
応じて中央部分にコンタクト孔を形成する。コンタクト
孔によって露出された配線パターン８１上に、選択的に
アルミニウム等の金属材料を蒸着し接続用電極１１２を
形成する。その接続用電極１１２上にＰＳＧ膜、Ｓｉ
Ｎ、ＳｉＮｘ等の絶縁物からなるパッシベーション膜を
形成し、選択的に配線パターン８１の両端部に接続用電
極１１２を露出させる。パッシベーション膜１１３を形
成した後、露出された接続用電極１１２領域上にクロ
ム、銅、チタン等をメッキ或いは蒸着により選択的に付
着し第１のバリアメタル膜１１４を形成し、接続用電極
１１２の腐食による不具合を防止する。第１のバリアメ
タル膜１１４を形成した後、第２の接続手段となる第２
のバンプ電極１００を形成する。
８１を形成した後、第２の半導体基板１１０上にシリコ
ン酸化膜、或いはシリコン窒化膜等の絶縁膜を形成し、
選択的に各配線パターン８１の両端部、あるいは必要に
応じて中央部分にコンタクト孔を形成する。コンタクト
孔によって露出された配線パターン８１上に、選択的に
アルミニウム等の金属材料を蒸着し接続用電極１１２を
形成する。その接続用電極１１２上にＰＳＧ膜、Ｓｉ
Ｎ、ＳｉＮｘ等の絶縁物からなるパッシベーション膜を
形成し、選択的に配線パターン８１の両端部に接続用電
極１１２を露出させる。パッシベーション膜１１３を形
成した後、露出された接続用電極１１２領域上にクロ
ム、銅、チタン等をメッキ或いは蒸着により選択的に付
着し第１のバリアメタル膜１１４を形成し、接続用電極
１１２の腐食による不具合を防止する。第１のバリアメ
タル膜１１４を形成した後、第２の接続手段となる第２
のバンプ電極１００を形成する。
【００３２】第２のバンプ電極１００も第１のバンプ電
極９０と同様に形成する。即ち、第２のバンプ電極１０
０は、各配線パターン８１上に形成された第１のバリア
メタル膜１１４に約３０〜５０μｍの高さで形成する。
この第２のバンプ電極１００も金メッキ処理により形成
され、そのバンプ電極表面上には、クロム、銅、チタン
等をメッキ或いは蒸着により選択的に付着し数千オング
ストロームの第２のバリアメタル膜１０１を形成する。
極９０と同様に形成する。即ち、第２のバンプ電極１０
０は、各配線パターン８１上に形成された第１のバリア
メタル膜１１４に約３０〜５０μｍの高さで形成する。
この第２のバンプ電極１００も金メッキ処理により形成
され、そのバンプ電極表面上には、クロム、銅、チタン
等をメッキ或いは蒸着により選択的に付着し数千オング
ストロームの第２のバリアメタル膜１０１を形成する。
【００３３】さらに、この第２のバリアメタル１０１上
には、上述した外部接続用電極領域７０ｘ上に形成した
第１のバンプ電極９０と電気的に接合を行うために、接
合用の金属を蒸着し接合層１０２を形成する。この接合
層１０２に用いられる金属材料は、第１のバンプ電極９
０上に形成された接合層９２と同様に、金（Ａｕ）より
形成される第２のバンプ電極１０２の融点よりも低い融
点を有し、且つ、後述する実装基板上に実装する際に用
いられる半田材料の融点よりも高い材料が用いられる。
具体的には、金（Ａｕ）の融点は通常約１０６４℃であ
り、実装基板上に実装する際に用いられる半田材料の融
点を約１７０℃〜１９０℃であるとすると、接合層１０
２に用いられる材料は、両者の温度範囲内の融点を有す
るものであれば良く、例えば、金（Ａｕ）とすず（Ｓ
ｎ）との交互にメッキ積層して形成される融点が約３７
０℃の金すず（ＡｕＳｎ）を用いる。
には、上述した外部接続用電極領域７０ｘ上に形成した
第１のバンプ電極９０と電気的に接合を行うために、接
合用の金属を蒸着し接合層１０２を形成する。この接合
層１０２に用いられる金属材料は、第１のバンプ電極９
０上に形成された接合層９２と同様に、金（Ａｕ）より
形成される第２のバンプ電極１０２の融点よりも低い融
点を有し、且つ、後述する実装基板上に実装する際に用
いられる半田材料の融点よりも高い材料が用いられる。
具体的には、金（Ａｕ）の融点は通常約１０６４℃であ
り、実装基板上に実装する際に用いられる半田材料の融
点を約１７０℃〜１９０℃であるとすると、接合層１０
２に用いられる材料は、両者の温度範囲内の融点を有す
るものであれば良く、例えば、金（Ａｕ）とすず（Ｓ
ｎ）との交互にメッキ積層して形成される融点が約３７
０℃の金すず（ＡｕＳｎ）を用いる。
【００３４】上述した接合層１０２は第２のバリアメタ
ル１０１の中心部から外側に広がるように形成されてい
るが、図５及び図６に示すように、第２のバリアメタル
１０１上にそれぞれ分離して形成してもよい。また図６
Ｂに類似して、十字形状でも良い。後述するが、図１８
のように外部接続用電極を支えるバンプが複数の点で支
持され、その強度が増す。また半田の溶融時の回転を防
止できるメリットを有している。
ル１０１の中心部から外側に広がるように形成されてい
るが、図５及び図６に示すように、第２のバリアメタル
１０１上にそれぞれ分離して形成してもよい。また図６
Ｂに類似して、十字形状でも良い。後述するが、図１８
のように外部接続用電極を支えるバンプが複数の点で支
持され、その強度が増す。また半田の溶融時の回転を防
止できるメリットを有している。
【００３５】次に、図１０に示すように、第１及び第２
の基板７０ａ、１１０上に形成した各バンプ電極９０，
１００を接合し、両基板７０ａ、１１０間に樹脂層１２
０を形成する。両基板７０、１１０上に形成した複数の
各バンプ電極９０、１００を当接させ、図１１に示すよ
うに、バンプ電極９０、１００上に形成した接合層９
２、１０２を溶融させて金バンプからなるバンプ電極９
０、１００を接合材料として用いることなく、両接合層
９２、１０２で接合を行う。具体的には、第１の半導体
基板７０ａの外部接続用電極領域７０ｘに形成された第
１のバンプ電極９０と第２の半導体基板１１０上に放射
線状に形成された配線パターン８１の外側の端部に形成
された第２のバンプ電極１００とを接合し、両基板間に
樹脂を充填し樹脂層１２０を形成する。
の基板７０ａ、１１０上に形成した各バンプ電極９０，
１００を接合し、両基板７０ａ、１１０間に樹脂層１２
０を形成する。両基板７０、１１０上に形成した複数の
各バンプ電極９０、１００を当接させ、図１１に示すよ
うに、バンプ電極９０、１００上に形成した接合層９
２、１０２を溶融させて金バンプからなるバンプ電極９
０、１００を接合材料として用いることなく、両接合層
９２、１０２で接合を行う。具体的には、第１の半導体
基板７０ａの外部接続用電極領域７０ｘに形成された第
１のバンプ電極９０と第２の半導体基板１１０上に放射
線状に形成された配線パターン８１の外側の端部に形成
された第２のバンプ電極１００とを接合し、両基板間に
樹脂を充填し樹脂層１２０を形成する。
【００３６】例えば、両基板７０ａ、１１０に形成した
各バンプ電極９０、１００を一致させ加熱雰囲気中内に
配置し、バンプ電極９０、１００上に形成した接合層９
２、１０２のみを溶融させて電気的接合を行う。各接合
層９２、１０２と各バンプ電極９０、１００との間に
は、上記したように、第２のバリアメタル膜９１、１０
１が介在されているために溶融した接合層９２、１０２
の金属材料とバンプ電極９０、１００の金（Ａｕ）とが
共晶されない。ここで重要なことは、各バンプ電極９
０、１００は、メッキ直後の組成状態のままで、両バリ
アメタル９１、１０１上に形成された接合層９２、１０
２によって、第１の基板７０ａの外部接続電極領域７０
ａと第２の基板１１０の配線パターン８１との電気的接
合が行われるという点である。
各バンプ電極９０、１００を一致させ加熱雰囲気中内に
配置し、バンプ電極９０、１００上に形成した接合層９
２、１０２のみを溶融させて電気的接合を行う。各接合
層９２、１０２と各バンプ電極９０、１００との間に
は、上記したように、第２のバリアメタル膜９１、１０
１が介在されているために溶融した接合層９２、１０２
の金属材料とバンプ電極９０、１００の金（Ａｕ）とが
共晶されない。ここで重要なことは、各バンプ電極９
０、１００は、メッキ直後の組成状態のままで、両バリ
アメタル９１、１０１上に形成された接合層９２、１０
２によって、第１の基板７０ａの外部接続電極領域７０
ａと第２の基板１１０の配線パターン８１との電気的接
合が行われるという点である。
【００３７】ところで、各バンプ電極９０、１００上に
形成される接合層９２、１０２を図５に示すような形状
とした場合は、図１２に示すように、接合層９２、１０
２の柱が２本（複数本）形成されることになる。各バン
プ電極９０、１００上に形成した接合層９２、１０２を
溶融し電気的接合を行い、第１の基板７０ａと第２の基
板１１０とを接合（貼り合わせ）した後、両基板７０
ａ、１１０に所定の圧力を加えながら、両基板７０ａ、
１１０のすき間に液状のエポキシ系の熱硬化性樹脂から
なる含浸材を流し込み熱処理を行い、かかる、含浸材を
硬化させて、上述した樹脂層１２０を形成し両基板７
０、１１０を仮固定する。
形成される接合層９２、１０２を図５に示すような形状
とした場合は、図１２に示すように、接合層９２、１０
２の柱が２本（複数本）形成されることになる。各バン
プ電極９０、１００上に形成した接合層９２、１０２を
溶融し電気的接合を行い、第１の基板７０ａと第２の基
板１１０とを接合（貼り合わせ）した後、両基板７０
ａ、１１０に所定の圧力を加えながら、両基板７０ａ、
１１０のすき間に液状のエポキシ系の熱硬化性樹脂から
なる含浸材を流し込み熱処理を行い、かかる、含浸材を
硬化させて、上述した樹脂層１２０を形成し両基板７
０、１１０を仮固定する。
【００３８】この時、両基板７０ａ、１１０上に形成す
る各バンプ電極９０、１００の高さが低すぎると両基板
７０ａ、１１０の離間距離、即ち樹脂層１２０の膜厚が
薄くなり、後述するスリット孔を形成したときに、スリ
ット孔の先端部分が第２の基板１１０の表面まで達し、
配線パターン８１を切断する可能性があり、両基板７０
ａ、１１０の離間距離を十分に保つ必要がある。このた
め各バンプ電極９０、１００の高さを調整する必要があ
る。
る各バンプ電極９０、１００の高さが低すぎると両基板
７０ａ、１１０の離間距離、即ち樹脂層１２０の膜厚が
薄くなり、後述するスリット孔を形成したときに、スリ
ット孔の先端部分が第２の基板１１０の表面まで達し、
配線パターン８１を切断する可能性があり、両基板７０
ａ、１１０の離間距離を十分に保つ必要がある。このた
め各バンプ電極９０、１００の高さを調整する必要があ
る。
【００３９】次に、図１３及び図１４に示すように、第
１の基板７０ａの反主面（裏）側から第１の基板７０ａ
の外部接続用電極領域７０ｘを個々に電気的に分離する
ように、第１の基板７０ａを切断し、複数のスリット孔
１３０を格子状に形成する。このスリット孔１３０はダ
イシング装置によるダイシングブレードを用いて形成す
る。
１の基板７０ａの反主面（裏）側から第１の基板７０ａ
の外部接続用電極領域７０ｘを個々に電気的に分離する
ように、第１の基板７０ａを切断し、複数のスリット孔
１３０を格子状に形成する。このスリット孔１３０はダ
イシング装置によるダイシングブレードを用いて形成す
る。
【００４０】ダイシング装置を用いてスリット孔１３０
を形成する理由は、ダイシングの幅及び深さを精度良く
制御することができること、既存の設備であり新たに購
入する必要がないことなどである。ダイシング幅はダイ
シングブレードの幅によって設定され、ダイシングの深
さはダイシング装置メーカーによって異なるが、現状の
技術では約２μｍ〜５μｍ程度の精度誤差であり、第２
の基板１１０上の配線パターン８１を切断することな
く、確実に第１の基板７０ａのみを切断し、外部接続電
極領域７０ｘを確実、且つ、精度良く電気的に分離する
ことができる。
を形成する理由は、ダイシングの幅及び深さを精度良く
制御することができること、既存の設備であり新たに購
入する必要がないことなどである。ダイシング幅はダイ
シングブレードの幅によって設定され、ダイシングの深
さはダイシング装置メーカーによって異なるが、現状の
技術では約２μｍ〜５μｍ程度の精度誤差であり、第２
の基板１１０上の配線パターン８１を切断することな
く、確実に第１の基板７０ａのみを切断し、外部接続電
極領域７０ｘを確実、且つ、精度良く電気的に分離する
ことができる。
【００４１】以下に、スリット孔１３０を形成する工程
を説明する。図１５に示すように、ダイシング装置のテ
ーブル１５１上に第１の基板７０ａが上となるように配
置し保持する。その後、図１６に示すように、赤外線ラ
ンプ装置１５４から発せられ第１の基板７０ａ内部にま
で透過する赤外線を第１の基板７０ａ表面に照射し、反
射光を赤外線用モニタ等の検出装置１５３で検出し、ス
リット孔形成領域の位置をアライメントし、図１７に示
すように、ダイシングブレード１５５で、図１４に示す
ように、格子状のスリット孔１３０を形成する。赤外線
検出機能付のダイシング装置を用いれば、正確に第１の
基板７０ａの裏面側からでも第１の基板７０ａのみを切
断するスリット孔１３０を形成することができる。赤外
線検出機能がないダイシング装置では、アライメントが
正確に行えないためにスリット孔１３０を正確に形成す
ることが困難である。この工程で形成するスリット孔１
３０のダイシング幅は、分離後の隣接する各外部接続用
電極７０の絶縁性を十分に保つ必要性から、例えば、約
０．１mm幅で行う。
を説明する。図１５に示すように、ダイシング装置のテ
ーブル１５１上に第１の基板７０ａが上となるように配
置し保持する。その後、図１６に示すように、赤外線ラ
ンプ装置１５４から発せられ第１の基板７０ａ内部にま
で透過する赤外線を第１の基板７０ａ表面に照射し、反
射光を赤外線用モニタ等の検出装置１５３で検出し、ス
リット孔形成領域の位置をアライメントし、図１７に示
すように、ダイシングブレード１５５で、図１４に示す
ように、格子状のスリット孔１３０を形成する。赤外線
検出機能付のダイシング装置を用いれば、正確に第１の
基板７０ａの裏面側からでも第１の基板７０ａのみを切
断するスリット孔１３０を形成することができる。赤外
線検出機能がないダイシング装置では、アライメントが
正確に行えないためにスリット孔１３０を正確に形成す
ることが困難である。この工程で形成するスリット孔１
３０のダイシング幅は、分離後の隣接する各外部接続用
電極７０の絶縁性を十分に保つ必要性から、例えば、約
０．１mm幅で行う。
【００４２】ダイシング（スリット孔１３０）の深さ
は、上記したように、各外部接続電極領域７０ｘを電気
的に分離するために、第１の基板７０ａを確実に切断す
る必要があるので、樹脂層１２０内に約２μｍ〜５μｍ
程度入るように行う。このように、第１の基板７０ａ上
に形成された複数の外部接続電極領域７０ｘは、第１の
基板７０ａの裏面側から形成された格子状のスリット孔
１３０によって、それぞれ電気的に分離され、個々の半
導体装置の外部接続用電極７０となる。
は、上記したように、各外部接続電極領域７０ｘを電気
的に分離するために、第１の基板７０ａを確実に切断す
る必要があるので、樹脂層１２０内に約２μｍ〜５μｍ
程度入るように行う。このように、第１の基板７０ａ上
に形成された複数の外部接続電極領域７０ｘは、第１の
基板７０ａの裏面側から形成された格子状のスリット孔
１３０によって、それぞれ電気的に分離され、個々の半
導体装置の外部接続用電極７０となる。
【００４３】本実施形態では、スリット孔１３０を形成
する前に、スリット孔１３０となる領域上にに、上記の
ダイシング装置を用いて台形状のダイシングブレードで
第１の基板７０ａを所定の深さでダイシング処理（第１
の基板７０ａの表面を削る）を行う。このダイシング処
理工程で各外部接続用電極７０のエッヂ部分にテーパー
部を形成する。テーパー部の角度はダイシングブレード
の形状によって決定されるが、半田接合部分の大きさ、
半田量によって任意に設定される。
する前に、スリット孔１３０となる領域上にに、上記の
ダイシング装置を用いて台形状のダイシングブレードで
第１の基板７０ａを所定の深さでダイシング処理（第１
の基板７０ａの表面を削る）を行う。このダイシング処
理工程で各外部接続用電極７０のエッヂ部分にテーパー
部を形成する。テーパー部の角度はダイシングブレード
の形状によって決定されるが、半田接合部分の大きさ、
半田量によって任意に設定される。
【００４４】第１の基板７０ａの一部分を削除し各外部
接続用電極７０のエッヂ部分にテーパー部を形成した
後、第１の基板７０ａの表面に半田等の金属のメッキ層
を形成する。メッキ層は、例えば、電気メッキ、無電解
メッキ等のメッキ処理を用い第１の基板７０ａ全面に形
成する。メッキ層を形成した後、上述の図１３に示すよ
うにスリット孔１３０を形成する。
接続用電極７０のエッヂ部分にテーパー部を形成した
後、第１の基板７０ａの表面に半田等の金属のメッキ層
を形成する。メッキ層は、例えば、電気メッキ、無電解
メッキ等のメッキ処理を用い第１の基板７０ａ全面に形
成する。メッキ層を形成した後、上述の図１３に示すよ
うにスリット孔１３０を形成する。
【００４５】第１の半導体基板７０ａの外部接続用電極
領域７０ｘには、上記したように、高濃度拡散層を形成
しており、配線抵抗によるロスを緩和している。次に、
図１８及び図１９に示すように、少なくとも外部接続用
電極７０で囲まれた領域の第１の半導体基板７０ａを除
去し、半導体チップ６０を収納する収納空間１４０を形
成する。上述したように、第１の半導体基板７０ａから
形成された外部接続用電極７０は、第１及び第２のバン
プ電極９０、１００を介して第２の半導体基板１１０上
の配線パターン８１と電気接合がなされている。一方、
外部接続用電極７０以外の第１の半導体基板７０ａは樹
脂層１２０によって第２の半導体基板１１０と仮固着さ
れているだけであるために、樹脂層１２０をエッチング
除去することにより、図１８及び図１９に示すように、
各バンプ電極９０、１００上の接合層９２、１０２で固
着された外部接続用電極７０のみを残して他の第１の基
板７０ａが除去される。その結果、外部接続用電極７０
で囲まれた領域内に所定サイズの半導体チップ６０を収
納するための収納空間１４０を形成することができる。
領域７０ｘには、上記したように、高濃度拡散層を形成
しており、配線抵抗によるロスを緩和している。次に、
図１８及び図１９に示すように、少なくとも外部接続用
電極７０で囲まれた領域の第１の半導体基板７０ａを除
去し、半導体チップ６０を収納する収納空間１４０を形
成する。上述したように、第１の半導体基板７０ａから
形成された外部接続用電極７０は、第１及び第２のバン
プ電極９０、１００を介して第２の半導体基板１１０上
の配線パターン８１と電気接合がなされている。一方、
外部接続用電極７０以外の第１の半導体基板７０ａは樹
脂層１２０によって第２の半導体基板１１０と仮固着さ
れているだけであるために、樹脂層１２０をエッチング
除去することにより、図１８及び図１９に示すように、
各バンプ電極９０、１００上の接合層９２、１０２で固
着された外部接続用電極７０のみを残して他の第１の基
板７０ａが除去される。その結果、外部接続用電極７０
で囲まれた領域内に所定サイズの半導体チップ６０を収
納するための収納空間１４０を形成することができる。
【００４６】次に、図２０に示すように、収納空間１４
０に半導体チップ６０を収納し、半導体チップ６０と第
２の半導体基板１１０上の配線パターン８１上に形成さ
れた他の第２のバンプ電極１００との電気的接合を行
う。半導体チップ６０は、例えば、図２０に示すよう
に、Ｐ型半導体基板６１に所定形状のフォトマスクを形
成し、アンチモン等のＮ型の高濃度不純物を拡散して島
状のＮ+型の埋め込みコレクタ領域６２が形成され、基
板６１上にエピタキシャル成長技術によりN-型のエピタ
キシャル層６３が形成される。
０に半導体チップ６０を収納し、半導体チップ６０と第
２の半導体基板１１０上の配線パターン８１上に形成さ
れた他の第２のバンプ電極１００との電気的接合を行
う。半導体チップ６０は、例えば、図２０に示すよう
に、Ｐ型半導体基板６１に所定形状のフォトマスクを形
成し、アンチモン等のＮ型の高濃度不純物を拡散して島
状のＮ+型の埋め込みコレクタ領域６２が形成され、基
板６１上にエピタキシャル成長技術によりN-型のエピタ
キシャル層６３が形成される。
【００４７】ここでは半導体チップとしてパイポーラ素
子を取り上げたために、エピタキシャル層が採用されて
いるが、ＭＯＳでは、エピタキシャル層を採用している
もの、採用していないものがある。従ってエピタキシャ
ル層を採用することは本発明の必須事項でない。エピタ
キシャル層６３のアイソレーション拡散領域にボロン等
のＰ+型の不純物を拡散してアイソレーション拡散領域
６４が形成される。このアイソレーション拡散領域６４
によりトランジスタの活性領域となるＮ型領域はＰ型の
アイソレーション拡散領域で囲まれる。エピタキシャル
層６３の所定領域にボロン（Ｂ）等のＰ型の不純物を選
択的に拡散して所定の深さを有した島状のベース領域６
５が形成される。
子を取り上げたために、エピタキシャル層が採用されて
いるが、ＭＯＳでは、エピタキシャル層を採用している
もの、採用していないものがある。従ってエピタキシャ
ル層を採用することは本発明の必須事項でない。エピタ
キシャル層６３のアイソレーション拡散領域にボロン等
のＰ+型の不純物を拡散してアイソレーション拡散領域
６４が形成される。このアイソレーション拡散領域６４
によりトランジスタの活性領域となるＮ型領域はＰ型の
アイソレーション拡散領域で囲まれる。エピタキシャル
層６３の所定領域にボロン（Ｂ）等のＰ型の不純物を選
択的に拡散して所定の深さを有した島状のベース領域６
５が形成される。
【００４８】かかる、ベース領域６５内及びコレクタ領
域内にリン（Ｐ）、アンチモン（Ｓｂ）等のＮ型の不純
物を選択的に熱拡散してトランジスタのエミッタ領域６
６及びコレクタコンタクト拡散領域６７が形成されてい
る。半導体チップ６０の表面には、エミッタコンタクト
孔及びコレクタコンタクト孔を有するシリコン酸化膜、
或いはシリコン窒化膜等の絶縁膜６８が形成される。
域内にリン（Ｐ）、アンチモン（Ｓｂ）等のＮ型の不純
物を選択的に熱拡散してトランジスタのエミッタ領域６
６及びコレクタコンタクト拡散領域６７が形成されてい
る。半導体チップ６０の表面には、エミッタコンタクト
孔及びコレクタコンタクト孔を有するシリコン酸化膜、
或いはシリコン窒化膜等の絶縁膜６８が形成される。
【００４９】ベースコンタクト孔、エミッタコンタクト
孔、コレクタコンタクト孔によって露出された領域に
は、選択的にアルミニウム等の金属材料で蒸着されたベ
ース電極６５ａ、エミッタ電極６６ａ、コレクタ電極６
７ａが形成される。ベース電極６５ａ、エミッタ電極６
６ａ、及びコレクタ電極６７ａにアルミニウムを用いた
場合には、基板６１上にＰＳＧ膜、ＳｉＮ、ＳｉＮｘ等
の絶縁物からなるパッシベーション膜６９が形成され、
ベース電極６５ａ、エミッタ電極６６ａ、コレクタ電極
６７ａ上或いは／及び必要に応じてその他の各電極の所
定位置上のパッシベーション膜６９を選択的に除去し、
各電極６５ａ、６６ａ、６７ａの表面を露出させる。さ
らに、露出された領域内にクロム、銅、チタン等を選択
的にメッキ或いは蒸着して第１のバリアメタル膜を形成
し各電極等の腐食による不具合を防止している。
孔、コレクタコンタクト孔によって露出された領域に
は、選択的にアルミニウム等の金属材料で蒸着されたベ
ース電極６５ａ、エミッタ電極６６ａ、コレクタ電極６
７ａが形成される。ベース電極６５ａ、エミッタ電極６
６ａ、及びコレクタ電極６７ａにアルミニウムを用いた
場合には、基板６１上にＰＳＧ膜、ＳｉＮ、ＳｉＮｘ等
の絶縁物からなるパッシベーション膜６９が形成され、
ベース電極６５ａ、エミッタ電極６６ａ、コレクタ電極
６７ａ上或いは／及び必要に応じてその他の各電極の所
定位置上のパッシベーション膜６９を選択的に除去し、
各電極６５ａ、６６ａ、６７ａの表面を露出させる。さ
らに、露出された領域内にクロム、銅、チタン等を選択
的にメッキ或いは蒸着して第１のバリアメタル膜を形成
し各電極等の腐食による不具合を防止している。
【００５０】半導体チップ６０の各電極上には、上述し
た図４及び図５に示したように、バンプ電極１５０が形
成される。ここでは、バンプ電極１５０の説明は既に説
明したので省略する。半導体チップ６０の裏面側を電極
として用いる場合には、かかる、半田フィレットを形成
するために半導体チップ６０の裏面側の４辺はテーパ状
に形成される。
た図４及び図５に示したように、バンプ電極１５０が形
成される。ここでは、バンプ電極１５０の説明は既に説
明したので省略する。半導体チップ６０の裏面側を電極
として用いる場合には、かかる、半田フィレットを形成
するために半導体チップ６０の裏面側の４辺はテーパ状
に形成される。
【００５１】半導体チップ６０を外部接続用電極７０に
囲まれた各収納空間１４０内に収納した後、約３７０℃
の加熱雰囲気中に配置し、第２の半導体基板１１０上に
形成された第２のバンプ電極１００の接合層１０２と半
導体チップ６０上に形成したバンプ電極１５０の接合層
（図示しない）とを接合させ電気的接合がなされる。こ
こで、説明する必要は特にないが、収納された半導体チ
ップ６０の裏面は外部接続用電極７０の表面と同一若し
くは若干低く形成するように設計する。
囲まれた各収納空間１４０内に収納した後、約３７０℃
の加熱雰囲気中に配置し、第２の半導体基板１１０上に
形成された第２のバンプ電極１００の接合層１０２と半
導体チップ６０上に形成したバンプ電極１５０の接合層
（図示しない）とを接合させ電気的接合がなされる。こ
こで、説明する必要は特にないが、収納された半導体チ
ップ６０の裏面は外部接続用電極７０の表面と同一若し
くは若干低く形成するように設計する。
【００５２】ところで、各外部接続用電極７０は上述し
たように、既に個々に分離独立形成されているので、こ
の加熱処理工程で各外部接続用電極７０の第１のバンプ
電極９０と第２の半導体基板の第２のバンプ電極１００
とを接合している接合層９２、１０２が再溶融し、図２
０の実線矢印に示すように回転して外部接続用電極７０
が位置ずれを起こす不具合が生じる場合がある。しか
し、各バンプ電極９０、１００上に形成された接合層９
２、１０２を、例えば、図５、図６に示すような形状に
することで、半導体チップ６０の固着時における外部接
続用電極７０の滑りを防止することができ位置ずれ等を
起こす不具合を防止することができる。
たように、既に個々に分離独立形成されているので、こ
の加熱処理工程で各外部接続用電極７０の第１のバンプ
電極９０と第２の半導体基板の第２のバンプ電極１００
とを接合している接合層９２、１０２が再溶融し、図２
０の実線矢印に示すように回転して外部接続用電極７０
が位置ずれを起こす不具合が生じる場合がある。しか
し、各バンプ電極９０、１００上に形成された接合層９
２、１０２を、例えば、図５、図６に示すような形状に
することで、半導体チップ６０の固着時における外部接
続用電極７０の滑りを防止することができ位置ずれ等を
起こす不具合を防止することができる。
【００５３】しかも、図４の構造では、頭の大きい不安
定な赤子であり、図１８の様な構造にするとすぐに首の
所にクラックが発生してしまうが、図６、７の構造にす
ることでその強度を増強させることができる。次に、図
２１に示すように、第１の半導体基板７０ａから形成さ
れた各外部接続用電極７０及び半導体チップ６０と第２
の半導体基板１１０との間に形成される空間及びスリッ
ト孔１３０内に再度、エポキシ系樹脂からなる含浸樹脂
を充填し樹脂層１６０を形成し、各外部接続用電極７０
と半導体チップ６０との固定を行う。そして、上記した
半導体装置サイズ領域、即ち、環状に配置形成された外
部接続用電極７０を囲むスリット孔１３０のほぼ中央部
分でダイシングを行い、図１に示すような個々の半導体
装置に分割する。かかる、分割工程は、第２の基板１１
０が下側となるようにダイシング装置のテーブル上に配
置し、半導体装置サイズ領域７０ｙを囲むスリット孔１
３０をアライメントしてダイシングを行うことにより、
個々に分割する。
定な赤子であり、図１８の様な構造にするとすぐに首の
所にクラックが発生してしまうが、図６、７の構造にす
ることでその強度を増強させることができる。次に、図
２１に示すように、第１の半導体基板７０ａから形成さ
れた各外部接続用電極７０及び半導体チップ６０と第２
の半導体基板１１０との間に形成される空間及びスリッ
ト孔１３０内に再度、エポキシ系樹脂からなる含浸樹脂
を充填し樹脂層１６０を形成し、各外部接続用電極７０
と半導体チップ６０との固定を行う。そして、上記した
半導体装置サイズ領域、即ち、環状に配置形成された外
部接続用電極７０を囲むスリット孔１３０のほぼ中央部
分でダイシングを行い、図１に示すような個々の半導体
装置に分割する。かかる、分割工程は、第２の基板１１
０が下側となるようにダイシング装置のテーブル上に配
置し、半導体装置サイズ領域７０ｙを囲むスリット孔１
３０をアライメントしてダイシングを行うことにより、
個々に分割する。
【００５４】分割した半導体装置の側面には、樹脂層１
６０の一部を残存させることができ、外部接続用電極７
０からのリーク電流を抑制することができる。個々に分
割された半導体装置は、所定の測定、ラベル印刷後、個
別にテーピングされリール状に取り巻かれる。上述した
製造方法によって製造された半導体装置は、セラミック
ス基板、ガラスエポキシ基板、フェノール基板、絶縁処
理を施した金属基板等の配線基板上に形成された導電パ
ターンのパッド上に固着実装される。このパッド上には
半田クリームが予め印刷形成された半田層が形成されて
おり、半田を溶融させて本発明の半導体装置を搭載すれ
ば配線基板のパッド上に半導体装置を固着実装すること
ができる。
６０の一部を残存させることができ、外部接続用電極７
０からのリーク電流を抑制することができる。個々に分
割された半導体装置は、所定の測定、ラベル印刷後、個
別にテーピングされリール状に取り巻かれる。上述した
製造方法によって製造された半導体装置は、セラミック
ス基板、ガラスエポキシ基板、フェノール基板、絶縁処
理を施した金属基板等の配線基板上に形成された導電パ
ターンのパッド上に固着実装される。このパッド上には
半田クリームが予め印刷形成された半田層が形成されて
おり、半田を溶融させて本発明の半導体装置を搭載すれ
ば配線基板のパッド上に半導体装置を固着実装すること
ができる。
【００５５】この際、上記したように、各外部接続用電
極７０のエッヂ部分にテーパー部を形成していることに
より、実装基板の導電パッド（ランド）との半田接合部
分の半田フィレットを最適化することができ半田接合部
分の接合強度が向上し接続信頼性を向上させる事ができ
る。また、この固着実装工程は、図示されないが、実装
基板上に実装されるチップコンデンサ、チップ抵抗等の
半田実装される他の回路素子の実装工程と同一の工程で
できる。
極７０のエッヂ部分にテーパー部を形成していることに
より、実装基板の導電パッド（ランド）との半田接合部
分の半田フィレットを最適化することができ半田接合部
分の接合強度が向上し接続信頼性を向上させる事ができ
る。また、この固着実装工程は、図示されないが、実装
基板上に実装されるチップコンデンサ、チップ抵抗等の
半田実装される他の回路素子の実装工程と同一の工程で
できる。
【００５６】さらに、半導体装置を実装基板上に実装し
た時、各外部接続用電極７０はスリット孔１３０の間隔
分だけ離間されているために実装基板と固着する半田は
隣接配置された外部接続用電極７０が短絡することはな
い。本発明の製造方法によって製造される半導体装置
は、例えば、図２２に示すようなサイズで形成すること
ができる。本実施形態の半導体装置で、従来例で説明し
た半導体装置とほぼ同じ機能をもつ半導体チップ６０を
３．４mm×２．４mmサイズとし、各外部接続用電極７０
を０．３mm×０．３mmサイズとし、スリット孔１３０の
幅及び半導体チップ６０と各外部接続用電極７０とのク
リアランスを０．３mmとする半導体装置では有効面積率
は次のようになる。即ち、素子面積が８．１６mm2であ
り、実装面積となる半導体装置の面積が１６．５６mm2
となることから、有効面積率は約４９．３％となる。
た時、各外部接続用電極７０はスリット孔１３０の間隔
分だけ離間されているために実装基板と固着する半田は
隣接配置された外部接続用電極７０が短絡することはな
い。本発明の製造方法によって製造される半導体装置
は、例えば、図２２に示すようなサイズで形成すること
ができる。本実施形態の半導体装置で、従来例で説明し
た半導体装置とほぼ同じ機能をもつ半導体チップ６０を
３．４mm×２．４mmサイズとし、各外部接続用電極７０
を０．３mm×０．３mmサイズとし、スリット孔１３０の
幅及び半導体チップ６０と各外部接続用電極７０とのク
リアランスを０．３mmとする半導体装置では有効面積率
は次のようになる。即ち、素子面積が８．１６mm2であ
り、実装面積となる半導体装置の面積が１６．５６mm2
となることから、有効面積率は約４９．３％となる。
【００５７】従来例で説明した３．４mm×２．４mmのチ
ップサイズを有する半導体装置の有効面積率は上記した
ように２７．２％であることから、本発明の半導体装置
では有効面積率で約１．８１倍大きくなり、実装基板上
に実装する実装面積のデットスペースを小さくすること
ができ、実装基板の小型化に寄与することができる。本
実施形態では、収納空間１４０内にバイポーラＩＣから
なる半導体チップ６０を収納したが、本発明はこれに限
定されるものではなく、ＭＯＳＬＳＩ、縦型パワーＭＯ
ＳＦＥＴ、ＩＧＢＴ、ＨＢＴ等の単一の半導体デバイス
或いはそれらを複合した半導体デバイスに応用すること
ができることは説明するまでもない。
ップサイズを有する半導体装置の有効面積率は上記した
ように２７．２％であることから、本発明の半導体装置
では有効面積率で約１．８１倍大きくなり、実装基板上
に実装する実装面積のデットスペースを小さくすること
ができ、実装基板の小型化に寄与することができる。本
実施形態では、収納空間１４０内にバイポーラＩＣから
なる半導体チップ６０を収納したが、本発明はこれに限
定されるものではなく、ＭＯＳＬＳＩ、縦型パワーＭＯ
ＳＦＥＴ、ＩＧＢＴ、ＨＢＴ等の単一の半導体デバイス
或いはそれらを複合した半導体デバイスに応用すること
ができることは説明するまでもない。
【００５８】（２）第２の実施形態 以下で、本発明の第２の実施形態について図面を参照し
ながら説明する。なお、第１の実施形態と共通する事項
については、重複を避けるため説明を省略する。最初
に、本実施形態の半導体装置について図２３を参照しな
がら説明する。
ながら説明する。なお、第１の実施形態と共通する事項
については、重複を避けるため説明を省略する。最初
に、本実施形態の半導体装置について図２３を参照しな
がら説明する。
【００５９】図１に示す第１の実施形態に係る半導体装
置では、外部接続用電極７０として、高濃度不純物が拡
散されて低抵抗化された半導体基板を用いていたが、本
実施形態では外部接続用電極２７０として金属プレー
ト、例えば銅板を用いている点のみが異なり、構造及び
機能については第１の実施形態とほとんど重複するの
で、詳細な説明を省略する。
置では、外部接続用電極７０として、高濃度不純物が拡
散されて低抵抗化された半導体基板を用いていたが、本
実施形態では外部接続用電極２７０として金属プレー
ト、例えば銅板を用いている点のみが異なり、構造及び
機能については第１の実施形態とほとんど重複するの
で、詳細な説明を省略する。
【００６０】本実施形態に係る半導体装置によれば、外
部接続用電極２７０として銅板を用いているので、不純
物が拡散されて低抵抗化された半導体基板よりもはるか
に低抵抗である。以下で、本実施形態の半導体装置の製
造方法について図２４乃至図２８を参照しながら説明す
る。
部接続用電極２７０として銅板を用いているので、不純
物が拡散されて低抵抗化された半導体基板よりもはるか
に低抵抗である。以下で、本実施形態の半導体装置の製
造方法について図２４乃至図２８を参照しながら説明す
る。
【００６１】まず、図２４に示すように、銅板２００の
上面に、第１の実施形態で説明したのと同様の工程で、
第１のバンプ電極２９０を形成する。すなわち、銅板２
００上にシリコン酸化膜、或いはシリコン窒化膜、また
は絶縁樹脂等の絶縁膜を形成し、外部接続用電極にあた
る領域にコンタクトホールを形成し、これによって露出
された外部接続用電極を形成する領域上に、選択的にア
ルミニウム等の金属材料や金属合金等を蒸着し、または
その他の方法で形成し、接続用電極２７２を形成する。
その接続用電極２７２上にパッシベーション膜を形成
し、コンタクトホールを形成して接続用電極２７２を露
出させる。
上面に、第１の実施形態で説明したのと同様の工程で、
第１のバンプ電極２９０を形成する。すなわち、銅板２
００上にシリコン酸化膜、或いはシリコン窒化膜、また
は絶縁樹脂等の絶縁膜を形成し、外部接続用電極にあた
る領域にコンタクトホールを形成し、これによって露出
された外部接続用電極を形成する領域上に、選択的にア
ルミニウム等の金属材料や金属合金等を蒸着し、または
その他の方法で形成し、接続用電極２７２を形成する。
その接続用電極２７２上にパッシベーション膜を形成
し、コンタクトホールを形成して接続用電極２７２を露
出させる。
【００６２】次いで、クロム、銅、チタン等をメッキ或
いは蒸着により選択的に付着させて第１のバリアメタル
膜２７４を接続用電極２７２上に形成し接続用電極２７
２が腐食することを防止する。その後、第１のバリアメ
タル膜２７４上に第１の接続手段となる第１のバンプ電
極２９０を形成する。その後、第１のバンプ電極２９０
上に不図示のバリアメタル膜を形成し、バリアメタル膜
上に不図示の接合層を形成する。なお、以上の工程で形
成する材料や膜厚、成膜条件等は第１の実施形態と同様
なので説明を省略する。
いは蒸着により選択的に付着させて第１のバリアメタル
膜２７４を接続用電極２７２上に形成し接続用電極２７
２が腐食することを防止する。その後、第１のバリアメ
タル膜２７４上に第１の接続手段となる第１のバンプ電
極２９０を形成する。その後、第１のバンプ電極２９０
上に不図示のバリアメタル膜を形成し、バリアメタル膜
上に不図示の接合層を形成する。なお、以上の工程で形
成する材料や膜厚、成膜条件等は第１の実施形態と同様
なので説明を省略する。
【００６３】次に、第１の実施形態において説明した工
程で形成された、図９に示すような配線基板となる第２
の半導体基板１１０を用意し、これを、第１のバンプ電
極２９０と第２のバンプ電極１００とが当接するように
位置合せして、これらを接続する。接続した後に第２の
半導体基板１１０と銅板２００との間に形成された空間
内に、図２５に示すように樹脂１６０を封入する。以上
の工程の詳細については、第１の実施形態で説明した工
程と同様なので説明を省略する。
程で形成された、図９に示すような配線基板となる第２
の半導体基板１１０を用意し、これを、第１のバンプ電
極２９０と第２のバンプ電極１００とが当接するように
位置合せして、これらを接続する。接続した後に第２の
半導体基板１１０と銅板２００との間に形成された空間
内に、図２５に示すように樹脂１６０を封入する。以上
の工程の詳細については、第１の実施形態で説明した工
程と同様なので説明を省略する。
【００６４】次いで、図２６に示すように、ダイシング
で外部接続用電極を形成する領域以外の銅板２００を各
々切り出して除去し、半導体チップを収納するための収
納空間１４０を形成するとともに、銅板から形成される
外部接続用電極２７０を形成する。この工程について
も、その詳細は第１の実施形態と同様なので説明を省略
する。
で外部接続用電極を形成する領域以外の銅板２００を各
々切り出して除去し、半導体チップを収納するための収
納空間１４０を形成するとともに、銅板から形成される
外部接続用電極２７０を形成する。この工程について
も、その詳細は第１の実施形態と同様なので説明を省略
する。
【００６５】次に、図２７に示すように、第１の実施形
態で説明した半導体チップ６０を、位置合せした後に収
納空間１４０内に収納する。この工程に付いても詳細は
第１の実施形態と同様にする。次いで、図２８に示すよ
うに、半導体チップ６０の接続電極であるバンプ電極１
５０と第２の半導体基板１１０に設けられた第２のバン
プ電極１００とを電気的に接続し、かつ固着したのち
に、半導体チップ６０と第２の半導体基板１１０との間
に形成される空間内に樹脂１６０を封入する。
態で説明した半導体チップ６０を、位置合せした後に収
納空間１４０内に収納する。この工程に付いても詳細は
第１の実施形態と同様にする。次いで、図２８に示すよ
うに、半導体チップ６０の接続電極であるバンプ電極１
５０と第２の半導体基板１１０に設けられた第２のバン
プ電極１００とを電気的に接続し、かつ固着したのち
に、半導体チップ６０と第２の半導体基板１１０との間
に形成される空間内に樹脂１６０を封入する。
【００６６】その後、半導体装置サイズ領域ごとにダイ
シング等で各々切り出すことにより、図２３に示すよう
な本実施形態に係る半導体装置が完成することになる。
以上のように、外部接続用電極を低抵抗化するために金
属材料、例えば銅板を用いる際には、上記の製造方法の
他にも、外部接続用電極のサイズに合せた微細な銅板を
最初に切り出しておき、その微細な銅板を後に半導体装
置ごとに接続させる方法が考えられるが、この方法では
微細な銅板を該当する領域の半導体基板と位置合せして
接続する必要がある。
シング等で各々切り出すことにより、図２３に示すよう
な本実施形態に係る半導体装置が完成することになる。
以上のように、外部接続用電極を低抵抗化するために金
属材料、例えば銅板を用いる際には、上記の製造方法の
他にも、外部接続用電極のサイズに合せた微細な銅板を
最初に切り出しておき、その微細な銅板を後に半導体装
置ごとに接続させる方法が考えられるが、この方法では
微細な銅板を該当する領域の半導体基板と位置合せして
接続する必要がある。
【００６７】例えば１つの半導体装置あたり１０個の外
部接続用電極が必要であるとすると、この微細な銅板を
１０回位置合せして接続させる必要があり、位置合せ、
接続に多大な手間がかかるので作業効率が低下し、歩留
まりの低下につながる。しかしながら、本実施形態の製
造方法では、のちに外部接続用電極の材料となる銅板２
００を、配線基板となる第２の半導体基板１１０と位置
合せし、第１のバンプ電極２９０と第２のバンプ電極１
００とを接続して固着したのちに、不要な領域の銅板２
００を切り出して除去するとともに、除去された空間を
半導体チップの収納空間１４０としているので、一つの
半導体装置について外部接続用電極が何個あったとして
も、電極の位置合せ工程については１回で済む。
部接続用電極が必要であるとすると、この微細な銅板を
１０回位置合せして接続させる必要があり、位置合せ、
接続に多大な手間がかかるので作業効率が低下し、歩留
まりの低下につながる。しかしながら、本実施形態の製
造方法では、のちに外部接続用電極の材料となる銅板２
００を、配線基板となる第２の半導体基板１１０と位置
合せし、第１のバンプ電極２９０と第２のバンプ電極１
００とを接続して固着したのちに、不要な領域の銅板２
００を切り出して除去するとともに、除去された空間を
半導体チップの収納空間１４０としているので、一つの
半導体装置について外部接続用電極が何個あったとして
も、電極の位置合せ工程については１回で済む。
【００６８】したがって、微細な銅板をいちいち位置合
せして貼付しなくとも良いので、位置合せに要する負担
が上述の方法に比して大幅に低減でき、歩留まりの向上
に寄与する。また銅板２００を採用する場合、次のよう
な方法でも形成できる。先ず図３５に示すように、銅板
２００を用意し、全面にニッケル３００とＡｕ３０１を
積層する。これは２層で形成されているが、何層でも良
く、最上層が図３６に示すバンプ電極１００に用いられ
る接合層９２（図４を参照）と接合が可能な材料で、最
下層は、銅との接着性がよい材料が選択され、間の層は
膜剥がれ等を防止するために順次種種の材料が選択され
て形成される。
せして貼付しなくとも良いので、位置合せに要する負担
が上述の方法に比して大幅に低減でき、歩留まりの向上
に寄与する。また銅板２００を採用する場合、次のよう
な方法でも形成できる。先ず図３５に示すように、銅板
２００を用意し、全面にニッケル３００とＡｕ３０１を
積層する。これは２層で形成されているが、何層でも良
く、最上層が図３６に示すバンプ電極１００に用いられ
る接合層９２（図４を参照）と接合が可能な材料で、最
下層は、銅との接着性がよい材料が選択され、間の層は
膜剥がれ等を防止するために順次種種の材料が選択され
て形成される。
【００６９】続いて、半田バンプ１００が形成された第
２の半導体基板１１０を前実施例図１０の説明と同様な
形で形成する。符号１２０は、樹脂層で、この後銅板を
ダイシングするときの仮固定を目的として使用される。
またバンプ電極１００、１００Ａのサイズが同じである
と、１００Ａのバンプも同時に固着され、この後の銅板
の刳り貫きができなくなるため、１００Ａのサイズは小
さく形成されてある。
２の半導体基板１１０を前実施例図１０の説明と同様な
形で形成する。符号１２０は、樹脂層で、この後銅板を
ダイシングするときの仮固定を目的として使用される。
またバンプ電極１００、１００Ａのサイズが同じである
と、１００Ａのバンプも同時に固着され、この後の銅板
の刳り貫きができなくなるため、１００Ａのサイズは小
さく形成されてある。
【００７０】ただし１００、１００Ａを同じサイズで形
成したい場合は、図３７で示す切り抜き部分をプレスし
て凹み部を形成し、バンプ１００Ａの高さを１００より
も下げて形成すればよい。続いて図３７に示すように、
銅板の裏面よりダイシングして半導体チップ６０が接地
できる収納空間１４０を形成し、矢印のように半導体チ
ップを収納し、１００Ａと１５０を接続させる。ここで
は、半田バンプ１００Ａが小さく形成されているが、半
導体チップにはバンプ１５０が形成されてあるために、
逆に基板の裏面が飛び出すが、この飛び出し分だけ銅板
を厚くしておけばよい。
成したい場合は、図３７で示す切り抜き部分をプレスし
て凹み部を形成し、バンプ１００Ａの高さを１００より
も下げて形成すればよい。続いて図３７に示すように、
銅板の裏面よりダイシングして半導体チップ６０が接地
できる収納空間１４０を形成し、矢印のように半導体チ
ップを収納し、１００Ａと１５０を接続させる。ここで
は、半田バンプ１００Ａが小さく形成されているが、半
導体チップにはバンプ１５０が形成されてあるために、
逆に基板の裏面が飛び出すが、この飛び出し分だけ銅板
を厚くしておけばよい。
【００７１】前記凹み部を形成する場合も同様で、半導
体チップと銅板の厚みの調整で銅板と半導体チップの裏
面を面いちにする。前述したが、本発明は、半導体基板
の裏面、且つ外部接続電極の裏面を電極として面実装で
きる点がポイントであるからである。この後は、図２１
意向の説明と同様なので説明は省略する。
体チップと銅板の厚みの調整で銅板と半導体チップの裏
面を面いちにする。前述したが、本発明は、半導体基板
の裏面、且つ外部接続電極の裏面を電極として面実装で
きる点がポイントであるからである。この後は、図２１
意向の説明と同様なので説明は省略する。
【００７２】本発明は、当初外部接続用電極を半導体基
板で考えていたが、不純物を拡散しても抵抗値が問題に
なる場合があるため、Ｃｕ基板を採用した。
板で考えていたが、不純物を拡散しても抵抗値が問題に
なる場合があるため、Ｃｕ基板を採用した。
【００７３】
【発明の効果】上述したように、本発明の半導体装置に
よれば、従来の半導体装置のように、外部電極と接続す
る金属製のリード端子、保護用の封止モールドが不必要
となり、半導体装置の外観寸法を著しく小型化にするこ
とができる。その結果、実装基板上に実装した場合、有
効面積率が著しく向上し、実装基板上に実装する実装面
積のデットスペースを小さくすることができ、実装基板
の小型化に寄与することができる。
よれば、従来の半導体装置のように、外部電極と接続す
る金属製のリード端子、保護用の封止モールドが不必要
となり、半導体装置の外観寸法を著しく小型化にするこ
とができる。その結果、実装基板上に実装した場合、有
効面積率が著しく向上し、実装基板上に実装する実装面
積のデットスペースを小さくすることができ、実装基板
の小型化に寄与することができる。
【００７４】また、本発明の半導体装置の製造方法によ
れば、外部電極と接続する金属製のリード端子、保護用
の封止モールドが不必要な、本発明に係る半導体装置を
製造することが可能になる。
れば、外部電極と接続する金属製のリード端子、保護用
の封止モールドが不必要な、本発明に係る半導体装置を
製造することが可能になる。
【図１】本発明の第１の実施形態に係る半導体装置を示
す断面図。
す断面図。
【図２】本発明の第１の実施形態に係る半導体装置の製
造方法を示す平面図。
造方法を示す平面図。
【図３】本発明の第１の実施形態に係る半導体装置の製
造方法を示す断面図。
造方法を示す断面図。
【図４】本発明のバンプ電極を示す断面図。
【図５】本発明のバンプ電極を示す断面図。
【図６】本発明のバンプ電極を示す平面図。
【図７】本発明のバンプ電極を示す断面および平面図。
【図８】本発明の第１の実施形態に係る半導体装置の製
造方法を示す平面図。
造方法を示す平面図。
【図９】本発明の第１の実施形態に係る半導体装置の製
造方法を示す断面図。
造方法を示す断面図。
【図１０】本発明の第１の実施形態に係る半導体装置の
製造方法を示す断面図。
製造方法を示す断面図。
【図１１】バンプ電極の接合部分を示す断面図。
【図１２】バンプ電極の接合部分を示す断面図。
【図１３】本発明の第１の実施形態に係る半導体装置の
製造方法を示す断面図。
製造方法を示す断面図。
【図１４】本発明の第１の実施形態に係る半導体装置の
製造方法を示す平面図。
製造方法を示す平面図。
【図１５】本発明の第１の実施形態に係る半導体装置の
製造方法を示す断面図。
製造方法を示す断面図。
【図１６】本発明の第１の実施形態に係る半導体装置の
製造方法を示す断面図。
製造方法を示す断面図。
【図１７】本発明の第１の実施形態に係る半導体装置の
製造方法を示す断面図。
製造方法を示す断面図。
【図１８】本発明の第１の実施形態に係る半導体装置の
製造方法を示す断面図。
製造方法を示す断面図。
【図１９】本発明の第１の実施形態に係る半導体装置の
製造方法を示す平面図。
製造方法を示す平面図。
【図２０】本発明の第１の実施形態に係る半導体装置の
製造方法を示す断面図。
製造方法を示す断面図。
【図２１】本発明の第１の実施形態に係る半導体装置の
製造方法を示す断面図。
製造方法を示す断面図。
【図２２】本発明の半導体装置の裏面を示す図。
【図２３】本発明の第２の実施形態に係る半導体装置の
構造を示す断面図。
構造を示す断面図。
【図２４】本発明の第２の実施形態に係る半導体装置の
製造方法を示す断面図。
製造方法を示す断面図。
【図２５】本発明の第２の実施形態に係る半導体装置の
製造方法を示す断面図。
製造方法を示す断面図。
【図２６】本発明の第２の実施形態に係る半導体装置の
製造方法を示す断面図。
製造方法を示す断面図。
【図２７】本発明の第２の実施形態に係る半導体装置の
製造方法を示す断面図。
製造方法を示す断面図。
【図２８】本発明の第２の実施形態に係る半導体装置の
製造方法を示す断面図。
製造方法を示す断面図。
【図２９】従来の半導体装置を示す断面図。
【図３０】従来の半導体装置を配線基板上に実装した状
態を示す断面図。
態を示す断面図。
【図３１】従来の半導体装置を示す平面図。
【図３２】従来の半導体装置を示す平面図。
【図３３】従来の半導体装置について説明する断面図。
【図３４】従来の半導体装置について説明する断面図。
【図３５】本発明の第３の実施形態に係る半導体装置の
製造方法を示す断面図。
製造方法を示す断面図。
【図３６】本発明の第３の実施形態に係る半導体装置の
製造方法を示す断面図。
製造方法を示す断面図。
【図３７】本発明の第３の実施形態に係る半導体装置の
製造方法を示す断面図。
製造方法を示す断面図。
Claims (12)
- 【請求項１】 ＩＣ等が搭載され、複数の電極が夫々の
側辺に設けられた半導体チップと、 前記半導体チップの周辺に前記複数の電極と対応して設
けられ、且つ前記半導体チップと一定間隔離間し、半導
体チップとは別の基板より形成されたブロック状の複数
の外部接続用電極と、 前記半導体チップ及び前記外部接続用電極と対向して配
置され、前記半導体チップの前記電極と前記外部接続用
電極とを電気的に接続する配線パターンをその表面に有
する配線基板と、 前記配線パターンの一端と前記半導体チップの電極、前
記配線パターンの他端と前記外部接続用電極とを接続す
る接続手段とを有することを特徴とする半導体装置。 - 【請求項２】 前記接続手段はバンプ電極であり、この
バンプ電極により前記半導体基板と前記半導体チップと
の間に空間が形成される請求項１記載の半導体装置。 - 【請求項３】 前記バンプ電極の表面に形成された複数
の接合層により接続がなされることを特徴とする請求項
２記載の半導体装置。 - 【請求項４】 前記空間に熱硬化性の絶縁樹脂が充填さ
れたことを特徴とする請求項１、請求項２または請求項
３記載の半導体装置。 - 【請求項５】 半導体素子が搭載され、その表面に電極
が設けられた半導体チップと、 前記半導体チップの周辺に前記電極と対応して設けら
れ、且つ前記半導体チップと一定間隔離間し、半導体チ
ップとは別の金属基板より形成されたブロック状の外部
接続用電極と、 前記半導体チップ及び前記外部接続用電極と対向して配
置され、前記半導体チップの前記電極と前記外部接続用
電極とを電気的に接続する配線パターンをその表面に有
する配線基板と、 前記配線パターンの一端と前記半導体チップの電極、前
記配線パターンの他端と前記外部接続用電極とを接続す
る接続手段とを有することを特徴とする半導体装置。 - 【請求項６】 前記接続手段はバンプ電極であり、この
バンプ電極により前記半導体基板と前記半導体チップと
の間に空間が形成される請求項５記載の半導体装置。 - 【請求項７】 前記バンプ電極の表面に形成された複数
の接合層により接続がなされることを特徴とする請求項
６記載の半導体装置。 - 【請求項８】 前記空間に熱硬化性の絶縁樹脂が充填さ
れたことを特徴とする請求項５、請求項６または請求項
７記載の半導体装置。 - 【請求項９】 前記金属基板は、銅より成る請求項５記
載の半導体装置。 - 【請求項１０】 外部との接続のために表面に露出され
た第１の接続用電極群を各側辺に有するＩＣチップを用
意し、 裏面から表面に渡り切除領域を設けることで前記半導体
チップの収納空間が用意できる半導体ウェハ（または金
属基板）を用意し、前記予定の収納空間の周囲に前記各
側辺に位置する前記第１の接続群に対応した外部接続用
電極群が配置されるように格子状にスリットを入れ、 前記外部接続用電極群の内側に位置する前記スリットに
より分離された前記半導体ウェハ（または金属基板）を
取り除き、前記収納空間を形成し、 前記収納空間に前記半導体ＩＣを収納し、前記第１の接
続用電極群と前記外部接続用電極群とを電気的に接続し
て一体の半導体装置とする半導体装置の製造方法。 - 【請求項１１】 外部との接続のために表面に露出され
た第１の接続用電極群を有する半導体チップを用意し、 裏面から表面に渡り切除領域を設けることで前記半導体
チップの収納空間が用意できる金属板を用意し、前記予
定の収納空間の周囲に前記第１の接続群に対応した外部
接続用電極群が配置されるように格子状にスリットを入
れ、 前記外部接続用電極群の内側に位置する前記スリットに
より分離された前記金属板を取り除き、前記収納空間を
形成し、 前記収納空間に前記半導体チップを収納し、前記第１の
接続用電極群と前記外部接続用電極群とを電気的に接続
して一体の半導体装置とする半導体装置の製造方法。 - 【請求項１２】 前記スリットは、ダイシングにより実
現される請求項１０または請求項１１記載の半導体装置
の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22832997A JP3796016B2 (ja) | 1997-03-28 | 1997-08-25 | 半導体装置 |
| KR1019970053380A KR100272686B1 (ko) | 1997-03-28 | 1997-10-17 | 반도체장치및그제조방법 |
| US09/045,074 US6022757A (en) | 1997-03-28 | 1998-03-20 | Semiconductor device and manufacturing method |
| US09/474,403 US6355542B1 (en) | 1997-03-28 | 1999-12-29 | Semiconductor device and manufacturing method |
| US09/474,583 US6346434B1 (en) | 1997-03-28 | 1999-12-29 | Semiconductor device and manufacturing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7830997 | 1997-03-28 | ||
| JP9-78309 | 1997-03-28 | ||
| JP22832997A JP3796016B2 (ja) | 1997-03-28 | 1997-08-25 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005278114A Division JP2006019765A (ja) | 1997-03-28 | 2005-09-26 | 半導体装置および半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10326806A true JPH10326806A (ja) | 1998-12-08 |
| JP3796016B2 JP3796016B2 (ja) | 2006-07-12 |
Family
ID=26419392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22832997A Expired - Fee Related JP3796016B2 (ja) | 1997-03-28 | 1997-08-25 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US6022757A (ja) |
| JP (1) | JP3796016B2 (ja) |
| KR (1) | KR100272686B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943441B2 (en) | 1998-07-06 | 2005-09-13 | Renesas Technology Corp. | Semiconductor device |
| JP2007528601A (ja) * | 2004-03-09 | 2007-10-11 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 信頼性が高く、費用効果があり、熱的に強いＡｕＳｎダイ取付け技術 |
| JP2008263135A (ja) * | 2007-04-13 | 2008-10-30 | Denso Corp | 半導体装置の実装構造 |
| US7525813B2 (en) | 1998-07-06 | 2009-04-28 | Renesas Technology Corp. | Semiconductor device |
| US11862586B2 (en) | 2021-06-16 | 2024-01-02 | Kioxia Corporation | Semiconductor device and method of manufacturing the same |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3796016B2 (ja) * | 1997-03-28 | 2006-07-12 | 三洋電機株式会社 | 半導体装置 |
| JP3420703B2 (ja) * | 1998-07-16 | 2003-06-30 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2001085463A (ja) * | 1999-09-09 | 2001-03-30 | Rohm Co Ltd | 半導体チップおよびそれを用いた半導体装置 |
| US6271060B1 (en) * | 1999-09-13 | 2001-08-07 | Vishay Intertechnology, Inc. | Process of fabricating a chip scale surface mount package for semiconductor device |
| JP2001237346A (ja) * | 2000-02-23 | 2001-08-31 | Oki Electric Ind Co Ltd | 半導体素子搭載基板、及び半導体装置の製造方法 |
| US6822322B1 (en) | 2000-02-23 | 2004-11-23 | Oki Electric Industry Co., Ltd. | Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device |
| JP3842548B2 (ja) * | 2000-12-12 | 2006-11-08 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置 |
| US6867489B1 (en) * | 2002-01-22 | 2005-03-15 | Fairchild Semiconductor Corporation | Semiconductor die package processable at the wafer level |
| JP4048994B2 (ja) * | 2003-04-10 | 2008-02-20 | ソニー株式会社 | ナビゲーション装置 |
| US6991961B2 (en) * | 2003-06-18 | 2006-01-31 | Medtronic, Inc. | Method of forming a high-voltage/high-power die package |
| JP2006278646A (ja) * | 2005-03-29 | 2006-10-12 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US7868440B2 (en) * | 2006-08-25 | 2011-01-11 | Micron Technology, Inc. | Packaged microdevices and methods for manufacturing packaged microdevices |
| US7863097B2 (en) * | 2008-11-07 | 2011-01-04 | Raytheon Company | Method of preparing detectors for oxide bonding to readout integrated chips |
| KR20100095268A (ko) * | 2009-02-20 | 2010-08-30 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
| JP5548060B2 (ja) * | 2010-07-28 | 2014-07-16 | 株式会社東芝 | 半導体装置 |
| US8643154B2 (en) * | 2011-01-31 | 2014-02-04 | Ibiden Co., Ltd. | Semiconductor mounting device having multiple substrates connected via bumps |
| US9064781B2 (en) * | 2011-03-03 | 2015-06-23 | Broadcom Corporation | Package 3D interconnection and method of making same |
| US8508045B2 (en) | 2011-03-03 | 2013-08-13 | Broadcom Corporation | Package 3D interconnection and method of making same |
| CN103378244A (zh) * | 2012-04-27 | 2013-10-30 | 无锡华润华晶微电子有限公司 | 发光二极管器件及其制造方法 |
| US10083932B2 (en) * | 2014-01-17 | 2018-09-25 | Nvidia Corporation | Package on package arrangement and method |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0267731A (ja) * | 1988-09-02 | 1990-03-07 | Toshiba Corp | はんだバンプ形半導体装置とその製造方法 |
| JPH0821670B2 (ja) * | 1990-02-27 | 1996-03-04 | ローム株式会社 | 合成樹脂封止型電子部品 |
| JPH05129473A (ja) * | 1991-11-06 | 1993-05-25 | Sony Corp | 樹脂封止表面実装型半導体装置 |
| JPH05174878A (ja) * | 1991-12-20 | 1993-07-13 | Fujitsu Ltd | フリップチップ接合方法 |
| JPH05226502A (ja) * | 1992-02-13 | 1993-09-03 | Casio Comput Co Ltd | 配線基板およびその接続構造 |
| JP3115155B2 (ja) * | 1993-05-28 | 2000-12-04 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JPH0738334A (ja) * | 1993-07-22 | 1995-02-07 | Seikosha Co Ltd | 水晶発振器 |
| JP2991010B2 (ja) * | 1993-09-29 | 1999-12-20 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP3248551B2 (ja) | 1994-02-14 | 2002-01-21 | 日本電信電話株式会社 | 反響消去装置 |
| JP2792532B2 (ja) | 1994-09-30 | 1998-09-03 | 日本電気株式会社 | 半導体装置の製造方法及び半導体ウエハー |
| US5786230A (en) * | 1995-05-01 | 1998-07-28 | Motorola, Inc. | Method of fabricating multi-chip packages |
| US5770884A (en) * | 1995-06-30 | 1998-06-23 | International Business Machines Corporation | Very dense integrated circuit package |
| US5629241A (en) * | 1995-07-07 | 1997-05-13 | Hughes Aircraft Company | Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same |
| JP3796016B2 (ja) * | 1997-03-28 | 2006-07-12 | 三洋電機株式会社 | 半導体装置 |
-
1997
- 1997-08-25 JP JP22832997A patent/JP3796016B2/ja not_active Expired - Fee Related
- 1997-10-17 KR KR1019970053380A patent/KR100272686B1/ko not_active Expired - Fee Related
-
1998
- 1998-03-20 US US09/045,074 patent/US6022757A/en not_active Expired - Lifetime
-
1999
- 1999-12-29 US US09/474,583 patent/US6346434B1/en not_active Expired - Lifetime
- 1999-12-29 US US09/474,403 patent/US6355542B1/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943441B2 (en) | 1998-07-06 | 2005-09-13 | Renesas Technology Corp. | Semiconductor device |
| US7068521B2 (en) | 1998-07-06 | 2006-06-27 | Renesas Technology Corp. | Semiconductor device |
| US7525813B2 (en) | 1998-07-06 | 2009-04-28 | Renesas Technology Corp. | Semiconductor device |
| US7817437B2 (en) | 1998-07-06 | 2010-10-19 | Renensas Electronics Corporation | Semiconductor device |
| US8295057B2 (en) | 1998-07-06 | 2012-10-23 | Murata Manufacturing Co., Ltd. | Semiconductor device |
| JP2007528601A (ja) * | 2004-03-09 | 2007-10-11 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 信頼性が高く、費用効果があり、熱的に強いＡｕＳｎダイ取付け技術 |
| JP2008263135A (ja) * | 2007-04-13 | 2008-10-30 | Denso Corp | 半導体装置の実装構造 |
| US11862586B2 (en) | 2021-06-16 | 2024-01-02 | Kioxia Corporation | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US6346434B1 (en) | 2002-02-12 |
| JP3796016B2 (ja) | 2006-07-12 |
| US6355542B1 (en) | 2002-03-12 |
| US6022757A (en) | 2000-02-08 |
| KR19980079427A (ko) | 1998-11-25 |
| KR100272686B1 (ko) | 2000-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3796016B2 (ja) | 半導体装置 | |
| US6441475B2 (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
| US6316287B1 (en) | Chip scale surface mount packages for semiconductor device and process of fabricating the same | |
| JP4026882B2 (ja) | 半導体装置 | |
| US20030122237A1 (en) | Semiconductor device | |
| JP2005175263A (ja) | 半導体装置の製造方法、半導体装置、電子機器 | |
| US20040048415A1 (en) | Fabrication method for a semiconductor CSP type package | |
| JP3502056B2 (ja) | 半導体装置およびこれを用いた積層構造体 | |
| JP2009516369A (ja) | チップアセンブリ及びそのチップアセンブリの製造方法 | |
| JP3819483B2 (ja) | 半導体装置 | |
| JPH1027767A (ja) | 半導体装置の製造方法 | |
| JP3339472B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0562980A (ja) | 半導体装置およびその製造方法 | |
| JP4127872B2 (ja) | 半導体装置 | |
| JPH1022336A (ja) | 半導体装置の製造方法 | |
| JP3663036B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006019765A (ja) | 半導体装置および半導体モジュール | |
| JP4318723B2 (ja) | 半導体装置 | |
| JPH1012651A (ja) | 半導体装置 | |
| JP2000100864A (ja) | 半導体装置及びその組立体 | |
| JP2006005366A (ja) | 半導体装置 | |
| JP2006121071A (ja) | 半導体装置およびその製造方法 | |
| JP2006024926A (ja) | 半導体装置 | |
| JPH11340267A (ja) | 半導体チップとその製造方法および半導体装置 | |
| JPH10125855A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040730 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060414 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |