JPH10326951A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPH10326951A
JPH10326951A JP15039097A JP15039097A JPH10326951A JP H10326951 A JPH10326951 A JP H10326951A JP 15039097 A JP15039097 A JP 15039097A JP 15039097 A JP15039097 A JP 15039097A JP H10326951 A JPH10326951 A JP H10326951A
Authority
JP
Japan
Prior art keywords
mark
mounting surface
chip mounting
flip
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP15039097A
Other languages
English (en)
Inventor
Motohiko Itai
基彦 板井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP15039097A priority Critical patent/JPH10326951A/ja
Publication of JPH10326951A publication Critical patent/JPH10326951A/ja
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/303Assembling printed circuits with electric components, e.g. with resistors with surface mounted components

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 位置決めなどのためのマークをフリップチッ
プ搭載面側に読取り可能に設けなる配線基板で、同マー
クを消失させることなく、電極群のコーポラナリティ確
保のため、チップ搭載面を平面研磨可能とする。 【解決手段】 マーク121の上面122がチップ搭載
面102より低位となるように、同マーク121を、チ
ップ搭載面102を形成するセラミック層111のすぐ
下のセラミック層112の上面112aに形成する。そ
して、このマーク121がフリップチップ搭載面102
側から読取り可能に最上層のセラミック層111に開口
123を設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、IC等の電子部品
を搭載、接続するフリップチップ搭載用の配線基板に関
し、詳しくは、電極(外部端子)を一主面に多数備えた
フリップチップ(以下、単にチップともいう)を搭載、
接続するため、セラミックや樹脂などの絶縁材を主体と
して形成されてなる配線基板(以下、単に基板ともい
う)に関する。
【0002】
【従来の技術】図6及び図7は、フリップチップ(2点
鎖線で図示)201を接続する配線基板101の一例を
示している。このものは、それ自体は複数の絶縁材層1
11〜115から形成され、フリップチップ201を搭
載するフリップチップ搭載面(以下、チップ搭載面とも
いう)102をなすその上面には、チップ201の図示
しない電極(以下、チップ側の電極をバンプという)に
対応する多数の電極103,103を備えている。ま
た、図示のようにこの配線基板101のチップ搭載面1
02には、電極103と同材質で比較的大きめのマーク
(フィディシャルマーク或いはアライメントマークとも
いわれる)121〜121が例えば基板101の外周寄
り部位に3か所設けられている。なお、同図の1マーク
は4つの部位121a〜121aからなっている。これ
は、チップ201のアッセンブル工程でそれを正しく位
置決めして接続するためや、その後、基板101とチッ
プ201の接続面間のアンダーフィル(樹脂充填)を行
う際の位置決め(確認)などに用いられる。また、上記
のような位置決めのためのマークの他にも、配線基板の
品番や方向を示すマークなどが形成されることもある。
【0003】このような配線基板101にチップ201
を搭載、接続する際には、この3つの位置決めのための
マーク121〜121の周縁(位置)を読取り、それに
基づいて各電極103及びこの上に形成されたハンダバ
ンプ(図示せず)の位置を検出する。そして、この検出
位置にチップ201の各バンプが正対するようにチップ
201の位置を修正、位置決めし、配線基板101上に
正しく搭載し、ハンダバンプを溶融させて両者を接合し
ている。
【0004】ところで、上記配線基板101が例えばセ
ラミック積層構造のものである場合には従来次のように
製造されていた。すなわち、所定のセラミックグリーン
シートに電気的導通用(内部配線用)に必要なビアホー
ルをあけ、同ホール及びシート面に必要なメタライズペ
ーストをスクリーン印刷する。この際、チップ搭載面
(最上層)102をなすセラミックグリーンシートの製
造においては、マーク121の形成のためのメタライズ
ペーストをチップ接合用の電極(パッド)先端のキャッ
ピング(凹みの補填)のためのメタライズペーストの印
刷と同時にスクリーン印刷する。
【0005】次に、このマーク121や電極103のた
めのメタライズペーストが印刷され、チップ搭載面10
2をなすグリーンシートを最上層とし、ビアなどの内部
配線が印刷された他の複数のグリーンシートを積層、熱
圧着する。そして、基板単位に切断して焼成し、Ni
(ニッケル)メッキなどの表面処理をする。こうして製
造された配線基板101は、図7に示したように、その
チップ搭載面102において電極103とマーク121
がその厚さ分、隆起した状態で形成されることになる。
【0006】このような配線基板101には、後工程で
チップ201が搭載、接続されるが、この基板101の
電極(群)103の上端面(先端面)に許容されるバラ
ツキの幅(一平面性)、すなわち、チップ搭載面102
における電極103の上端面のコーポラナリティ(co
planarity)には、チップ201のバンプの上
端面のそれに対応するよう高度のコーポラナリティが要
求される。ところが、前記のようなセラミック製の基板
の製造においては焼成時に、例えば図7中、2点鎖線で
示したような反りやウネリなどの変形が発生しがちであ
り、その場合には電極(群)103〜103の上端面の
コーポラナリティは損なわれることになる。このため、
上記の製法では、電極(群)の上端面に高いコーポラナ
リティを確保することは困難な場合があり、したがっ
て、このような要請には従来、メッキ前に再焼成を行
い、その反り等の矯正(修正)を行うことを余儀なくさ
れていた。
【0007】しかし、このような矯正によって電極10
3の上端面に得られるコーポラナリティは、せいぜい2
5μm程度の範囲であり、これ以上の例えば10μm以
内といった極めて高度のコーポラナリティを得ることは
困難である。そこで、こうした要請には、焼成後、その
チップ搭載面102を平面研磨し、そのチップ搭載面1
02と電極103の上端面とを一平面とし、これによっ
てその反り等を解消しつつ、電極(群)103の上端面
について高度のコーポラナリティを得ることが考えられ
る。
【0008】
【発明が解決しようとする課題】ところが、このような
平面研磨によって電極103の上端面のコーポラナリテ
ィを得ようとすると、マーク121の厚さ(メタライズ
層)が通常10μm程度と極めて薄いことから、その際
同時にマーク121が削りとられて消失してしまうこと
になる。しかも、この種の配線基板101ではマーク1
21がチップ搭載面102において比較的その外周寄り
部位に形成される。したがって、焼成された基板101
が図7中、2点鎖線で示したようにチップ搭載面102
が凹となすように反っている場合には実質的なチップ搭
載面が研磨されることなくその外周寄り部位が集中的に
研磨され、マークが削りとられてしまうことになる。こ
のように上記構造の配線基板101では、平面研磨によ
ってマークを消失させることなく電極(群)の上端面の
コーポラナリティ(以下、電極のコーポラナリティとも
いう)を得ることはできない。
【0009】なお、マーク用のメタライズペーストを印
刷することなく基板を焼成し、焼成による反りを研磨で
解消した後で再度位置合せを行って電極の上端面のキャ
ッピングとともに、マークのためのメタライズペースト
を印刷して再焼成する手法も考えられる。しかし、これ
では位置合せの困難さもさることながら、結局その再焼
成によって反りが発生するなどより、非効率的である上
に電極に高いコーポラナリティを確保することは困難で
ある。
【0010】本発明は、このような点に鑑みて案出され
たもので、その目的とするところは、フリップチップの
接続などにおける位置決めのためなどに用いられる各種
のマークをフリップチップ搭載面側に読取り可能に備え
てなる配線基板において、電極のコーポラナリティ確保
のため、そのマークを消失させることなく、チップ搭載
面の平面研磨を可能とした配線基板、さらにはそのマー
クを消失させることなくチップ搭載面が平面研磨されて
なる配線基板を提供することにある。
【0011】
【課題を解決するための手段】上記課題を解決するため
に本発明は、フリップチップ搭載面にフリップチップ接
続用の多数の電極を備えると共に、マークをこのフリッ
プチップ搭載面側に読取り可能に備えてなる配線基板に
おいて、前記マークを該フリップチップ搭載面より下に
存在するように設けたことにある。なお、本明細書にお
いて「フリップチップ搭載面」若しくは「チップ搭載
面」とは、配線基板におけるフリップチップの搭載(接
合)される側の主面をいう。
【0012】上記の手段により、本発明に係る配線基板
においては、マークをフリップチップ搭載面より下に存
在するように設けたことから、後工程でそのマークを消
失させることなく、フリップチップ搭載面を所定量、平
面研磨することができる。したがって、チップ搭載面に
存在する多数の電極群の上端面は、チップ搭載面と同様
に高度のコーポラナリティとなすことができる。なお上
記手段において、「マークをフリップチップ搭載面より
下に存在するように設けた」としたのは、本発明ではマ
ークの上面がフリップチップ搭載面より下にある場合に
限らず、同マークの部分がフリップチップ搭載面より上
にあっても同マークの下寄り部位がフリップチップ搭載
面より下に存在するような厚さで設けられている場合で
も、同様の効果があるからである。すなわち、この場合
でも、後工程でそのマークを消失させることなく、フリ
ップチップ搭載面を所定量、平面研磨することができる
ためである。なお、本明細書において「研磨」とは、研
磨又は研削を意味する。
【0013】そして、セラミック積層構造や樹脂積層構
造などの絶縁材積層構造からなる配線基板では次の構成
(構造)とするとよい。すなわち、フリップチップ搭載
面にフリップチップ接続用の多数の電極を備えると共
に、マークをこのフリップチップ搭載面側に読取り可能
に備えてなる、絶縁材積層構造の配線基板において、前
記マークの上面が該フリップチップ搭載面より低位とな
るように、該マークを該フリップチップ搭載面を形成す
る絶縁材層よりも下の絶縁材層の上面に形成すると共
に、該マークが形成された絶縁材層より上の絶縁材層
に、該マークを露出させる開口を設けて該マークを読取
り可能に形成してなるものである。
【0014】この構成においても後工程でそのマークを
消失させることなく、フリップチップ搭載面を所定量、
平面研磨することができる。すなわち、マークの上面は
チップ搭載面より低位にあるから、マークを消失させる
ことなく、チップ搭載面を形成する最上層の絶縁材層の
上面を所定量、平面研磨(研削)することができ、その
後におけるマークの読取りにも支障を招かない。したが
って、フリップチップ搭載面を形成する絶縁材層の上面
に適切な研磨代を設定することでチップ搭載面に存在す
る多数の電極群の上端面は、チップ搭載面と同様に高度
のコーポラナリティをなすことができる。これにより、
配線基板が例えばセラミック積層構造品であり、焼成に
よってそのチップ搭載面が凹となすように反っていて
も、マークを消失させることなく、チップ搭載面の平面
研磨ができる。したがって、このような基板においても
その電極の上端面に所望とするコーポラナリティをうる
ことができる。
【0015】なお、前記手段ではマークをチップ搭載面
を形成する絶縁材層よりも下の絶縁材層の上面に形成す
ることとしたが、基板に許容される反り等の変形の大き
さやチップ搭載面を形成する絶縁材層の厚さ、さらには
マークをなすメタライズ層の厚さ等を考慮すると、次の
ように構成するのがより好ましい。すなわち、フリップ
チップ搭載面にフリップチップ接続用の多数の電極を備
えると共に、マークをこのフリップチップ搭載面側に読
取り可能に備えてなる、絶縁材積層構造の配線基板にお
いて、前記マークの上面が該フリップチップ搭載面より
低位となるように、該マークを該フリップチップ搭載面
を形成する絶縁材層のすぐ下の絶縁材層の上面に形成す
ると共に、前記フリップチップ搭載面を形成する絶縁材
層に、該マークを露出させる開口を設けて該マークを読
取り可能に形成してなるものである。なお、本明細書に
おいて「マーク」とは、フリップチップの接続などにお
ける位置決めのマークや品番、方向を示す各種のマーク
等が挙げられるが、その用途によって限定されるもので
はない。
【0016】例えば、セラミック積層構造の基板の主面
に許容される焼成時の変形(反り等)の大きさは、27
μm程度と微小であり、したがって、チップ搭載面のコ
ーポラナリティをうるために設定すべき研磨代は0.1
mm程度あれば略問題ない。これに対し、チップ搭載面
を形成する絶縁材層の厚さは0.3mm程度と比較的厚
くすることができ、また、マークをなすメタライズ層の
厚さは読取りを確実にするためでも10μm程度と極め
て薄くてよいからである。さらに、前記手段ではマーク
は露出されているが、このマークは読取り可能であれば
よいことから、前記各手段における開口には透明な樹脂
(例えばエポキシ樹脂)が充填されていてもよい。な
お、本明細書で透明とは、マークの読取に支障のない程
度の透明性があることをいう。
【0017】そして、上記の本発明に係る配線基板にお
いて、前記マークを消失させることなく前記フリップチ
ップ搭載面が平面研磨されてなるものにおいては、チッ
プ搭載面とともに電極の上端面には極めて高度のコーポ
ラナリティが確保されており、したがって、フリップチ
ップとの接続性の向上が図られる。
【0018】
【発明の実施の形態】本発明に係る配線基板の一実施形
態例について、図1ないし図3を参照しながら詳細に説
明する。ただし、本例では多数のセラミック層からなる
積層構造の配線基板において具体化した場合を説明す
る。図中101は、本例の配線基板であって矩形平板状
をなし、詳しくは図示しないが、チップ搭載面102す
なわち基板上面(主面)102の中央寄り部位には、搭
載されるフリップチップ201のバンプ(図示せず)と
の接続用の多数の電極(群)103が、平面視(チップ
搭載面102を上から見て)、同チップ201の各バン
プと対面するように、それと同じ微細なピッチ、配置で
絶縁を確保し縦横に多数形成されている。ただし、この
電極103の上端面(以下、電極面ともいう)は、基板
101の最上層を形成するセラミック層111の上面つ
まりチップ搭載面102と略面一に形成されている。な
お、これらの電極103〜103は、各々その下に連な
るビア104を介して、各セラミック層112〜115
に形成された多数の内部配線やビアに接続され、下面1
05に形成された外部配線取り出し用の図示しない各電
極に接続されている。
【0019】そして、基板101のチップ搭載面102
側の外周寄り部位には、電極103と同じ構成(メタラ
イズ層)からなるマーク(本例では位置決めのためのマ
ーク)121が例えば3か所、独立して形成されてい
る。ただし、各マーク121とも本例では、平面視、四
つの長方形部位121aに分割されており、チップ搭載
面102を形成する最上層のセラミック層111のすぐ
下のセラミック層112の上面112aに、所定の厚さ
Mtで形成されている。また、チップ搭載面102を形
成するセラミック層112には、平面視、そのマーク1
21に対応する部位に、このマーク121全体が露出す
るように平面視、略正方形でマーク121より大きい窓
状の開口123が設けられている。こうして、マーク1
21がチップ搭載面102側から読取られるように形成
されている。
【0020】なお、本例の配線基板101を形成する一
セラミック層の厚さは、0.1〜0.3mm程度であ
り、メタライズペーストが印刷されて同時焼成されてな
るマーク121の厚さMtは本例では10μmとされて
いる。したがって、本例でのマーク121は、その上面
122が最上層のセラミック層111の上面がなすチッ
プ搭載面102より、略そのセラミック層111の厚さ
分近く、低位となるように設けられている。因みに、本
例では焼成後の最上層のセラミック層111の厚さは例
えば0.25mmに設定されており、その上面側に平面
研磨代Kが、例えば0.1mm設けられている。
【0021】このように構成された本形態の配線基板1
01は、チップ搭載面102がその研磨代(0.1m
m)K分、後工程で平面研磨できる。そして、その研磨
代K分研磨されると、電極面103もチップ搭載面10
2と同時に平面研磨され、電極103の群の上端面はそ
の研磨精度に応じた高度のコーポセラナリティでチップ
搭載面102と面一に仕上げられる。一方、このように
研磨されても、マーク121は上から2層目のセラミッ
ク層112の上面112aに10μm程度の厚さで形成
されているために消失しない。したがって、後述するよ
うに後工程で、鍍金がされ、その後のフリップチップ接
続などにおける位置決めにおいても、このマーク121
の読取りを損なわせることもない。
【0022】このように本例の配線基板101において
は、焼成後、マーク121を消失させることなくチップ
搭載面102をその研磨代K分、平面研磨することがで
きるので、電極面(群)103に所望とするコーポラナ
リティを確保できる。なお、研磨代Kは、反りなどの変
形を考慮し、チップ搭載面102がいわば一皮削りとら
れることで、電極面群の全体も同時に研磨されるよう
に、配線基板101に応じて適宜に設定すればよい。ま
た、マーク121は、本例ではその上面122が平面研
磨後においてもチップ搭載面102より低位となるよう
に薄く設けたが、平面研磨時に、上面が研磨され平面研
磨後においてチップ搭載面102と面一となるように十
分厚くしておくことも可能である。
【0023】なお、この様に平面研磨された配線基板1
01は、その後、従来と同様に電極103の上端面やマ
ーク121の表面などのメタライズ層にNi鍍金、Au
鍍金をする。すると、その鍍金厚さ分、微小ながらチッ
プ搭載面102より電極面が隆起する。こうして形成さ
れた配線基板(完成品)101は、そのチップ搭載面1
02とともに電極(群)103〜103の上端面が平面
研磨されたものであることから、例えば従来のセラミッ
ク積層構造の配線基板のように再焼成によってえられる
コーポラナリティに比べ、極めて高度のコーポラナリテ
ィの電極をもつ配線基板101となすことができる。な
お、この各電極103には場合によってはハンダバンプ
が形成される。
【0024】さらに、本例のようなセラミック積層構造
の配線基板101では、その最上層のグリーンシートの
製造において、従来の配線基板におけるようなビア上端
面部のキャッピングのためのメタライズペーストの印刷
工程を要しない。つまり、従来のこの種の配線基板で
は、ビアの上端面(露出先端面)の凹みを防止し、チッ
プのバンプとのハンダ接合時におけるボイドの発生を防
ぐための穴埋めとしてキャッピング工程を要していた。
しかし、本例の配線基板101ではチップ搭載面102
が平面研磨されると同時に電極103の上端面も平面研
磨されるためにキャッピングは不要となる。また、本例
の配線基板101のようにセラミック積層構造のもので
は、平面研磨されることで、メタライズペーストの印刷
不良や焼成に起因する汚れや異物が同時に除去される。
したがって、チップ搭載面102の外観不良が低減さ
れ、その分品質の向上も期待される。
【0025】さて次に前記したセラミック積層構造の配
線基板101の製法について、図4を参照して説明する
が、このものは従来公知のセラミック積層構造の配線基
板の製法と基本的に共通するため、相違点(異なる工
程)のみ説明する。すなわち、チップ搭載面102を形
成するセラミック層111のすぐ下のセラミック層11
2を形成するセラミックグリーンシートの製造におい
て、マーク121に対応するその平面的位置に、マーク
用のメタライズペースト121bとして例えば鍍金の被
着性に優れたMo(モリブデン)を主成分とするメタラ
イズペースト、或いはW(タングステン)を主成分とす
るメタライズペーストをスクリーン印刷する。
【0026】また、チップ搭載面102つまり最上層の
セラミック層111を形成するセラミックグリーンシー
トについては、マーク121に対応するその平面的位置
に、マーク121が露出するように、それよりより大き
い開口123a(前例では正方形)をパンチングなどに
より穿孔する。なお、チップ搭載面102を形成するセ
ラミック層111には所定の研磨代Kが保持される厚さ
のグリーンシートを用いる。そしてこれらのグリーンシ
ートにも、ほかの所定のセラミック層113〜115を
形成するためのグリーンシートと同様に所定のビアホー
ルにはメタライズペーストを印刷、充填する。
【0027】かくては、従来の製法と同様に、最上層の
セラミック層111を形成するグリーンシートやその下
のセラミック層112を形成するグリーンシートなど、
メタライズペーストが印刷された所定のグリーンシート
を積層、圧着し、その後、裏面に例えばBGA電極用メ
タライズペーストを印刷した後、基板単位に切断する。
そして、従来同様に焼成することで、前記のマーク付き
のセラミック積層構造のフリップチップ用配線基板が製
造される。
【0028】図5は、別の形態例を示すものであるが、
基本的には前例と異なる点はないので、同一の部位には
同一の符号を付し、相違点のみ説明するにとめる。すな
わち、本図のものは、前例よりさらに1層下の絶縁材層
113の上面113aにマーク121を形成し、このマ
ーク121が露出するように、その上の2層分の絶縁材
層111,112に開口123を設けてなるものであ
る。このものでは、マーク121の上面122が前例に
対し、上から2層目の絶縁材層112の厚さ分低位とな
る。
【0029】本発明においては、基板の厚さ方向におけ
るマークの位置(深さ位置)やマーク自体の厚さは、電
極面に要求されるコーポラナリティをだすため、基板ご
とに必要とされる研磨代を考慮し、その平面研磨があっ
ても消失しない範囲で適宜に設定すればよい。なお、研
磨代は、基板に与えられる反りの最大許容値を考慮つ
つ、研磨によって反りが解消されるように設定すればよ
い。
【0030】上記各例では、マークを露出させる開口を
略正方形としたが、この平面形状や大きさは、配線基板
ないしそのマークの平面形状に応じてその読取りに支障
がないように設定すればよい。そして、開口中には、マ
ークの読取りに支障がないかぎり、透明の樹脂が充填さ
れていてもよい。すなわち、本発明では、そのマーク
が、チップ搭載面が平面研磨された際に消失せず、例え
ばチップを接続する際などにおいて問題なく読取られる
ように、チップ搭載面より下に存在するように設けられ
ていればよいのである。
【0031】上記においては、セラミック積層構造の配
線基板で説明したが、本発明は、樹脂積層構造の配線基
板においても同様に具体化できる。樹脂積層構造の多層
配線基板でもその製造工程上、反りなどの変形が発生
し、同様の解決すべき課題があるためである。本発明
は、BGA(ボールグリッドアレイ)やPGA(ピング
リッドアレイ)などの各種のタイプのフリップチップ接
続用の配線基板において広く適用できる。
【0032】
【発明の効果】以上の説明から明らかなように、本発明
に係る配線基板によれば、後工程でマークを消失させる
ことなく、フリップチップ搭載面を所定量、平面研磨で
きる。すなわち、請求項1記載の本発明に係る配線基板
によれば、チップ搭載面に適切な研磨代を設定するとと
もに、マークをそのフリップチップ搭載面より適量下に
存在するように設けることで、マーク付でありながら、
それを消失させることなくチップ搭載面を平面研磨する
ことができる。したがって、チップ搭載面に存在する多
数の電極群の上端面は、チップ搭載面と同様に高度のコ
ーポラナリティとすることができる。
【0033】また、請求項2ないし4記載の本発明に係
る配線基板においても、フリップチップ搭載面を形成す
る絶縁材層の上面に適切な研磨代を設定することで、位
置決めマーク付でありながら、それを消失させることな
くチップ搭載面を平面研磨することができる。したがっ
て、このような基板においてもチップ搭載面に存在する
多数の電極群の上端面は、チップ搭載面と同様に高度の
コーポラナリティとすることができる。
【0034】そして請求項5記載の本発明に係る配線基
板によれば、フリップチップ搭載面が平面研磨されたも
のであるから、フリップチップのバンプとの接合用の電
極面に高度のコーポラナリティをもつ配線基板となすこ
とができる。したがって、チップのバンプとの接続の信
頼性を高めることができる。
【図面の簡単な説明】
【図1】本発明に係る配線基板の実施形態例の一部破断
側面図。
【図2】図1の要部拡大断面図。
【図3】本発明に係る配線基板の実施形態例の平面図及
び部分拡大図。
【図4】図1の配線基板の製法を説明する図。
【図5】別の実施形態を示す要部拡大断面図。
【図6】従来の配線基板の平面図。
【図7】従来の配線基板の側面図。
【符号の説明】
101 配線基板 102 配線基板のチップ搭載面 103 電極 111〜115 セラミック層(絶縁材層) 121 マーク 122 マークの上面 123 開口 201 フリップチップ

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 フリップチップ搭載面にフリップチップ
    接続用の多数の電極を備えると共に、マークをこのフリ
    ップチップ搭載面側に読取り可能に備えてなる配線基板
    において、前記マークを該フリップチップ搭載面より下
    に存在するように設けたことを特徴とする配線基板。
  2. 【請求項2】 フリップチップ搭載面にフリップチップ
    接続用の多数の電極を備えると共に、マークをこのフリ
    ップチップ搭載面側に読取り可能に備えてなる、絶縁材
    積層構造の配線基板において、前記マークの上面が該フ
    リップチップ搭載面より低位となるように、該マークを
    該フリップチップ搭載面を形成する絶縁材層よりも下の
    絶縁材層の上面に形成すると共に、該マークが形成され
    た絶縁材層より上の絶縁材層に、該マークを露出させる
    開口を設けて該マークを読取り可能に形成してなること
    を特徴とする配線基板。
  3. 【請求項3】 フリップチップ搭載面にフリップチップ
    接続用の多数の電極を備えると共に、マークをこのフリ
    ップチップ搭載面側に読取り可能に備えてなる、絶縁材
    積層構造の配線基板において、前記マークの上面が該フ
    リップチップ搭載面より低位となるように、該マークを
    該フリップチップ搭載面を形成する絶縁材層のすぐ下の
    絶縁材層の上面に形成すると共に、前記フリップチップ
    搭載面を形成する絶縁材層に、該マークを露出させる開
    口を設けて該マークを読取り可能に形成してなることを
    特徴とする配線基板。
  4. 【請求項4】 請求項2又は3記載の配線基板におい
    て、その開口に透明樹脂が充填されてなることを特徴と
    する配線基板。
  5. 【請求項5】 請求項1、2、3又は4記載の配線基板
    において、前記マークを消失させることなく前記フリッ
    プチップ搭載面が平面研磨されてなることを特徴とする
    配線基板。
JP15039097A 1997-05-23 1997-05-23 配線基板 Ceased JPH10326951A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15039097A JPH10326951A (ja) 1997-05-23 1997-05-23 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15039097A JPH10326951A (ja) 1997-05-23 1997-05-23 配線基板

Publications (1)

Publication Number Publication Date
JPH10326951A true JPH10326951A (ja) 1998-12-08

Family

ID=15495954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15039097A Ceased JPH10326951A (ja) 1997-05-23 1997-05-23 配線基板

Country Status (1)

Country Link
JP (1) JPH10326951A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289748A (ja) * 2001-03-26 2002-10-04 Kyocera Corp 電子部品搭載用基板
JP2002368156A (ja) * 2001-06-11 2002-12-20 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
CN100341124C (zh) * 2005-03-10 2007-10-03 威盛电子股份有限公司 芯片置入式封装制程
JP2008135524A (ja) * 2006-11-28 2008-06-12 Kyocera Corp 多数個取り配線基板
JP2009194321A (ja) * 2008-02-18 2009-08-27 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体パッケージ
JP2011044547A (ja) * 2009-08-20 2011-03-03 Murata Mfg Co Ltd 電子部品実装用基板
JP2013070025A (ja) * 2011-09-08 2013-04-18 Ricoh Co Ltd パッケージ部材及び光デバイス
JP2013168495A (ja) * 2012-02-15 2013-08-29 Mitsubishi Electric Corp レーザ加工方法および多層プリント配線基板の製造方法
JP2018093163A (ja) * 2017-06-15 2018-06-14 西村陶業株式会社 セラミックス基板及び半導体モジュール
JP2018093100A (ja) * 2016-12-06 2018-06-14 西村陶業株式会社 セラミックス基板の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289748A (ja) * 2001-03-26 2002-10-04 Kyocera Corp 電子部品搭載用基板
JP2002368156A (ja) * 2001-06-11 2002-12-20 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6858947B2 (en) 2001-06-11 2005-02-22 Oki Electric Industry Co., Ltd. Semiconductor device
US7247522B2 (en) 2001-06-11 2007-07-24 Oki Electric Industry Co., Ltd Semiconductor device
CN100341124C (zh) * 2005-03-10 2007-10-03 威盛电子股份有限公司 芯片置入式封装制程
JP2008135524A (ja) * 2006-11-28 2008-06-12 Kyocera Corp 多数個取り配線基板
JP2009194321A (ja) * 2008-02-18 2009-08-27 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、半導体パッケージ
JP2011044547A (ja) * 2009-08-20 2011-03-03 Murata Mfg Co Ltd 電子部品実装用基板
JP2013070025A (ja) * 2011-09-08 2013-04-18 Ricoh Co Ltd パッケージ部材及び光デバイス
US9063004B2 (en) 2011-09-08 2015-06-23 Ricoh Company, Ltd. Package member for electronic component and optical device including the package member
JP2013168495A (ja) * 2012-02-15 2013-08-29 Mitsubishi Electric Corp レーザ加工方法および多層プリント配線基板の製造方法
JP2018093100A (ja) * 2016-12-06 2018-06-14 西村陶業株式会社 セラミックス基板の製造方法
JP2018093163A (ja) * 2017-06-15 2018-06-14 西村陶業株式会社 セラミックス基板及び半導体モジュール

Similar Documents

Publication Publication Date Title
JP2996510B2 (ja) 電子回路基板
KR100194130B1 (ko) 반도체 패키지
JPH07302858A (ja) 半導体パッケージ
JP2009004744A (ja) プリント基板
JPH10326951A (ja) 配線基板
JP2003309213A (ja) 配線基板
JP2681327B2 (ja) バンプ付き回路基板の製造方法
JPH06151506A (ja) フリップチップ実装用基板の電極構造
JP2000286555A (ja) セラミック基板及びその製造方法
JPH1164442A (ja) 電子部品チップ検査用治具
JP2003142628A (ja) 配線基板
JP2003142811A (ja) 配線基板及び配線基板の製造方法
JP2002368423A (ja) セラミック基板
JP2943773B2 (ja) Icパッケージ
EP0100727B1 (en) Semiconductor device comprising a ceramic base
JPH10242324A (ja) 電極を内包したセラミック基板およびその製造方法
JP2004260033A (ja) 半導体装置及びその製造方法
JP2002151805A (ja) 多数個取りセラミック配線基板
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2901955B1 (ja) 回路基板、基板実装方法及び回路アセンブリ
JP2001210746A (ja) 半導体素子搭載用基板
JPH10200015A (ja) セラミックス基板とその製造方法
JP2005032787A (ja) セラミック配線基板及びその製造方法
JP2001244578A (ja) 積層基板
JP2000294586A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20040615

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040809

A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20041102

Free format text: JAPANESE INTERMEDIATE CODE: A01

A045 Written measure of dismissal of application

Effective date: 20050329

Free format text: JAPANESE INTERMEDIATE CODE: A045