JPH10327052A - デューティー制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 増幅回路２の出力信号のデューティーを精度
良く５０％に近づけると共に外付けコンデンサの数を１
個削減したデューティー制御回路を提供することを目的
とする。 【解決手段】 増幅回路２の反転出力端子２４の信号を
積分して増幅回路２の正転入力端子２１に与えると共
に、増幅回路２の正転出力端子２２と反転出力端子２４
の電圧とを２個の抵抗２０５、２０６の直列接続の両端
に入力して共通接続部から増幅回路２の反転入力端子２
３に電圧を与える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路に
おける出力信号のデューティー比を制御する信号処理回
路に関する。

【０００２】

【従来の技術】従来より、アンテナ入力等の微小ＦＭ信
号等を復調する前の増幅回路の条件として高い増幅率と
かつ信号のデューティー比を５０％に保つことが必要な
ため、増幅回路の出力信号のデューティーを精度良く５
０％にするためデューティー制御回路が用いられてい
た。

【０００３】以下、従来のデューティー制御回路につい
て説明する。図４は、従来のデューティー制御回路の回
路図を示すものである。図４において、１は信号源、２
は増幅回路、３及び４は積分器である。信号源１に直列
に接続されたコンデンサ１０１と、前記コンデンサ１０
１に直列に接続された入力端子２１を有する増幅回路２
と、前記増幅回路２の入力端子２１と接続された抵抗２
０８と、前記増幅回路２の正転出力端子２２と接続され
た積分器４を構成する抵抗２０６と、抵抗２０６と直列
に接続された積分器４を構成するコンデンサ１０３と、
前記増幅回路２の反転出力端子２４と接続された積分器
３を構成する抵抗２０７と、抵抗２０７と直列に接続さ
れた積分器３を構成するコンデンサ１０２と、積分器３
を構成するコンデンサ１０２と抵抗２０７の出力３２に
接続された抵抗２０８とで構成されている。

【０００４】図５は、上記従来例の各部の波形を示して
いる。次に、以上のように構成されているデューティー
制御回路について以下に動作を説明する。

【０００５】信号源１から図５の（ａ）の波形がコンデ
ンサ１０１を通し増幅回路２へ入力される。このときの
入力ＤＣバイアスライン３２には、増幅回路２の反転出
力端子２４の信号（図５（ｃ））を積分器３を通して得
られた平均ＤＣ電圧（図５（ｅ））が入力され、帰還ル
ープが形成される。同時に、増幅回路２の反転入力端子
２３には増幅回路２の正転出力端子２２の信号（図５
（ｂ））を積分器４を通して得た平均ＤＣ電圧（図５
（ｄ））が入力され、帰還ループが形成される。このよ
うに増幅回路の正転、反転出力端子の平均ＤＣ電圧を増
幅回路の入力バイアスラインに戻すことで例えば正転出
力が一時的に図５の（ｂ）のように回路の素子ばらつき
等で上がった場合、その平均ＤＣ電圧（図５の（ｄ））
を増幅回路の反転入力端子に与え負帰還をかけ、同様に
反転出力の平均ＤＣ電圧（図５の（ｅ））を増幅回路の
正転入力端子に与え負帰還をかけることで、正転出力と
反転出力の出力振幅のセンターのＤＣ電圧を一致させる
ように負帰還がかかり、出力振幅のデューティーを精度
良く５０％に合わせることができる。

【０００６】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、正転出力端子の平均ＤＣ電圧を得るための
コンデンサと、反転出力端子の平均ＤＣ電圧を得るため
のコンデンサとで２個のコンデンサが必要であり、半導
体集積回路で実現する場合２個の端子と２個の外付けコ
ンデンサが必要となっていた。

【０００７】本発明は、従来の回路に比較して端子１個
と外付けコンデンサ１個とで増幅回路の出力信号のデュ
ーティー比を精度良く５０％に近づけるデューティー制
御回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】この目的を達成するため
に本発明の請求項１が講じた解決手段は、正転、反転入
力端子及び正転、反転出力端子を備えて前記正転入力端
子に信号を入力して前記正転、反転出力端子に増幅され
た信号を取り出す増幅回路と、前記増幅回路の反転出力
端子に入力端子が接続されて出力端子に積分された信号
を取り出す積分器と、前記積分器の出力端子と前記正転
入力端子とを接続する手段と、入力端子対の一端が正転
出力端子に接続され他端が反転出力端子に接続され、出
力端子に前記正転出力端子の電圧と前記反転出力端子の
電圧との中間電圧を出力する平均ＤＣ回路とを備えたも
のである。

【０００９】この構成を有することによって、増幅回路
の正転入力端子の基準となる電圧は、反転出力端子の信
号を積分器で平滑した電圧で与えられ、この電圧を平均
電圧として信号が入力される。一方、増幅回路の反転入
力端子には、正転出力端子と反転出力端子の電圧の中間
電圧が与えられる。ここで、増幅回路の正転入力端子に
与えられる平均電圧と反転入力端子に入力される中間電
圧値とが入力電圧範囲の中間電圧に収束する方向で帰還
ループが形成されるので増幅度が高いほど各電圧値は等
しい値に収束する。動作電圧が収束するので従来のよう
にコンデンサを用いて平滑した電圧を反転入力端子に与
える必要がない。このため、集積回路のパッケージで使
用されるピンが１個削減され、同時に周辺のコンデンサ
が１個削減される。

【００１０】本発明の請求項２が講じた手段は、前記平
均ＤＣ回路が第１及び第２の抵抗器とを備え、第１の抵
抗器の一端が前記平均ＤＣ回路の入力端子対の一端に接
続され、第２の抵抗器の一端が前記平均ＤＣ回路の入力
端子対の他端に接続され、第１、第２の抵抗器の共通接
続部が前記平均ＤＣ回路の出力端子に接続されたことを
特徴とするものである。

【００１１】この構成を有することによって、平均ＤＣ
回路の出力端子には、増幅回路の正転出力端子と反転出
力端子の電圧を第１、第２の抵抗の両端に入力して分割
した値の電圧を取り出すことができ、この電圧を増幅回
路の反転入力端子に入力する。一方、正転入力端子には
反転出力端子の信号を積分器で平滑した電圧が平均電圧
値として与えられ、この平均電圧値に外部から入力され
た信号が付加される。ここで、増幅回路の正転入力端子
に与えられる平均電圧と反転入力端子に入力される前記
分割した値の電圧とが入力電圧範囲の中間電圧に収束す
る方向で帰還ループが形成されるので増幅度が高いほど
各電圧値は等しい値に収束する。動作電圧が収束するの
で従来のようにコンデンサを用いて平滑した電圧を反転
入力端子に与える必要がない。このため、集積回路のパ
ッケージで使用されるピンが１個削減され、同時に周辺
のコンデンサが１個削減される。

【００１２】

【発明の実施の形態】正転入力端子のＤＣバイアスを増
幅回路の反転出力端子の積分出力により作成し負帰還を
かけて与える。同時に前記増幅回路の正転出力と反転出
力の和の分割によってデューティー５０％時のＤＣ電圧
値を得て増幅回路の反転入力端子のＤＣバイアスとして
帰還をかける。例えば反転出力端子のＤＣ電圧が上昇し
信号の上側がクリップされることでデューティー比が変
化した場合、その平均ＤＣ電圧値も上昇しているため、
増幅回路の反転入力端子側に高いＤＣ電圧が帰還され、
出力ＤＣ電圧が下がる方向に動き、正転出力端子と反転
出力端子の電圧和の分割により作成されたデューティー
５０％時のＤＣ電圧値に合うように帰還がかかるため、
結果的に出力振幅のデューティー比を５０％に精度良く
合わせることができる。

【００１３】以下本発明の実施の形態について、図面を
参照しながら説明する。図１は第１の実施の形態におけ
るブロック図を示しており、１は信号源を示し、２は増
幅回路、３は積分器、１０１はコンデンサ、２０５、２
０６、２０８は抵抗、２１は増幅回路の正転入力端子、
２３は増幅回路の反転入力端子、２２は増幅回路の正転
出力端子、２４は増幅回路の反転出力端子、３１は積分
器の入力端子、３２は積分器の出力端子を示す。

【００１４】図２は第１の実施の形態を示す回路図であ
る。図３は、第１の実施の形態における各部の波形を示
している。

【００１５】本実施形態のデューティー制御回路は、入
力信号を増幅する増幅回路２と、前記増幅回路と直列に
接続された積分器３と、前記積分器出力を前記入力信号
のＤＣバイアスとするための前記増幅回路とを接続する
抵抗２０８と、前記増幅回路の正転出力に接続された抵
抗２０６と、前記増幅回路の反転出力に接続された抵抗
２０５を備えている。

【００１６】以上のように構成されたデューティー制御
回路について、以下その動作を説明する。

【００１７】信号源１から信号がコンデンサ１０１を介
して増幅回路の正転入力端子２１（図３（ａ））へ入力
される。正転入力端子のＤＣバイアスラインは抵抗２０
８を介して積分器の出力端子３２（図３（ｄ））から供
給される。このＤＣバイアスラインの電圧は増幅回路の
反転出力端子２４の電圧（図３（ｃ））から作成され
る。一方、増幅回路２の反転入力端子２３には、増幅回
路２の正転出力端子２２と反転出力端子２４の電圧和を
抵抗２０５、２０６で分割したＤＣバイアス（図３
（ｅ））が供給される。入力された信号は、例えば出力
信号がＤＣ的に上昇しデューティー比が変化した場合に
は、図３（ｅ）の正転出力と反転出力の平均ＤＣに合う
ように増幅回路の正転入力端子に帰還がかかるため、出
力ＤＣ電圧値が下がり結果的にデューティー比が精度良
く５０％に保たれる。

【００１８】このように従来は積分器を２個必要とし、
外付けコンデンサも２個必要としていたが、本発明で
は、積分器（外付けコンデンサ）１個と抵抗２本で構成
されるので半導体集積回路において端子の削減及び外付
けコンデンサの削減を図ることができる。

【００１９】

【発明の効果】以上のように本発明は、入力信号を増幅
する増幅回路と、前記増幅回路と直列に接続された積分
器と、前記積分器出力電圧を前記入力信号のＤＣバイア
スとするための前記増幅回路とを接続する抵抗と、前記
増幅回路の正転出力に接続された抵抗と、前記増幅回路
の反転出力に接続された抵抗を設けることにより、半導
体集積回路において端子の削減及び外付けコンデンサの
削減が可能となり、同時に精度良くデューティーを制御
することのできる回路を実現するものである。

【図面の簡単な説明】

【図１】本発明の一実施の形態を示すブロック図

【図２】図１の一実施の形態を示す回路図

【図３】図１の各部の動作を説明する波形図

【図４】従来の実施形態を示す回路図

【図５】図４の各部の動作を示す波形図

【符号の説明】

１ 信号源 ２ 増幅回路 ３、４ 積分器 ２１ 増幅回路２の正転入力端子 ２２ 増幅回路２の正転出力端子 ２３ 増幅回路２の反転入力端子 ２４ 増幅回路２の反転出力端子 ３１ 積分器３の入力端子 ３２ 積分器３の出力端子 ４１ 積分器４の入力端子 ４２ 積分器４の出力端子 １０１、１０２ コンデンサ ２０１〜２０８ 抵抗 ３０１〜３０６ トランジスタ ４０１〜４０４ 電流源

Claims (2)

【特許請求の範囲】
1. 【請求項１】 正転、反転入力端子及び正転、反転出力
   端子を備えて前記正転入力端子に信号を入力して前記正
   転、反転出力端子に増幅された信号を取り出す増幅回路
   と、 前記増幅回路の反転出力端子に入力端子が接続されて出
   力端子に積分された信号を取り出す積分器と、 前記積分器の出力端子と前記正転入力端子とを接続する
   手段と、 入力端子対の一端が正転出力端子に接続され他端が反転
   出力端子に接続され、出力端子に前記正転出力端子の電
   圧と前記反転出力端子の電圧との中間電圧を出力する平
   均ＤＣ回路とを備えたデューティー制御回路。
2. 【請求項２】 前記平均ＤＣ回路が第１及び第２の抵抗
   器とを備え、第１の抵抗器の一端が前記平均ＤＣ回路の
   入力端子対の一端に接続され、第２の抵抗器の一端が前
   記平均ＤＣ回路の入力端子対の他端に接続され、第１、
   第２の抵抗器の共通接続部が前記平均ＤＣ回路の出力端
   子に接続されたことを特徴とする請求項１記載のデュー
   ティー制御回路。