JPH1032795A - デジタル画像信号処理装置及び撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 アスペクト比変換を解除したり設定したりし
ても、信号処理系に供給されるデジタル画像信号の遅延
状態を常に一定にして、正確な信号処理を行うことがで
きるデジタル画像信号処理装置及び撮像装置を提供する 【課題手段】 第１の書き込みクロックに基づいて第１
のアスペクト比で第１のクロックレートのデジタル画像
信号をＦＩＦＯメモリ５ａ〜５ｄに水平期間分毎に１水
平期間かけて書き込み、第１のモードでは、上記第１の
読み出しクロックに基づいて上記ＦＩＦＯメモリ５ａ〜
５ｄから１水平期間分のデジタル画像信号を１水平期間
かけて読み出し、第２のモードでは、上記第１のアスペ
クト比と第２のアスペクト比の変換比率に関連する第２
のクロックレートの第２の読み出しクロックに基づいて
上記ＦＩＦＯメモリ５ａ〜５ｄから１水平期間分のデジ
タル画像信号の一部を１水平期間かけて読み出す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル画像信号
のアスペクト比を変換する機能を有するデジタル画像信
号処理装置及び撮像装置に関する。

【０００２】

【従来の技術】テレビジョン放送は、アスペクト比４：
３のＮＴＳＣ（National TelevisionSystem Committe
e）方式からアスペクト比１６：９のＨＤＴＶ（High De
finition Television）方式へ移行しつつある。したが
って、本出願人は、特開平５−２５２５３８号公報でア
スペクト比変換装置を提案している。かかるアスペクト
比変換装置を適用した撮像装置は、アスペクト比を変換
するときは、画像信号のアスペクト比を変換した後この
画像信号を記録再生系に供給し、また、アスペクト比を
変換しないときは、上記アスペクト比変換装置を介さず
に画像信号をそのまま記録再生系に供給している。

【０００３】

【発明が解決しようとする課題】ところで、上記撮像装
置では、画像信号のアスペクト比を変換すると、画像信
号が所定期間遅延するいわゆる群遅延が生じ、この群遅
延が生じた画像信号を所定の信号処理系に供給してい
る。したがって、上記撮像装置では、アスペクト比の変
換を解除したり設定したりすると、上記アスペクト比変
換装置以後の信号処理系に供給される画像信号の遅延状
態が変化し、正確な信号処理を行うことができないとい
う問題点があった。

【０００４】そこで、本発明は、上述の問題点を鑑みて
なされたものであり、本発明の目的は、アスペクト比変
換を解除したり設定したりしても、信号処理系に供給さ
れるデジタル画像信号の遅延状態が常に一定なデジタル
画像信号処理装置を提供することにある。

【０００５】また、本発明の他の目的は、アスペクト比
変換を解除したり設定したりしても、信号処理系に供給
されるデジタル画像信号の遅延状態が常に一定な撮像装
置を提供することにある。

【０００６】

【課題を解決するための手段】本発明に係るデジタル画
像信号処理装置は、第１のアスペクト比で第１のクロッ
クレートのデジタル画像信号を少なくとも１水平期間分
記憶する容量を有する記憶手段と、上記第１のクロック
レートの第１の書き込みクロックと、上記第１のクロッ
クレートの第１の読み出しクロックと、上記第１のアス
ペクト比と第２のアスペクト比の変換比率に関連する第
２のクロックレートの第２の読み出しクロックとを生成
するクロック生成手段と、上記記憶手段に対するデジタ
ル画像信号の書き込み及び読み出しを第１のモードと第
２のモードとで次のように制御する制御手段とを備え
る。

【０００７】第１のモードでは、上記第１の書き込みク
ロックに基づいて、上記第１のクロックレートで上記第
１のアスペクト比のデジタル画像信号を各水平期間分毎
に１水平期間かけて上記記憶手段に書き込み、上記第１
の読み出しクロックに基づいて、上記記憶手段に書き込
まれた１水平期間分のデジタル画像信号を１水平期間か
けて読み出すように上記記憶手段を上記制御手段により
制御する。これにより、上記第１のクロックレートで上
記第１のアスペクト比のデジタル画像信号を上記記憶手
段から１水平期間遅延させて上記第１のクロックレート
で上記第１のアスペクト比のデジタル画像信号として出
力する。

【０００８】第２のモードでは、上記第１の書き込みク
ロックに基づいて、上記第１のクロックレートで上記第
１のアスペクト比のデジタル画像信号を各水平期間分毎
に１水平期間かけて上記記憶手段に書き込み、上記第２
の読み出しクロックに基づいて、上記記憶手段に書き込
まれた１水平期間分のデジタル画像信号の一部を１水平
期間かけて読み出すように上記記憶手段を上記制御手段
により制御する。これにより、上記第１のクロックレー
トで上記第１のアスペクト比のデジタル画像信号を上記
記憶手段から１水平期間遅延させて上記第２のクロック
レートで上記第２のアスペクト比のデジタル画像信号と
して出力する。

【０００９】また、本発明に係る撮像装置は、被写体像
に基づいて、第１のアスペクト比で第１のクロックレー
トのデジタル画像信号を生成する撮像手段と、上記撮像
手段により生成された上記第１のアスペクト比で上記第
１のクロックレートのデジタル画像信号を少なくとも１
水平期間分記憶する容量を有する記憶手段と、上記第１
のクロックレートの第１の書き込みクロックと、上記第
１のクロックレートの第１の読み出しクロックと、上記
第１のアスペクト比と第２のアスペクト比の変換比率に
関連する第２のクロックレートの第２の読み出しクロッ
クとを生成するクロック生成手段と、上記記憶手段に対
するデジタル画像信号の書き込み及び読み出しを第１の
モードと第２のモードとで次のように制御する制御手段
とを備える。

【００１０】第１のモードでは、上記第１の書き込みク
ロックに基づいて、上記第１のクロックレートで上記第
１のアスペクト比のデジタル画像信号を各水平期間分毎
に１水平期間かけて上記記憶手段に書き込み、上記第１
の読み出しクロックに基づいて、上記記憶手段に書き込
まれた１水平期間分のデジタル画像信号を１水平期間か
けて読み出すように上記記憶手段を上記制御手段により
制御する。これにより、上記第１のクロックレートで上
記第１のアスペクト比のデジタル画像信号を上記記憶手
段から１水平期間遅延させて上記第１のクロックレート
で上記第１のアスペクト比のデジタル画像信号として出
力する。

【００１１】第２のモードでは、上記第１の書き込みク
ロックに基づいて、上記第１のクロックレートで上記第
１のアスペクト比のデジタル画像信号を各水平期間分毎
に１水平期間かけて上記記憶手段に書き込み、上記第２
の読み出しクロックに基づいて、上記記憶手段に書き込
まれた１水平期間分のデジタル画像信号の一部を１水平
期間かけて読み出すように上記記憶手段を上記制御手段
により制御する。これにより、上記第１のクロックレー
トで上記第１のアスペクト比のデジタル画像信号を上記
記憶手段から１水平期間遅延させて上記第２のクロック
レートで上記第２のアスペクト比のデジタル画像信号と
して出力する。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。

【００１３】本発明は、例えば図１に示すような構成の
ビデオカメラに適用される。このビデオカメラは、被写
体の撮像光に応じて３原色の各色撮像信号Ｒ（赤），Ｇ
（緑），Ｂ（青）を出力するＣＣＤイメージセンサ１
Ｒ，１Ｇ，１Ｂを備える３板式のカラービデオカメラで
あって、ＣＣＤイメージセンサ１Ｒ，１Ｇ，１Ｂからの
各色撮像信号Ｒ，Ｇ，Ｂが相関二重サンプリング（CD
S：Correlated Double sampling ）回路２Ｒ，２Ｇ，２
Ｂを介してＡ／Ｄコンバータ３Ｒ，３Ｇ，３Ｂに供給さ
れ、Ａ／Ｄコンバータ３Ｒ，３Ｇ，３Ｂにより各色撮像
信号Ｒ，Ｇ，Ｂがデジタル信号に変換されて各色撮像デ
ータとしてプロセス部４に供給されるようになってい
る。

【００１４】そして、このビデオカメラは、プロセス部
４からビューファインダ用の輝度データＶＦＹがアスペ
クト比変換回路５を介してＤ／Ａコンバータ６に供給さ
れ、Ｄ／Ａコンバータ６によりビューファインダ用の輝
度データＶＦＹがアナログ信号に変換されてビューファ
インダ用の画像信号としてビューファインダ７に供給さ
れるようになっている。アスペクト比変換回路５は、並
列に接続された４個のＦＩＦＯメモリ５ａ〜５ｄからな
る。

【００１５】また、このビデオカメラは、プロセス部４
から本線系の輝度データＹと色差データＲ−Ｙ，Ｂ−Ｙ
がアスペクト比変換回路１１，１２，１３を介してＤ／
Ａコンバータ９に供給され、Ｄ／Ａコンバータ９により
本線系の輝度データＹと色差データＲ−Ｙ，Ｂ−Ｙがア
ナログ信号に変換され本線系の輝度信号と色差信号とし
てエンコーダ１０に供給されるようになっている。各ア
スペクト比変換回路１１，１２，１３は、それぞれ並列
に接続された４個のＦＩＦＯメモリ１１ａ〜１１ｄ，１
２ａ〜１２ｄ，１３ａ〜１３ｄからなる。

【００１６】さらに、このビデオカメラは、操作部１８
の操作に応じてアスペクト比変換回路５等を制御するマ
イクロコンピュータ（以下、マイコンという）１９を備
える。

【００１７】３枚のＣＣＤイメージセンサ１Ｒ，１Ｇ，
１Ｂは、例えば図示しない撮像レンズから図示しない光
学的ローパスフィルタを介して入射される撮像光を図示
しない光分解プリズムにより３原色光成分に分解して、
被写体像の３原色画像を撮像し、各色撮像信号Ｒ，Ｇ，
Ｂを出力する。なお、上記ＣＣＤイメージセンサ１Ｒ，
１Ｇ，１Ｂはアスペクト比が１６：９である。したがっ
て、各色撮像信号Ｒ，Ｇ，Ｂからなる画像信号もアスペ
クト比が１６：９となっている。

【００１８】ここで、ＣＣＤイメージセンサ１Ｒ，１
Ｇ，１Ｂは、タイミングジェネレータ１６からクロック
ＣＫ１が供給されるＣＣＤドライバ１７により駆動され
る。なお、タイミングジェネレータ１６は、クロック生
成回路２０から供給されるクロックＣＫ１Ｄの周波数
（３６ＭＨｚ）を１／２に分周して、シンクジェネレー
タ１５から供給される同期信号に同期した周波数が１８
ＭＨｚのクロックＣＫ１を生成し、上記クロックＣＫ１
をＣＣＤドライバ１７及びＡ／Ｄコンバータ３Ｒ，３
Ｇ，３Ｂに供給する。

【００１９】また、クロック生成回路２０は、周波数が
３６ＭＨｚのクロックＣＫ１Ｄをセレクタ２３に供給す
るとともに１／２分周回路２１に供給する。１／２分周
回路２１は、クロックＣＫ１Ｄの周波数（３６ＭＨｚ）
を１／２に分周して、周波数が１８ＭＨｚのクロックＣ
Ｋ１をセレクタ２３、インバータ３０及び１／２分周回
路２２に供給する。１／２分周回路２２は、クロックＣ
Ｋ１の周波数（１８ＭＨｚ）を１／２に分周して、周波
数が９ＭＨｚのクロックＣＫ１Ｈ１をセレクタ２３及び
位相補正回路２７に供給する。インバータ３０は、１／
２分周回路２１から出力されたクロックＣＫ１の位相を
反転してクロックＣＫ１’をセレクタ２３に供給する。

【００２０】また、位相補正回路２７は、クロックＣＫ
１Ｈ１と同じ周波数（９ＭＨｚ）でπ／２ずつ位相の異
なる３つのクロックＣＫ１Ｈ２，ＣＫ１Ｈ３，ＣＫ１Ｈ
４を生成し、セレクタ２３に供給する。

【００２１】また、クロック生成回路２４は、周波数が
２７ＭＨｚのクロックＣＫ３Ｄを生成し、このクロック
ＣＫ３Ｄをセレクタ２３に供給するとともに１／２分周
回路２５に供給する。１／２分周回路２５は、クロック
ＣＫ３Ｄの周波数（２７ＭＨｚ）を１／２に分周して、
周波数が１３．５ＭＨｚのクロックＣＫ３をセレクタ２
３、インバータ３１及び１／２分周回路２６に供給す
る。１／２分周回路２６は、クロックＣＫ３の周波数
（１３．５ＭＨｚ）を１／２に分周して、周波数が６．
７５ＭＨｚのクロックＣＫ３Ｈ１をセレクタ２３及び位
相補正回路２８に供給する。インバータ３１は、１／２
分周回路２５から出力されたクロックＣＫ３の位相を反
転してクロックＣＫ３’をセレクタ２３に供給する。

【００２２】また、位相補正回路２８は、クロックＣＫ
３Ｈ１と同じ周波数（６．７５ＭＨｚ）でπ／２ずつ位
相の異なる３つのクロックＣＫ３Ｈ２，ＣＫ３Ｈ３，Ｃ
Ｋ３Ｈ４を生成し、セレクタ２３に供給する。なお、こ
れら３つのクロックＣＫ３Ｈ２，ＣＫ３Ｈ３，ＣＫ３Ｈ
４は、後述する６つの動作モード以外で使用される。

【００２３】さらに、切り換え信号発生器２９は、アス
ペクト変換するモード時に動作し、シンクジェネレータ
１５からの水平同期信号ＨＤに同期して互いに位相がπ
ずれた切り換え信号ＩＤ_o と切り換え信号ＩＤe を生成
して、奇数ライン期間を「Ｈｉｇｈ」レベルで示す切り
換え信号ＩＤ_o と偶数ライン期間を「Ｈｉｇｈ」レベル
で示す切り換え信号ＩＤe をセレクタ２３に供給する。

【００２４】そして、マイコン１９は、セレクタ２３に
供給されたクロックの中から、操作部１８のモード設定
に応じた書き込みクロックＷＣＫ１，ＷＣＫ２、読み出
しクロックＲＣＫ１，ＲＣＫ２及び出力イネーブル信号
ＯＥ１，ＯＥ２を選択するようにセレクタ２３を制御す
る。セレクタ２３は、マイコン２３の制御に基づいて、
書き込みクロックＷＣＫ１、読み出しクロックＲＣＫ１
及び出力イネーブル信号ＯＥ１をそれぞれアスペクト比
変換回路１１，１２，１３に供給するとともに、書き込
みクロックＷＣＫ２、読み出しクロックＲＣＫ２及び出
力イネーブル信号ＯＥ１をアスペクト比変換回路５に供
給する。

【００２５】ＣＤＳ回路２Ｒ，２Ｇ，２Ｂは、ＣＣＤイ
メージセンサ１Ｒ，１Ｇ，１Ｂから供給される各色撮像
信号Ｒ，Ｇ，Ｂからデータ部を抜き出すとともにランダ
ム雑音を除去し、この色撮像信号Ｒ，Ｇ，ＢをＡ／Ｄコ
ンバータ３Ｒ，３Ｇ，３Ｂに供給する。

【００２６】Ａ／Ｄコンバータ３Ｒ，３Ｇ，３Ｂは、タ
イミングジェネレータ１６からのクロックＣＫ１に同期
して、各色撮像信号Ｒ，Ｇ，Ｂ毎に例えば１サンプルが
１０ビットからなる各色撮像データＲ，Ｇ，Ｂに変換
し、各色撮像データＲ，Ｇ，Ｂをプロセス部４に供給す
る。

【００２７】プロセス部４は、Ａ／Ｄコンバータ３Ｒ，
３Ｇ，３Ｂより供給された各色撮像データＲ，Ｇ，Ｂに
対して、クロック生成回路２０からのクロックＣＫ１Ｄ
に基づいて画像強調処理，ペデスタル付加，ガンマ・ニ
ー等の非線形処理等のいわゆるカメラプロセスを行う。
そして、プロセス部４は、各色撮像データＲ，Ｇ，Ｂを
マトリクス処理することにより、それぞれクロックＣＫ
１Ｄと等しいすなわち３６ＭＨｚのレートを有する輝度
データＹと色差データＲ−Ｙ，Ｂ−Ｙからなる画像デー
タに変換し、ビューファインダ用の輝度データＶＦＹを
アスペクト比変換回路５に供給するとともに本線系の輝
度データＹと色差データＲ−Ｙ，Ｂ−Ｙをアスペクト比
変換回路１１，１２，１３に供給する。

【００２８】アスペクト比変換回路５において、ビュー
ファインダ用の輝度データＶＦＹをアスペクト比変換す
るときには、奇数ラインの輝度データＶＦＹがＦＩＦＯ
メモリ５ａ及びＦＩＦＯメモリ５ｂに書き込まれ、偶数
ラインの輝度データＶＦＹがＦＩＦＯメモリ５ｃ及びＦ
ＩＦＯメモリ５ｄに書き込まれる。具体的には、ＦＩＦ
Ｏメモリ５ａには奇数ラインの奇数個目のサンプルの輝
度データＶＦＹが書き込まれ、ＦＩＦＯメモリ５ｂには
上記奇数ラインの偶数個目のサンプルの輝度データＶＦ
Ｙが書き込まれる。また、ＦＩＦＯメモリ５ｃには偶数
ラインの奇数個目のサンプルの輝度データＶＦＹが書き
込まれ、ＦＩＦＯメモリ５ｄには上記偶数ラインの偶数
個目のサンプルの輝度データＶＦＹが書き込まれる。

【００２９】この場合、書き込みクロックＷＣＫ２に基
づいてＦＩＦＯメモリ５ａ及びＦＩＦＯメモリ５ｂに奇
数ラインの輝度データＶＦＹが書き込まれているとき
は、読み出しクロックＲＣＫ２に基づいてＦＩＦＯメモ
リ５ｃ及びＦＩＦＯメモリ５ｄから偶数ラインの輝度デ
ータＶＦＹが読み出され、また、読み出しクロックＲＣ
Ｋ２に基づいてＦＩＦＯメモリ５ａ及びＦＩＦＯメモリ
５ｂから奇数ラインの輝度データＶＦＹが読み出されて
いるときは、書き込みクロックＷＣＫ２に基づいてＦＩ
ＦＯメモリ５ｃ及びＦＩＦＯメモリ５ｄには偶数ライン
の輝度データＶＦＹが書き込まれる。

【００３０】なお、ＦＩＦＯメモリ５ａ及びＦＩＦＯメ
モリ５ｂは、合わせて少なくとも１水平期間（以下、１
Ｈ期間という）分の輝度データＶＦＹを記憶することが
できる容量を有し、ＦＩＦＯメモリ５ｃ及びＦＩＦＯメ
モリ５ｄは、合わせて少なくとも１Ｈ期間分の輝度デー
タＶＦＹを記憶することができる容量を有する。

【００３１】本線系の輝度データＹと色差データＲ−
Ｙ，Ｂ−Ｙが供給されるアスペクト比変換回路１１，１
２，１３においても、アスペクト比変換する場合には、
アスペクト比変換回路５と同様に、奇数ラインのサンプ
ルがＦＩＦＯメモリ１１ａ，１２ａ，１３ａ及びＦＩＦ
Ｏメモリ１１ｂ，１２ｂ，１３ｂに書き込まれ、偶数ラ
インのサンプルがＦＩＦＯメモリ１１ｃ，１２ｃ，１３
ｃ及びＦＩＦＯメモリ１１ｄ，１２ｄ，１３ｄ 書き込
まれる。

【００３２】次に、アスペクト比を変換する場合につい
てさらに詳細に説明する。アスペクト比変換回路５を例
にアスペクト比を１６：９から４：３に変換する場合に
ついて、図２を参照して説明する。図２において、入力
データは、プロセス部４からアスペクト比変換回路５に
供給される輝度データＶＦＹであって、Ｈ周期の水平ブ
ランキング信号ＢＬＫに同期しており、水平ブランキン
グ期間を含む１Ｈ期間中にＮサンプルのデータとなって
いる。

【００３３】この場合、上記アスペクト比変換回路５
は、周波数が１８ＭＨｚの書き込みクロックＷＣＫ２
（ＣＫ１）に同期して輝度データＶＦＹをＦＩＦＯメモ
リ５ａ〜５ｄに書き込み、書き込まれた輝度データＶＦ
Ｙの一部を周波数が１３．５ＭＨｚの読み出しクロック
ＲＣＫ２（ＣＫ３）に同期して読み出すことにより、ア
スペクト比を変換する。

【００３４】すなわち、マイコン１９は、操作部１８に
よりＶＦ系又は本線系のアスペクト比を１６：９から
４：３に変換する動作モードが設定されると、書き込み
クロックＷＣＫ１，ＷＣＫ２としてそれぞれクロックＣ
Ｋ１，ＣＫ１’を選択するとともに、読み出しクロック
ＲＣＫ１，ＲＣＫ２としてそれぞれクロックＣＫ３，Ｃ
Ｋ３’を選択するようにセレクタ２３を制御する。ま
た、マイコン１９は、この動作モードに対応した切り出
し信号Ｃ１を本線系アスペクト比変換回路１１，１２，
１３に供給し、また、切り出し信号Ｃ２をＶＦ系のアス
ペクト比変換回路５に供給する。

【００３５】ここで、切り出し信号Ｃ１，Ｃ２は、１Ｈ
期間分の有効画像データが取り込まれるＦＩＦＯメモリ
に対し、ブランキング期間などに相当する無効画像デー
タを含む１Ｈ期間分のサンプル数をＮとして、１Ｈ期間
分のサンプルの最後のサンプルから前方のサンプルに向
かって数えたサンプル数Ｌにより規定される画像データ
の読み出し開始位置すなわち画像データの切り出し開始
位置を示すアドレスを与えるものである。なお、マイコ
ン１９は、操作部１８の設定に基づいて、上記切り出し
開始位置を設定することができる。

【００３６】ＦＩＦＯメモリ５ａ，５ｂには、それぞれ
書き込みクロックＷＣＫ２としてクロックＣＫ１，ＣＫ
１’が供給される。そして、上記書き込みクロックＷＣ
Ｋ２（ＣＫ１，ＣＫ１’）に同期して奇数ラインにおけ
るＮサンプルの輝度データ（１Ｈ期間の全サンプルの輝
度データ）ＶＦＹがサンプル毎にＦＩＦＯメモリ５ａ，
５ｂに交互に書き込まれる。

【００３７】図２において、ＣＫｏｘは、ＦＩＦＯメモ
リ５ａ，５ｂに対して奇数ラインの輝度データＶＦＹを
書き込んで読み出すための書き込みクロックＷＣＫ２
（ＣＫ１，ＣＫ１’）と読み出しクロックＲＣＫ２（Ｃ
Ｋ３，ＣＫ３’）を示している。このＣＫｏｘは、奇数
ラインの奇数サンプルに対応する位相と偶数サンプルに
対応する位相を有する２相のクロックである。このＣＫ
ｏｘのｘは奇数サンプルと偶数サンプルの両方に対応す
るクロックであることを示す。すなわちＣＫ１，ＣＫ
１’とＣＫ３，ＣＫ３’をそれぞれ示す。また、ＯＥｏ
ｘは、ＦＩＦＯメモリ５ａ，５ｂから奇数ラインの輝度
データＶＦＹを読み出して出力するための出力イネーブ
ル信号ＯＥ２を示している。このＯＥｏｘは、奇数ライ
ンの輝度データＶＦＹの書き込み期間中は「Ｈｉｇｈ」
レベルに固定され、奇数ラインの輝度データＶＦＹの読
み出し期間中は奇数ラインの奇数サンプルに対応する位
相と偶数サンプルに対応する位相を有する２相のクロッ
クすなわち読み出しクロックＲＣＫ２（ＣＫ３，ＣＫ
３’）に同期した２相のクロックからなる。この２相の
クロックは後述する図５のＣＫｘｏとＣＫｘｅに相当す
る。

【００３８】奇数ラインの輝度データＶＦＹの書き込み
期間には、ＯＥｏｘが「Ｈｉｇｈ」レベルに固定されこ
とによって、ＦＩＦＯメモリ５ａ，５ｂから輝度データ
ＶＦＹを出力することなく、上述のように書き込みクロ
ックＷＣＫ２（ＣＫ１，ＣＫ１’）により奇数ラインの
輝度データＶＦＹが１サンプル毎にＦＩＦＯメモリ５
ａ，５ｂに交互に書き込まれる。また、奇数ラインの輝
度データＶＦＹの読み出し期間には、ＯＥｏｘが読み出
しクロックＲＣＫ２（ＣＫ３，ＣＫ３’）に同期して
「Ｈｉｇｈ」レベルと「Ｌｏｗ」レベルに繰り返し変化
することにより、奇数ラインの輝度データＶＦＹが上記
読み出しクロックＲＣＫ２（ＣＫ３，ＣＫ３’）により
読み出されて出力される。

【００３９】すなわち、奇数ラインの輝度データＶＦＹ
の書き込み期間には、図３に示すように、ＦＩＦＯメモ
リ５ａには奇数ラインの奇数個目のサンプルの輝度デー
タＶＦＹ（ｏ１，ｏ３，ｏ５・・・）が書き込まれ、Ｆ
ＩＦＯメモリ５ｂには上記奇数ラインの偶数個目のサン
プルの輝度データＶＦＹ（ｏ２，ｏ４，ｏ６・・・）が
書き込まれる。

【００４０】そして、次の１Ｈ期間すなわち奇数ライン
の輝度データＶＦＹの読み出し期間には、切り出し開始
位置Ｃ２の後に書き込まれたＥサンプルの輝度データＶ
ＦＹがサンプル毎にＦＩＦＯメモリ５ａ，５ｂから交互
に読み出され、奇数ラインの輝度データＶＦＹとして出
力される。図２において、ＯＵＴｏｏはＦＩＦＯメモリ
５ａから読み出された奇数ラインの奇数サンプル列の輝
度データＶＦＹを示し、また、ＯＵＴｏｅはＦＩＦＯメ
モリ５ｂから読み出された奇数ラインの偶数サンプル列
の輝度データＶＦＹを示す。このＯＵＴｏｏには図５の
ＯＵＴｘｏが対応し、また、ＯＵＴｏｅには図５のＯＵ
Ｔｘｅが対応する。

【００４１】また、図２において、ＣＫｅｘは、ＦＩＦ
Ｏメモリ５ｃ，５ｄに対して偶数ラインの輝度データＶ
ＦＹを書き込んで読み出すための書き込みクロックＷＣ
Ｋ２（ＣＫ１，ＣＫ１’）と読み出しクロックＲＣＫ２
（ＣＫ３，ＣＫ３’）を示している。さらに、ＯＥｅｘ
は、ＦＩＦＯメモリ５ｃ，５ｄから偶数ラインの輝度デ
ータＶＦＹを読み出して出力するための出力イネーブル
信号ＯＥ２を示している。

【００４２】そして、ＦＩＦＯメモリ５ｃ，５ｄも、Ｆ
ＩＦＯメモリ５ａ，５ｂと同様にして、偶数ラインの輝
度データＶＦＹが書き込みクロックＷＣＫ２（ＣＫ１，
ＣＫ１’）に同期して書き込まれ、切り出し信号Ｃ２に
基づいて切り出し開始位置が設定され、そして読み出し
クロックＲＣＫ２（ＣＫ３，ＣＫ３’）に同期して輝度
データＶＦＹが切り出されるようになっている。ただ
し、ＦＩＦＯメモリ５ａ，５ｂとＦＩＦＯメモリ５ｃ，
５ｄとは、輝度データＶＦＹの書き込みと読み出しが逆
相の関係になっている。

【００４３】すなわち、上記奇数ラインの輝度データＶ
ＦＹの読み出し期間は、偶数ラインの輝度データＶＦＹ
の書き込み期間であって、上記書き込みクロックＷＣＫ
２（ＣＫ１，ＣＫ１’）に同期して偶数ラインにおける
Ｎサンプルの輝度データ（１Ｈ期間の全サンプルの輝度
データ）ＶＦＹがサンプル毎にＦＩＦＯメモリ５ｃ，５
ｄに交互に書き込まれる。すなわち、図３に示すよう
に、ＦＩＦＯメモリ５ｃには偶数ラインの奇数個目のサ
ンプルの輝度データＶＦＹ（ｅ１，ｅ３，ｅ５・・・）
が書き込まれ、ＦＩＦＯメモリ５ｄには上記偶数ライン
の偶数個目のサンプルの輝度データＶＦＹ（ｅ２，ｅ
４，ｅ６・・・）が書き込まれる。そして、次の１Ｈ期
間に、切り出し開始位置Ｃ２から後に書き込まれたＥサ
ンプルの輝度データＶＦＹがサンプル毎にＦＩＦＯメモ
リ５ａ，５ｂから交互に読み出され、奇数ラインの輝度
データＶＦＹとして出力される。

【００４４】このアスペクト比変換回路５において、Ｆ
ＩＦＯメモリ５ａ〜５ｄから輝度データＶＦＹが読み出
される期間は１Ｈ期間であるので、設定された切り出し
開始位置から読み出しクロックＲＣＫ２（ＣＫ３，ＣＫ
３’）に同期してＥ（＝Ｎ×ＲＣＫ２／ＷＣＫ２）サン
プルの輝度データＶＦＹが１Ｈ期間の群遅延が生じて読
み出される。したがって、アスペクト比を１６：９から
４：３に変換するモードの場合、アスペクト比変換回路
５は、１Ｈ期間の群遅延が生じつつ、１Ｈ期間分の輝度
データＶＦＹの３／４を１Ｈ期間のデータとして切り出
すことができる。

【００４５】上述したようにアスペクト比変換回路５
は、輝度データＶＦＹのアスペクト比を変換するに当た
り、あるタイミングにおいて輝度データＶＦＹの書き込
みに使われる２つのＦＩＦＯメモリと、上記タイミング
において輝度データＶＦＹの読み出しに使われる２つの
ＦＩＦＯメモリとを備えている。したがって、１つずつ
のＦＩＦＯメモリを用いる場合に比べて書き込みクロッ
クＷＣＫ２及び読み出しクロックＲＣＫ２のクロックレ
ートを半分にすることができる。これにより、高いクロ
ックレートを有する書き込みクロック及び読み出しクロ
ックに対応できる高価なＦＩＦＯメモリを用いる必要が
ない。

【００４６】そして、図４に示すように並列に接続され
た４個のＦＩＦＯメモリ５ａ〜５ｄからなるアスペクト
比変換回路５では、アスペクト変換時に、読み出しクロ
ックＲＣＫ２（ＣＫｏｏ）と出力イネーブル信号ＯＥ２
（ＯＥｏｏ）をＦＩＦＯメモリ５ａに与えることによ
り、ＦＩＦＯメモリ５ａから奇数ラインの奇数個目のサ
ンプルの輝度データＶＦＹを読み出し、読み出しクロッ
クＲＣＫ２（ＣＫｏｅ）と出力イネーブル信号ＯＥ２
（ＯＥｏｅ）をＦＩＦＯメモリ５ｂに与えることによ
り、ＦＩＦＯメモリ５ｂから奇数ラインの偶数個目のサ
ンプルの輝度データＶＦＹを読み出し、読み出しクロッ
クＲＣＫ２（ＣＫｅｏ）と出力イネーブル信号ＯＥ２
（ＯＥｅｏ）をＦＩＦＯメモリ５ｃに与えることによ
り、ＦＩＦＯメモリ５ｃから偶数ラインの奇数個目のサ
ンプルの輝度データＶＦＹを読み出し、さらに、読み出
しクロックＲＣＫ２（ＣＫｅｅ）と出力イネーブル信号
ＯＥ２（ＯＥｅｅ）をＦＩＦＯメモリ５ｄに与えること
により、ＦＩＦＯメモリ５ｄから偶数ラインの偶数個目
のサンプルの輝度データＶＦＹを読み出す。

【００４７】このようなアスペクト比変換回路５におけ
るアスペクト変換時のＦＩＦＯ読み出し制御パターンを
図５に示す。この図５に示すように、奇数番目のサンプ
ルの輝度データＶＦＹを読み出すための読み出しクロッ
クＲＣＫ２（ＣＫｘｏ）と偶数番目のサンプルの輝度デ
ータＶＦＹを読み出すための読み出しクロックＲＣＫ２
（ＣＫｘｅ）は、互いに逆相になっている。上記読み出
しクロックＲＣＫ２（ＣＫｘｏ）は、クロック生成回路
２４により生成されたクロックＣＫ３Ｄの周波数（２７
ＭＨｚ）を１／２分周回路２５により１／２に分周する
ことによって得られるクロックＣＫ３である。また、上
記読み出しクロックＲＣＫ２（ＣＫｘｅ）は、上記クロ
ックＣＫ３をインバータ３１により位相反転して得たＣ
Ｋ３’である。

【００４８】ここで、上記ＣＫｘｅとＣＫｘｏのｘは全
てのラインで共通していることを示す。すなわち、ＣＫ
ｏｅとＣＫｅｅとは同じクロックであり、また、ＣＫｏ
ｏとＣＫｅｏとは同じクロックである。

【００４９】そして、読み出しクロックＲＣＫ２（ＣＫ
ｘｏ）によりＦＩＦＯメモリ５ａ又はＦＩＦＯメモリ５
ｃから読み出される奇数番目のサンプルの出力データＯ
ＵＴｘｏは、この読み出しクロックＲＣＫ２（ＣＫｘ
ｏ）に同期した出力イネーブル信号ＯＥ２（ＯＥｘｏ）
が「Ｌｏｗ」レベルの期間に出力され、また、読み出し
クロックＲＣＫ２（ＣＫｘｅ）によりＦＩＦＯメモリ５
ｂ又はＦＩＦＯメモリ５ｄから読み出される偶数番目の
サンプルの出力データＯＵＴｘｅは、この読み出しクロ
ックＲＣＫ２（ＣＫｘｏ）に同期した出力イネーブル信
号ＯＥ２（ＯＥｘｏ）が「Ｌｏｗ」レベルの期間に出力
されることにより、奇数番目のサンプルの出力データＯ
ＵＴｘｏと偶数番目のサンプルの出力データＯＵＴｘｅ
とがマルチプレックスされて１サンプル毎に交互に配列
された出力データＯＵＴとして出力される。

【００５０】すなわち、このアスペクト比変換回路５を
構成している互いに並列に接続された４個のＦＩＦＯメ
モリ５ａ〜５ｄは、出力イネーブル信号ＯＥ２が「Ｈｉ
ｇｈ」レベルの期間は出力がハイインピーダンス状態に
なっており、「Ｌｏｗ」レベルの出力イネーブル信号Ｏ
Ｅ２が供給されることにより出力が択一的に選択され
て、輝度データＶＦＹが読み出される。

【００５１】次に、アスペクト比を変換しない場合につ
いて説明する。ここでは、アスペクト比変換回路５を例
にアスペクト比を変換しない場合について、図６を参照
して説明する。図６において、入力データは、プロセス
部４からアスペクト比変換回路５に供給される輝度デー
タＶＦＹであって、Ｈ周期の水平ブランキング信号ＢＬ
Ｋに同期しており、水平ブランキング期間を含む１Ｈ期
間中にＮサンプルのデータとなっている。

【００５２】この場合、上記アスペクト比変換回路５
は、例えば周波数が９ＭＨｚの書き込みクロックＷＣＫ
２（ＣＫ１Ｈ１〜ＣＫ１Ｈ４）に同期してＦＩＦＯメモ
リ５ａ〜５ｄに輝度データＶＦＹを書き込み、書き込ま
れた輝度データＶＦＹの全部を９ＭＨｚの読み出しクロ
ックＲＣＫ２（ＣＫ１Ｈ１〜ＣＫ１Ｈ４）に同期して読
み出すことにより、アスペクト比を変換することなく輝
度データＶＦＹをそのまま出力する。これにより、上記
アスペクト比変換回路５は、切り出しを行わずアスペク
ト比変換しないときでも、上述の輝度データＶＦＹの切
り出しを行ったときと同様に、１Ｈ期間の群遅延を輝度
データＶＦＹに与えて出力することができる。

【００５３】すなわち、マイコン１９は、操作部１８に
よりアスペクト比を変換しないスルーのモードに設定さ
れると、書き込みクロックＷＣＫ２及び読み出しクロッ
クＲＣＫ２として位相補正回路２７により位相補正され
たクロックＣＫ１Ｈ１〜ＣＫ１Ｈ４を選択するようにセ
レクタ２３を制御する。セレクタ２３は、マイコン１９
の制御に基づいて、アスペクト比変換回路５のＦＩＦＯ
メモリ５ａ〜５ｄ毎に位相がπ／２ずれた書き込みクロ
ックＷＣＫ２（ＣＫ１Ｈ１〜ＣＫ１Ｈ４）、読み出しク
ロックＲＣＫ２（ＣＫ１Ｈ１〜ＣＫ１Ｈ４）及び出力イ
ネーブル信号ＯＥ２（ＣＫ１Ｈ１〜ＣＫ１Ｈ４）を供給
するようになっている。すなわち、ＦＩＦＯメモリ５ａ
には、書き込みクロックＷＣＫ２（ＣＫ１Ｈ１）、読み
出しクロックＲＣＫ２（ＣＫ１Ｈ１）及び出力イネーブ
ル信号ＯＥ２（ＣＫ１Ｈ１）が供給され、ＦＩＦＯメモ
リ５ｂには、書き込みクロックＷＣＫ２（ＣＫ１Ｈ
２）、読み出しクロックＲＣＫ２（ＣＫ１Ｈ２）及び出
力イネーブル信号ＯＥ２（ＣＫ１Ｈ２）が供給され、Ｆ
ＩＦＯメモリ５ｃには、書き込みクロックＷＣＫ２（Ｃ
Ｋ１Ｈ３）、読み出しクロックＲＣＫ２（ＣＫ１Ｈ３）
及び出力イネーブル信号ＯＥ２（ＣＫ１Ｈ３）が供給さ
れ、さらに、ＦＩＦＯメモリ５ｄには、書き込みクロッ
クＷＣＫ２（ＣＫ１Ｈ４）、読み出しクロックＲＣＫ２
（ＣＫ１Ｈ４）及び出力イネーブル信号ＯＥ２（ＣＫ１
Ｈ１〜ＣＫ１Ｈ４）が供給される。ここで、読み出しク
ロックＲＣＫ２（ＣＫ１Ｈ１〜ＣＫ１Ｈ４）は、書き込
みクロックＷＣＫ２（ＣＫ１Ｈ１〜ＣＫ１Ｈ４）に対し
て所定の位相遅れを有している。

【００５４】また、マイコン１９は、このスルーのモー
ドでは、画像データの切り出し開始位置を示すアドレス
を規定するサンプル数Ｌとして１Ｈ期間分のサンプル数
Ｎを用いることにより、ＦＩＦＯメモリ５ａ〜５ｄの先
頭アドレスを指定する切り出し信号Ｃ２をアスペクト比
変換回路５に供給する。ＦＩＦＯメモリ５ａ〜５ｄは、
マイコン１９から切り出し信号Ｃ２が供給されると、切
り出し開始位置が最初のアドレスに設定される。すなわ
ち、ＦＩＦＯメモリ５ａ〜５ｄは、全ての輝度データＶ
ＦＹが読み出されるように設定される。

【００５５】そして、アスペクト比変換回路５に供給さ
れた輝度データＶＦＹは、書き込みクロックＷＣＫ２
（ＣＫ１Ｈ１〜ＣＫ１Ｈ４）に同期して１サンプル毎に
ＦＩＦＯメモリ５ａ〜５ｄに順に振り分けられて書き込
まれる。したがって、ＦＩＦＯメモリ５ａ〜５ｂには、
１Ｈ期間でＮサンプルの輝度データＶＦＹが１サンプル
毎に順に振り分けられることにより、それぞれＮ／４サ
ンプル分の輝度データＶＦＹが書き込まれる。

【００５６】すなわち、図７に示すように、ＦＩＦＯメ
モリ５ａには書き込みクロックＷＣＫ２（ＣＫ１Ｈ１）
により４サンプル毎に輝度データＶＦＹ（ｘ１，ｘ５，
ｘ９・・・）が書き込まれ、ＦＩＦＯメモリ５ｂにはク
ロックＷＣＫ２（ＣＫ１Ｈ２）により４サンプル毎に輝
度データＶＦＹ（ｘ２，ｘ６，ｘ１０・・・）が書き込
まれ、ＦＩＦＯメモリ５ｃにはクロックＷＣＫ２（ＣＫ
１Ｈ３）により４サンプル毎に輝度データＶＦＹ（ｘ
３，ｘ７，ｘ１１・・・）が書き込まれ、さらに、ＦＩ
ＦＯメモリ５ｄにはクロックＷＣＫ２（ＣＫ１Ｈ４）に
より４サンプル毎に輝度データＶＦＹ（ｘ１，ｘ５，ｘ
９・・・）が書き込まれる。なお、ｘ１，ｘ２・・・の
ｘは、奇偶両ラインのどちらでも良いことを示す。

【００５７】ここで、図６において、ＣＫｘｘは、ＦＩ
ＦＯメモリ５ａ〜５ｂに１ライン毎に輝度データＶＦＹ
を書き込んで読み出すための書き込みクロックＷＣＫ２
（ＣＫ１Ｈ１〜ＣＫ１Ｈ４）と読み出しクロックＲＣＫ
２（ＣＫ１Ｈ１〜ＣＫ１Ｈ４）を示している。このＣＫ
ｘｘは、各サンプルに対応する位相を有する４相のクロ
ック（ＣＫ１Ｈ１〜ＣＫ１Ｈ４）である。また、ＯＥｘ
ｘは、ＦＩＦＯメモリ５ａ〜５ｄから１ライン毎の輝度
データＶＦＹを読み出して出力するための出力イネーブ
ル信号ＯＥ２（ＣＫ１Ｈ１〜ＣＫ１Ｈ４）を示してい
る。このＯＥｘｘは、ＦＩＦＯメモリ５ａ〜５ｄから１
ライン毎に読み出す輝度データＶＦＹの各サンプルに対
応する位相を有する４相のクロックすなわち読み出しク
ロックＲＣＫ２（ＣＫ１Ｈ１〜ＣＫ１Ｈ４）に同期して
それぞれ１サンプルの出力期間だけ「Ｌｏｗ」レベルに
なる４相のクロックである。

【００５８】そして、ＦＩＦＯメモリ５ａ，５ｂ，５
ｃ，５ｄにそれぞれ書き込まれた輝度データＶＦＹは、
読み出しクロックＲＣＫ２（ＣＫ１Ｈ１〜ＣＫ１Ｈ４）
に同期して全サンプルが読み出されることによって、ア
スペクト比変換を行う場合と同様に、１Ｈ期間の群遅延
が与えられる。

【００５９】このようにスルーのモードにおけるアスペ
クト比変換回路５では、１Ｈ期間でＮサンプルの奇数又
は偶数ラインの輝度データＶＦＹが書き込みクロックＷ
ＣＫ２（ＣＫ１Ｈ１〜ＣＫ１Ｈ４）のタイミングでＦＩ
ＦＯメモリ５ａ〜５ｄに書き込まれるとともに、上記１
Ｈ期間前に書き込まれていた偶数又は奇数ラインの全部
の輝度データＶＦＹが読み出しクロックＲＣＫ２（ＣＫ
１Ｈ１〜ＣＫ１Ｈ４）のタイミングで読み出される。な
お、書き込みタイミングが読み出しのタイミングに追い
つくことがない範囲内で、読み出しクロックＲＣＫ２
（ＣＫ１Ｈ１〜ＣＫ１Ｈ４）は、書き込みクロックＷＣ
Ｋ２（ＣＫ１Ｈ１〜ＣＫ１Ｈ４）に対して所定の位相遅
れを有している。これにより、アスペクト比変換回路５
は、アスペクト比変換の有無に限らず、群遅延を変える
ことなく輝度データＶＦＹを出力することができる。し
たがって、アスペクト比変換の有無に依らず、アスペク
ト比変換回路５以降に設けられた信号処理系の位相調整
をしなくてもよい。

【００６０】このスルーのモードでのアスペクト比変換
回路５におけるＦＩＦＯ読み出し制御パターンを図８に
示す。

【００６１】この図８において、ＣＫｏｏは、ＦＩＦＯ
メモリ５ａから輝度データＶＦＹを読み出すための読み
出しクロックＲＣＫ２（ＣＫ１Ｈ１）を示し、ＣＫｏｅ
は、ＦＩＦＯメモリ５ｂから輝度データＶＦＹを読み出
すための読み出しクロックＲＣＫ２（ＣＫ１Ｈ２）を示
し、ＣＫｅｏは、ＦＩＦＯメモリ５ｃから輝度データＶ
ＦＹを読み出すための読み出しクロックＲＣＫ２（ＣＫ
１Ｈ３）を示し、ＣＫｅｅは、ＦＩＦＯメモリ５ｄから
輝度データＶＦＹを読み出すための読み出しクロックＲ
ＣＫ２（ＣＫ１Ｈ４）を示している。また、ＯＵＴｏｏ
は、ＣＫｏｏにより読み出されるＦＩＦＯメモリ５ａか
らの出力を示し、ＯＵＴｏｅは、ＣＫｏｅにより読み出
されるＦＩＦＯメモリ５ｂからの出力を示し、ＯＵＴｅ
ｏは、ＣＫｅｏにより読み出されるＦＩＦＯメモリ５ｃ
からの出力を示し、ＯＵＴｅｅは、ＣＫｅｅにより読み
出されるＦＩＦＯメモリ５ｄからの出力を示している。

【００６２】すなわち、このスルーのモードでは、クロ
ック生成回路２０により生成されたクロックＣＫ１Ｄの
周波数（３６ＭＨｚ）を１／２分周回路２１，２２によ
り１／４に分周することによって得られる周波数が９Ｍ
ＨｚのクロックＣＫ１Ｈ１と、位相補正回路２７により
このクロックＣＫ１Ｈ１から生成されるπ／２ずつ位相
の異なる３つのクロックＣＫ１Ｈ２，ＣＫ１Ｈ３，ＣＫ
１Ｈ４がＦＩＦＯメモリ５ａ〜５ｄから輝度データＶＦ
Ｙを読み出すための読み出しクロックＲＣＫ２（ＣＫ１
Ｈ１〜ＣＫ１Ｈ４）として用いられている。

【００６３】そして、周波数が９ＭＨｚで４相の読み出
しクロックＲＣＫ２（ＣＫ１Ｈ１〜ＣＫ１Ｈ４）により
読み出されるＦＩＦＯメモリ５ａ〜５ｄからの各出力Ｏ
ＵＴｏｏ，ＯＵＴｏｅ，ＯＵＴｅｏ，ＯＵＴｅｅは、図
８にハッチングを施して示した４サンプル毎の１サンプ
ルが、４相の出力イネーブル信号ＯＥ２（ＣＫ１Ｈ１〜
ＣＫ１Ｈ４）が「Ｌｏｗ」レベルとなる出力期間に出力
されてマルチプレックスされることにより、１サンプル
毎に順番に配列された出力データＯＵＴとして出力され
る。

【００６４】なお、アスペクト変換回路５に書き込みク
ロックＷＣＫ２と読み出しクロックＲＣＫ２と出力イネ
ーブル信号ＯＥ２と切り出し信号Ｃ２を供給して、アス
ペクト比変換モードとスルーモードで動作するものとし
て説明したが、実際には、各ＦＩＦＯメモリ５ａ〜５ｄ
に対してのクロック入力は１つずつであり、各ＦＩＦＯ
メモリ５ａ〜５ｄに対する出力イネーブル信号ＯＥ２が
ＨｉｇｈかＬｏｗにより異なるロックとして動作する。
すなわち、出力イネーブル信号ＯＥ２がＨｉｇｈであれ
ば読み出しクロックＲＣＫとして動作し、Ｌｏｗであれ
ば書き込みクロックＷＣＫとして動作する。

【００６５】次に、本発明におけるアスペクト比変換回
路の形態について説明する。ここでは、アスペクト比変
換回路５を例に挙げて説明するが、他のアスペクト比変
換回路１１，１２，１３でも同様であることはいうまで
もない。

【００６６】上述の図４に示したアスペクト比変換回路
５では、各ＦＩＦＯメモリ５ａ〜５ｄの出力が互いに直
接接続されているので、各ＦＩＦＯメモリ５ａ〜５ｄに
互いに他のＦＩＦＯメモリ５ａ〜５ｄの出力容量（１１
ｐＦ）が寄生容量として付加されているとみなすことが
できる。したがって、例えばＦＩＦＯメモリ５ａから輝
度データＶＦＹが出力される場合、他のＦＩＦＯメモリ
５ｂ，５ｃ，５ｄそれぞれの出力容量の影響を受けて、
良好な画像データが出力されないおそれがある。

【００６７】そこで、図９に示す実施の形態は、かかる
出力容量による弊害を防止したものである。

【００６８】上述の実施の形態におけるアスペクト比変
換回路５に対応する図９に示すアスペクト比変換回路５
Ａは、それぞれ入力側と出力側が並列に接続されている
ＦＩＦＯメモリ５ａ，５ｂと、ＦＩＦＯメモリ５ａ，５
ｂの出力側に接続されるＤ−フリップフロップ２５と、
それぞれ入力側と出力側が並列に接続されているＦＩＦ
Ｏメモリ５ｃ，５ｄと、ＦＩＦＯメモリ５ｃ，５ｄの出
力側に接続されるＤ−フリップフロップ２６を備える。

【００６９】このアスペクト比変換回路５Ａにおいて
も、アスペクト変換時に、書き込みクロックＷＣＫ２
（ＣＫ１，ＣＫ１’）に基づいて、ＦＩＦＯメモリ５
ａ，５ｂには奇数ラインの書き込み期間中に奇数ライン
の輝度データＶＦＹが交互に書き込まれ、また、ＦＩＦ
Ｏメモリ５ｃ，５ｄには偶数ラインの書き込み期間中に
偶数ラインの輝度データＶＦＹが交互に書き込まれる。
そして、読み出しクロックＲＣＫ２（ＣＫ３、ＣＫ
３’）に基づいて、ＦＩＦＯメモリ５ａ，５ｂから奇数
ラインの読み出し期間中に奇数ラインの輝度データＶＦ
Ｙが交互に読み出され、また、ＦＩＦＯメモリ５ｃ，５
ｄから偶数ラインの読み出し期間中に偶数ラインの輝度
データＶＦＹが交互に読み出される。

【００７０】Ｄ−フリップフロップ２５は、図１０に示
すように、上述の切り換え信号発生器２９により発生さ
れる２Ｈ周期の切り換え信号ＩＤo が「Ｈｉｇｈ」レベ
ルになっているときに動作するようになっており、ま
た、Ｄ−フリップフロップ２６は、切り換え信号ＩＤo
と位相がπずれている切り換え信号ＩＤe が「Ｈｉｇ
ｈ」レベルになっているときに動作するようになってい
る。これにより、切り換え信号ＩＤo が「Ｈｉｇｈ」レ
ベルになっているときにＦＩＦＯメモリ５ａ，５ｂから
奇数ラインの輝度データＶＦＹが読み出され、切り換え
信号ＩＤe が「Ｈｉｇｈ」レベルになっているときにＦ
ＩＦＯメモリ５ｃ，５ｄから偶数ラインの輝度データＶ
ＦＹが読み出される。

【００７１】ここで、上述のクロック生成回路２４は、
クロック生成回路２０から供給されるクロックＣＫ１Ｄ
を用いてフェーズロックドループ（PLL：Phase Locked
Loop）による位相引込みを行い、図１０に示すように、
奇数ラインの読み出し期間と偶数ラインの読み出し期間
の境界すなわち切り換え信号発生器２９で生成される切
り換え信号ＩＤ_o ，ＩＤe に状態遷移を生じるタイミン
グの直前でクロックＣＫ１とクロックＣＫ３の立ち上が
りエッジのタイミングを一致させるようになっている。
これにより、奇数ラインの読み出し期間と偶数ラインの
読み出し期間にそれぞれ含まれる輝度データＶＦＹのサ
ンプル数を固定することができる。

【００７２】すなわち、Ｄ−フリップフロップ２５は、
切り換え信号ＩＤo が「Ｈｉｇｈ」レベルとなっている
奇数ラインの読み出し期間中、ＦＩＦＯメモリ５ａ，５
ｂから読み出された奇数ラインの輝度データＶＦＹを読
み出しクロックＲＣＫ２に基づいてラッチして出力す
る。また、Ｄ−フリップフロップ２６は、切り換え信号
ＩＤe が「Ｈｉｇｈ」レベルとなっている偶数ラインの
読み出し期間中、ＦＩＦＯメモリ５ｃ，５ｄから読み出
された偶数ラインの輝度データＶＦＹをクロックＲＣＫ
２に基づいてラッチして出力する。

【００７３】このようにＤ−フリップフロップ２５，２
６はスイッチと同様の役割を果たし、切り換え信号ＩＤ
o が「Ｈｉｇｈ」レベルのときはＤ−フリップフロップ
２５を介して奇数ラインの輝度データが読み出され、切
り換え信号ＩＤe が「Ｈｉｇｈ」レベルのときはＤ−フ
リップフロップ２を介して偶数ラインの輝度データＶＦ
Ｙが読み出される。したがって、例えばＦＩＦＯメモリ
５ａがＤ−フリップフロップ２５を介して輝度データＶ
ＦＹを出力しているときは、Ｄ−フリップフロップ２６
がＦＩＦＯメモリ５ｃ，５ｄの出力容量の影響を断つこ
とによって、良好な輝度データＶＦＹが出力される。

【００７４】換言すると、ＦＩＦＯメモリ５ａ，５ｂ
は、Ｄ−フリップフロップ２５，２６を介してＦＩＦＯ
メモリ５ｃ，５ｄに接続されることにより、ＦＩＦＯメ
モリ５ｃ，５ｄからの出力容量の影響を受けることな
く、奇数ラインの輝度データＶＦＹが読み出されるよう
になる。また、ＦＩＦＯメモリ５ｃ，５ｄでも同様に、
ＦＩＦＯメモリ５ａ，５ｂからの出力容量の影響を受け
ることなく、偶数ラインの輝度データＶＦＹが読み出さ
れるようになる。

【００７５】また、このような構成のアスペクト比変換
回路５Ａでは、ＦＩＦＯメモリ５ａ，５ｂの出力とＦＩ
ＦＯメモリ５ｃ，５ｄの出力がＤ−フリップフロップ２
５，２６により分離されるので、奇数ラインと偶数ライ
ンとで出力イネーブル信号ＯＥ２を切り換える必要がな
く、ＦＩＦＯメモリ５ａ，５ｃには奇数番目のサンプル
に対応する位相の出力イネーブル信号ＯＥｘｏを与え、
ＦＩＦＯメモリ５ｂ，５ｄには偶数番目のサンプルに対
応する位相の出力イネーブル信号ＯＥｘｏｅを与えるよ
うにすればよい。

【００７６】次に、本発明におけるアスペクト変換回路
のさらに他の形態について説明する。なお、上述の実施
の形態と同一のものには同一の符号を付け、詳細な説明
は省略する。ここでも、アスペクト比変換回路５を例に
挙げて説明する。

【００７７】図１１に示すアスペクト比変換回路５Ｂ
は、それぞれ入力側と出力側が並列に接続されているＦ
ＩＦＯメモリ５ａ，５ｂと、ＦＩＦＯメモリ５ａ，５ｂ
の出力側に接続されるバッファ回路３５と、それぞれ入
力側と出力側が並列に接続されているＦＩＦＯメモリ５
ｃ，５ｄと、ＦＩＦＯメモリ５ｃ，５ｄの出力側に接続
されるバッファ回路３６を備える。

【００７８】バッファ回路３５，３６は、アスペクト変
換時に、切り換え信号ＩＤによって動作が相反的に切り
換えられるもので、奇数ラインの読み出し期間中は「Ｈ
ｉｇｈ」レベルの切り換え信号ＩＤが供給されることに
よりバッファ回路３５が動作状態になるとともにバッフ
ァ回路３６が不動作状態になり、偶数ラインの読み出し
期間中は「Ｌｏｗ」レベルの切り換え信号ＩＤが供給さ
れることによりバッファ回路３６が不動作状態になると
ともにバッファ回路３６が動作状態になる。不動作状態
のバッファ回路３５，３６は、出力側がハイインピーダ
ンスの状態になっている。

【００７９】この図１１に示したアスペクト比変換回路
５Ｂにおいては、バッファ回路３５，３６がスイッチと
同様の役割を果たし、切り換え信号ＩＤが「Ｈｉｇｈ」
レベルになっている奇数ラインの読み出し期間中は、Ｆ
ＩＦＯメモリ５ａ，５ｂから読み出される奇数ラインの
輝度データＶＦＹがバッファ回路３５を介して出力さ
れ、また、切り換え信号ＩＤが「Ｌｏｗ」レベルになっ
ている偶数ラインの読み出し期間中は、ＦＩＦＯメモリ
５ｃ，５ｄから読み出される偶数ラインの輝度データＶ
ＦＹがバッファ回路３６を介して出力される。

【００８０】このように、バッファ回路３５，３６を介
してＦＩＦＯメモリ５ａ，５ｂとＦＩＦＯメモリ５ｃ，
５ｄとを接続することによって、ＦＩＦＯメモリ５ｃ，
５ｄの負荷容量の影響を受けることなく、ＦＩＦＯメモ
リ５ｃ，５ｄから奇数ラインの輝度データの読み出しを
行うことができ、また、ＦＩＦＯメモリ５ｃ，５ｄから
も同様に、ＦＩＦＯメモリ５ａ，５ｂによって生じる負
荷容量の影響を受けることなく、偶数ラインの輝度デー
タを読み出すことができる。

【００８１】次に、本線系の画像信号のアスペクト比変
換とＶＦ系のアスペクト比変換とをそれぞれ独立に制御
する場合について説明する。なお、本線系のアスペクト
比変換はアスペクト比変換回路１１，１２，１３がそれ
ぞれ行っているが、アスペクト比変換回路１１を例に挙
げて説明する。ただし、他のアスペクト比変換回路１
２，１３も同様であるのは勿論である。

【００８２】具体的には、例えば図１２に示すように、
タイプ１からタイプ６までの動作モードがある。

【００８３】ここで、ＣＣＤイメージセンサ１Ｒ，１
Ｇ，１Ｂは、実効画素数が５０万画素であってアスペク
ト比は１６：９であり、１Ｈ期間に１１４４サンプルの
撮像信号を出力するものとする。すなわち、ＣＣＤイメ
ージセンサ１Ｒ，１Ｇ，１Ｂは、アスペクト比が１６：
９の撮像信号を出力している。

【００８４】タイプ１からタイプ６の各動作モードにお
いて、書き込みクロックＷＣＫ１，ＷＣＫ２及び読み出
しクロックＲＣＫ１，ＲＣＫ２として使用されるクロッ
クを表１に示す。なお、表１において、ＣＫ１”は２相
のクロックＣＨ１，ＣＫ１’を示し、また、ＣＫ３”は
２相のクロックＣＨ３，ＣＫ３’を示し、さらに、ＣＫ
１Ｈ^* は４相のクロックＣＫ１Ｈ１〜ＣＫ１Ｈ４を意味
している。

【００８５】

【表１】

【００８６】さらに、タイプ１からタイプ６の動作モー
ドにおける切り出しサンプル数（Ｅ）と切り出し開始位
置を規定するサンプル数（Ｌ）を表２に示す。

【００８７】

【表２】

【００８８】先ず、タイプ１の動作モードについて説明
する。マイコン１９は、操作部１８が操作されてタイプ
１の動作モードになると、表１に示すように、アスペク
ト比変換回路５及びアスペクト比変換回路１１の各書き
込みクロックＷＣＫ１，ＷＣＫ２としてそれぞれクロッ
クＣＫ１”を選択し、各読み出しクロックＲＣＫ１，Ｒ
ＣＫ２としてそれぞれクロックＣＫ３”を選択するよう
にセレクタ２３を制御する。これにより、アスペクト比
変換回路５では、書き込みクロックＷＣＫ２（ＣＫ
１”）に同期して、奇数ラインの輝度データＶＦＹがＦ
ＩＦＯメモリ５ａ，５ｂ書き込まれ、偶数ラインの輝度
データＶＦＹがＦＩＦＯメモリ５ｃ，５ｄに書き込まれ
る。また、アスペクト比変換回路１１では、書き込みク
ロックＷＣＫ１（ＣＫ１”）に同期して、奇数ラインの
輝度データＹがＦＩＦＯメモリ１１ａ，１１ｂ書き込ま
れ、偶数ラインの輝度データＶＦＹがＦＩＦＯメモリ１
１ｃ，１１ｄに書き込まれる。

【００８９】また、マイコン１９は、上記書き込みクロ
ックＷＣＫ１（ＣＫ１”），ＷＣＫ２（ＣＫ１”）及び
読み出しクロックＲＣＫ１（ＣＫ３”），ＲＣＫ２（Ｃ
Ｋ３”）に対応する切り出し信号Ｃ１，Ｃ２をアスペク
ト比変換回路５，１１に供給する。タイプ１の動作モー
ドにおいて、切り出し信号Ｃ１，Ｃ２は、表２に示す１
Ｈ期間分のサンプル数Ｎ（１１４４）から切り出し開始
位置を規定するサンプル数Ｌ（１０２２）に基づいて、
切り出し開始アドレス＝Ｎ−Ｌ＝１１４４−１０２２＝
１２２を与える。

【００９０】これにより、アスペクト比変換回路５で
は、上記切り出し信号Ｃ２により与えられた切り出し開
始アドレス１２２で指定される１２２サンプル目までの
輝度データＶＦＹは読み出されることなく、読み出しク
ロックＲＣＫ２（ＣＫ３”）に同期して、ＦＩＦＯメモ
リ５ａ，５ｂから奇数ラインの１２３サンプル目以降の
輝度データＶＦＹが読み出され、また、ＦＩＦＯメモリ
５ｃ，５ｄから１２３サンプル目以降の偶数ラインの輝
度データＶＦＹが読み出される。

【００９１】したがって、アスペクト比変換回路５は、
１Ｈ期間毎に、１１４４サンプルの輝度データＶＦＹか
ら有効画像領域の中央の８５８サンプルの輝度データＶ
ＦＹを切り出して、１ライン分の輝度データＶＦＹのサ
ンプル数を３／４にする。その結果、アスペクト比変換
回路５は、図１２に示すように、ＶＦ系の１６：９の画
像から４：３（１２：９）の画像を切り出すことができ
る。そして、アスペクト比変換回路５は、アスペクト比
４：３の輝度データＶＦＹを出力し、この輝度データＶ
ＦＹをＤ／Ａコンバータ６を介してビューファインダ７
に供給する。

【００９２】同様に、アスペクト比変換回路１１も、１
ライン分の輝度データＹのサンプル数を３／４にする。
その結果、図１２に示すように、本線系の１６：９の画
像から４：３の画像を切り出すことができる。アスペク
ト比変換回路１１は、この４：３の輝度データＹを出力
し、この輝度データＹをＤ／Ａコンバータ９を介してエ
ンコーダ１０に供給する。

【００９３】以上のように、このタイプ１の動作モード
では、エンコーダ１０とビューファインダ７に１ライン
分のサンプル数が等しい画像データが供給される。した
がって、ユーザは、撮像出力の画像と同じ画像をビュー
ファインダ７で確認することができる。

【００９４】次に、タイプ２の動作モードについて説明
する。マイコン１９は、操作部１８が操作されてタイプ
２の動作モードになると、表１に示すように、アスペク
ト比変換回路５の書き込みクロックＷＣＫ２としてクロ
ックＣＫ１”をその読み出しクロックＲＣＫ２としてク
ロックＣＫ３Ｈ１を選択し、アスペクト比変換回路１１
の書き込みクロックＷＣＫ１としてクロックＣＫ１”を
その読み出しクロックＲＣＫ１としてクロックＣＫ３を
選択するようにセレクタ２３を制御する。これにより、
アスペクト比変換回路５では、書き込みクロックＷＣＫ
２（ＣＫ１”）に同期して、奇数ラインの輝度データＶ
ＦＹがＦＩＦＯメモリ５ａ，５ｂ書き込まれ、偶数ライ
ンの輝度データＶＦＹがＦＩＦＯメモリ５ｃ，５ｄに書
き込まれる。また、アスペクト比変換回路１１では、書
き込みクロックＷＣＫ１（ＣＫ１”）に同期して、奇数
ラインの輝度データＹがＦＩＦＯメモリ１１ａ，１１ｂ
書き込まれ、偶数ラインの輝度データＹがＦＩＦＯメモ
リ１１ｃ，１１ｄに書き込まれる。

【００９５】また、マイコン１９は、上記書き込みクロ
ックＷＣＫ１，ＷＣＫ２及び読み出しクロックＲＣＫ
１，ＲＣＫ２に対応する切り出し信号Ｃ１，Ｃ２をアス
ペクト比変換回路５及びアスペクト比変換回路１１にそ
れぞれ供給する。タイプ２の動作モードにおいて、本線
系の切り出し信号Ｃ１は、１Ｈ期間分のサンプル数Ｎ
（１１４４）から切り出し開始位置を規定するサンプル
数Ｌ（１０２２）に基づいて、切り出し開始アドレス＝
Ｎ−Ｌ＝１１４４−１０２２＝１２２を与える。また、
ＶＦ系の切り出し信号Ｃ２は、１Ｈ期間分のサンプル数
Ｎ（１１４４）から切り出し開始位置を規定するサンプ
ル数Ｌ（８３７）に基づいて、切り出し開始アドレス＝
Ｎ−Ｌ＝１１４４−８３７＝３０７を与える。

【００９６】これにより、アスペクト比変換回路５で
は、上記切り出し信号Ｃ２により与えられた切り出し開
始アドレス３０７で指定される３０７サンプル目までの
輝度データＶＦＹは読み出されることなく、読み出しク
ロックＲＣＫ２（ＣＫ１Ｈ）に同期して、ＦＩＦＯメモ
リ５ａ，５ｂから奇数ラインの３０８サンプル目以降の
輝度データＶＦＹが読み出され、また、ＦＩＦＯメモリ
５ｃ，５ｄから偶数ラインの３０７サンプル目以降の輝
度データＶＦＹが読み出される。また、アスペクト比変
換回路１１では、上記切り出し信号Ｃ２により与えられ
た切り出し開始アドレス３０７で指定される１２２サン
プル目までの輝度データＶＦＹは読み出されることな
く、読み出しクロックＲＣＫ１（ＣＫ３”）に同期し
て、ＦＩＦＯメモリ１１ａ，１１ｂから奇数ラインの１
２３サンプル目以降の輝度データＹが読み出され、ま
た、ＦＩＦＯメモリ１１ｃ，１１ｄから偶数ラインの１
２２サンプル目以降の輝度データＹが読み出される。

【００９７】したがって、アスペクト比変換回路５は、
１Ｈ期間毎に、１１４４サンプルの輝度データＶＦＹか
ら有効画像領域の中央の４２９サンプルの輝度データＶ
ＦＹを切り出して、１ライン分の輝度データＶＦＹのサ
ンプル数を３／８にする。その結果、アスペクト比変換
回路５は、図１２に示すように、ＶＦ系の１６：９の画
像から２：３（６：９）の画像を切り出し、切り出した
画像を４：３になるように水平方向に拡大している。す
なわち、アスペクト比変換回路５は、輝度データＶＦＹ
のサンプル数を３／８にし、かかる画像を水平方向に２
倍に拡大することによって、アスペクト比を４：３に変
換している。そして、アスペクト比変換回路５は、アス
ペクト比の変換された輝度データＶＦＹをＤ／Ａコンバ
ータ６を介してビューファインダ７に供給する。

【００９８】また、アスペクト比変換回路１１は、１Ｈ
期間毎に、１１４４サンプルの輝度データＹから８５８
サンプルの輝度データＹを切り出して、１ライン分の輝
度データＹのサンプル数を３／４にする。その結果、ア
スペクト比変換回路１１は、図１２に示すように、１
６：９の画像から４：３（１２：９）の画像を切り出す
ことができる。そして、アスペクト比変換回路１１は、
アスペクト比４：３の輝度データＹを出力し、この輝度
データＹをＤ／Ａコンバータ９を介してエンコーダ１０
に供給する。

【００９９】したがって、このタイプ２の動作モードで
は、ビューファインダ７に供給される輝度データＶＦＹ
の１ライン分のサンプル数がエンコーダ１０に供給され
る輝度データＹの１ライン分のサンプル数よりも少なく
なっているため、ビューファインダ７には、撮像出力の
画像の幅方向の一部分を拡大した画像が表示される。こ
れにより、ユーザは、撮像出力の画像の要部が拡大され
てビューファインダ７で確認できるので、マニュアルフ
ォーカス調整を容易に行うことができる。

【０１００】次にタイプ３の動作モードについて説明す
る。マイコン１９は、操作部１８が操作されてタイプ３
の動作モードになると、表１に示すように、アスペクト
比変換回路５の書き込みクロックＷＣＫ２及び読み出し
クロックＲＣＫ２としてクロックＣＫ１Ｈ^* すなわちＣ
Ｋ１Ｈ１〜ＣＫ１Ｈ４を選択し、アスペクト比変換回路
１１の書き込みクロックＷＣＫ１としてクロックＣＫ
１”をその読み出しクロックＲＣＫ１としてクロックＣ
Ｋ３”を選択するようにセレクタ２３を制御する。

【０１０１】したがって、アスペクト比変換回路５に
は、セレクタ２３により、書き込みクロックＷＣＫ２と
してクロックＣＫ１Ｈ^* すなわち４相のクロックＣＫ１
Ｈ１〜ＣＫ１Ｈ４がＦＩＦＯメモリ５ａ〜５ｄに対応し
て選択されて供給される。このアスペクト比変換回路５
では、図１０のように、奇数番目及び偶数ライン目の全
てをＸラインとすると、Ｘラインの１番目のサンプルＸ
１をＦＩＦＯメモリ５ａに記憶し、２番目のサンプルＸ
２をＦＩＦＯメモリ５ｂに記憶し、３番目のサンプルＸ
３をＦＩＦＯメモリ５ｃに記憶し、４番目のサンプルＸ
４をＦＩＦＯメモリ５ｄに記憶する。

【０１０２】アスペクト比変換回路１１では、書き込み
クロックＷＣＫ１（ＣＫ１”）に同期して、奇数ライン
の輝度データＹがＦＩＦＯメモリ１１ａ，１１ｂに書き
込まれ、また、偶数ラインの輝度データＹがＦＩＦＯメ
モリ１１ｃ，１１ｄに書き込まれる。

【０１０３】また、マイコン１９は、書き込みクロック
ＷＣＫ１，ＷＣＫ２及び読み出しクロックＲＣＫ１，Ｒ
ＣＫ２に対応する切り出し信号Ｃ１，Ｃ２をアスペクト
比変換回路５及びアスペクト比変換回路１１にそれぞれ
供給する。タイプ３の動作モードにおいて、本線系の切
り出し信号Ｃ１は、１Ｈ期間分のサンプル数Ｎ（１１４
４）から切り出し開始位置を規定するサンプル数Ｌ（１
０２２）に基づいて、切り出し開始アドレス＝Ｎ−Ｌ＝
１１４４−１０２２＝１２２を与える。また、ＶＦ系の
切り出し信号Ｃ２は、１Ｈ期間分のサンプル数Ｎ（１１
４４）から切り出し開始位置を規定するサンプル数Ｌ
（１１４４）に基づいて、切り出し開始アドレス＝Ｎ−
Ｌ＝１１４４−１１４４＝０を与える。

【０１０４】アスペクト比変換回路５は、上記切り出し
信号Ｃ２により切り出し開始アドレス＝０が与えられる
ことにより、読み出しクロックＲＣＫ２（ＣＫ１Ｈ^* ）
に同期して、１Ｈ期間毎にＦＩＦＯメモリ５ａ〜５ｂに
書き込まれた１１４４サンプルの輝度データＶＦＹが１
サンプル目から読み出される。また、アスペクト比変換
回路１１は、上記切り出し信号Ｃ１により切り出し開始
アドレス＝１２２が与えられることにより、読み出しク
ロックＲＣＫ１（ＣＫ３”）に同期して、奇数ラインの
１２３サンプル目以降の輝度データＹがＦＩＦＯメモリ
１１ａ，１１ｂから読み出され、偶数ラインの１２３サ
ンプル目以降の輝度データＹがＦＩＦＯメモリ１１ｃ，
１１ｄから読み出される。

【０１０５】したがって、アスペクト比変換回路５は、
１Ｈ期間毎に、ＦＩＦＯメモリ５ａ〜５ｄに書き込まれ
た１１４４サンプルの輝度データＶＦＹから１サンプル
目以降の１１４４サンプル全部の輝度データＶＦＹを切
り出し、１ライン分の輝度データＶＦＹをそのまま出力
する。その結果、アスペクト比変換回路５は、アスペク
ト比が１６：９の輝度データＶＦＹをそのまま出力（ス
ルー）し、この輝度データＶＦＹをＤ／Ａコンバータ６
を介してビューファインダ７に供給する。

【０１０６】また、アスペクト比変換回路１１は、１Ｈ
期間毎に、ＦＩＦＯメモリ１１ａ，１１ｂ又はＦＩＦＯ
メモリ１１ｃ，１１ｄに書き込まれた１１４４サンプル
の輝度データＹから１２３サンプル目以降の８５８サン
プルの輝度データＹを切り出して、１ライン分の輝度デ
ータのサンプル数を３／４にする。その結果、アスペク
ト比変換回路１１は、図１２に示すように、１６：９の
画像から４：３（１２：９）の画像を切り出すことがで
きる。そして、アスペクト比変換回路５は、アスペクト
比４：３の画像信号を出力し、この画像信号をＤ／Ａコ
ンバータ９を介してエンコーダ１０に供給する。

【０１０７】したがって、このタイプ３の動作モードで
は、エンコーダ１０には切り出されてアスペクト比が
４：３になった画像信号が供給され、ビューファインダ
７には切り出されていない１６：９の画像信号がそのま
ま供給される。これにより、ユーザは、撮像出力の画像
よりも広範囲の画像をビューファインダ７で確認するこ
とができる。換言すると、物体の移動やカメラをパンし
たりすることにより記録画像領域に入ってくる可能性の
ある物体の画像をビューファインダ７で確認しながら撮
影することが可能になる。

【０１０８】次に、タイプ４の動作モードについて説明
する。マイコン１９は、操作部１８が操作されてタイプ
４の動作モードになると、表１に示すように、アスペク
ト比変換回路５の書き込みクロックＷＣＫ２としてクロ
ックＣＫ１”をその読み出しクロックＲＣＫ２としてク
ロックＣＫ１Ｈ１を選択し、アスペクト比変換回路１１
の書き込みクロックＷＣＫ１としてクロックＣＫ１”を
その読み出しクロックＲＣＫ１としてクロックＣＫ３”
を選択するようにセレクタ２３を制御する。これによ
り、アスペクト比変換回路５では、書き込みクロックＷ
ＣＫ２（ＣＫ１”）に同期して、奇数ラインの輝度デー
タＶＦＹがＦＩＦＯメモリ５ａ，５ｂ書き込まれ、偶数
ラインの輝度データＶＦＹがＦＩＦＯメモリ５ｃ，５ｄ
に書き込まれる。また、アスペクト比変換回路１１で
は、書き込みクロックＷＣＫ１（ＣＫ１”）に同期し
て、奇数ラインの輝度データＹがＦＩＦＯメモリ１１
ａ，１１ｂ書き込まれ、偶数ラインの輝度データＹがＦ
ＩＦＯメモリ１１ｃ，１１ｄに書き込まれる。

【０１０９】また、マイコン１９は、書き込みクロック
ＷＣＫ１，ＷＣＫ２及び読み出しクロックＲＣＫ１，Ｒ
ＣＫ２に対応する切り出し信号Ｃ１，Ｃ２をアスペクト
比変換回路５及びアスペクト比変換回路１１にそれぞれ
供給する。タイプ４の動作モードにおいて、本線系の切
り出し信号Ｃ１は、１Ｈ期間分のサンプル数Ｎ（１１４
４）から切り出し開始位置を規定するサンプル数Ｌ（１
０２２）に基づいて、切り出し開始アドレス＝Ｎ−Ｌ＝
１１４４−１０２２＝１２２を与える。また、ＶＦ系の
切り出し信号Ｃ２は、１Ｈ期間分のサンプル数Ｎ（１１
４４）から切り出し開始位置を規定するサンプル数Ｌ
（８９９）に基づいて、切り出し開始アドレス＝Ｎ−Ｌ
＝１１４４−８９９＝２４５を与える。

【０１１０】これにより、アスペクト比変換回路５で
は、上記切り出し信号Ｃ２により切り出し開始アドレス
＝２４５が与えられることにより、読み出しクロックＲ
ＣＫ２（ＣＫ１Ｈ１）に同期して、ＦＩＦＯメモリ５
ａ，５ｂから奇数ラインの２４６サンプル目以降の輝度
データＶＦＹが読み出され、また、ＦＩＦＯメモリ５
ｃ，５ｄから偶数ラインの２４６サンプル目以降の輝度
データＶＦＹが読み出される。また、アスペクト比変換
回路１１では、上記切り出し信号Ｃ１により切り出し開
始アドレス＝１２２が与えられることにより、読み出し
クロックＲＣＫ１（ＣＫ３”）に同期して、奇数ライン
の１２３サンプル目以降の輝度データＹがＦＩＦＯメモ
リ１１ａ，１１ｂから読み出され、また、偶数ラインの
１２３サンプル目以降の輝度データＹがＦＩＦＯメモリ
１１ｃ，１１ｄから読み出される。

【０１１１】したがって、アスペクト比変換回路５で
は、１Ｈ期間毎に、ＦＩＦＯメモリ５ａ〜５ｂに書き込
まれた１１４４サンプルの輝度データＶＦＹから２４６
サンプル目以降の５７２サンプルの輝度データＶＦＹを
切り出し、１ライン分の輝度データＶＦＹのサンプル数
を１／２にする。その結果、アスペクト比変換回路５
は、図１２に示すように、ＶＦ系の１６：９の画像から
８：９の画像を切り出して、切り出した画像を再び１
６：９にしている。すなわち、アスペクト比変換回路５
は、輝度データＶＦＹのサンプル数を１／２にした画像
を水平方向に２倍に拡大することによって、アスペクト
比を１６：９にしている。アスペクト比変換回路５は、
このアスペクト比１６：９の輝度データＹをＤ／Ａコン
バータ６を介してビューファインダ７に供給する。

【０１１２】また、アスペクト比変換回路１１では、１
Ｈ期間毎に、ＦＩＦＯメモリ１１ａ，１１ｂ又はＦＩＦ
Ｏメモリ１１ｃ，１１ｄに書き込まれた１１４４サンプ
ルの輝度データＹから８５８サンプルの輝度データＹを
切り出して、１ライン分の輝度データＹのサンプル数を
３／４にする。その結果、アスペクト比変換回路１１
は、図１２に示すように、１６：９の画像から４：３
（１２：９）の画像を切り出すことができる。そして、
アスペクト比変換回路１１は、アスペクト比４：３の輝
度データＹを出力し、この輝度データＹをＤ／Ａコンバ
ータ９を介してエンコーダ１０に供給する。

【０１１３】したがって、このタイプ４の動作モードで
は、エンコーダ１０には４：３に切り出された輝度デー
タＹが供給され、ビューファインダ７には８：９に切り
出され、さらに水平方向に２倍に拡大されて１６：９と
された画像信号が供給される。結果的に、本線系の画像
の一部を切り出した画像を幅方向に拡大した画像をビュ
ーファインダ７で観察できるので、マニュアルフォーカ
ス調整を容易に行うことができる。

【０１１４】なお、このタイプ４の動作モードでは、Ｖ
Ｆ系の読み出しクロックＲＣＫ２として周波数が９ＭＨ
ｚのクロックＣＫ１Ｈ１を選択することより、本線系の
画像に対して水平方向に２倍に拡大してアスペクト比が
１６：９の画像をビューファインダ７に表示するように
したが、表１にタイプ４’として示すように、上記ＶＦ
系の読み出しクロックＲＣＫ２として周波数が６．７５
ＭＨｚのクロックＣＫ３Ｈ１を選択するようにして、本
線系の画像に対して水平方向に４／３倍に拡大してアス
ペクト比が１６：９の画像をビューファインダ７に表示
するようにしもよい。

【０１１５】次に、タイプ５の動作モードについて説明
する。マイコン１９は、操作部１８が操作されてタイプ
５の動作モードになると、アスペクト比変換回路５，１
１の書き込みクロックＷＣＫ１，ＷＣＫ２及び読み出し
クロックＲＣＫ１，ＲＣＫ２としてそれぞれクロックＣ
Ｋ１Ｈ^* すなわち４相のクロックＣＫ１Ｈ１〜ＣＫ１Ｈ
４を選択するようにセレクタ２３を制御する。これによ
り、アスペクト比変換回路５では、書き込みクロックＲ
ＣＫ２（ＣＫ１Ｈ^* ）に同期して、１Ｈ期間毎に１１４
４サンプルの輝度データＶＦＹがＦＩＦＯメモリ５ａ〜
５ｄに書き込まれる。また、アスペクト比変換回路１１
では、書き込みクロックＲＣＫ１（ＣＫ１Ｈ^* ）に同期
して、１Ｈ期間毎に１１４４サンプルの輝度データＹが
ＦＩＦＯメモリ１１ａ〜１１ｄに書き込まれる。

【０１１６】また、マイコン１９は、上記書き込みクロ
ックＷＣＫ１，ＷＣＫ２及び読み出しクロックＲＣＫ
１，ＲＣＫ２に対応する切り出し信号Ｃ１，Ｃ２をアス
ペクト比変換回路５，１１に供給する。タイプ５の動作
モードにおいて、本線系及びＶＦ系の切り出し信号Ｃ
１，Ｃ２は、表２に示す１Ｈ期間分のサンプル数Ｎ（１
１４４）から切り出し開始位置を規定するサンプル数Ｌ
（１１４４）に基づいて、切り出し開始アドレス＝Ｎ−
Ｌ＝１１４４−１１４４＝０を与える。

【０１１７】アスペクト比変換回路５では、ＦＩＦＯメ
モリ５ａ〜５ｄから１１４４サンプルの輝度データＶＦ
Ｙが読み出しクロックＲＣＫ２（ＣＫ１Ｈ^* ）に同期し
て読み出される。アスペクト比変換回路１１も同様に、
ＦＩＦＯメモリ１１ａ〜１１ｄから１１４４サンプルの
輝度データＹが読み出しクロックＲＣＫ１（ＣＫ１
Ｈ^* ）に同期して読み出される。

【０１１８】したがって、アスペクト比変換回路５は、
１Ｈ期間で、１１４４サンプルの輝度データＶＦＹから
１１４４サンプルの全部の輝度データＶＦＹを切り出す
ことにより、書き込まれた１ライン分の輝度データＶＦ
Ｙをそのまま出力する。その結果、アスペクト比変換回
路５は、アスペクト比が１６：９の輝度データＶＦＹを
そのまま出力（スルー）し、この輝度データＶＦＹをＤ
／Ａコンバータ６を介してビューファインダ７に供給す
る。

【０１１９】また、アスペクト比変換回路１１も同様
に、１Ｈ期間で、１１４４サンプルの輝度データＹから
１１４４サンプルの全部の輝度データＹを切り出すこと
により、アスペクト比が１６：９の輝度データＹを出力
し、この画像信号をＤ／Ａコンバータ９を介してエンコ
ーダ１０に供給する。

【０１２０】したがって、このタイプ５の動作モードで
は、ビューファインダ７及びエンコーダ１０にはそれぞ
れアスペクト比変換回路５，１１を単にスルーした１
６：９の輝度データＶＦＹ，Ｙが供給される。これによ
り、ユーザは、１６：９の撮像出力と同じ画角の画像を
ビューファインダ７で確認することができる。

【０１２１】次にタイプ６の動作モードについて説明す
る。マイコン１９は、操作部１８が操作されてタイプ６
の動作モードになると、表１に示すように、アスペクト
比変換回路５の書き込みクロックＷＣＫ２としてクロッ
クＣＫ１”を選択するとともに、その読み出しクロック
ＲＣＫ２としてクロックＣＫ１Ｈを選択し、アスペクト
比変換回路１１の書き込みクロックＷＣＫ１としてクロ
ックＣＫ１Ｈ^* を選択するとともに、その読み出しクロ
ックＲＣＫ１としてクロックＣＫ１Ｈ^* を選択するよう
にセレクタ２３を制御する。これにより、アスペクト比
変換回路５では、書き込みクロックＷＣＫ２（ＣＫ
１”）に同期して、奇数ラインの輝度データＶＦＹがＦ
ＩＦＯメモリ５ａ，５ｂ書き込まれ、偶数ラインの輝度
データＶＦＹがＦＩＦＯメモリ５ｃ，５ｄに書き込まれ
る。また、アスペクト比変換回路１１では、書き込みク
ロックＲＣＫ１（ＣＫ１Ｈ^* ）に同期して、１Ｈ期間毎
に１１４４サンプルの輝度データＹがＦＩＦＯメモリ１
１ａ〜１１ｄに書き込まれる。

【０１２２】また、マイコン１９は、上記書き込みクロ
ックＷＣＫ１（ＣＫ１Ｈ^* ），ＷＣＫ２（ＣＫ１”）及
び読み出しクロックＲＣＫ１（ＣＫ１Ｈ^* ），ＲＣＫ２
（ＣＫ１Ｈ）に対応した切り出し信号Ｃ１，Ｃ２をアス
ペクト比変換回路５及びアスペクト比変換回路１１にそ
れぞれ供給する。タイプ６の動作モードにおいて、本線
系の切り出し信号Ｃ１は、表２に示す１Ｈ期間分のサン
プル数Ｎ（１１４４）から切り出し開始位置を規定する
サンプル数Ｌ（１１４４）に基づいて、切り出し開始ア
ドレス＝Ｎ−Ｌ＝１１４４−１１４４＝０を与える。ま
た、ＶＦ系の切り出し信号Ｃ２は、１Ｈ期間分のサンプ
ル数Ｎ（１１４４）から切り出し開始位置を規定するサ
ンプル数Ｌ（８９９）に基づいて、切り出し開始アドレ
ス＝Ｎ−Ｌ＝１１４４−８９９＝２４５を与える。

【０１２３】これにより、アスペクト比変換回路５で
は、上記切り出し信号Ｃ２により切り出し開始アドレス
＝２４５が与えられることにより、読み出しクロックＲ
ＣＫ２（ＣＫ１Ｈ１）に同期して、ＦＩＦＯメモリ５
ａ，５ｂから奇数ラインの２４６サンプル目以降の輝度
データＶＦＹが読み出され、また、ＦＩＦＯメモリ５
ｃ，５ｄから偶数ラインの２４６サンプル目以降の輝度
データＶＦＹが読み出される。

【０１２４】また、アスペクト比変換回路１１では、１
Ｈ期間毎に１１４４サンプルの輝度データＹがＦＩＦＯ
メモリ１１ａ〜１１ｄから読み出しクロックＲＣＫ１
（ＣＫ１Ｈ^* ）に同期して読み出される。

【０１２５】したがって、アスペクト比変換回路５は、
１Ｈ期間毎に、１１４４サンプルの輝度データＶＦＹか
ら５７２サンプルの輝度データＶＦＹを切り出して、１
ライン分の輝度ＶＦＹのサンプル数を１／２にする。そ
の結果、アスペクト比変換回路５は、図１２に示すよう
に、ＶＦ系の１６：９の画像から８：９の画像を切り出
して、切り出した画像を再び１６：９にしている。すな
わち、アスペクト比変換回路５は、輝度データＶＦＹの
サンプル数を１／２にした画像を水平方向に２倍に拡大
することによって、アスペクト比を１６：９にしてい
る。そして、このアスペクト比変換回路５は、このアス
ペクト比１６：９の画像信号をＤ／Ａコンバータ６を介
してビューファインダ７に供給する。

【０１２６】また、アスペクト比変換回路１１は、１Ｈ
期間毎に、１１４４サンプルの輝度データＹから１１４
４サンプルの全部の輝度データＹを切り出すことによ
り、アスペクト比が１６：９の輝度データＹを出力し、
この輝度データＹをＤ／Ａコンバータ９を介してエンコ
ーダ１０に供給する。

【０１２７】したがって、このタイプ６の動作モードで
は、エンコーダ１０にはアスペクト比変換回路１１を単
にスルーした１６：９の輝度データＹが供給され、ビュ
ーファインダ７には８：９に切り出され、さらに水平方
向に２倍に拡大されて１６：９とされた画像信号が供給
される。結果的に、本線系の画像の一部を切り出した画
像を幅方向に拡大した画像をビューファインダ７で観察
できるので、マニュアルフォーカス調整を容易に行うこ
とができる。

【０１２８】以上のように、本発明を適用したビデオカ
メラでは、マイコン１９が、アスペクト比変換回路５，
１１をそれぞれ独立に制御することにより、使用者の使
用状況に応じて、本線系に供給する画像信号のアスペク
ト比とＶＦ系に供給する画像信号のアスペクト比をそれ
ぞれ変えることができる。

【０１２９】また、上述したように、マイコン１９は操
作部１８の操作設定に応じて画像データの切り出し開始
位置を設定することができるので、もとの画像の中心か
ら画像を切り出すだけでなく、例えばもとの画像の端側
の画像のみを切り出すことも可能である。

【０１３０】

【発明の効果】本発明に係るデジタル画像信号処理装置
では、第１のアスペクト比で第１のクロックレートのデ
ジタル画像信号を少なくとも１水平期間分記憶する容量
を有する記憶手段と、上記第１のクロックレートの第１
の書き込みクロックと、上記第１のクロックレートの第
１の読み出しクロックと、上記第１のアスペクト比と第
２のアスペクト比の変換比率に関連する第２のクロック
レートの第２の読み出しクロックとを生成するクロック
生成手段と、上記第１の書き込みクロックに基づいて、
上記第１のクロックレートで上記第１のアスペクト比の
デジタル画像信号を各水平期間分毎に１水平期間かけて
上記記憶手段に書き込み、上記第１の読み出しクロック
に基づいて、上記記憶手段に書き込まれた１水平期間分
のデジタル画像信号を１水平期間かけて読み出すように
上記記憶手段を制御することにより、上記第１のクロッ
クレートで上記第１のアスペクト比のデジタル画像信号
を上記記憶手段から１水平期間遅延させて上記第１のク
ロックレートで上記第１のアスペクト比のデジタル画像
信号として出力する第１のモードと、上記第１の書き込
みクロックに基づいて、上記第１のクロックレートで上
記第１のアスペクト比のデジタル画像信号を各水平期間
分毎に１水平期間かけて上記記憶手段に書き込み、上記
第２の読み出しクロックに基づいて、上記記憶手段に書
き込まれた１水平期間分のデジタル画像信号の一部を１
水平期間かけて読み出すように上記記憶手段を制御する
ことにより、上記第１のクロックレートで上記第１のア
スペクト比のデジタル画像信号を上記記憶手段から１水
平期間遅延させて上記第２のクロックレートで上記第２
のアスペクト比のデジタル画像信号として出力する第２
のモードとで切り換え制御する制御手段とを備えること
により、アスペクト比変換を解除したり設定したりして
も、信号処理系に供給されるデジタル画像信号の遅延状
態が常に一定の出力を得ることができる。

【０１３１】また、本発明に係る撮像装置では、被写体
像に基づいて、第１のアスペクト比で第１のクロックレ
ートのデジタル画像信号を生成する撮像手段と、上記撮
像手段により生成された上記第１のアスペクト比で上記
第１のクロックレートのデジタル画像信号を少なくとも
１水平期間分記憶する容量を有する記憶手段と、上記第
１のクロックレートの第１の書き込みクロックと、上記
第１のクロックレートの第１の読み出しクロックと、上
記第１のアスペクト比と第２のアスペクト比の変換比率
に関連する第２のクロックレートの第２の読み出しクロ
ックとを生成するクロック生成手段と、上記第１の書き
込みクロックに基づいて、上記第１のクロックレートで
上記第１のアスペクト比のデジタル画像信号を各水平期
間分毎に１水平期間かけて上記記憶手段に書き込み、上
記第１の読み出しクロックに基づいて、上記記憶手段に
書き込まれた１水平期間分のデジタル画像信号を１水平
期間かけて読み出すように上記記憶手段を制御すること
により、上記第１のクロックレートで上記第１のアスペ
クト比のデジタル画像信号を上記記憶手段から１水平期
間遅延させて上記第１のクロックレートで上記第１のア
スペクト比のデジタル画像信号として出力する第１のモ
ードと、上記第１の書き込みクロックに基づいて、上記
第１のクロックレートで上記第１のアスペクト比のデジ
タル画像信号を各水平期間分毎に１水平期間かけて上記
記憶手段に書き込み、上記第２の読み出しクロックに基
づいて、上記記憶手段に書き込まれた１水平期間分のデ
ジタル画像信号の一部を１水平期間かけて読み出すよう
に上記記憶手段を制御することにより、上記第１のクロ
ックレートで上記第１のアスペクト比のデジタル画像信
号を上記記憶手段から１水平期間遅延させて上記第２の
クロックレートで上記第２のアスペクト比のデジタル画
像信号として出力する第２のモードとで切り換え制御す
る制御手段とを備えることにより、アスペクト比変換を
解除したり設定したりしても、信号処理系に供給される
デジタル画像信号の遅延状態が常に一定の撮像出力を得
ることができる。

【図面の簡単な説明】

【図１】本発明を適用したビデオカメラの概略的な構成
を示すブロック図である。

【図２】上記ビデオカメラのアスペクト比変換回路にお
ける画像データの切り出しと群遅延を説明する図であ
る。

【図３】上記アスペクト比変換回路においてアスペクト
比変換を行う場合の各ＦＩＦＯメモリへの画像データの
書き込み状況を模式的に示す図である。

【図４】各ＦＩＦＯメモリの出力部分の説明図である。

【図５】上記ビデオカメラのアスペクト比変換回路にお
いてアスペクト比変換を行う場合のＦＩＦＯ制御パター
ンを示す図である。

【図６】上記アスペクト比変換回路においてアスペクト
比変換を行わない場合の画像データの切り出しと群遅延
を説明する図である。

【図７】上記アスペクト比変換回路においてアスペクト
比変換を行わない場合の各ＦＩＦＯメモリへの画像デー
タの書き込み状況を模式的に示す図である。

【図８】上記ビデオカメラのアスペクト比変換回路にお
いてアスペクト比変換を行わない場合のＦＩＦＯ制御パ
ターンを示す図である。

【図９】他の実施の形態に係るアスペクト比変換回路の
構成を示すブロック図である。

【図１０】切り換え信号ＩＤ_o を説明するタイミングチ
ャートである。

【図１１】他の実施の形態に係るアスペクト比変換回路
の構成を示すブロック図である。

【図１２】上記ビデオカメラの各種同動作モードにおけ
る撮像画像と出力画像の関係を模式的に示す図である。

【符号の説明】

１Ｒ，１Ｇ，１Ｂ ＣＣＤイメージセンサ、３Ｒ，３
Ｇ，３Ｂ Ａ／Ｄ変換回路、５，１１，１２，１３ ア
スペクト比変換回路、７ ビューファインダ、１５ シ
ンクジェネレータ、１６ タイミングジェネレータ、１
８ 操作部、１９マイコン、２３ セレクタ、２０，２
４ クロック生成回路、２１，２２，２５，２６ １／
２分周回路、２７，２８ 位相補正回路

Claims (10)

【特許請求の範囲】
1. 【請求項１】 第１のアスペクト比で第１のクロックレ
   ートのデジタル画像信号を少なくとも１水平期間分記憶
   する容量を有する記憶手段と、 上記第１のクロックレートの第１の書き込みクロック
   と、上記第１のクロックレートの第１の読み出しクロッ
   クと、上記第１のアスペクト比と第２のアスペクト比の
   変換比率に関連する第２のクロックレートの第２の読み
   出しクロックとを生成するクロック生成手段と、 上記第１の書き込みクロックに基づいて、上記第１のク
   ロックレートで上記第１のアスペクト比のデジタル画像
   信号を各水平期間分毎に１水平期間かけて上記記憶手段
   に書き込み、上記第１の読み出しクロックに基づいて、
   上記記憶手段に書き込まれた１水平期間分のデジタル画
   像信号を１水平期間かけて読み出すように上記記憶手段
   を制御することにより、上記第１のクロックレートで上
   記第１のアスペクト比のデジタル画像信号を上記記憶手
   段から１水平期間遅延させて上記第１のクロックレート
   で上記第１のアスペクト比のデジタル画像信号として出
   力する第１のモードと、上記第１の書き込みクロックに
   基づいて、上記第１のクロックレートで上記第１のアス
   ペクト比のデジタル画像信号を各水平期間分毎に１水平
   期間かけて上記記憶手段に書き込み、上記第２の読み出
   しクロックに基づいて、上記記憶手段に書き込まれた１
   水平期間分のデジタル画像信号の一部を１水平期間かけ
   て読み出すように上記記憶手段を制御することにより、
   上記第１のクロックレートで上記第１のアスペクト比の
   デジタル画像信号を上記記憶手段から１水平期間遅延さ
   せて上記第２のクロックレートで上記第２のアスペクト
   比のデジタル画像信号として出力する第２のモードとで
   切り換え制御する制御手段とを備えたことを特徴とする
   デジタル画像信号処理装置。
2. 【請求項２】 上記記憶手段が第１及び第２のバッファ
   メモリからなり、 上記制御手段は、上記第１のモードにおいて、上記第１
   の書き込みクロックに基づいて、所定サンプルずつ交互
   にデジタル画像信号を上記第１及び第２のバッファメモ
   リに書き込み、上記第１の読み出しクロックに基づい
   て、上記第１及び第２のバッファメモリから上記所定サ
   ンプルずつ交互にデジタル画像信号を読み出すように、
   上記記憶手段を制御し、上記第２のモードにおいて、奇
   数ラインのデジタル画像信号を上記第１のバッファメモ
   リに上記第１の書き込みクロックに基づいて書き込み、
   上記第１のバッファメモリから上記奇数ラインのデジタ
   ル画像信号を上記第２の読み出しクロックに基づいて読
   み出し、偶数ラインのデジタル画像信号を上記第２のバ
   ッファメモリに上記第１の書き込みクロックに基づいて
   書き込み、上記第２のバッファメモリから上記偶数ライ
   ンのデジタル画像信号を上記第２の読み出しクロックに
   基づいて読み出すように、上記記憶手段を制御すること
   を特徴とする請求項１記載のデジタル画像信号処理装
   置。
3. 【請求項３】 上記第１のバッファメモリが第１及び第
   ２のサブメモリからなり、上記第２のバッファメモリが
   第３及び第４のサブメモリからなり、 上記制御手段は、上記第１のモードにおいて、上記デジ
   タル画像信号を、上記第１の書き込みクロックに基づい
   て上記第１から第４のサブメモリに１サンプルずつ順次
   書き込み、上記第１の読み出しクロックに基づいて上記
   第１から第４のサブメモリから１サンプルずつ順次読み
   出すように、上記記憶手段を制御し、上記第２のモード
   において、上記第１の書き込みクロックに基づいて、奇
   数ラインの奇数番目のサンプルのデジタル画像信号を上
   記第１のサブメモリに書き込み、奇数ラインの偶数番目
   のサンプルのデジタル画像信号を上記第２のサブメモリ
   に書き込み、偶数ラインの奇数番目のサンプルのデジタ
   ル画像信号を上記第３のサブメモリに書き込み、偶数ラ
   インの偶数番目のサンプルのデジタル画像信号を上記第
   ４のサブメモリに書き込み、上記第１から第４のサブメ
   モリに書き込んだデジタル画像信号を上記第２の読み出
   しクロックに基づいて読み出すように、上記記憶手段を
   制御することを特徴とする請求項２記載のデジタル画像
   信号処理装置。
4. 【請求項４】 上記クロック生成手段は、上記第１のモ
   ードにおいて、上記第１の書き込みクロックとして、上
   記第１のクロックレートの１／４のクロックレートで、
   位相がそれぞれπ／２ずつずれた第１から第４のサブ書
   き込みクロックを生成するとともに、上記第１の読み出
   しクロックとして、上記第１のクロックレートの１／４
   のクロックレートで、位相がそれぞれπ／２ずつずれた
   第１から第４のサブ読み出しクロックを生成し、 上記制御手段は、上記第１のモードにおいて、上記デジ
   タル画像信号を、上記第１のサブ書き込みクロックによ
   り上記第１のサブメモリに書き込んで上記第１のサブ読
   み出しクロックにより読み出し、上記第２のサブ書き込
   みクロックにより上記第２のサブメモリに書き込んで上
   記第２のサブ読み出しクロックにより読み出し、上記第
   ３のサブ書き込みクロックにより上記第３のサブメモリ
   に書き込んで上記第３のサブ読み出しクロックにより読
   み出し、上記第４のサブ書き込みクロックにより上記第
   ４のサブメモリに書き込んで上記第４のサブ読み出しク
   ロックにより読み出すように、上記記憶手段を制御する
   ことを特徴とする請求項３記載のデジタル画像信号処理
   装置。
5. 【請求項５】 上記制御手段は、上記第１のモードにお
   いて、上記デジタル画像信号を各水平期間の最初に上記
   記憶手段に書き込まれた第１のサンプルから読み出すよ
   うに、上記記憶手段を制御し、上記第２のモードにおい
   て、上記第１のサンプルと独立した任意のサンプルから
   読み出すように、上記記憶手段を制御することを特徴と
   する請求項１記載のデジタル画像信号処理装置。
6. 【請求項６】 被写体像に基づいて、第１のアスペクト
   比で第１のクロックレートのデジタル画像信号を生成す
   る撮像手段と、 上記撮像手段により生成された上記第１のアスペクト比
   で上記第１のクロックレートのデジタル画像信号を少な
   くとも１水平期間分記憶する容量を有する記憶手段と、 上記第１のクロックレートの第１の書き込みクロック
   と、上記第１のクロックレートの第１の読み出しクロッ
   クと、上記第１のアスペクト比と第２のアスペクト比の
   変換比率に関連する第２のクロックレートの第２の読み
   出しクロックとを生成するクロック生成手段と、 上記第１の書き込みクロックに基づいて、上記第１のク
   ロックレートで上記第１のアスペクト比のデジタル画像
   信号を各水平期間分毎に１水平期間かけて上記記憶手段
   に書き込み、上記第１の読み出しクロックに基づいて、
   上記記憶手段に書き込まれた１水平期間分のデジタル画
   像信号を１水平期間かけて読み出すように上記記憶手段
   を制御することにより、上記第１のクロックレートで上
   記第１のアスペクト比のデジタル画像信号を上記記憶手
   段から１水平期間遅延させて上記第１のクロックレート
   で上記第１のアスペクト比のデジタル画像信号として出
   力する第１のモードと、上記第１の書き込みクロックに
   基づいて、上記第１のクロックレートで上記第１のアス
   ペクト比のデジタル画像信号を各水平期間分毎に１水平
   期間かけて上記記憶手段に書き込み、上記第２の読み出
   しクロックに基づいて、上記記憶手段に書き込まれた１
   水平期間分のデジタル画像信号の一部を１水平期間かけ
   て読み出すように上記記憶手段を制御することにより、
   上記第１のクロックレートで上記第１のアスペクト比の
   デジタル画像信号を上記記憶手段から１水平期間遅延さ
   せて上記第２のクロックレートで上記第２のアスペクト
   比のデジタル画像信号として出力する第２のモードとで
   切り換え制御する制御手段とを備えたことを特徴とする
   撮像装置。
7. 【請求項７】 上記記憶手段が第１及び第２のバッファ
   メモリからなり、 上記制御手段は、上記第１のモードにおいて、上記第１
   の書き込みクロックに基づいて、所定サンプルずつ交互
   にデジタル画像信号を上記第１及び第２のバッファメモ
   リに書き込み、上記第１の読み出しクロックに基づい
   て、上記第１及び第２のバッファメモリから上記所定サ
   ンプルずつ交互にデジタル画像信号を読み出すように、
   上記記憶手段を制御し、上記第２のモードにおいて、奇
   数ラインのデジタル画像信号を上記第１のバッファメモ
   リに上記第１の書き込みクロックに基づいて書き込み、
   上記第１のバッファメモリから上記奇数ラインのデジタ
   ル画像信号を上記第２の読み出しクロックに基づいて読
   み出し、偶数ラインのデジタル画像信号を上記第２のバ
   ッファメモリに上記第１の書き込みクロックに基づいて
   書き込み、上記第２のバッファメモリから上記偶数ライ
   ンのデジタル画像信号を上記第２の読み出しクロックに
   基づいて読み出すように、上記記憶手段を制御すること
   を特徴とする請求項６記載の撮像装置。
8. 【請求項８】 上記第１のバッファメモリが第１及び第
   ２のサブメモリからなり、上記第２のバッファメモリが
   第３及び第４のサブメモリからなり、 上記制御手段は、上記第１のモードにおいて、上記デジ
   タル画像信号を、上記第１の書き込みクロックに基づい
   て上記第１から第４のサブメモリに１サンプルずつ順次
   書き込み、上記第１の読み出しクロックに基づいて上記
   第１から第４のサブメモリから１サンプルずつ順次読み
   出すように、上記記憶手段を制御し、上記第２のモード
   において、上記第１の書き込みクロックに基づいて、奇
   数ラインの奇数番目のサンプルのデジタル画像信号を上
   記第１のサブメモリに書き込み、奇数ラインの偶数番目
   のサンプルのデジタル画像信号を上記第２のサブメモリ
   に書き込み、偶数ラインの奇数番目のサンプルのデジタ
   ル画像信号を上記第３のサブメモリに書き込み、偶数ラ
   インの偶数番目のサンプルのデジタル画像信号を上記第
   ４のサブメモリに書き込み、上記第１から第４のサブメ
   モリに書き込んだデジタル画像信号を上記第２の読み出
   しクロックに基づいて読み出すように、上記記憶手段を
   制御することを特徴とする請求項７記載の撮像装置。
9. 【請求項９】 上記クロック生成手段は、上記第１のモ
   ードにおいて、上記第１の書き込みクロックとして、上
   記第１のクロックレートの１／４のクロックレートで、
   位相がそれぞれπ／２ずつずれた第１から第４のサブ書
   き込みクロックを生成するとともに、上記第１の読み出
   しクロックとして、上記第１のクロックレートの１／４
   のクロックレートで、位相がそれぞれπ／２ずつずれた
   第１から第４のサブ読み出しクロックを生成し、 上記制御手段は、上記第１のモードにおいて、上記デジ
   タル画像信号を、上記第１のサブ書き込みクロックによ
   り上記第１のサブメモリに書き込んで上記第１のサブ読
   み出しクロックにより読み出し、上記第２のサブ書き込
   みクロックにより上記第２のサブメモリに書き込んで上
   記第２のサブ読み出しクロックにより読み出し、上記第
   ３のサブ書き込みクロックにより上記第３のサブメモリ
   に書き込んで上記第３のサブ読み出しクロックにより読
   み出し、上記第４のサブ書き込みクロックにより上記第
   ４のサブメモリに書き込んで上記第４のサブ読み出しク
   ロックにより読み出すように、上記記憶手段を制御する
   ことを特徴とする請求項８記載の撮像装置。
10. 【請求項１０】 上記制御手段は、上記第１のモードに
    おいて、上記デジタル画像信号を各水平期間の最初に上
    記記憶手段に書き込まれた第１のサンプルから読み出す
    ように、上記記憶手段を制御し、上記第２のモードにお
    いて、上記第１のサンプルと独立した任意のサンプルか
    ら読み出すように、上記記憶手段を制御することを特徴
    とする請求項６記載の撮像装置。