JPH1032849A - 構内交換機のライントランク装置及び障害検出方法 - Google Patents

Abstract

(57)【要約】 【課題】 回線系インタフェースが接続されていなくと
も障害検出が行え、かつ、障害箇所の特定も容易に行う
ことのできるシステムを得る。 【解決手段】 ハイウェイコントローラ１０に、バック
ワイヤードボード２０の上りハイウェイ２２および下り
ハイウェイ２１に接続され、下りハイウェイ２１からの
信号を回線系インタフェース３０の折り返し路の内部遅
延と等しい遅延タイミングで上りハイウェイ２２に送出
する折り返し回路１４を設ける。障害検出試験は、試験
パターン送出回路１１から送出された試験パターン信号
がバックワイヤードボード２０を介して、折り返し回路
１４で折り返され、再び、バックワイヤードボード２０
を介して検出回路１２に入力され、試験パターンのチェ
ックが行われる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル構内交
換機に搭載され、回線系インタフェースを収容し、時分
割スイッチへのデータの授受を行う構内交換機のライン
トランク装置及びその障害検出方法に関する。

【０００２】

【従来の技術】ディジタル構内交換機は、局線と加入者
線と回線系インタフェースを介して収容し、これら局線
と加入者線との交換処理を行っている。即ち、構内交換
機は、回線系インタフェースをパッケージとし、これら
のパッケージを収容するハイウェイコントローラとを備
えたライントランク装置（ＬＴＵ）と、このライントラ
ンク装置の回線系インタフェースを介して入出力する信
号のスイッチングを行う交換部（時分割スイッチ：ＴＳ
Ｗ）とを備えている。

【０００３】また、このような構成では、各部の障害検
出を行うため、ハイウェイコントローラ内に試験パター
ンの送出回路と、戻ってきた試験パターンによってチェ
ックを行う判定装置を備え、また、回線系インタフェー
ス内部に試験信号の折り返し回路を備えている。このよ
うな装置において、障害試験を行う場合は、ハイウェイ
コントローラから試験パターンを送出し、この試験パタ
ーンが回線系インタフェース内で折り返した信号を判定
回路でチェックし、その試験を行っていた。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来の構内交換機のライントランク装置では、上述したよ
うに、回線系インタフェース内部に折り返し回路を設け
ているため、回線系インタフェースが実装されていて、
かつ、回線系インタフェースが運用中でないときしか各
部の障害検出が行えない問題があった。また、その障害
試験で障害ありと判定された場合も、どの部分で障害が
発生しているのか、特定しにくいという問題があった。

【０００５】このような点から、回線系インタフェース
を接続しなくても障害検出が行え、かつ、障害箇所の特
定も容易に行うことのできるシステムの実現が望まれて
いた。

【０００６】

【課題を解決するための手段】本発明は、前述の課題を
解決するため次の構成を採用する。 〈請求項１の構成〉加入者インタフェースと局線インタ
フェースの機能を有すると共に、信号の折り返し機能を
有する回線系インタフェースと、この回線系インタフェ
ースを収容するハイウェイコントローラと、ハイウェイ
コントローラのハイウェイと回線系インタフェースの信
号路とを接続するためのバックワイヤードボードとから
なる構内交換機のライントランク装置において、ハイウ
ェイコントローラは、試験パターン信号を送出する試験
パターン送出回路と、受け取った試験パターン信号に基
づき障害検出を行う検出回路と、バックワイヤードボー
ドの上りハイウェイおよび下りハイウェイに接続され、
下りハイウェイからの信号を回線系インタフェースの折
り返しの内部遅延と等しい遅延タイミングで上りハイウ
ェイに送出する折り返し回路とを備えたことを特徴とす
る構内交換機のライントランク装置である。

【０００７】〈請求項１の説明〉回線系インタフェース
は、構内交換機において、例えば、アナログ回線やディ
ジタル回線の加入者線や局線のインタフェースとしての
機能を有する部分である。ハイウェイコントローラは、
回線系インタフェースを収容し、上り、下りハイウェイ
を介して上位装置である時分割スイッチとデータの授受
を行う装置である。また、バックワイヤードボードは、
ハイウェイコントローラのハイウェイに、回線系インタ
フェースを接続するための部分である。

【０００８】障害検出試験を行う場合、ハイウェイコン
トローラより送出された試験パターン信号は、バックワ
イヤードボードに入力される。そして、試験パターン信
号は、ハイウェイコントローラ内の折り返し回路で折り
返され、バックワイヤードボードに戻り、更にハイウェ
イコントローラの検出回路に入力される。検出回路は、
試験パターンを比較することにより、障害の発生の有無
を判定する。従って、バックワイヤードボードに回線系
インタフェースが接続されていなくとも、障害検出試験
が可能である。また、折り返し回路の遅延タイミング
が、回線系インタフェースの折り返し路の遅延タイミン
グと等しく構成されているため、試験パターンの送出、
試験パターンの受信のための構成を別途に設ける必要が
なく、従来からの回線系インタフェースの試験の構成を
そのまま使用することができる。

【０００９】〈請求項２の構成〉請求項１記載の構内交
換機のライントランク装置において、ハイウェイ上を流
れるシリアルデータ中、回線系インタフェースの使用し
ないタイミングで試験パターンの送出制御を行う制御部
を備えたことを特徴とする構内交換機のライントランク
装置である。

【００１０】〈請求項２の説明〉請求項２の発明では、
請求項１の発明において、試験パターンの送出タイミン
グを規定したものであり、その送出タイミングを回線系
インタフェースの使用しないタイミングとしている。こ
れにより、バックワイヤードボードに回線系インタフェ
ースが接続され、かつ、この回線系インタフェースが運
用を行っている場合でも、常時、障害検出試験が可能で
ある。

【００１１】〈請求項３の構成〉加入者インタフェース
と局線インタフェースの機能を有する回線系インタフェ
ースを、ハイウェイコントローラがバックワイヤードボ
ードを介して収容するライントランク装置における障害
検出方法であって、ハイウェイコントローラに、バック
ワイヤードボードを介して信号を折り返す折り返し回路
を設け、この折り返し回路を介して試験パターンを折り
返す障害検出試験と、回線系インタフェース内の折り返
し回路を介して折り返す障害検出試験とを、いずれか一
方の試験を行った後、他方の試験を行うことを特徴とす
る障害検出方法である。

【００１２】〈請求項３の説明〉請求項３の発明では、
例えば、最初に、折り返し回路を介して試験パターンを
折り返すバックワイヤードボードに関する障害検出試験
を行い、次に、回線系インタフェースの折り返し回路を
介して折り返す障害検出試験を行う。ここで、バックワ
イヤードボードの障害検出試験で障害が検出されず、回
線系インタフェースの障害検出試験で障害が検出された
場合は、回線系インタフェース側の障害であるというこ
とが判断することができる。また、逆に、最初に回線系
インタフェース接続状態での障害検出試験を行い、次
に、バックワイヤードボードの障害検出試験を行っても
よい。この場合も、回線系インタフェース接続状態での
障害検出試験で障害が検出され、バックワイヤードボー
ドの障害検出試験で障害が検出されなかった場合は、回
線系インタフェース側の障害であると判断することがで
きる。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて詳細に説明する。 〈構成〉図１は本発明の構内交換機のライントランク装
置の具体例を示す構成図である。図のライントランク装
置は、ハイウェイコントローラ（ＨＷＣ）１０、バック
ワイヤードボード（ＢＷＢ）２０、回線系インタフェー
ス（ＬＣ）３０からなる。

【００１４】ハイウェイコントローラ（以下、ＨＷＣと
称す）１０は、回線系インタフェース３０を収容し、上
位装置である時分割スイッチ（ＴＳＷ）１００とのデー
タの授受をシリアルバスであるハイウェイを介して行う
装置である。このＨＷＣ１０は、試験パターン送出回路
（ＰＧ）１１、検出回路（ＣＨＫ）１２、切替回路（Ｓ
ＥＬ）１３、折り返し回路１４、制御部１５を備えてい
る。試験パターン送出回路１１は、障害検出のための任
意の試験パターン信号を送出する回路である。検出回路
１２は、折り返された試験パターン信号をチェックし、
障害が発生しているか否かを検出する回路である。切替
回路１３は、交換機としての交換処理である時分割スイ
ッチ（以下、ＴＳＷと称す）１００への信号伝送処理
と、障害検出処理との切替を行う回路である。

【００１５】折り返し回路１４は、バックワイヤードボ
ード（以下、ＢＷＢと称す）２０の下りハイウェイ２１
の送信部および上りハイウェイ２２の受信部に接続さ
れ、下りハイウェイ２１からの信号を、回線系インタフ
ェース３０の折り返し路の内部遅延と同等のタイミング
調整を行って、上りハイウェイ２２の受信部に送出する
遅延回路である。制御部１５は、プロセッサおよびメモ
リ等からなり、上り、下りハイウェイの伝送制御および
障害試験のための切替回路１３と折り返し回路１４との
制御や、ＢＷＢ２０の制御バス（Ｃバス）２３を介して
回線系インタフェース３０の制御を行う機能を有する制
御部である。

【００１６】ＢＷＢ２０は、ＨＷＣ１０の上り、下りハ
イウェイと、回線系インタフェース３０との接続を行う
ためのボードであり、ＨＷＣ１０とはコネクタを介して
接続され、また、下りハイウェイ２１の送信部と上りハ
イウェイ２２の受信部が、ＨＷＣ１０内の折り返し回路
１４に接続されている。そして、制御バス２３は、ＨＷ
Ｃ１０の制御部１５に接続されている。

【００１７】回線系インタフェース３０は、複数の回線
系インタフェース３０−１、３０−２、…からなり、局
線や加入者線を収容する機能を有している。尚、本具体
例では、二つの回線系インタフェース３０（３０−１、
３０−２）のみを示している。回線系インタフェース３
０は、ハイウェイインタフェース（ＨＷＩＮＦ）３１、
回線インタフェース３２（ＩＮＦ）、ハイウェイ折り返
し回路（ＲＴＣ）３３、コントローラ（ＰＰ）を備え
る。

【００１８】ハイウェイインタフェース（以下、ＨＷＩ
ＮＦと称す）３１は、ＢＷＢ２０の下りハイウェイ２
１、上りハイウェイ２２とのインタフェースである。回
線インタフェース３２は、局線や加入者線を接続するた
めのインタフェースであり、例えば、アナログ回線との
インタフェース機能のためのコーデックの機能を有する
ものや、ＩＳＤＮ（サービス総合ディジタル網）の一次
群速度インタフェースとしての機能を有するといったも
のがある。ハイウェイ折り返し回路３３は、ＨＷＩＮＦ
３１を介して、下りハイウェイ２１からの信号を上りハ
イウェイ２２に折り返す回路である。また、コントロー
ラ（ＰＰ）３４は、それぞれの回線系インタフェース３
０の制御を行うためのプリプロセッサであり、ＢＷＢ２
０の制御バス２３に接続されている。

【００１９】〈動作〉先ず、通常の交換処理では、上り
ハイウェイ、下りハイウェイ上を流れるシリアルデータ
によって、各回線系インタフェース３０の処理が行われ
るが、この処理は、本具体例の特徴点とは直接関係がな
いため、ここでの説明は省略する。

【００２０】次に、障害検出時の処理について説明す
る。障害検出を行う場合、制御部１５は、切替回路１３
に対して所定のタイミングで切替信号を送出し、試験パ
ターン送出回路１１からの試験パターン送出を行う。

【００２１】図２は、ハイウェイを流れる信号の説明図
である。図示のように、ハイウェイ上を流れるシリアル
データのうち、各回線系インタフェース３０（ＬＣ１、
ＬＣ２、…）に対して予めタイムスロットが割り振られ
ており、それぞれのタイムスロットのデータによって、
データ交換処理を行っている。また、本具体例では、こ
れらの回線系インタフェース３０が使用しない特定のタ
イミングで試験パターン用スロットを用意しており、こ
のスロットによって、試験パターンを送受信する。

【００２２】障害検出を行う場合、制御部１５は、折り
返し回路１４をオンとし、回線系インタフェース３０の
ハイウェイ折り返し回路３３は、オフとするようＰＰ３
４に指示する。これにより、試験パターンは、ＢＷＢ２
０の下りハイウェイ２１上に送出されると共に、ＢＷＢ
２０の下りハイウェイ２１の送信部からＨＷＣ１０の折
り返し回路１４に入力される。折り返し回路１４では、
通常、回線系インタフェース３０が内部処理で遅延する
のと同一のタイミングで試験パターンをＢＷＢ２０にお
ける上りハイウェイ２２の受信部に出力する。その結
果、試験パターンは、ＢＷＢ２０の上りハイウェイ２２
を経由してＨＷＣ１０に戻り、検出回路１２に入力され
る。検出回路１２では、試験パターン送出回路１１の送
出した試験パターンと、受け取った試験パターンとを比
較する。この比較の結果が正しければ、ＢＷＢ２０の下
りハイウェイ２１および上りハイウェイ２２は正常であ
り、試験パターンが一致しないといった異常があれば、
ＢＷＢ２０内での障害発生の恐れがあると判定する。

【００２３】このような障害検出動作は、回線系インタ
フェース３０における通常の運用には影響を与えないた
め、回線系インタフェース３０が運用中でも常時試験が
可能である。

【００２４】また、ＢＷＢ２０と回線系インタフェース
３０とを別々に試験することにより、障害箇所の特定が
可能となる。この場合の制御は以下の通りである。先
ず、制御部１５は、上述したタイミングで試験パターン
が送出されるよう試験パターン送出回路１１に指示を行
う。そして、折り返し回路１４をオン、回線系インタフ
ェース３０のハイウェイ折り返し回路３３をオフとする
よう指示を行う。これにより、ＢＷＢ２０の障害試験が
行われ、障害発生の有無を検出する。次に、折り返し回
路１４をオフ、ハイウェイ折り返し回路３３をオンと
し、試験パターン送出回路１１から試験パターンを送出
する。この試験パターンはハイウェイ折り返し回路３３
で折り返され、検出回路１２で比較される。

【００２５】このような試験において、ＢＷＢ２０では
障害は検出されず、回線系インタフェース３０の折り返
し試験で障害が検出された場合は、回線系インタフェー
ス３０側の障害であることが判断できる。尚、このよう
な試験において、試験パターンは、シリアルデータのフ
レーム中、一つだけ挿入し、折り返し箇所を切り替える
ことにより、ＢＷＢ２０と回線系インタフェース３０と
の試験を行うが、同一フレーム中に回線系インタフェー
ス３０用の試験パターンと、ＢＷＢ２０用の試験パター
ンとを挿入し、検出回路１２において、試験パターン送
出のタイミングに基づき、それぞれの障害検出を行うよ
う構成してもよい。

【図面の簡単な説明】

【図１】本発明の構内交換機のライントランク装置の具
体例の構成図である。

【図２】本発明の構内交換機のライントランク装置にお
けるハイウェイを流れる信号の説明図である。

【符号の説明】

１０ ハイウェイコントローラ（ＨＷＣ） １１ 試験パターン送出回路（ＰＧ） １２ 検出回路（ＣＨＫ） １３ 切替回路（ＳＥＬ） １４ 折り返し回路 １５ 制御部 ２０ バックワイヤードボード（ＢＷＢ） ２１ 下りハイウェイ（ＢＨＷ） ２２ 上りハイウェイ（ＦＨＷ） ２３ 制御バス（Ｃバス） ３０ 回線系インタフェース ３３ ハイウェイ折り返し回路（ＲＴＣ） ３４ コントローラ（ＰＰ）

Claims (3)

【特許請求の範囲】
1. 【請求項１】 加入者インタフェースと局線インタフェ
   ースの機能を有すると共に、信号の折り返し機能を有す
   る回線系インタフェースと、この回線系インタフェース
   を収容するハイウェイコントローラと、当該ハイウェイ
   コントローラのハイウェイと前記回線系インタフェース
   の信号路とを接続するためのバックワイヤードボードと
   からなる構内交換機のライントランク装置において、 前記ハイウェイコントローラは、 試験パターン信号を送出する試験パターン送出回路と、
   受け取った試験パターン信号に基づき障害検出を行う検
   出回路と、前記バックワイヤードボードの上りハイウェ
   イおよび下りハイウェイに接続され、下りハイウェイか
   らの信号を前記回線系インタフェースの折り返しの内部
   遅延と等しい遅延タイミングで上りハイウェイに送出す
   る折り返し回路とを備えたことを特徴とする構内交換機
   のライントランク装置。
2. 【請求項２】 請求項１記載の構内交換機のライントラ
   ンク装置において、 ハイウェイ上を流れるシリアルデータ中、回線系インタ
   フェースの使用しないタイミングで試験パターンの送出
   制御を行う制御部を備えたことを特徴とする構内交換機
   のライントランク装置。
3. 【請求項３】 加入者インタフェースと局線インタフェ
   ースの機能を有する回線系インタフェースを、ハイウェ
   イコントローラがバックワイヤードボードを介して収容
   するライントランク装置における障害検出方法であっ
   て、 前記ハイウェイコントローラに、前記バックワイヤード
   ボードを介して信号を折り返す折り返し回路を設け、 この折り返し回路を介して試験パターンを折り返す障害
   検出試験と、前記回線系インタフェース内の折り返し回
   路を介して折り返す障害検出試験とを、いずれか一方の
   試験を行った後、他方の試験を行うことを特徴とする障
   害検出方法。