JPH10335704A - Ｌｅｄアレイおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ｎ側パッド電極の剥がれを防止して歩留まり
の向上を図る。 【解決手段】 ｎ型半導体ブロック１１には、ｐ型半導
体層１３が一列に複数形成されており、その上には、ｎ
側開口部６７を有する第１層間絶縁膜１２が形成されて
いる。第１層間絶縁膜１２上には、ｐ型半導体層１３に
接続するｐ側電極１４と、ｎ側電極６５とが形成されて
いる。さらに、第２層間絶縁膜１８を介し、所定のｐ側
電極１４と接続するｐ側マトリクス配線４が形成されて
いる。ｎ側開口部６７内に形成されたｎ側電極６５は、
その全体がｎ型半導体ブロック１１に接続するためのｎ
側コンタクト電極であるとともに、外部回路に接続する
ためのｎ側パッド電極である。ｎ側電極６５からなるｎ
側パッド電極は、密着性の良くない層間絶縁膜表面では
なく、密着性の高いｎ型半導体ブロック１１表面に形成
されているので、ｎ側パッド電極の剥がれを防止するこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＥＤ（発光ダイ
オード）を同一半導体基板に複数形成したＬＥＤアレイ
およびその製造方法に関し、特に半導体基板に接続する
電極を、ＬＥＤが形成される側の半導体基板表面に形成
したＬＥＤアレイおよびその製造方法に関する。

【０００２】

【従来の技術】発光ダイオード（以下、単にＬＥＤと記
す）アレイは、電子写真プリンタにおける感光ドラムの
露光光源（プリントヘッド）等に用いられる。図２５は
従来のＬＥＤアレイの構造の一例を示す図であり、
（ａ）は上面図、（ｂ）は（ａ）におけるＡ−Ａ’間の
断面図、（ｃ）は（ａ）のＢ−Ｂ’間の断面図である。
図２５に示すＬＥＤアレイは、１２００［ＤＰＩ］
（［Dot／Inch ］）対応のＬＥＤアレイである。

【０００３】図２５に示すＬＥＤアレイは、高抵抗半導
体基板１０２および分離溝１０３により互いに素子分離
された複数のｎ型半導体ブロック１１１にそれぞれ複数
のＬＥＤを形成したものである。ｎ型半導体ブロック１
１１には、複数のｐ型半導体層１１３と、ｐ型半導体層
１１３に個別に接続するｐ側電極１１４と、ｎ型半導体
ブロック１１１に接続するｎ側コンタクト電極１１５ａ
と、ｎ側コンタクト電極１１５ａに接続するｎ側パッド
電極１１５ｂが形成されている。ブロック内の複数のｐ
側電極１１４のうち、所定数のｐ側電極だけがｐ側パッ
ド電極１１４ｂを有する（図２５では、１ブロックにつ
き１つのｐ側パッド電極１１４ｂを形成している）。ｎ
側コンタクト電極１１５ａおよびｎ側パッド電極１１５
ｂにより構成されるｎ側電極１１５は、ブロック内のＬ
ＥＤに共通の電極である。

【０００４】ＬＥＤ１１０は、ｐ側電極１１４とｎ側電
極１１５との間に電圧を印加すると、ｎ型半導体基板１
０２とｐ型半導体層１１３の接合面で発光現象を生じ、
この発光光をｐ型半導体層１１３表面から外部に放射す
る。ｐ側電極１１４はアルミ（Ａｌ）膜あるいはＡｌ合
金膜により形成され、またｎ側電極１１５は金（Ａｕ）
膜あるいはＡｕ合金膜により形成される。

【０００５】さらに、ブロック間の所定のｐ側電極１１
４にビアホール１２１において接続するｐ側マトリクス
配線１０４を形成し、このｐ側マトリクス配線１０４に
より、ｐ側パッド電極を持たないｐ側電極１１４を他の
ｎ型半導体ブロック１１１のｐ側パッド電極を有するｐ
側電極１４４に接続している。ｎ型半導体ブロック１１
１とｐ側マトリクス配線１０４の間には、第１層間絶縁
膜１１２が形成されており、またｐ側マトリクス配線１
０４とｐ側電極１１４の間には、第２層間絶縁膜１１８
が形成されている。

【０００６】

【発明が解決しようとする課題】上記従来のＬＥＤアレ
イにおいては、図２６に示すように、第１層間絶縁膜１
１２のｎ側コンタクト電極形成予定領域にｎ側開口部１
１７を設け、ｎ側コンタクト電極１１５ａはこのｎ側開
口部１１７に形成されており、またｎ側パッド電極１１
５ｂはその一部分をｎ側コンタクト電極１１５ａにオー
バーラップさせて、第１層間絶縁膜１１２上に形成され
ている。しかし、一般に導電膜と絶縁膜の密着性は良い
とは言えず、ｎ側パッド電極１１５ｂとなる導電膜材料
と、第１層間絶縁膜１１２となる絶縁膜材料との組み合
わせによっては、図２７にＤで示すように、ｎ側パッド
電極１１５ｂが剥がれてしまうことがあった。例えば、
ｎ側パッド電極１１５ｂとなる導電膜として、Αｕ、ゲ
ルマニウム（Ｇｅ）、ニッケル（Ｎｉ）の合金膜とＡｕ
膜との積層合金膜（以下、ΑｕＧｅＮｉ／Ａｕ膜と表記
する）を用い、第１層間絶縁膜１１２として、シリコン
窒化膜（ＳｉＮ膜）を用いる場合には、ｎ側パッド電極
１１５ｂが剥がれてしまうことがあり、歩留まりの低下
を招くという問題があった。

【０００７】本発明はこのような従来の問題を解決する
ものであり、パッド電極の剥がれを防止することができ
る高歩留まりのＬＥＤアレイを実現することを目的とす
るものである。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めに本発明のＬＥＤアレイは、第１導電型の半導体基板
に第２導電型の半導体層を形成し、外部回路に接続する
ための第１導電側パッド電極を含み、第１導電型の半導
体基板に接続する第１導電側電極を、前記半導体層が形
成された側の前記半導体基板の表面に形成したＬＥＤア
レイにおいて、前記第１導電側パッド電極が、前記半導
体基板表面に密着形成されていることを特徴とするもの
である。

【０００９】具体的には、例えば、半導体基板表面にｎ
側開口部を有する層間絶縁膜を形成し、このｎ側開口部
内に第１導電側パッド電極を含む第１導電側電極を形成
することにより、第１導電側電極全体を半導体基板表面
に密着させた構造とする。上記の第１導電側電極を、一
層の導電膜のみからなる単一層構造とし、第１導電側電
極全体が第１導電側パッド電極となるようにしても良
い。また上記単一層構造の第１導電側電極と第２導電側
電極とを同じ導電膜材料により形成しても良い。

【００１０】次に、本発明のＬＥＤアレイの製造方法
は、第１導電型の半導体基板に第２導電型の半導体層を
形成し、外部回路に接続するための第１導電側パッド電
極を含み、第１導電型の半導体基板に接続する第１導電
側電極を、前記半導体層が形成された側の前記半導体基
板表面に形成するＬＥＤアレイの製造方法において、前
記半導体基板表面の第１導電側パッド電極の形成予定領
域表面が露出された前記半導体基板上に、第１導電側パ
ッド電極となる導電膜を成膜し、この導電膜をパターニ
ングすることにより、前記半導体基板表面に密着する第
１導電側パッド電極を形成する工程を実施することを特
徴とするものである。

【００１１】具体的には、例えば、前記半導体基板表面
に層間絶縁膜を成膜し、この層間絶縁膜の第１導電側パ
ッド電極形成予定領域を含む領域に、前記半導体基板表
面を露出させるｎ側開口部を予め形成しておき、このｎ
側開口部が形成された半導体基板上に、第１導電側電極
となる導電膜を成膜し、この導電膜をパターニングする
ことにより、全体が前記ｎ側開口部内に形成されて前記
半導体基板表面に密着する単一層構造の第１導電側電極
を形成する。また、上記導電膜のパターニング時に、上
記導電膜からなる第２導電側電極を同時形成しても良
い。

【００１２】

【発明の実施の形態】

第１の実施形態 図１は本発明の第１の実施形態のＬＥＤアレイ１の構造
を示す図であり、（ａ）は上面図、（ｂ）は（ａ）にお
けるＡ−Ａ’間の断面図である。ＬＥＤアレイ１は、半
導体基板２上に一列に配置されたｎ型半導体ブロック１
１に、ＬＥＤ１０を複数個ずつ形成した、１２００［Ｄ
ΡＩ］対応のＬＥＤアレイである。またＬＥＤアレイ１
は、ＬＥＤ１０のｐ側電極１４とｎ側電極１５とを、半
導体基板２の同一面に形成した構造である。半導体基板
２は、高抵抗半導体基板２ｂ上にエピタキシャル層等の
ｎ型半導体基板２ａを形成したものである。ｎ型半導体
ブロック１１は、ｎ型半導体基板２ａを分割したもので
ある。このｎ型半導体ブロック１１は、高抵抗半導体基
板２ｂと分離溝（エッチング溝）３により互いに電気的
に分離されている。なお、ＬＥＤアレイ１は、第１導電
型をｎ型、第２導電型をｐ型としたＬＥＤアレイであ
る。

【００１３】ｎ型半導体ブロック１１には、一列にＮ
（Ｎは正の整数）個のＬＥＤ１０が形成されている。図
１では、Ｎ＝３である。ｎ型半導体ブロック１１には、
拡散法等によるｐ型半導体層（ｐ型半導体領域）１３が
一列にＮ個形成されている。また、ｎ型半導体ブロック
１１上には、第１層間絶縁膜１２が形成されている。こ
の第１層間絶縁膜１２には、ｐ型半導体層１３のほぼ表
面全域を露出させる第１開口部１６ａと、ｎ型半導体ブ
ロック１１表面を露出させるｎ側開口部１７が形成され
ている。ｎ型開口部１７は、一つながりの第１コンタク
ト開口部１７ａと第２コンタクト開口部１７ｂとにより
構成される。

【００１４】第１層間絶縁膜１２上には、Ｎ個のｐ側電
極１４が形成されている。ｐ側電極１４は、第１開口部
１６ａにおいてｐ型半導体層１３と接続している。ｎ側
パッド電極１５ｂは、外部回路と接続するためのもので
あり、その一部がｎ側コンタクト電極１５ａにオーバー
ラップして形成されている。ｎ側コンタクト電極１５ａ
とｎ側パッド電極１５ｂとは、積層構造のｎ側電極１５
を構成している。ｎ側コンタクト電極１５ａはｎ側開口
部１７の第１コンタクト開口部１７ａ内に形成されてお
り、またｎ側パッド電極１５ｂは、ｎ側開口部１７の第
２コンタクト開口部１７ｂ内に形成されている。ｎ側コ
ンタクト電極１５ａおよびｎ側パッド電極１５ｂは、い
ずれもｎ型半導体ブロック１１表面に密着形成されてお
り、ｎ型半導体ブロック１１にオーミック接続してい
る。一般にｎ型半導体ブロック１１のような半導体は、
ｎ側コンタクト電極１５ａとなる導電膜との密着性が高
い。

【００１５】このように、ＬＥＤアレイ１は、ｎ型コン
タクト電極１５ａを層間絶縁膜１２上ではなく、ｎ型半
導体ブロック１１表面に密着形成している点が、従来の
ＬＥＤアレイとは異なる。従来のように、ｎ側パッド電
極を層間絶縁膜上に形成する場合にはｎ側パッド電極の
剥がれてしまうことがあったが、ＬＥＤアレイ１のよう
に、ｎ型半導体ブロック１１表面にｎ側コンタクト電極
１５ａを密着形成することにより、ｎ側パッド電極１５
ａの剥がれを防止することができる。

【００１６】ｐ側電極１４が形成された第１層間絶縁膜
１２上には、第２層間絶縁膜１８が形成されている。こ
の第２層間絶縁膜１８には、第１開口部１６ａのほぼ全
域を露出させる第２開口部１６ｂと、ｐ側電極１４のパ
ッド電極を露出させるｐ側パッド開口部１９と、ｎ側パ
ッド電極１５ｂを露出させるｎ側パッド開口部２０と、
ｐ側電極１４の第１層間絶縁膜１２上に形成された部分
を露出させるヴィアホール２１とが形成されている。第
１開口部１６ａと第２開口部１６ｂとは、ｐ側開口部１
６を構成している。また、第２層間絶縁膜１８上には、
Ｍ（ＭはＮ以上の整数）本のｐ側マトリクス配線４が形
成されている。図１のＬＥＤアレイ１においては、Ｍ＝
９である。このｐ側マトリクス配線４は、全てのｎ型半
導体ブロック１１に渡って形成されており、ヴィアホー
ル２１においてｐ側電極１４と接続している。

【００１７】ＬＥＤ１０は、Ｎ個のＬＥＤ１０に共通な
ｎ型半導体ブロック１１と、このｎ型半導体ブロック１
１に個別に形成されたｐ型半導体層１３と、ｐ型半導体
層１３に個別に形成されたｐ型電極１４と、ｎ型半導体
ブロック１１内のＮ個ＬＥＤ１０に共通に形成されたｎ
型電極１５とにより構成されている。ｐ型半導体層１３
の深さ寸法は、ｎ型半導体ブロック１１の厚さ寸法より
も小さい。従って、ｐ型半導体層１３は、ｎ型半導体ブ
ロック１１に浮島状に形成されている。ｐ型電極１４と
ｎ型電極１５の間に電圧を印加すると、ｐ型半導体層１
３とｎ型半導体ブロック１１との接合面で発光現象が起
こり、この発光光がｐ型半導体層１３の表面から外部に
放射される。

【００１８】図１に示す第１の実施形態のＬＥＤアレイ
１の製造工程を以下に説明する。図２ないし図１３はＬ
ＥＤアレイ１の製造工程の一例を示す図である。それぞ
れの図において、（ａ）は上面図であり、（ｂ）は
（ａ）におけるＡ−Ａ’間の断面図である。また図８
（ｃ）は図８（ａ）におけるＢ−Ｂ’間の断面図であ
り、図１０（ｃ）は図１０（ａ）におけるＢ−Ｂ’間の
断面図である。

【００１９】まず図２に示すように、高抵抗半導体基板
２ｂ上にｎ型半導体基板２ａを有する半導体基板２を作
製する。ここでは、高抵抗半導体基板２ｂとして半絶縁
性ＧａＡｓ基板を用いる。また、この半絶縁性ＧａＡｓ
基板上に、ｎ型のＡｌＧａＡｓ層をエピタキシャル成長
させ、このＡｌＧａＡｓエピタキシャル層をｎ型半導体
基板２ａとする。ｎ型半導体基板２ａ（ｎ型エピタキシ
ャル層）の厚さは、例えば約３［μｍ］とする。

【００２０】次に図３に示すように、ｎ型半導体基板２
ａの表面に拡散マスク２５となる第１層間絶縁膜１２を
成膜し、この第１層間絶縁膜１２をホトリソおよびエッ
チング法によりパターニングして第１開口部１６ａおよ
び拡散マスク２５を形成する。第１層間絶縁膜１２（拡
散マスク２５）としては、例えばＳｉＮ膜を用いる。こ
のＳｉＮ膜はＣＶＤ法により成膜され、その膜厚は、例
えば５００〜３０００［Å］程度である。次に図４ない
し図６に示すように、ｎ型半導体２ａにｐ型半導体層１
３を形成する。ここではＺｎ固相拡散法を用いる。すな
わち、第１開口部１６ａの形成が済んだｎ型半導体基板
２ａの表面に、Ζｎ拡散源膜２６を成膜し、さらにその
上にアニールキャップ膜２７を成膜する。Ζｎ拡散源膜
２６としては、例えばＺｎＯ−ＳｉＯ₂ 混合膜を成膜す
る。このＺｎＯ−ＳｉＯ₂ 混合膜は、酸化亜鉛（Ｚｎ
Ｏ）と酸化シリコン（ＳｉＯ₂ ）とを１：１に混合した
膜であり、スパッタ法により成膜される。アニールキャ
ップ膜２７としては、例えばスパッタ法により成膜され
るアルミ窒化膜（ＡｌＮ膜）を用いる。上記のＺｎＯ−
ＳｉＯ₂ 混合膜の膜厚は、例えば５００〜３０００
［Å］程度であり、また上記のＡｌＮ膜の膜厚は、例え
ば５００〜３０００［Å］程度である。

【００２１】続いて、アニーリングキャップ膜２７の形
成が済んだｎ型半導体基板２ａに高温アニールを施し、
Ζｎ拡散源膜２６からｎ型半導体基板２ａ中にＺｎを拡
散させる。第１開口部１６ａにおいてはＺｎがｎ型半導
体基板２ａ中に拡散するが、拡散マスク２５が形成され
ている領域においては、Ｚｎは拡散しないので、ｎ型半
導体基板２ａの第１開口部１６ａに対応する領域に選択
的にｐ型半導体層１３が形成される。上記の高温アニー
ルの条件は、例えば窒素大気圧下においてアニール温度
７００［℃］、アニール時間２時間である。このアニー
ル条件により深さが約１［μｍ］、表面Ｚｎ濃度が１０
²⁰［ｃｍ³ ］のｐ型半導体層１３が形成される。ｎ型半
導体基板２ａの厚さは上述のように約３［μｍ］である
から、ｐ型半導体層の深さ寸法は、ｎ型半導体基板２ａ
の厚さ寸法よりも小さい。なお、アニールキャップ膜２
７は、Ｚｎがアニール雰囲気中に拡散してしまうのを防
止する。

【００２２】次に図７に示すように、ｐ型半導体層１３
の形成が済んだｎ型半導体基板１１において、表面に形
成されている拡散源膜２６およびアニールキャップ膜２
７を例えば選択的なウエットエッチング法により全面的
に除去し、第１層間絶縁膜１２（拡散マスク２５）のみ
を残す。

【００２３】次に図８に示すように、拡散源膜２６およ
びアニールキャップ膜２７の除去が済んだｎ型半導体基
板２ａにおいて、層間絶縁膜１２にホトリソおよびエッ
チング法によりｎ側開口部１７を形成する。このｎ側開
口部１７は、一つながりの第１コンタクト開口部１７ａ
と第２コンタクト開口部１７ｂとにより構成される。

【００２４】第１コンタクト開口部１７ａはｎ型コンタ
クト電極１５ａの形成予定領域に形成され、また第２コ
ンタクト開口部１７ｂはｎ型パッド電極１５ｂの形成予
定領域に形成される。これにより、層間絶縁膜１２に
は、ｐ型半導体層１３表面を開口する第１開口部１６ａ
と、ｎ型半導体基板２ａ表面のｎ側電極１５（ｎ型コン
タクト電極１５ａおよびｎ側パッド電極１５ｂ）の形成
予定領域を開口するｎ側開口部１７とが形成されたこと
になる。

【００２５】次に図９に示すように、ｎ側開口部１７の
形成が済んだｎ型半導体基板２ａ全面に、ｐ側電極１４
となる導電膜を成膜し、この導電膜をリフトオフ法によ
りパターニングし、ｐ側電極１４を形成する。すなわ
ち、ｐ側電極１４の形成予定領域以外の領域を抜きパタ
ーンとするホトレジストパターンを形成し、その上全面
にｐ側電極１４となる導電膜を成膜し、上記のホトレジ
ストおよびその上に成膜された導電膜をリフトオフする
ことにより、ｐ側電極１４を形成する。ｐ側電極１４
は、その一部が第１開口部１６ａのｐ半導体層１３表面
にオーバーラップするように形成される。ｐ側電極１４
となる導電膜としては、例えばアルミ（Ａｌ）膜を用い
る。このあと、ｐ側電極１４を第１開口部１６ａにおい
てｐ型半導体層１３にオーミック接続させるためのシン
ター処理（熱処理）を施す。

【００２６】続いて、ｐ側電極１４の形成が済んだｎ型
半導体基板２ａ全面に、ｎ側コンタクト電極１５ａとな
る導電膜を成膜し、この導電膜をリフトオフ法によりパ
ターニングし、ｎ側コンタクト電極１５ａを形成する。
ｎ型コンタクト電極１５ａは、ｎ側開口部１７の第１コ
ンタクト開口部１７ａ内に形成され、ｎ型半導体基板２
ａに接続する。このあと、ｎ型コンタクト電極１５ａを
ｎ型半導体基板２ａにオーミック接続させるためのシン
ター処理を施す。ｎ型コンタクト電極１５ａとなる導電
膜としては、ｎ型半導体基板２ａにオーミック接続でき
る導電膜、例えばＡｕ膜またはＡｕ合金膜を用いる。こ
こで、Ａｕ合金膜には積層金属膜あるいは積層合金膜も
含まれる。上記のＡｕ合金膜としては、チタン（Ｔｉ）
と白金（Ｐｔ）とＡｕとの積層金属膜（Ｔｉ／Ｐｔ／Ａ
ｕ膜）、またはΑｕＧｅＮｉ／Ａｕ膜、またはΑｕとＧ
ｅの合金膜とＮｉ膜とＡｕ膜の積層合金膜（ΑｕＧｅ／
Ｎｉ／Ａｕ膜）、等がある。

【００２７】次に図１０に示すように、ｎ型コンタクト
電極１５ａの形成が済んだｎ型半導体基板２ａに、ｎ側
パッド電極１５ｂとなる導電膜を成膜し、この導電膜を
リフトオフ法によりパターニングし、ｎ側パッド電極１
５ｂを形成する。このあとシンター処理を施す。ｎ側パ
ッド電極１５ｂは、ｎ側開口部１７の第２コンタクト開
口部１７ｂ内に形成され、かつその一部が第１コンタク
ト開口部１７ａにおいてｎ側コンタクト電極１５ａとオ
ーバーラップするように形成されている。ｎ側コンタク
ト電極１５ａとｎ側パッド電極１５ｂとは、積層構造の
ｎ側電極１５を構成する。ｎ型電極パッド電極１５ｂと
なる導電膜としては、例えばＡｕ膜またはＡｕ合金膜を
用いる。

【００２８】このように、ＬＥＤアレイ１の製造工程
は、ｎ型コンタクト電極１５ａの形成予定領域だけでな
く、ｎ側パッド電極１５ｂの形成予定領域をも含めた領
域にｎ側開口部１７を設け（図８参照）、ｎ側パッド電
極１５ｂを層間絶縁膜１２上ではなくｎ型半導体基板２
ａ表面に密着させて形成する（図１０参照）という点
が、従来のＬＥＤアレイの製造工程とは異なる。従来の
ように、ｎ側パッド電極を層間絶縁膜上に形成する場合
にはｎ側パッド電極の剥がれてしまうことがあったが、
ＬＥＤアレイ１のように、ｎ側コンタクト電極１５ａと
なる導電膜との密着性が高いｎ型半導体基板２ａ上にｎ
側コンタクト電極１５ａを形成することにより、ｎ側パ
ッド電極１５ａの剥がれを防止することができる。

【００２９】次に図１１に示すように、ｎ側電極１５の
形成が済んだｎ型半導体基板２ａに高抵抗半導体基板２
ｂに至る分離溝３を形成し、ｎ型半導体基板２ａをｎ型
半導体ブロック１１に分割する。すなわち、ホトリソお
よびエッチング法により分離溝形成予定領域にある第１
層間絶縁膜１２およびその下のｎ型半導体基板２ａをエ
ッチングし、高抵抗半導体基板１１ｂを露出させる。こ
れにより、ｎ型半導体ブロック１１は、分離溝３および
高抵抗半導体基板２ｂにより、互いに電気的に分離され
たものとなる。厚さ約３［μｍ］のｎ型半導体ブロック
１１（ｎ型半導体基板２ａ）および膜厚５００〜３００
０［Å］程度の第１層間絶縁膜１２に対し、分離溝３の
深さは、例えば約３．５［μｍ］とする。また分離溝３
の幅は、ｐ型半導体層１３の間隔により制限される。１
２００［ＤＰＩ］のＬＥＤアレイにおいては、ｐ型半導
体層１３のピッチ寸法は約２１［μｍ］であり、ｐ型半
導体層１３の幅を約８［μｍ］とすると、分離溝３の幅
は１３［μｍ］未満でなければならない。

【００３０】次に図１２に示すように、分離溝３の形成
が済んだ半導体基板２の全面に、第２層間絶縁膜１８を
形成し、この第２層間絶縁膜１８に、ほぼ第１開口部１
６ａと同じ領域を開口する第２開口部１６ｂと、ｐ側電
極１４のパッド電極部を開口するｐ側パッド開口部１９
と、ｎ側パッド電極１５ｂを開口するｎ側パッド開口部
２０と、ｐ側電極１４に至るヴィアホール２１とを形成
する。第２層間絶縁膜１８としては、例えばポリイミド
膜を用いる。ポリイミド膜は、例えばホトレジストの現
像液（アルカリ性溶液）に溶解するポリイミドを用いて
以下のように形成およびパターニングする。ポリイミド
ソースを半導体基板２（ウエハ）にスピンコートし、１
００［℃］程度でプリベークする。次に、プリベークが
済んだポリイミド膜の上にホトレジストをスピンコート
し、このホトレジストに上記の開口部およびヴィアホー
ル２１が抜きパターンとなるような露光を施す。ホトレ
ジストの現像の際に、レジストが形成されていないポリ
イミド膜領域も除去され、ポリイミド膜がパターニング
される。次に残ったレジストを剥離し、パターニングさ
れたポリイミド膜を３５０［℃］程度で焼成する。

【００３１】最後に図１３に示すように、第２層間絶縁
膜１８のパターニングが済んだ半導体基板２全面に、ｐ
側マトリクス配線４となる導電膜を成膜し、この導電膜
をリフトオフ法によりパターニングし、ｐ側マトリクス
配線４を形成する。このあとシンター処理を施し、ヴィ
アホール２１においてｐ側マトリクス配線４をｐ側電極
１４にオーミック接続させる。ｐ型マトリクス配線４と
なる導電膜としては、例えばＡｌ膜を用いる。もちろ
ん、ｐ側マトリクス配線４となる導電膜は、ｐ側電極１
４にオーミック接続でき、接続部で断線を生じないもの
であれば、Ａｌ膜でなくても良い。以上のようにして、
図１に示すＬＥＤアレイ１が製造される。

【００３２】次に、ＬＥＤアレイ１の動作について簡単
に説明する。ｎ型半導体ブロック１１を図１の右側から
順に１１−１、１１−２、１１−３…とする。また、ｎ
型半導体ブロック１１内において、ＬＥＤ１０を図１の
右側から順に１０−１、１０−２、１０−３とし、ｐ側
電極１４を図１の右側から順に１４−１、１４−２、１
４−３とし、ｐ側パッド電極１４ｂを図１の右側から順
に１４ｂ−１、１４ｂ−２とする。また、ｐ側マトリク
ス配線４を図１の下側から順に４−１、４−２…４−９
とする。

【００３３】ｎ型半導体ブロック１１−１において、ｐ
側電極１４−１はｐ側マトリクス配線４−１に接続し、
ｐ側電極１４−２はｐ側マトリクス配線４−２に接続
し、またｐ側電極１４−３はｐ側マトリクス配線４−３
に接続している。ｎ型半導体ブロック１１−２において
ｐ側電極１４−１はｐ側マトリクス配線４−４に接続
し、またｎ型半導体ブロック１１−３においてｐ側電極
１４−１はｐ側マトリクス配線４−７に接続している。
さらに図示しないｎ型半導体ブロック１１−４において
は、ｎ型半導体ブロック１１−１と同じように、ｐ側電
極１４−１はｐ側マトリクス配線４−１に接続し、ｐ側
マトリクス配線４−２に接続し、またｐ側電極１４−３
はｐ側マトリクス配線４−３に接続している。

【００３４】ｎ型半導体ブロック１１−１〜１１−３に
おいては、ｐ側電極１４−１および１４−２がｐ側パッ
ド電極を有する。また図示しないｎ型半導体ブロック１
１−４〜１１−６においてはｐ側電極１４−２および１
４−３がｐ側パッド電極を有し、図示しないｎ型半導体
ブロック１１−７〜１１−９においてはｐ側電極１４−
１および１４−３がｐ側パッド電極を有する。

【００３５】例えば、ｎ型半導体ブロック１１−１のＬ
ＥＤ１０−１を点灯させるには、ｎ型半導体ブロック１
１−１のｐ側電極１４−１（そのｐ側パッド電極１４ｂ
−１）と、ｎ型半導体ブロック１１−１のｎ側電極１５
（そのｎ側パッド電極１５ｂ）との間に電圧を印加す
る。このとき、図示しないｎ型半導体ブロック１１−４
のＬＥＤ１０−１を同時に点灯させるのであれば、ｎ型
半導体ブロック１１−４のｎ側電極１５をｎ型半導体ブ
ロック１１−１のｎ側電極１５と同じ電位にすれば良
い。なぜならば、ｎ型半導体ブロック１１−４のｐ側電
極１４−１は、ｐ側マトリクス配線４−１により、ｎ型
半導体ブロック１１−１のｐ側電極１４−１と接続して
いるからである。ｎ型半導体ブロック１１−１のＬＥＤ
１０−１を点灯させているときに、ｎ型半導体ブロック
１１−４のＬＥＤ１０−１を消灯させるのであれば、ｎ
型半導体ブロック１１−４のｎ側電極１５を開放とすれ
ば良い。

【００３６】また、ｎ型半導体ブロック１１−１のＬＥ
Ｄ１０−３を点灯させるには、ｐ側マトリクス配線４−
３に接続し、かつｐ側パッド電極１４ｂを有する他のｎ
型半導体ブロック１１のｐ側電極１４、すなわち例えば
図示しないｎ型半導体ブロック１１−４のｐ側電極１４
−３と、ｎ型半導体ブロック１１−１のｎ側電極１５と
の間に電圧を印加する。

【００３７】このように第１の実施形態によれば、ｎ側
パッド電極１５ｂを含むｎ側電極１５の形成予定領域に
開口部１７を設け、この開口部１７内にｎ側電極１５を
形成し、ｎ側パッド電極１５ｂを層間絶縁膜１２上では
なく、ｎ型半導体ブロック１１表面に密着形成すること
により、ｎ側パッド電極の剥がれを防止することができ
るので、高歩留のＬＥＤアレイを実現することができ
る。

【００３８】第２の実施形態 図１４は本発明の第２の実施形態のＬＥＤアレイ３１の
構造を示す図であり、（ａ）は上面図、（ｂ）は（ａ）
におけるＡ−Ａ’間の断面図である。なお、図１４にお
いて、図１と同じものには同一符号を付してある。ＬＥ
Ｄアレイ３１は、図１に示した第１の実施形態のＬＥＤ
アレイ１において、ｎ側電極１５をｎ側電極４５とした
ものである。

【００３９】ＬＥＤアレイ３１は、ｎ側電極４５が単一
層構造であることを特徴とする。ｎ側電極４５は、ｎ側
開口部１７の第１コンタクト開口部１７ａ内に形成され
たｎ側コンタクト電極４５ａと、第２コンタクト開口部
１７ｂ内に形成されたｎ側パッド電極４５ｂからなる。
この単一層構造のｎ側電極４５は、ｎ側コンタクト電極
４５ａとｎ側パッド電極４５ｂとなる導電膜を成膜し、
この導電膜をパターニングすることにより形成される。
この単一層構造のｎ側電極４５全体は、ｎ側開口部１７
内にｎ型半導体ブロック１１に密着して形成されてお
り、ｎ型半導体ブロック１１にオーミック接続してい
る。ｎ側電極４５となる導電膜としては、ｎ型半導体ブ
ロック１１にオーミック接続できる導電膜、例えばＡｕ
膜あるいはＡｕ合金膜を用いる。なお、ＬＥＤアレイ３
１の動作は、上記第１の実施形態のＬＥＤアレイ１と同
じである。

【００４０】このように第２の実施形態によれば、ｎ側
パッド電極４５ｂを含むｎ側電極４５の形成予定領域に
開口部１７を設け、この開口部１７内にｎ側電極４５を
形成し、ｎ側パッド電極４５ｂを層間絶縁膜１２上では
なく、ｎ型半導体ブロック１１表面に密着形成すること
により、ｎ側パッド電極の剥がれを防止することができ
るので、高歩留のＬＥＤアレイを実現することができ
る。

【００４１】また、ｎ側電極４５を単一層構造とするこ
とにより、ｎ型コンタクト電極４５ａとｎ側パッド電極
４５ｂとを同じ工程（導電膜の成膜工程およびそのパタ
ーニング工程）で形成することができるので、工程の簡
略化を図ることができ、従って上記第１の実施形態より
も低コストのＬＥＤアレイを実現することができる。

【００４２】第３の実施形態 図１５は本発明の第３の実施形態のＬＥＤアレイ５１の
構造を示す上面図である。なお、図１５において、図１
および図１４と同じものには同一符号を付してある。第
３の実施形態のＬＥＤアレイ５１は、図１に示すＬＥＤ
アレイ１において、ｎ側電極１５をｎ側電極６５とし、
ｎ側開口部１７をｎ側開口部６７としたたものである。

【００４３】ＬＥＤアレイ５１は、ｎ側電極６５および
ｎ側開口部６７の平面形状が単純図形形状であり、ｎ側
電極６５が単一層構造であることを特徴とする。上記の
単純図形形状とは、内角の全てが１８０゜未満である多
角形、あるいは円または楕円をさす。ここでは、ｎ側電
極６５およびｎ側開口部６７は四角形である。ｎ側電極
６５は、ｎ側開口部６７内にｎ型半導体ブロック１１に
密着して形成されており、ｎ型半導体ブロック１１にオ
ーミック接続している。ｎ側電極６５は、図１４のｎ側
電極４５のようにｎ側コンタクト電極とｎ側パッド電極
とが区分されたものではなく、その全体がｎ側コンタク
ト電極であり、かつｎ側パッド電極でもある。従ってｎ
側開口部６７も、図１のｎ側開口部１７のように第１コ
ンタクト開口部と第２コンタクト開口部に区分されたも
のではなく、その全体が第１コンタクト開口部であり、
かつ第２コンタクト開口部でもある。また、上記第１の
実施形態のＬＥＤアレイ１および上記第２の実施形態の
ＬＥＤアレイ３１においては、ｐ型半導体層１３の近傍
にはｎ側コンタクト電極が配置され、ｎ側パッド電極は
ｎ側コンタクト電極に対してｐ型半導体層１３と反対側
に配置されているが、その全体がｎ型パッド電極である
ｎ側電極６５は、ｐ型半導体層１３の近傍に配置されて
いる。なお、ＬＥＤアレイ５１の動作は、上記第１の実
施形態のＬＥＤアレイ１と同じである。

【００４４】図１５に示す第３の実施形態のＬＥＤアレ
イ５１の製造工程を以下に説明する。図１６ないし図２
０はＬＥＤアレイ５１の製造工程の一例を示す図であ
る。それぞれの図において、（ａ）は上面図、（ｂ）は
（ａ）におけるＡ−Ａ’間の断面図、（ｃ）は（ａ）に
おけるＢ−Ｂ’間の断面図である。

【００４５】まず図１６に示すように、上記第１の実施
形態における図２ないし図８に示した製造工程と同様に
して、半絶縁性ＧａＡｓ基板からなる高抵抗半導体基板
２ｂ上にｎ型のＡｌＧａＡｓエピタキシャル層からなる
ｎ型半導体基板２ｂを形成した半導体基板２を作製し、
ｎ型半導体基板２ａの表面に、拡散マスク２５（第１層
間絶縁膜１２）、および第１開口部１６ａを形成し、Ｚ
ｎ固相拡散法によりｎ型半導体基板２ａの第１開口部１
６ａの領域にｐ型半導体層１３を形成し、さらに第１層
間絶縁膜１２に四角形のｎ側開口部６７を形成する。

【００４６】次に図１７に示すように、ｎ側開口部６７
の形成が済んだｎ型半導体基板２ａ表面に、ｐ側電極１
４となる導電膜を成膜し、この導電膜をリフトオフ法に
よりパターニングし、ｐ型電極１４を形成する。このあ
と、シンター処理を施す。上記の導電膜としては、例え
ばＡｌ膜を用いる。

【００４７】次に図１８に示すように、ｐ型電極１４の
形成が済んだｎ型半導体基板２ａ表面に、ｎ側電極６５
となる導電膜を成膜し、この導電膜をリフトオフ法によ
り四角形にパターニングし、単一層構造のｎ側電極６５
を形成する。このあと、シンター処理を施す。ｎ側電極
６５全体は、ｎ型半導体基板２ａに密着してｎ側開口部
６７内に形成される。ｎ型電極６５となる導電膜として
は、例えば上述したＡｕ合金膜を用いる。ｎ側電極６５
を単一層構造とすることにより、上記第１の実施形態よ
りも導電膜の成膜工程およびそのパターニング工程を１
回減らすことができるので、工程を簡略化することがで
きる。

【００４８】なお、図１７に示す工程と図１８に示す工
程とを一つにして、ｎ型電極６５とｐ型電極１４とを同
時に形成しても良い。すなわち、ｎ側開口部６７の形成
が済んだｎ型半導体基板２ａ表面に、ｎ型電極６５およ
びｐ側電極１４となる導電膜を成膜し、この導電膜をリ
フトオフ法によりパターニングしても良い。ただしこの
場合は、上記の導電膜としては、ｎ型半導体ブロック１
１およびｐ型半導体層のいずれにもオーミックコンタク
トできる導電膜、例えばＡｕ合金膜を用いる必要があ
る。このように、ｎ型電極６５とｐ側電極１４とを同時
形成することにより、導電膜の成膜工程およびそのパタ
ーニング工程をさらに１回減らすことができるので、さ
らに工程を簡略化することができる。

【００４９】次に図１９に示すように、上記第１の実施
形態の図１１ないし図１３に示した手順と同様にして、
ｎ型電極６５の形成が済んだ半導体基板２に、ブロック
分離溝３を形成し、この上に第２層間絶縁膜１８を形成
し、この第２層間絶縁膜１８に第２開口部１６ｂと、ｐ
側パッド開口部１９と、ｎ側パッド開口部２０と、ヴィ
アホール２１とを形成する。

【００５０】最後に図２０に示すように、第２層間絶縁
膜１８のパターニングが済んだ半導体基板２全面に、ｐ
側マトリクス配線４となる導電膜を成膜し、この導電膜
をリフトオフ法によりパターニングし、ｐ側マトリクス
配線４を形成する。このあとシンター処理を施す。ｐ型
マトリクス配線４となる導電膜としては、例えばＡｌ膜
を用いる。以上のようにして、図１５に示すＬＥＤアレ
イ５１が製造される。なお、上記第２の実施形態の製造
工程も、第３の実施形態と同様である。

【００５１】ＬＥＤアレイ５１においては、ｎ側電極６
５およびｎ側開口部６７を単純図形形状（図１５ではと
もに四角形）とし、全体がｎ側パッド電極となるｎ側電
極６５および全体が第２コンタクト開口部となるｎ側開
口部６７をｐ型半導体層１３の近傍に配置したことによ
り、従来のＬＥＤアレイよりもチップサイズを小さいく
することができる。図２１は第３の実施形態のＬＥＤア
レイ５１と従来のＬＥＤアレイ１０１とのチップサイズ
を比較した図である。図２１からＬＥＤアレイ５１のチ
ップサイズは図中の寸法Ｅだけ小さくできることが判
る。

【００５２】また、ｎ側電極６５およびｎ側開口部６７
の平面形状は、四角形以外の単純図形形状でも良い。す
なわち、内角の全てが１８０゜未満である多角形、ある
いは円または楕円でも良い。内角の全てが１８０゜未満
である多角形としては、三角形、台形、平行四辺形、台
形と四角形を組み合わせた形状、等がある。図２２ない
し図２４は、図１５のＬＥＤアレイ５１とｎ側電極およ
びｎ側開口部の平面形状のみが異なるＬＥＤアレイの上
面図である。図２２に示すＬＥＤアレイは、ｎ側電極６
５ａとｎ側開口部６７ａとがともに台形と四角形を組み
合わせた形状である。図２３に示すＬＥＤアレイは、ｎ
側電極６５ｂとｎ側開口部６７ｂとがともに三角形であ
る。また、図２３に示すＬＥＤアレイは、ｎ側電極６５
ｃが台形であり、ｎ側開口部６７ｃが四角形である。図
１５、図２２ないし図２４に示すいずれのＬＥＤアレイ
においても、従来のＬＥＤアレイと変わらない良好な発
光特性が確認されている。

【００５３】このように第３の実施形態によれば、ｎ側
電極６５の形成予定領域に開口部６７を設け、この開口
部６７内においてｎ側電極６５をｎ型半導体ブロック１
１表面に密着させて形成することにより、ｎ側パッド電
極の剥がれを防止することができるので、高歩留のＬＥ
Ｄアレイを実現することができる。また、ｎ側電極６５
を単一層構造とすることにより、工程の簡略化を図るこ
とができるので、低コストのＬＥＤアレイを実現するこ
とができる。さらに、ｎ側電極６５およびｎ側開口部６
７を単純図形形状とし、ｎ側電極６５全体をｎ側パッド
電極とすることにより、チップサイズを小さくすること
ができる。

【００５４】本発明の実施の形態においては、ＬＥＤア
レイのｐｎ接合構造として、同一結晶から構成されてい
るホモ接合構造について述べたが、異なる材料が結合し
たヘテロ接合構造についても、本発明は適用できる。

【００５５】

【発明の効果】以上説明したように、本発明のＬＥＤア
レイおよびその製造方法によれば、ｎ側パッド電極をｎ
側半導体基板に密着形成することにより、ｎ側パッド電
極の剥がれを防止することができるので、高歩留のＬＥ
Ｄアレイを実現することができるという効果がある。ま
たｎ側電極を単一構造とすることにより、工程の簡略化
を図ることができるので、低コストのＬＥＤアレイを実
現することができるという効果がある。さらに、ｎ側電
極を単純図形形状とし、ｎ側電極全体をｎ側パッド電極
とすることにより、チップサイズを小さくすることがで
きるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施形態のＬＥＤアレイの構造
を示す図である。

【図２】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その１）。

【図３】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その２）。

【図４】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その３）。

【図５】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その４）。

【図６】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その５）。

【図７】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その６）。

【図８】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その７）。

【図９】本発明の第１の実施形態のＬＥＤアレイの製造
工程の一例を示す図である（その８）。

【図１０】本発明の第１の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その９）。

【図１１】本発明の第１の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その１０）。

【図１２】本発明の第１の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その１１）。

【図１３】本発明の第１の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その１２）。

【図１４】本発明の第２の実施形態のＬＥＤアレイの構
造を示す図である。

【図１５】本発明の第３の実施形態のＬＥＤアレイの構
造を示す上面図である。

【図１６】本発明の第３の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その１）。

【図１７】本発明の第３の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その２）。

【図１８】本発明の第３の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その３）。

【図１９】本発明の第３の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その４）。

【図２０】本発明の第３の実施形態のＬＥＤアレイの製
造工程の一例を示す図である（その５）。

【図２１】本発明の第３の実施形態のＬＥＤアレイと従
来のＬＥＤアレイとのチップサイズの比較図である。

【図２２】本発明の第３の実施形態の別のＬＥＤアレイ
の構造を示す上面図である。

【図２３】本発明の第３の実施形態の別のＬＥＤアレイ
の構造を示す上面図である。

【図２４】本発明の第３の実施形態の別のＬＥＤアレイ
の構造を示す上面図である。

【図２５】従来のＬＥＤアレイの構造を示す図である。

【図２６】従来のＬＥＤアレイにおけるｎ側電極の構造
を示す図である。

【図２７】従来のＬＥＤアレイのｎ側電極に起因する問
題点を説明する図である。

【符号の説明】

１，３１，５１ ＬＥＤアレイ、 ２ａ ｎ型半導体基
板、 １２ 第１層間絶縁膜、 １３ ｐ型半導体層、
１４ ｐ側電極、 １５，４５，６５ ｎ側電極、
１５ａ，４５ａ ｎ側コンタクト電極、 １５ｂ，４５
ｂ ｎ側パッド電極、 １７，６７ ｎ側開口部。

フロントページの続き (72)発明者 清水 孝篤 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内

Claims (17)

【特許請求の範囲】
1. 【請求項１】 第１導電型の半導体基板に第２導電型の
   半導体層を形成し、外部回路に接続するための第１導電
   側パッド電極を含み、第１導電型の半導体基板に接続す
   る第１導電側電極を、前記半導体層が形成された側の前
   記半導体基板表面に形成したＬＥＤアレイにおいて、 前記第１導電側パッド電極が、前記半導体基板表面に密
   着形成されていることを特徴とするＬＥＤアレイ。
2. 【請求項２】 前記第１導電側電極全体が、前記半導体
   基板表面に密着形成されていることを特徴とする請求項
   １記載のＬＥＤアレイ。
3. 【請求項３】 前記半導体基板表面に、ｎ側開口部を有
   する層間絶縁膜を形成し、 前記第１導電側電極が、前記ｎ側開口部内に形成されて
   いることを特徴とする請求項２記載のＬＥＤアレイ。
4. 【請求項４】 前記ｎ側開口部の平面形状が、その内角
   全てが１８０゜未満である多角形、あるいは円または楕
   円であることを特徴とする請求項３記載のＬＥＤアレ
   イ。
5. 【請求項５】 前記第１導電側電極が、単一層構造であ
   ることを特徴とする請求項１記載のＬＥＤアレイ。
6. 【請求項６】 前記第１導電側電極の平面形状が、その
   内角全てが１８０゜未満である多角形、あるいは円また
   は楕円であることを特徴とする請求項５記載のＬＥＤア
   レイ。
7. 【請求項７】 前記半導体層に個別に接続する複数の第
   ２導電側電極が前記半導体基板表面に形成されており、 前記第１導電側電極と前記第２導電側電極とが同じ導電
   膜材料からなることを特徴とする請求項５記載のＬＥＤ
   アレイ。
8. 【請求項８】 前記導電膜が、Ａｕ膜またはＡｕ合金膜
   であることを特徴とする請求項７記載のＬＥＤアレイ。
9. 【請求項９】 前記第１導電側パッド電極が、前記ｐ型
   半導体層の形成領域近傍に配置されていることを特徴と
   する請求項１記載のＬＥＤアレイ。
10. 【請求項１０】 第１導電型の半導体基板に第２導電型
    の半導体層を形成し、外部回路に接続するための第１導
    電側パッド電極を含み、第１導電型の半導体基板に接続
    する第１導電側電極を、前記半導体層が形成された側の
    前記半導体基板表面に形成するＬＥＤアレイの製造方法
    において、 第１導電側パッド電極の形成予定領域表面が露出された
    前記半導体基板上に、第１導電側パッド電極となる導電
    膜を成膜し、この導電膜をパターニングすることによ
    り、前記半導体基板表面に密着する第１導電側パッド電
    極を形成する工程を実施することを特徴とするＬＥＤア
    レイの製造方法。
11. 【請求項１１】 前記導電膜をパターニングする工程を
    実施する前に、 前記半導体基板表面に層間絶縁膜を成膜し、この層間絶
    縁膜の第１導電側パッド電極形成予定領域を含む領域
    に、前記半導体基板表面を露出させるｎ側開口部を形成
    する工程をさらに実施することを特徴とする請求項１０
    記載のＬＥＤアレイの製造方法。
12. 【請求項１２】 前記ｎ側開口部の平面形状が、内角の
    全てが１８０゜未満である多角形、あるいは円または楕
    円であることを特徴とする請求項１１記載のＬＥＤアレ
    イの製造方法。
13. 【請求項１３】 前記導電膜をパターニングする工程
    は、前記ｎ側開口部が形成された半導体基板上に、第１
    導電側電極となる導電膜を成膜し、この導電膜をパター
    ニングすることにより、全体が前記ｎ側開口部内に形成
    されて前記半導体基板表面に密着する単一層構造の第１
    導電側電極を形成するものであることを特徴とする請求
    項１１記載のＬＥＤアレイの製造方法。
14. 【請求項１４】 前記第１導電側電極の平面形状が、内
    角の全てが１８０゜未満である多角形、あるいは円また
    は楕円であることを特徴とする請求項１３記載のＬＥＤ
    アレイ。
15. 【請求項１５】 前記導電膜をパターニングする工程
    は、前記第１導電側電極、および前記半導体層に個別に
    接続する複数の第２導電側電極となる導電膜を前記ｎ側
    開口部が形成された半導体基板上に成膜し、この導電膜
    をパターニングすることにより、前記第１導電側電極お
    よび前記第２導電側電極を同時形成するものであること
    を特徴とする請求項１２記載のＬＥＤアレイの製造方
    法。
16. 【請求項１６】 前記導電膜が、Ａｕ膜またはＡｕ合金
    膜であることを特徴とする請求項１５記載のＬＥＤアレ
    イの製造方法。
17. 【請求項１７】 前記第１導電側パッド電極を、前記ｐ
    型半導体層の形成領域近傍に形成することを特徴とする
    請求項１０記載のＬＥＤアレイの製造方法。