JPH10340950A - トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造 - Google Patents

トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造

Info

Publication number
JPH10340950A
JPH10340950A JP9192269A JP19226997A JPH10340950A JP H10340950 A JPH10340950 A JP H10340950A JP 9192269 A JP9192269 A JP 9192269A JP 19226997 A JP19226997 A JP 19226997A JP H10340950 A JPH10340950 A JP H10340950A
Authority
JP
Japan
Prior art keywords
oxide film
film
trench
buried oxide
element isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9192269A
Other languages
English (en)
Other versions
JP3904676B2 (ja
Inventor
Katsuyuki Hotta
勝之 堀田
Takashi Kuroi
隆 黒井
Maiko Sakai
舞子 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19226997A priority Critical patent/JP3904676B2/ja
Priority to TW086115761A priority patent/TW354857B/zh
Priority to DE19748501A priority patent/DE19748501C2/de
Priority to US08/963,764 priority patent/US6265743B1/en
Priority to KR1019970079096A priority patent/KR100283021B1/ko
Priority to CNB981053610A priority patent/CN1134058C/zh
Publication of JPH10340950A publication Critical patent/JPH10340950A/ja
Priority to KR1020000046645A priority patent/KR100308510B1/ko
Priority to US09/860,505 priority patent/US6372604B1/en
Priority to CNB021574898A priority patent/CN1210780C/zh
Application granted granted Critical
Publication of JP3904676B2 publication Critical patent/JP3904676B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0142—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations the dielectric materials being chemical transformed from non-dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 トレンチ型素子分離の埋込酸化膜のエッジ部
において、くぼみの発生しないトレンチ型素子分離構造
の製造方法を提供する。 【解決手段】 シリコン基板に形成した溝内部の埋込酸
化膜の周囲のみならず、シリコン基板表面より上部に突
出した埋込酸化膜の側面にもＣＶＤ膜より耐エッチング
性の高い熱酸化膜を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路に
用いるトレンチ型素子分離構造の製造方法およびトレン
チ型素子分離構造に関する。
【０００２】
【従来の技術】半導体集積回路において、動作時の素子
間の電気的な干渉をなくし各素子を完全に独立して制御
するために、素子間を素子分離するが、特にトレンチ型
の素子分離構造は、トレンチ内部に絶縁物を充填する構
造であり、バーズビークがほとんど発生しないため、半
導体集積回路を微細化する上で不可欠な素子分離構造で
ある。図１３は、従来のトレンチ型の素子分離構造の形
成方法の工程断面図であり、まず、図１３（ａ）に示す
ように、シリコン基板１上に、下敷酸化膜２、シリコン
窒化膜３を順に積層形成した後、写真製版パターン（図
示せず）をマスクに、シリコン窒化膜３、下敷酸化膜２
を順次パターニングし、シリコン基板１に溝を形成す
る。次に、図１３（ｂ）に示すように、熱酸化により溝
の内壁に熱酸化膜１０を形成した後、ＣＶＤ法により、
全面に埋込酸化膜１１を堆積する。次に、図１３（ｃ）
に示すように、シリコン窒化膜３をストッパとしたＣＭ
Ｐ法により窒化膜３上部に形成された埋込酸化膜１１を
除去することにより溝内部にのみ埋込酸化膜１１を残
す。次に、図１３（ｄ）に示すように、熱リン酸により
シリコン窒化膜３を除去した後、ＣＶＤ法により全面に
ＣＶＤ酸化膜２０を堆積する。次に、図１３（ｅ）に示
すように、異方性エッチングを行うことにより、埋込酸
化膜１１の側壁のみにＣＶＤ酸化膜２０’を残す。最後
に、図１３（ｆ）に示すように、下敷酸化膜２をフッ酸
で除去することによりトレンチ型素子分離構造が完成す
る。
【０００３】
【発明が解決しようとする課題】トレンチ型素子分離構
造の製造方法においては、最終的に活性領域２３上に形
成した下敷酸化膜２の除去が不可欠であるが、従来構造
のトレンチ型素子分離構造では、ＣＶＤ酸化膜２０’が
ＣＶＤ法により形成された酸化膜でありフッ酸によるエ
ッチング速度が熱酸化膜に比べて大きいため、図１３
（ｆ）に示す下敷酸化膜２の除去工程において、ＣＶＤ
酸化膜２０’もエッチングされ、溝内の埋込酸化膜１１
の保護膜としての機能を果たせず、溝内の埋込酸化膜１
１もエッジ部においてエッチングされ、溝内の埋込酸化
膜のエッジ部分においてくぼみ２１が発生してしまう。
集積回路では、図１６に示すように、上記トレンチ型素
子分離上にゲート電極２２を形成し、活性領域２３に形
成したトランジスタを上記ゲート電極２２により制御す
る構造を採る場合があるが、かかる場合、上記くぼみ２
１の存在によりゲート電極２２がトレンチのエッジ部分
でなめらかな形状とならず、電界集中が発生し、トラン
ジスタのしきい値電圧が低下する逆ナローチャネル効果
の原因となる。特に、半導体素子の集積化が進み、活性
領域２３の幅（トレンチとトレンチの間隔）が狭くなる
ほど、逆ナローチャネル効果の影響は顕著となり、トラ
ンジスタのしきい値電圧の制御が非常に困難となり、回
路動作に悪影響を及ぼすこととなる。そこで、本発明
は、トレンチ型素子分離の埋込酸化膜のエッジ部におい
て、くぼみの発生しないトレンチ型素子分離構造の製造
方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】そこで、発明者らは鋭意
研究の結果、シリコン基板に形成した溝内部の埋込酸化
膜の周囲のみならず、シリコン基板上方に突出した埋込
酸化膜の側面にもＣＶＤ膜より耐エッチング性の高い熱
酸化膜を形成することにより、下敷酸化膜の除去工程に
おける埋込酸化膜エッジ部でのくぼみの発生を防止し、
トレンチ型素子分離上にゲート電極を形成したトランジ
スタの逆ナローチャネル効果を抑制できることを見出
し、本発明を完成した。
【０００５】即ち、本発明は、シリコン基板に形成され
た溝に、上記シリコン基板表面から上方に突出した埋込
酸化膜が熱酸化膜を介して埋め込まれたトレンチ型素子
分離構造の製造方法であって、上記シリコン基板上に下
敷酸化膜を介して非単結晶シリコン膜を形成した後、該
非単結晶シリコン膜が、上記シリコン基板の溝壁部と連
続する側壁部を有するように、上記非単結晶シリコン膜
の表面から上記シリコン基板内に至る溝を形成する溝形
成工程と、上記溝壁部を含む上記溝内部の表面および上
記非単結晶シリコン膜の上記側壁部に熱酸化膜を形成す
る熱酸化工程と、上記熱酸化された側壁部を除く上記非
単結晶シリコン膜を除去する除去工程とを含み、上記埋
込酸化膜の上記シリコン基板表面より上方に突出した側
面にも上記熱酸化膜が形成されるように上記埋込酸化膜
を形成することを特徴とするトレンチ型素子分離構造の
製造方法である。かかる方法では、埋込酸化膜の周囲
が、溝内部のシリコン基板表面のみならずシリコン基板
表面から上部に突出した部分の側面においても、ＣＶＤ
酸化膜に比べて耐エッチング性の高い熱酸化膜で囲まれ
ているため、下敷酸化膜のエッチング工程においてもか
かる熱酸化膜はエッチングされにくい。即ち、従来方法
においてはシリコン基板表面より上部に突出した埋込酸
化膜周囲に形成したＣＶＤ酸化膜が、上記下敷酸化膜の
エッチング工程で同時にエッチングされることにより、
溝内部の埋込酸化膜のエッジ部においてくぼみが発生し
ていたが、本方法ではシリコン基板表面より上部に突出
した埋込酸化膜側面にはＣＶＤ酸化膜に比べて耐エッチ
ング性の高い熱酸化膜が形成されているため、上記下敷
酸化膜のエッチング工程ではエッチングされにくく、埋
込酸化膜の側面を保護し、埋込酸化膜のエッジ部におけ
るくぼみの発生を防止することが可能となる。これによ
り、トレンチ型素子分離構造上にゲート電極を形成した
トランジスタにおいては、分離溝内部の埋込酸化膜にく
ぼみが発生していないため、従来のような埋込酸化膜上
に形成したゲート電極における電界集中の発生が防止で
き、トランジスタの逆ナローチャネル効果を抑制するこ
とが可能となる。
【０００６】また、本発明は、上記製造方法において、
更に、上記熱酸化工程と上記除去工程との間に、上記溝
内部および上記非単結晶シリコン膜上に上記埋込酸化膜
を堆積する堆積工程と、上記非単結晶シリコン膜が露出
するまで上記埋込酸化膜の上面から膜厚を減じる薄膜化
工程とを含み、上記シリコン基板表面より上方に突出
し、その突出した側壁にも上記熱酸化膜が設けられた上
記埋込酸化膜を形成することを特徴とするトレンチ型素
子分離構造の製造方法でもある。特に、本製造方法で
は、従来方法のようにドライエッチングによる膜の除去
工程を含まないため、基板における損傷の発生を防止す
ることが可能となる。
【０００７】また、本発明は、上記製造方法が、更に、
上記溝の両側の上記非単結晶シリコン膜上に、シリコン
窒化膜を形成する工程を含み、更に、上記薄膜化工程に
おいて、上記シリコン窒化膜をストッパとして上記埋込
酸化膜の膜厚を減じ、上記溝内部にのみ上記埋込酸化膜
を残した後に、上記シリコン窒化膜を除去する工程を含
むことを特徴とするトレンチ型素子分離構造の製造方法
でもある。かかる製造方法では、下敷酸化膜のエッチン
グ工程において、トレンチ内の埋込酸化膜のエッジ部に
おけるくぼみの発生を防止することができることに加え
て、薄膜化工程においてシリコン酸化膜との選択比の大
きいシリコン窒化膜をストッパに用いているために、基
板表面からの埋込酸化膜の高さを精度良く制御すること
ができ、埋込酸化膜の高さのばらつきを小さくすること
が可能となる。
【０００８】また、本発明は、上記製造方法において、
更に、上記堆積工程と上記薄膜化工程との間に、上記非
単結晶シリコン膜の上面より下方の所定の位置まで、上
記埋込酸化膜および上記熱酸化膜を上部より除去する工
程と、上記溝内部および上記非単結晶シリコン膜上に上
層埋込酸化膜を堆積する工程とを含むことを特徴とする
トレンチ型素子分離構造の製造方法でもある。かかる製
造方法では、下敷酸化膜のエッチング工程において、ト
レンチ内の埋込酸化膜のエッジ部におけるくぼみの発生
を防止することができることに加えて、堆積工程におい
て、埋込酸化膜中にシームが発生した場合、かかるシー
ムが露出するまで埋込酸化膜を上部より除去し、かかる
シームを埋めるように上層埋込酸化膜を堆積することに
より、シームのない素子分離構造の形成が可能となる。
この結果、トレンチ型素子分離上に電極を形成した場合
の、上記シームに起因する電極のショート等が防止さ
れ、集積回路の製造歩留まりの向上を図ることが可能と
なる。
【０００９】また、本発明は、上記製造方法が、上記堆
積工程と上記薄膜化工程との間に、上記非単結晶シリコ
ン膜の上面と底面との間の所定の位置まで、上記埋込酸
化膜および上記熱酸化膜を上部より除去し、上記非単結
晶シリコン膜の少なくとも一部の側面および上面を露出
させる工程と、上記非単結晶シリコン膜の上記露出した
側面および上面を熱酸化することにより、上記埋込酸化
膜の両側の熱酸化膜の先端部分を厚くする工程と、上記
熱酸化膜の先端部分を厚くした後に、上層埋込酸化膜を
全面に堆積する工程とを含むことを特徴とするトレンチ
型素子分離構造の製造方法でもある。かかる製造方法で
は、図４（ｅ）に示す側壁部のＡ部分の熱酸化膜を他の
熱酸化膜より厚く形成することができ、下敷酸化膜のエ
ッチング工程において、Ａ部分の熱酸化膜がエッチング
されにくく、埋込酸化膜のエッジ部におけるくぼみの発
生をより有効に防止することが可能である。尚、Ａ部分
の熱酸化膜の厚さは、他のトレンチ溝内部の熱酸化膜の
膜厚を厚くすることなく、個別に厚く形成することがで
きるため、本製造方法を用いた場合であっても、トレン
チ溝内の熱酸化膜の膜厚は厚くならず、トレンチ溝幅が
狭くなり、アスペクト比が高くなることによるシームの
発生は起こらない。
【００１０】また、本発明は、上記製造方法において、
更に、上記薄膜化工程と上記除去工程との間に、上記非
単結晶シリコン膜の上記露出した上面を熱酸化すること
により、上記非単結晶シリコン膜の側壁部の熱酸化膜の
上端部分を厚くする工程と、上記熱酸化膜の上端部分を
厚くした後に、上記非単結晶シリコン膜の上面部の熱酸
化膜を除去する工程とを含むことを特徴とするトレンチ
型素子分離構造の製造方法でもある。かかる製造方法で
は、図５（ｅ）に示すＢ部分の熱酸化膜を、他の熱酸化
膜より厚く形成することができ、下敷酸化膜のエッチン
グ工程においてＢ部分の熱酸化膜がエッチングされにく
く、埋込酸化膜のエッジ部におけるくぼみの発生をより
有効に防止することが可能である。
【００１１】また、本発明は、上記製造方法において、
更に、上記堆積工程と上記薄膜化工程との間に、上記非
単結晶シリコン膜の上面と底面との間の所定の位置ま
で、上記埋込酸化膜および上記熱酸化膜を上部より除去
し、上記非単結晶シリコン膜の側面と上面とを露出させ
る工程と、熱酸化用非単結晶シリコン膜を全面に堆積す
る工程と、上記熱酸化用非単結晶シリコン膜および上記
非単結晶シリコン膜を熱酸化して熱酸化膜を形成する工
程と、上層埋込酸化膜を全面に堆積する工程とを含むこ
とを特徴とするトレンチ型素子分離構造の製造方法でも
ある。かかる製造方法では、溝内の埋込酸化膜の側壁に
加えて上部にもエッチング耐性の高い熱酸化膜が形成で
き、即ち、溝内部の埋込酸化膜が、上面においても熱酸
化膜により囲まれているため、下敷酸化膜のエッチング
工程における埋込酸化膜のエッジ部でのくぼみの形成を
完全に防止することが可能となる。また、図６（ｆ）の
Ｃ部分の熱酸化膜を、溝内の他の熱酸化膜より厚く形成
できるため、従来、下敷酸化膜のエッチング工程で最も
エッチングされやすかった部分の強化を図ることが可能
となる。また、埋込酸化膜中にシームが発生した場合、
かかるシームが無くなる程度に埋込酸化膜を上部より除
去した後に、熱酸化用非単結晶シリコン膜を全面に堆積
することにより、シームのない素子分離構造の形成が可
能となる。
【００１２】また、本発明は、上記製造方法が、更に、
上記熱酸化工程の前に、上記溝内部および上記非単結晶
シリコン膜上に埋込酸化膜を堆積する堆積工程を含み、
更に、上記熱酸化工程が、上記埋込酸化膜越しに熱酸化
を行うことにより熱酸化膜を形成する工程であることを
特徴とするトレンチ型素子分離構造の製造方法でもあ
る。かかる製造方法では、下敷酸化膜のエッチング工程
において、トレンチ内の埋込酸化膜のエッジ部における
くぼみの発生を防止することができることに加えて、埋
込酸化膜の堆積後に熱酸化工程が行われるため、埋込酸
化膜が熱酸化工程中に高温に保持され、いわゆる焼き締
めされて、特に、図１７の４０に示す部分のように、埋
込酸化膜の接合の弱い部分４０の接合を強化することが
可能となる。従って、図１７（ａ）〜（ｃ）に示すよう
に、従来方法で発生していた埋込酸化膜中の凹部の形成
を防止し、分離特性の良好な素子分離構造の形成が可能
となる。
【００１３】また、本発明は、上記製造方法において、
更に、上記熱酸化工程と上記除去工程との間に、上記非
単結晶シリコン膜が露出するまで上記埋込酸化膜の上面
から膜厚を減じる薄膜化工程を含み、上記埋込酸化膜の
上記シリコン基板表面より上方に突出した側面にも上記
熱酸化膜が形成されるように上記埋込酸化膜を形成する
ことを特徴とするトレンチ型素子分離構造の製造方法で
もある。特に、本製造方法では、従来方法のようにドラ
イエッチングによる膜の除去工程を含まないため、基板
における損傷の発生を防止することが可能となる。
【００１４】また、本発明は、上記製造方法が、更に、
上記溝の両側の上記非単結晶シリコン膜上にシリコン窒
化膜を形成する工程を含み、更に、上記薄膜化工程にお
いて、上記シリコン窒化膜をストッパとして上記埋込酸
化膜の膜厚を減じ、上記溝内部にのみ上記埋込酸化膜を
残した後に、上記シリコン窒化膜を除去する工程を含む
ことを特徴とするトレンチ型素子分離構造の製造方法で
もある。かかる製造方法では、薄膜化工程においてシリ
コン酸化膜との選択比の大きいシリコン窒化膜をストッ
パに用いているために、基板表面からの埋込酸化膜の高
さを精度良く制御することができ、埋込酸化膜の高さの
ばらつきを小さくすることが可能となる。
【００１５】また、本発明は、上記製造方法が、更に、
上記堆積工程と上記熱酸化工程との間に、上記非単結晶
シリコン膜が露出するまで上記埋込酸化膜の上面から膜
厚を減じる工程を含み、更に、上記熱酸化工程と上記除
去工程との間に、上記非単結晶シリコン膜の上面部の熱
酸化膜を除去する工程を含むことを特徴とするトレンチ
型素子分離構造の製造方法でもある。特に、かかる製造
方法では、埋込酸化膜を介して酸化種が拡散する距離が
短い非単結晶シリコン膜の側壁部の酸化速度が、溝底部
等の酸化速度に比較して大きくなるため、側壁部に形成
される熱酸化膜の膜厚を、溝底部に形成される熱酸化膜
の膜厚より厚く形成することが可能となる。
【００１６】また、本発明は、上記製造方法が、更に、
上記溝の両側の上記非単結晶シリコン膜上にシリコン窒
化膜を形成する工程を含み、更に、上記堆積工程と上記
熱酸化工程との間に、上記シリコン窒化膜をストッパと
して上記埋込酸化膜の膜厚を減じ、上記溝内部にのみ上
記埋込酸化膜を残す工程を含み、更に、熱酸化を行った
後に、上記シリコン窒化膜を除去する工程を含むことを
特徴とするトレンチ型素子分離構造の製造方法でもあ
る。かかる方法でも、基板表面からの埋込酸化膜の高さ
を精度良く制御することができ、埋込酸化膜の高さのば
らつきを小さくすることが可能となる。
【００１７】上記熱酸化工程は、１０００℃以上で行う
高温熱酸化工程であることが好ましい。熱酸化工程を１
０００℃以上で行うことにより、予め堆積された埋込酸
化膜の焼き締めが可能となり、埋込酸化膜の接合の弱い
部分の接合強化が可能となるからである。
【００１８】上記製造方法は、更に、上記溝形成工程と
上記熱酸化工程との間に、上記溝壁部を含む上記溝内部
の表面および上記非単結晶シリコン膜の上記側壁部に別
途熱酸化膜を形成する熱酸化工程を含むものであっても
良い。熱酸化膜を２度形成することにより、特に、重ね
て形成される溝内部および非単結晶シリコン膜側壁部の
熱酸化膜の膜厚を厚く形成することが可能となるからで
ある。
【００１９】上記非単結晶シリコン膜の上記側壁部に形
成される熱酸化膜の膜厚は、下敷酸化膜の除去工程にお
いてもエッチングされないために、３０〜１００ｎｍで
あることが好ましい。
【００２０】上記非単結晶シリコン膜の上記側壁部に形
成された熱酸化膜の膜厚は、上記溝内部の上記シリコン
基板表面に形成された熱酸化膜の膜厚よりも厚く形成す
ることが好ましい。
【００２１】また、本発明は、シリコン基板に形成され
た溝に、上記シリコン基板表面より上方に突出した埋込
酸化膜が熱酸化膜を介して埋め込まれたトレンチ型素子
分離構造であって、上記シリコン基板表面より上方に突
出した埋込酸化膜の、上記溝の溝壁に垂直方向の膜厚
が、上記シリコン基板表面近傍において最も厚くなるよ
うに、上記熱酸化膜が上記シリコン基板表面近傍で漸次
外方に張り出した張り出し部分を有することを特徴とす
るトレンチ型素子分離構造でもある。かかるトレンチ型
素子分離構造では、従来構造のように埋込酸化膜のエッ
ジ部分にくぼみが形成されず、上部が平坦であり、更
に、熱酸化膜が基板表面近傍で外方になめらかに張り出
しているため、トレンチ型素子分離構造上にゲート電極
を有するトランジスタを形成した場合に、ゲート電極形
状が特に底面においてなめらかに形成できるため、従来
構造で発生していた埋込酸化膜のエッジ上部のゲート電
極における電界集中の発生が防止でき、トランジスタの
逆ナローチャネル効果を抑制することが可能となる。
【００２２】上記張り出し部分以外の上記熱酸化膜の上
記膜厚は、上記シリコン基板表面よりも上部において、
上記シリコン基板表面よりも下部の上記溝表面に形成さ
れた熱酸化膜の膜厚よりも厚いことが好ましい。
【００２３】上記埋込酸化膜の上面は、更に、熱酸化膜
に覆われていることが好ましい。
【００２４】
【発明の実施の形態】
実施の形態１．図１に、本発明の実施の形態１にかかる
トレンチ型素子分離構造の製造工程断面図を示す。ま
ず、図１（ａ）に示すように、基板１上に、熱酸化によ
りシリコン酸化膜である下敷酸化膜２を５から３０ｎｍ
程度、非単結晶シリコン膜として、ポリシリコン膜５を
１００から３００ｎｍ程度、順次積層形成し、異方性エ
ッチングにより、素子分離形成領域のポリシリコン膜
５、下敷酸化膜２をエッチングし、更に基板１を１００
から５００ｎｍ程度の深さエッチングすることにより基
板内に溝１３を形成する。これによって、ポリシリコン
膜５が、シリコン基板１の溝壁部と連続する側壁部１２
を有するように、ポリシリコン膜５の表面からシリコン
基板１に至る溝１３を形成することが可能となる。尚、
非単結晶シリコン膜としては、ポリシリコン膜以外にア
モルファスシリコン膜も使用することができる。次に、
図１（ｂ）に示すように、熱酸化により、溝内部にシリ
コン酸化膜１０を５から５０ｎｍ程度形成する。このと
き上記ポリシリコン膜５の側壁部１２および上面も同時
に酸化される。かかる熱酸化工程においては、Ｏ2やＨ2
Ｏのような酸化剤は酸化膜中を拡散しやすく、下敷酸化
膜２中にも拡散するため、下敷酸化膜２近傍のシリコン
１、５が更に酸化され、図１（ｂ）に示すような熱酸化
膜１０の膜厚が、下敷酸化膜２との接続部近傍で、外部
になめらかに厚くなるような構造となる。次に、図１
（ｃ）に示すように、ＣＶＤ法により全面にシリコン酸
化膜である埋込酸化膜１１を堆積する。次に、図１
（ｄ）に示すように、ＣＭＰ法により、ポリシリコン膜
５上部に形成された熱酸化膜１０、溝内の熱酸化膜１
０、埋込酸化膜１１の一部、およびポリシリコン膜５の
一部を上部から除去する。次に、図１（ｅ）に示すよう
に、ドライエッチング法により、ポリシリコン膜５を選
択的に除去し、最後に図１（ｆ）に示すように、下敷酸
化膜２をフッ酸によるウエットエッチングにより除去す
ることにより、シリコン基板１の表面より上方に突出し
た埋込酸化膜１１の側面にも熱酸化膜が形成されたトレ
ンチ型素子分離構造を形成する。
【００２５】このように、本発明の実施の形態１にかか
る方法では、図１（ｆ）に示す下敷酸化膜２のエッチン
グ工程において、同時に埋込酸化膜１１、熱酸化膜１０
も上部からエッチングされるが、埋込酸化膜１１の周囲
は、従来のようにＣＶＤ法で形成した酸化膜２０ではな
く耐エッチング性の高い熱酸化膜１０で囲まれているた
め、従来のように溝内の埋込酸化膜１１のエッジ部にお
いてくぼみが発生しない。
【００２６】図１１は、本発明の実施の形態１にかかる
方法で作製したトレンチ型素子分離構造である。かかる
素子分離構造では、素子分離領域として作用する埋込酸
化膜１１の上面は、半導体基板１の表面よりも高くなっ
ており、溝内壁に熱酸化によって形成された酸化膜１０
は、溝内部のみならず、基板より上部の埋込酸化膜１１
の側壁にまで形成されており、埋込酸化膜１１には、従
来構造のようなくぼみが発生していない。更に、熱酸化
膜１０は、シリコン基板表面近傍において、活性領域側
２３（外方）へなめらかに延びている。従って、かかる
トレンチ型素子分離構造上にゲート電極を形成したトラ
ンジスタにおいては、図１６に示す従来構造のゲート電
極２２構造で発生するような埋込酸化膜１１のエッジ上
部のゲート電極における電界集中の発生が防止でき、ト
ランジスタの逆ナローチャネル効果を抑制することが可
能となる。
【００２７】実施の形態２．図２に、本発明の実施の形
態２にかかるトレンチ型素子分離構造の製造工程断面図
を示す。まず、図２（ａ）に示すように、基板１上に、
熱酸化法によりシリコン酸化膜からなる下敷酸化膜２を
５から３０ｎｍ程度、ポリシリコン膜５を３０から１０
０ｎｍ程度、シリコン窒化膜３を１００から３００ｎｍ
程度の膜厚で順次積層形成した後、異方性エッチングに
より、素子分離形成領域のシリコン窒化膜３、ポリシリ
コン膜５、下敷酸化膜２を開口し、更に、基板１を１０
０から５００ｎｍ程度の深さにエッチングすることによ
り、基板内に溝１３を形成する。次に、図２（ｂ）に示
すように、熱酸化法により、溝内部に熱酸化膜１０を５
から５０ｎｍ程度形成する。かかる工程では、ポリシリ
コン膜５の側壁部１２も酸化される。次に、図２（ｃ）
に示すように、ＣＶＤ法により全面にシリコン酸化膜１
１を堆積する。次に、図２（ｄ）に示すように、ＣＭＰ
法によりシリコン窒化膜３上部に形成された酸化膜１１
を除去する。次に、図２（ｅ）に示すように、熱リン酸
によりシリコン窒化膜３を除去し、続いて、ドライエッ
チング法によりポリシリコン膜５を除去する。最後に、
図２（ｆ）に示すように、シリコン酸化膜２をフッ酸に
よるウエットエッチングにより除去し、トレンチ型素子
分離構造を形成する。
【００２８】かかる製造方法では、上記実施の形態１に
述べた効果に加えて、図２（ｄ）に示すＣＭＰ法におけ
るストッパとして、シリコン酸化膜との選択比の大きい
シリコン窒化膜３を用いているために、基板表面から突
出した埋込酸化膜の高さを精度良く制御することがで
き、素子間の埋込酸化膜の高さのばらつきを小さくする
ことが可能となる。
【００２９】また、本実施の形態２にかかる方法を用い
ることにより、上記実施の形態１と同様に図１１に示す
構造のトレンチ型素子分離構造の作製が可能となり、実
施の形態１と同様の効果を得ることができる。
【００３０】実施の形態３．図３に、本発明の実施の形
態３にかかるトレンチ型素子分離構造の製造工程断面図
を示す。素子の微細化に伴いトレンチ溝の幅が狭くなっ
た場合、図１４に示すような、シームの発生が問題とな
るが、本実施の形態３は、かかるシームの発生を防止す
るものである。即ち、図１３の従来方法により埋込酸化
膜１１を埋め込む場合、溝のアスペクト比が大きくなる
と埋め込みが不完全となり、図１４（ａ）に示すよう
に、溝内部にシーム４０が発生する。図１４中、１は基
板、２は熱酸化膜、５は窒化シリコン膜を示す。図１４
（ｂ）（ｃ）に示すように、かかるシーム４０が存在す
る構造では、シリコン酸化膜２をフッ酸で除去する際に
シームがさらに拡大し、次工程で溝上部に形成される配
線材料がシーム内に入り込み、ショートが発生しやすく
なる。かかるシーム４０をなくしてトレンチ分離を形成
するためには、エッチバックによりシーム位置まで埋込
酸化膜１１を除去し、酸化膜を再度埋込むことが考えら
れるが、図１５（ａ）（ｂ）に示すように、通常のドラ
イエッチングでは、シリコン酸化膜とシリコン窒化膜の
選択比が小さく、図１５（ｂ）に示すようにシーム４０
除去のためのエッチング工程においてシリコン窒化膜３
も除去されるために、ＣＭＰ時にシリコン窒化膜３をス
トッパとして用いることができなくなる。そこで、本実
施の形態では、まず、溝１３の幅が狭いため、図３
（ｃ）に示すように溝内にシーム４０が発生する。図３
（ａ）（ｂ）の工程は、溝幅が狭くなっている以外は、
実施の形態１と同様である。次に、図３（ｄ）の工程
で、シーム４０が発生した埋込酸化膜１１は、ドライエ
ッチング等により、所定の位置、即ちシーム４０が露出
するまで上部から除去される。次に、図３（ｅ）に示す
ように、上層埋込酸化膜１２をＣＶＤ法により全面に堆
積する。上層埋込酸化膜１２の埋め込み工程において
は、埋込酸化膜１１を形成した場合に比べて溝のアスペ
クト比が小さくなっているためシームは発生しない。続
いて、図３（ｆ）〜（ｈ）に示すように、実施の形態１
の工程（ｄ）〜（ｆ）と同様の工程を行うことにより、
トレンチ型素子分離構造が完成する。ここでは、埋込酸
化膜１１を、シーム４０が半分程度除去されるまでエッ
チングしたが、第２の酸化膜１２の堆積時に埋込可能な
範囲でシームを残しても、あるいは、埋込酸化膜１１の
ドライエッチング後に、フッ酸処理を行うことによりシ
ーム開口部を広げて、第２の酸化膜堆積時のシームの埋
め込み効率を向上させても良い。
【００３１】本実施の形態３にかかる方法では、実施の
形態１と同様の効果が得られることに加え、シームの発
生が防止でき、トレンチ型素子分離上に電極を形成した
場合の電極のショート等が低減でき、かかるトレンチ型
素子分離を用いた集積回路の製造歩留まりの向上を図る
ことが可能となる。尚、図３（ｄ）に示す埋込酸化膜１
１、熱酸化膜１０のドライエッチング工程における埋込
酸化膜１１、熱酸化膜１０とポリシリコン膜５のエッチ
ング選択比は非常に大きいため、ポリシリコン膜１１は
エッチングされることなく埋込酸化膜１１、熱酸化膜１
０のみエッチングできるため、図３（ｆ）に示すＣＭＰ
工程においてストッパとなるポリシリコン膜１２が、か
かる工程で薄くなることはない。
【００３２】また、本実施の形態３にかかる方法を用い
ることにより、図１１に示す上記実施の形態１と同様の
構造のトレンチ型素子分離構造の作製が可能となり、同
様の効果を得ることができる。
【００３３】実施の形態４．図４に、本発明の実施の形
態４にかかるトレンチ型素子分離構造の製造工程断面図
を示す。図４（ａ）〜（ｄ）の工程は、シーム４０が無
い点を除いて、実施の形態３に示す図３（ａ）〜（ｄ）
の工程と同様であり、図４（ｄ）の工程では、ドライエ
ッチングにより、ポリシリコン膜５の上面と底面との間
の所定の位置まで、上記埋込酸化膜１１および上記熱酸
化膜１０を上部より除去し、上記ポリシリコン膜５の少
なくとも一部の側面および上面を露出させる。続いて、
図４（ｅ）に示すように、再度、ポリシリコン膜５の露
出した側面および上面を熱酸化することにより、埋込酸
化膜１１の両側の熱酸化膜１０の先端部分を厚くするよ
うに、ポリシリコン膜５の露出した側面および上面を酸
化する。かかるポリシリコン膜５の熱酸化工程におい
て、トレンチ溝内では、酸化剤は埋込酸化膜１１内では
殆ど拡散しないため、トレンチ溝内のシリコン基板１は
ほとんど酸化されない。一方、シリコン基板１の表面よ
り上部では酸化剤が容易にポリシリコン膜５表面に到達
するため、ポリシリコン膜５の側壁部１２が酸化され、
特に、図４のＡ部分では、工程（ｂ）に加えて、更にポ
リシリコン５が再度酸化されるため、熱酸化膜の膜厚
が、他の熱酸化膜に比較して厚くなる。次に、図４
（ｆ）に示すように、ＣＶＤ法を用いて、上層埋込酸化
膜１２を全面に堆積する。続いて行う図４（ｇ）〜
（ｉ）の工程は、図１に示す実施の形態１の工程と同様
であり、以上のように工程を行うことによりトレンチ型
素子分離が作製される。特に、本実施の形態では、上述
のように図４のＡ部分の熱酸化膜の膜厚を厚く形成する
ことが可能であるため、図４（ｉ）に示す下敷酸化膜２
の除去工程において、上記実施の形態１〜３より更に埋
込酸化膜１１の保護が強化される。尚、本実施の形態で
は、溝内に埋め込まれたシリコン酸化膜１１において、
シーム４０が発生した場合でも、実施の形態３の場合と
同様に、第２の埋込酸化膜１２でシーム４０を埋め込む
ことが可能である。
【００３４】このように、本実施の形態４にかかるトレ
ンチ型素子分離の製造方法では、図４（ｅ）に示すＡ部
分の熱酸化膜が他の熱酸化膜より厚くなり、工程（ｉ）
に示す下敷酸化膜２のエッチング工程において更にエッ
チングされにくく、埋込酸化膜１１のエッジ部における
くぼみの発生をより有効に防止することが可能である。
尚、かかるトレンチ溝周囲側壁（Ａ部分）の熱酸化膜１
０の厚さは、トレンチ溝内部の熱酸化膜の膜厚を厚くす
ることなく、個別に厚く形成することができるため、本
実施の形態にかかる方法を用いた場合であっても、トレ
ンチ溝内の熱酸化膜１０の膜厚は厚くならず、トレンチ
溝幅が狭くなることによるシーム４０の発生は起こらな
い。
【００３５】実施の形態５．図５に、本発明の実施の形
態５にかかるトレンチ型素子分離構造の製造工程断面図
を示す。図５中、図５（ａ）〜（ｄ）は、実施の形態１
の図１（ａ）〜（ｄ）の工程と同様である。次に、図５
（ｅ）に示すように、再度、ポリシリコン膜５の露出し
た上面を熱酸化することにより、ポリシリコン膜５の側
壁部１３の熱酸化膜１０の上端部分を厚くする。かかる
ポリシリコン膜５の酸化工程では、上記実施の形態４と
同様に、トレンチ溝内部では、シリコン基板１は殆ど酸
化されないが、シリコン基板１表面より上部では酸化剤
が容易にポリシリコン膜５表面に到達するため、ポリシ
リコン膜５の上面および側壁部１２で酸化が進み、特
に、図５（ｅ）のＢ部分では、工程（ｂ）に加えて、更
にポリシリコン５が再度酸化されるため、酸化膜の膜厚
が他の酸化膜部分に比較して厚くなる。次に、図５
（ｆ）に示すように、ドライエッチングによりポリシリ
コン膜５上部に形成された熱酸化膜１０、および溝内の
熱酸化膜１０、埋込酸化膜１１の上部をエッチング除去
する。次に、図５（ｇ）に示すように、ドライエッチン
グ法によりポリシリコン膜５を除去し、更に、図５
（ｈ）に示すように、下敷酸化膜２をフッ酸によるウエ
ットエッチングにより除去することにより、トレンチ型
素子分離構造を作製する。
【００３６】このように、本実施の形態５にかかるトレ
ンチ型素子分離構造の製造方法では、図５（ｅ）に示す
Ｂ部分の熱酸化膜が他の熱酸化膜より厚くなり、工程
（ｈ）に示す下敷酸化膜２のエッチング工程において更
にエッチングされにくく、埋込酸化膜１１のエッジ部に
おけるくぼみの発生をより有効に防止することが可能で
ある。
【００３７】また、本実施の形態５にかかる方法を用い
ることにより、上記実施の形態４と同様の構造のトレン
チ型素子分離構造の作製が可能である。
【００３８】実施の形態６．図６に、本発明の実施の形
態６にかかるトレンチ型素子分離構造の製造工程断面図
を示す。図６（ａ）〜（ｄ）までの工程は、上記実施の
形態４、５と同様である。続いて、図６（ｅ）に示すよ
うに、全面に熱酸化用非単結晶シリコン膜であるポリシ
リコン膜１２を堆積した後、図６（ｆ）に示すように、
熱酸化法によりポリシリコン膜１２を酸化して、熱酸化
膜１５を形成する。ここで、埋込酸化膜１１中では酸化
剤が殆ど拡散しないため、トレンチ溝内の熱酸化膜の膜
厚はほとんど変化しない。これに対し、酸化されたポリ
シリコン膜１２中は酸化剤が移動しやすいため、ポリシ
リコン膜５の側壁部１３では熱酸化が進み、トレンチ溝
内の酸化膜厚に比べて、図６（ｆ）のＣ部分の熱酸化膜
の膜厚が厚くなる。更に、埋込酸化膜１１の上面部に
は、ポリシリコン膜１２の酸化により熱酸化膜１５が形
成される。次に、図６（ｇ）に示すように、ＣＶＤ法に
より、上層埋込酸化膜１６を全面に堆積する。次に、図
６（ｈ）に示すように、ＣＭＰ法により、溝内部の埋込
酸化膜１１上に形成した熱酸化膜１４が露出するまで
（またはその直前まで）、上部より上層埋込酸化膜１
６、熱酸化膜１５、ポリシリコン膜５の膜厚を減じる。
次に、図６（ｉ）に示すように、ドライエッチング法に
より、ポリシリコン膜５を除去した後、図６（ｊ）に示
すように、下敷酸化膜２をフッ酸によるウエットエッチ
ングにより除去することでトレンチ型素子分離構造が作
製される。
【００３９】このように、本実施の形態６にかかる方法
では、埋込酸化膜１１の側壁のみならず上部にもウエッ
トエッチング耐性の高い熱酸化膜１０が形成されている
ため、下敷酸化膜２の除去工程において、埋込酸化膜１
１がエッチングされることはなく、埋込酸化膜１１のエ
ッジ部におけるくぼみの発生を完全に防止することが可
能となる。これにより、トレンチ型素子分離上にゲート
電極を形成した場合の、エッジ部分における電界集中を
防止し、逆ナローチャネル効果を抑制することが可能と
なる。また、図６（ｆ）のＣ部分の側壁部１３の熱酸化
膜１０の厚さが、トレンチ溝内部の酸化膜の膜厚に関係
なく厚く設定することができるため、Ｃ部分の熱酸化膜
を厚く形成した場合であっても溝内部の熱酸化膜の膜厚
は厚くならず、即ちトレンチ溝のアスペクト比が大きく
なることを防止でき、シームの発生を抑制することが可
能となる。また、従来方法のように、異方性エッチング
を行うことなく埋込酸化膜１１の側壁部１３の熱酸化膜
を形成できるため、活性領域２３における異方性エッチ
ングによるダメージの発生を防止することも可能とな
る。
【００４０】図６（ｊ）は、本発明の実施の形態６にか
かる方法で作製したトレンチ型素子分離構造である。か
かる素子分離構造では、素子分離領域として作用する埋
込酸化膜１１の上面は、半導体基板１の表面より上方に
突出しており、溝１２内壁に熱酸化によって形成された
酸化膜１０は、溝１２内部のみならず、基板より上部の
埋込酸化膜１１の側面にまで形成されており、埋込酸化
膜１１には従来構造のようなくぼみは発生しない。ま
た、熱酸化膜１０は、シリコン基板表面近傍において、
活性領域側２３（外方）へなめらかに延びており、基板
１の表面より上部の熱酸化膜１０の溝１２側面に垂直方
向の膜厚は、溝１２内部の熱酸化膜１０の膜厚より厚く
なっている。従って、かかるトレンチ型素子分離構造上
にゲート電極を形成したトランジスタにおいては、従来
のような埋込酸化膜１１のエッジ上部のゲート電極にお
ける電界集中の発生が防止でき、トランジスタの逆ナロ
ーチャネル効果を抑制することが可能となる。
【００４１】実施の形態７．図７に、本発明の実施の形
態７にかかるトレンチ型素子分離構造の製造工程断面図
を示す。まず、図７（ａ）に示すように、シリコン基板
１上に、熱酸化により下敷酸化膜２を５から３０ｎｍ程
度、ポリシリコン膜５を１００から３００ｎｍ程度、順
次形成し、続いて、異方性エッチングにより、素子分離
形成領域のポリシリコン膜５、下敷酸化膜２を除去し、
シリコン基板１を１００から５００ｎｍ程度の深さにエ
ッチングし、シリコン基板内に溝１２を形成する。次
に、図７（ｂ）に示すように、ＣＶＤ法により全面に埋
込酸化膜１１を堆積する。次に、図７（ｃ）に示すよう
に、熱酸化法で上記埋込酸化膜１１越しに酸化剤を拡散
させ、溝１２内部に熱酸化膜１０を５から５０ｎｍ程度
形成する。この時、上記ポリシリコン膜５の側壁部１３
および上面も酸化されるが、埋込酸化膜１１の表面に近
い部分ほど、埋込酸化膜中の酸化剤の拡散が律速される
度合が小さい（酸化剤が多く到達する）ため酸化され易
く、ポリシリコン側壁部１３はシリコン溝内壁よりも多
く酸化される。従って、溝１２内壁部の熱酸化膜１０の
膜厚を相対的に厚くしたい場合には、予め、埋込酸化膜
１１の埋込工程前に、溝１２内壁の酸化工程を行うとと
もに、埋込まれた埋込酸化膜１１越しに行う酸化工程に
おける酸化量を減らすとよい。次に、図７（ｄ）に示す
ように、ＣＭＰ法により膜厚を減じ、ポリシリコン膜５
の上部に形成された酸化膜、および溝内の熱酸化膜１
０、埋込酸化膜１１の一部を除去する。次に、図７
（ｅ）に示すように、ドライエッチング法によりポリシ
リコン膜５を除去し、続いて図７（ｆ）に示すように、
下敷酸化膜２をフッ酸によるウエットエッチングにより
除去することで溝型素子分離を形成する。溝１２上部の
埋込酸化膜１１の側面では、熱酸化の際、下敷酸化膜２
を酸化剤が拡散することにより熱酸化膜１０が厚く形成
されており、下敷酸化膜２をウエットエッチングにより
除去する時に、溝１２上部の埋込酸化膜１１の側面で酸
化膜がなくなることを防止することができる。特に、下
敷酸化膜２の膜厚よりも溝１２上部の埋込酸化膜１１の
側面の熱酸化膜１０の膜厚を大きくすれば、下敷酸化膜
２を除去する際に、溝１２上部の埋込酸化膜１１の側面
の熱酸化膜１０がなくなるのを、更に防止でき、上記埋
込酸化膜１１のエッジ部における落ち込みを防止するこ
とが可能となる。
【００４２】また、本実施の形態７にかかる方法を用い
ることによっても、図１１に示す構造のトレンチ型素子
分離構造の作製が可能となる。加えて、本実施の形態に
かかる方法では、埋込酸化膜１１を、シリコン基板１に
形成した溝に埋め込んだ後に、熱酸化により上記溝内壁
に熱酸化膜１０を形成するため、埋込酸化膜１１が高温
にさらされ、いわゆる焼き締めが起きる。従って、図１
７（ａ）に示す埋込酸化膜１１形成時のつなぎ目４０に
おいて、物理化学的な組織変化を起こし、上記つなぎ目
４０の結合力を高めることができる。これによって、従
来の方法で埋込酸化膜１１のウエットエッチングによる
除去時に発生していた、つなぎ目４０に沿った窪みの発
生を抑制することができる（図１７（ｂ）（ｃ））。こ
の効果は、酸化膜が粘性流体となる１０００℃以上の温
度を用いることで特に大きくなり、かかる温度ではつな
ぎ目４０を完全に縫合することが可能となる。また、Ｃ
ＶＤ法により形成された埋込酸化膜１１のフッ酸による
ウエットエッチングのエッチング速度が、上記熱酸化に
よるリフロー効果により低下し、埋込酸化膜１１のエッ
チングの制御性が向上し、埋込酸化膜１１の基板表面か
ら上方への突出部分の高さのばらつきを小さくすること
が可能となる。
【００４３】実施の形態８．図８に、本発明の実施の形
態８にかかるトレンチ型素子分離構造の製造工程断面図
を示す。まず、図８（ａ）に示すように、シリコン基板
１の上に、熱酸化により下敷酸化膜２を５から３０ｎｍ
程度、ポリシリコン膜５を３０から１００ｎｍ程度、シ
リコン窒化膜３を１００から３００ｎｍ程度の膜厚で順
に形成し、異方性エッチングにより、シリコン窒化膜
３、ポリシリコン膜５、下敷酸化膜２を開口し、シリコ
ン基板１を１００から５００ｎｍ程度の深さエッチング
することによりシリコン基板内に溝１２を形成する。次
に、図８（ｂ）に示すように、ＣＶＤ法により全面に埋
込酸化膜１１を堆積する。ここで、実施の形態７と同様
に、埋込酸化膜１１形成前に、予め、溝部内壁を５から
５０ｎｍ程度熱酸化することも可能である。次に、図８
（ｃ）に示すように、熱酸化法で、上記埋込酸化膜１１
越しに酸化剤を拡散させて溝内部に埋込酸化膜１０を５
から５０ｎｍ程度形成する。このとき前述のポリシリコ
ン膜５の側壁部１３も熱酸化される。次に、図８（ｄ）
に示すように、ＣＭＰ法によりシリコン窒化膜３上部に
形成された埋込酸化膜１１、および溝内の熱酸化膜１
０、埋込酸化膜１１の一部を除去する。次に、図８
（ｅ）に示すように、熱リン酸によりシリコン窒化膜３
を除去し、続いてドライエッチング法によりポリシリコ
ン膜５を除去する。最後に、図８（ｆ）に示すように、
熱酸化膜２をフッ酸によるウエットエッチングにより除
去することで、トレンチ型素子分離構造を形成する。
【００４４】このように、本実施の形態８にかかる方法
を用いることによっても、図１１に示す構造のトレンチ
型素子分離構造の作製が可能となり、これにより、上記
実施の形態７と同様の効果を得ることができる。特に、
本実施の形態では、ＣＭＰ法におけるストッパとしてシ
リコン窒化膜３を用いているために、上記実施の形態２
と同様にシリコン基板１表面から上方の突出した埋込酸
化膜１１の高さを精度良く制御することができ、ばらつ
きを小さくすることができる。このように、ストッパに
シリコン窒化膜３を用いた場合は、製造工程数は増加す
るが埋込酸化膜１１の高さのばらつきを小さくすること
が可能となる。反面、シリコン窒化膜３は硬い材質であ
るため、酸化時の応力発生が問題となる。しかし、この
応力発生の問題は、ポリシリコン膜５の膜厚を３０ｎｍ
程度以上として応力を緩和することにより十分回避する
ことができる。また、ポリシリコン膜５の膜厚を１００
ｎｍ程度以下にすることでアスペクト比が高くなりすぎ
ることを抑制し、さらに酸化時のバーズビークの過剰な
発生を防止することが可能となる。
【００４５】実施の形態９．図９に、本発明の実施の形
態９にかかるトレンチ型素子分離構造の製造工程断面図
を示す。まず、図９（ａ）に示すように、シリコン基板
１上に、熱酸化により下敷酸化膜２を５から３０ｎｍ程
度、ポリシリコン膜５を１００から３００ｎｍ程度、順
次形成し、異方性エッチングにより、素子分離形成領域
のポリシリコン膜５、下敷酸化膜２を開口し、シリコン
基板１を１００から５００ｎｍ程度の深さにエッチング
することにより、シリコン基板１内に溝１２を形成す
る。次に、図９（ｂ）に示すように、ＣＶＤ法により、
全面に埋込酸化膜１１を堆積する。ここで、実施の形態
７と同様に、埋込酸化膜１１形成前に、予め、溝部内壁
を５から５０ｎｍ程度熱酸化することも可能である。次
に、図９（ｃ）に示すように、ＣＭＰ法によりポリシリ
コン膜５上部に堆積された埋込酸化膜１１、および溝内
の埋込酸化膜１１の一部を除去する。次に、図９（ｄ）
に示すように、熱酸化法で埋込酸化膜１１越しに酸化剤
を拡散させて溝内部に熱酸化膜１０を５から５０ｎｍ程
度形成する。かかる場合も、上述のように、予め溝１２
内部を熱酸化しておき、かかる熱酸化膜と埋込酸化膜１
１越しに形成する熱酸化膜を組み合わせて用いることに
より、熱酸化膜１０の膜厚の分布を、ある程度制御する
ことができる。次に、図９（ｅ）に示すように、ポリシ
リコン膜５の上部に形成された熱酸化膜１０をフッ酸に
よるウエットエッチングにより除去した後、ドライエッ
チング法によりポリシリコン膜５を除去する。次に、図
９（ｆ）に示すように、下敷酸化膜２をフッ酸によるウ
エットエッチングにより除去することでトレンチ型素子
分離構造を形成することができる。
【００４６】このように、本実施の形態９にかかる方法
を用いることによっても、図１１に示す構造のトレンチ
型素子分離構造の作製が可能となり、上記実施の形態７
と同様の効果を得ることができる。また、本実施の形態
にかかる方法では、上述のように溝部内壁の熱酸化膜の
膜厚に比べて、ポリシリコン膜５の側壁部１３の酸化量
をより大きくすることができ、下敷酸化膜２の除去工程
において、より埋込酸化膜１１の側面を保護することが
可能となり、埋込酸化膜１１のエッジ部分におけるくぼ
みの発生をより効果的に防止することが可能となる。
【００４７】実施の形態１０．図１０に、本発明の実施
の形態１０にかかるトレンチ型素子分離構造の製造工程
断面図を示す。まず、図１０（ａ）に示すように、シリ
コン基板１の上に、熱酸化により熱酸化膜２を５から３
０ｎｍ程度、ポリシリコン膜５を３０から１００ｎｍ程
度、シリコン窒化膜３を１００から３００ｎｍ程度の膜
厚で順に形成し、続いて、異方性エッチングにより、素
子分離形成領域のシリコン窒化膜３、多結晶シリコン膜
５、下敷酸化膜２を開口し、シリコン基板１を１００か
ら５００ｎｍ程度の深さエッチングすることによりシリ
コン基板内に溝１２を形成する。次に、図１０（ｂ）に
示すように、ＣＶＤ法により全面に埋込酸化膜１１を堆
積する。ここで、実施の形態７と同様に、埋込酸化膜１
１形成前に、予め、溝部内壁を５から５０ｎｍ程度熱酸
化することも可能である。次に、図１０（ｃ）に示すよ
うに、ＣＭＰ法によりシリコン窒化膜３をストッパに用
いてシリコン窒化膜３上部に形成された埋込酸化膜１１
および溝１２内の埋込酸化膜１１の一部を除去する。次
に、図１０（ｄ）に示すように、熱酸化法で、上記埋込
酸化膜１１越しに酸化剤を拡散させることで溝内部に熱
酸化膜１０を５から５０ｎｍ程度形成する。かかる工程
においても、上述のように、予め埋込酸化膜１１形成前
に形成した熱酸化膜と組み合わせて用いることにより、
ポリシリコン膜５側壁の酸化量と溝部内壁の酸化量とを
それぞれ所望の値に制御することができる。次に、図１
０（ｅ）に示すように、熱リン酸によりシリコン窒化膜
３を除去し、更に、ドライエッチング法によりポリシリ
コン膜５を除去する。最後に、図１０（ｆ）に示すよう
に、下敷酸化膜２をフッ酸によるウエットエッチングに
より除去してトレンチ型素子分離構造を形成する。
【００４８】このように、本実施の形態１０にかかる方
法を用いることによっても、図１１に示す構造のトレン
チ型素子分離構造の作製が可能となる。また、ＣＭＰ法
におけるストッパとしてシリコン窒化膜３を用いている
ために、シリコン基板１表面から上方に突出した埋込酸
化膜１１の高さのばらつきを小さくすることができる。
【００４９】実施の形態１１．図１２に、本発明にかか
るトレンチ型素子分離構造を利用して作製したＤＲＡＭ
メモリセルの断面図を示す。かかるＤＲＡＭメモリセル
の製造方法としては、まず、上記実施の形態１〜１０の
いずれかの方法で、トレンチ型素子分離領域を形成す
る。次に、ｐ型ウエル（図示せず）を形成した後、熱酸
化法を用いてゲート酸化膜を１０ｎｍ程度、更に、ＣＶ
Ｄ法を用いてポリシリコン膜（ゲート電極材）を１００
ｎｍ程度堆積する。次に、写真製版により、所定の領域
にレジストを形成し、これをマスクとしてポリシリコン
膜を異方性エッチングによりパターニングし、ゲート電
極３２を形成する。その後、レジストは除去される。次
に、トレンチ分離膜およびゲート電極３２をマスクとし
て、イオン注入法により、加速電圧５０ｋｅＶ、ドーズ
量５×１０13／ｃｍ2の注入条件でＡｓを注入し、ｎ型
層３０（Ｓ／Ｄ領域）を形成する。次に、ＣＶＤ法によ
り、全面に１００ｎｍ程度の膜厚の酸化膜を堆積し、異
方性エッチングすることにより、サイドウォール絶縁膜
３１を形成する。次に、層間絶縁膜３５として、ＣＶＤ
法により、酸化膜を全面に７００ｎｍ程度堆積した後、
ビットラインコンタクトホールを所定の位置に開口す
る。次に、ビットライン配線材料として不純物を含有し
たポリシリコンを１００ｎｍ程度、更に、タングステン
シリサイド（ＷＳｉ）を１００ｎｍ程度、全面に順次堆
積した後、パターニングにより所定の領域にのみ配線を
形成することにより、ビットライン３３を形成する。次
に、層間絶縁膜３５として、再度、ＣＶＤ法により、全
面に酸化膜を７００ｎｍ程度堆積した後、ストレージノ
ードコンタクトホールを所定の位置に開口する。次に、
キャパシタ下部電極材料として不純物を含有したポリシ
リコンを８００ｎｍ程度、全面に堆積し、パターニング
により所定の領域にのみキャパシタ下部電極材料を配置
することで、ストレージノード３４を形成する。次に、
キャパシタ誘電膜としてＣＶＤ法により、シリコンオキ
シナイトライド（ＳｉＯＮ）膜３６を７ｎｍ程度堆積す
る。次に、キャパシタ上部電極として、ＣＶＤ法によ
り、不純物を含有したポリシリコンを５０ｎｍ程度堆積
し、セルプレートを形成し、パターニングにより所定の
領域にのみポリシリコンを設け、キャパシタ上部電極３
７を形成する。以上の工程を行うことにより、図１２に
示すＤＲＡＭメモリセルが完成する。
【００５０】かかるＤＲＡＭメモリセルにおいては、集
積化の要求からチャネル幅の狭いトランジスタが用いら
れるが、素子分離膜として本発明にかかるトレンチ型素
子分離構造を用いることにより、チャネル幅の狭いトラ
ンジスタにおいても逆ナローチャネル効果を防止するこ
とが可能となる。この結果、図１２に示すようなメモリ
セルを多数配置してなるＤＲＡＭデバイスにおいて、メ
モリセル毎のチャネル幅のばらつきがもたらす素子特性
のばらつきが抑えられるため、デバイスの安定動作と高
い歩留まりが達成される。また、本発明にかかる製造方
法を用いてシームの発生を抑えることにより、隣接する
ゲート電極間の短絡を防止することができる。
【００５１】
【発明の効果】以上の説明から明らかなように、本発明
にかかる方法では、シリコン基板表面から上方に突出し
た埋込酸化膜の周囲が、従来のようにＣＶＤ法で形成し
た酸化膜ではなく耐エッチング性の高い熱酸化膜で囲ま
れているため、下敷酸化膜のエッチング工程においても
上記熱酸化膜はエッチングされにくく、突出した埋込酸
化膜を有効に保護することができる。この結果、かかる
エッチング工程において従来発生していた埋込酸化膜の
エッジ部におけるくぼみの発生を防止することが可能と
なる。これにより、上記トレンチ型素子分離構造上にゲ
ート電極を有するトランジスタを形成した場合、上記く
ぼみ上部に形成されることにより発生していたゲート電
極による電界集中が防止でき、トランジスタの逆ナロー
チャネル効果を抑制することが可能となる。
【００５２】特に、シリコン基板より上部に突出した埋
込酸化膜側面の熱酸化膜を、溝内部に形成された熱酸化
膜より厚くすることにより、上記下敷酸化膜エッチング
工程における埋込酸化膜の保護効果をより大きくするこ
とが可能となる。
【００５３】また、埋込酸化膜上部にも熱酸化膜を形成
することにより、上記埋込酸化膜のエッジ部におけるく
ぼみの発生を完全に防止することが可能である。
【００５４】また、本発明により形成したトレンチ型素
子分離構造では、シリコン基板表面近傍において、熱酸
化膜が外方になめらかに張り出しているため、上記ゲー
ト電極構造も底部形状がなめらかになり、これによって
もゲート電極による電界集中を防止することが可能とな
る。
【００５５】また、本発明にかかる方法では従来のよう
に異方性エッチングを用いないため、活性領域でのダメ
ージの発生を防止することが可能となる。
【００５６】また、本発明にかかる方法を用いることに
より、埋込酸化膜内にシームが発生した場合、これを埋
め込むことにより、最終的にシーム発生のないトレンチ
型素子分離構造の形成が可能となる。
【００５７】更に、シリコン基板に形成した溝に埋込酸
化膜を埋め込んだ後に、熱酸化により溝内壁に熱酸化膜
を形成するため、上記埋込酸化膜が高温にさらされ、い
わゆる焼き締めが起きる。これにより、埋込酸化膜形成
時のつなぎ目の結合力を高めることが可能となる。特
に、１０００℃以上の熱酸化工程を行うことが、結合力
を高めるために有効である。
【図面の簡単な説明】
【図１】 本発明の実施の形態１にかかるトレンチ型素
子分離構造の製造工程断面図である。
【図２】 本発明の実施の形態２にかかるトレンチ型素
子分離構造の製造工程断面図である。
【図３】 本発明の実施の形態３にかかるトレンチ型素
子分離構造の製造工程断面図である。
【図４】 本発明の実施の形態４にかかるトレンチ型素
子分離構造の製造工程断面図である。
【図５】 本発明の実施の形態５にかかるトレンチ型素
子分離構造の製造工程断面図である。
【図６】 本発明の実施の形態６にかかるトレンチ型素
子分離構造の製造工程断面図である。
【図７】 本発明の実施の形態７にかかるトレンチ型素
子分離構造の製造工程断面図である。
【図８】 本発明の実施の形態８にかかるトレンチ型素
子分離構造の製造工程断面図である。
【図９】 本発明の実施の形態９にかかるトレンチ型素
子分離構造の製造工程断面図である。
【図１０】 本発明の実施の形態１０にかかるトレンチ
型素子分離構造の製造工程断面図である。
【図１１】 本発明の実施の形態１により作製したトレ
ンチ型素子分離構造の断面図である。
【図１２】 本発明の実施の形態１１にかかるトレンチ
型素子分離構造を用いたＤＲＡＭ構造の断面図である。
【図１３】 従来のトレンチ型素子分離構造の製造工程
断面図である。
【図１４】 従来のトレンチ型素子分離構造の製造工程
断面図である。
【図１５】 従来のトレンチ型素子分離構造の製造工程
断面図である。
【図１６】 従来のトレンチ型素子分離構造上にゲート
電極を形成したトランジスタの断面構造図である。
【図１７】 従来のトレンチ型素子分離構造の製造工程
断面図である。
【符号の説明】
１ シリコン基板、２ 下敷酸化膜、３ シリコン窒化
膜、５ ポリシリコン膜、１０ 熱酸化膜、１１ 埋込
酸化膜、１２ 溝、１３ 側壁部、１４ 熱酸化用ポリ
シリコン膜、１５ 熱酸化膜、１６ 上層埋込酸化膜、
２０、２０’ＣＶＤ酸化膜、２１ くぼみ、２２ ゲー
ト電極、２３ 活性領域、４０ シーム。

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 シリコン基板に形成された溝に、上記シ
    リコン基板表面から上方に突出した埋込酸化膜が熱酸化
    膜を介して埋め込まれたトレンチ型素子分離構造の製造
    方法であって、 上記シリコン基板上に下敷酸化膜を介して非単結晶シリ
    コン膜を形成した後、該非単結晶シリコン膜が、上記シ
    リコン基板の溝壁部と連続する側壁部を有するように、
    上記非単結晶シリコン膜の表面から上記シリコン基板内
    に至る溝を形成する溝形成工程と、 上記溝壁部を含む上記溝内部の表面および上記非単結晶
    シリコン膜の上記側壁部に熱酸化膜を形成する熱酸化工
    程と、 上記熱酸化された側壁部を除く上記非単結晶シリコン膜
    を除去する除去工程とを含み、 上記埋込酸化膜の上記シリコン基板表面より上方に突出
    した側面にも上記熱酸化膜が形成されるように上記埋込
    酸化膜を形成することを特徴とするトレンチ型素子分離
    構造の製造方法。
  2. 【請求項２】 上記製造方法において、更に、上記熱酸
    化工程と上記除去工程との間に、 上記溝内部および上記非単結晶シリコン膜上に上記埋込
    酸化膜を堆積する堆積工程と、 上記非単結晶シリコン膜が露出するまで上記埋込酸化膜
    の上面から膜厚を減じる薄膜化工程とを含み、 上記シリコン基板表面より上方に突出し、その突出した
    側壁にも上記熱酸化膜が設けられた上記埋込酸化膜を形
    成することを特徴とする請求項１に記載のトレンチ型素
    子分離構造の製造方法。
  3. 【請求項３】 上記製造方法が、更に、上記溝の両側の
    上記非単結晶シリコン膜上に、シリコン窒化膜を形成す
    る工程を含み、更に、上記薄膜化工程において、 上記シリコン窒化膜をストッパとして上記埋込酸化膜の
    膜厚を減じ、上記溝内部にのみ上記埋込酸化膜を残した
    後に、上記シリコン窒化膜を除去する工程を含むことを
    特徴とする請求項２に記載のトレンチ型素子分離構造の
    製造方法。
  4. 【請求項４】 上記製造方法において、更に、上記堆積
    工程と上記薄膜化工程との間に、 上記非単結晶シリコン膜の上面より下方の所定の位置ま
    で、上記埋込酸化膜および上記熱酸化膜を上部より除去
    する工程と、 上記溝内部および上記非単結晶シリコン膜上に上層埋込
    酸化膜を堆積する工程とを含むことを特徴とする請求項
    ２に記載のトレンチ型素子分離構造の製造方法。
  5. 【請求項５】 上記製造方法が、上記堆積工程と上記薄
    膜化工程との間に、 上記非単結晶シリコン膜の上面と底面との間の所定の位
    置まで、上記埋込酸化膜および上記熱酸化膜を上部より
    除去し、上記非単結晶シリコン膜の少なくとも一部の側
    面および上面を露出させる工程と、 上記非単結晶シリコン膜の上記露出した側面および上面
    を熱酸化することにより、上記埋込酸化膜の両側の熱酸
    化膜の先端部分を厚くする工程と、 上記熱酸化膜の先端部分を厚くした後に、上層埋込酸化
    膜を全面に堆積する工程とを含むことを特徴とする請求
    項２に記載のトレンチ型素子分離構造の製造方法。
  6. 【請求項６】 上記製造方法において、更に、上記薄膜
    化工程と上記除去工程との間に、 上記非単結晶シリコン膜の上記露出した上面を熱酸化す
    ることにより、上記非単結晶シリコン膜の側壁部の熱酸
    化膜の上端部分を厚くする工程と、 上記熱酸化膜の上端部分を厚くした後に、上記非単結晶
    シリコン膜の上面部の熱酸化膜を除去する工程とを含む
    ことを特徴とする請求項２に記載のトレンチ型素子分離
    構造の製造方法。
  7. 【請求項７】 上記製造方法において、更に、上記堆積
    工程と上記薄膜化工程との間に、 上記非単結晶シリコン膜の上面と底面との間の所定の位
    置まで、上記埋込酸化膜および上記熱酸化膜を上部より
    除去し、上記非単結晶シリコン膜の側面と上面とを露出
    させる工程と、 熱酸化用非単結晶シリコン膜を全面に堆積する工程と、 上記熱酸化用非単結晶シリコン膜および上記非単結晶シ
    リコン膜を熱酸化して熱酸化膜を形成する工程と、 上層埋込酸化膜を全面に堆積する工程とを含むことを特
    徴とする請求項２に記載のトレンチ型素子分離構造の製
    造方法。
  8. 【請求項８】 上記製造方法が、更に、上記熱酸化工程
    の前に、上記溝内部および上記非単結晶シリコン膜上に
    埋込酸化膜を堆積する堆積工程を含み、更に、上記熱酸
    化工程が、 上記埋込酸化膜越しに熱酸化を行うことにより熱酸化膜
    を形成する工程であることを特徴とする請求項１に記載
    のトレンチ型素子分離構造の製造方法。
  9. 【請求項９】 上記製造方法において、更に、上記熱酸
    化工程と上記除去工程との間に、 上記非単結晶シリコン膜が露出するまで上記埋込酸化膜
    の上面から膜厚を減じる薄膜化工程を含み、 上記埋込酸化膜の上記シリコン基板表面より上方に突出
    した側面にも上記熱酸化膜が形成されるように上記埋込
    酸化膜を形成することを特徴とする請求項８に記載のト
    レンチ型素子分離構造の製造方法。
  10. 【請求項１０】 上記製造方法が、更に、上記溝の両側
    の上記非単結晶シリコン膜上にシリコン窒化膜を形成す
    る工程を含み、更に、上記薄膜化工程において、 上記シリコン窒化膜をストッパとして上記埋込酸化膜の
    膜厚を減じ、上記溝内部にのみ上記埋込酸化膜を残した
    後に、上記シリコン窒化膜を除去する工程を含むことを
    特徴とする請求項９に記載のトレンチ型素子分離構造の
    製造方法。
  11. 【請求項１１】 上記製造方法が、更に、上記堆積工程
    と上記熱酸化工程との間に、上記非単結晶シリコン膜が
    露出するまで上記埋込酸化膜の上面から膜厚を減じる工
    程を含み、更に、 上記熱酸化工程と上記除去工程との間に、上記非単結晶
    シリコン膜の上面部の熱酸化膜を除去する工程を含むこ
    とを特徴とする請求項８に記載のトレンチ型素子分離構
    造の製造方法。
  12. 【請求項１２】 上記製造方法が、更に、上記溝の両側
    の上記非単結晶シリコン膜上にシリコン窒化膜を形成す
    る工程を含み、更に、上記堆積工程と上記熱酸化工程と
    の間に、 上記シリコン窒化膜をストッパとして上記埋込酸化膜の
    膜厚を減じ、上記溝内部にのみ上記埋込酸化膜を残す工
    程を含み、更に、 熱酸化を行った後に、上記シリコン窒化膜を除去する工
    程を含むことを特徴とする請求項９に記載のトレンチ型
    素子分離構造の製造方法。
  13. 【請求項１３】 上記熱酸化工程が、１０００℃以上で
    行う高温熱酸化工程であることを特徴とする請求項８か
    ら１２のいずれかに記載のトレンチ型素子分離構造の製
    造方法。
  14. 【請求項１４】 上記製造方法が、更に、上記溝形成工
    程と上記熱酸化工程との間に、上記溝壁部を含む上記溝
    内部の表面および上記非単結晶シリコン膜の上記側壁部
    に別途熱酸化膜を形成する熱酸化工程を含むことを特徴
    とする請求項８から１２のいずれかに記載のトレンチ型
    素子分離構造の製造方法。
  15. 【請求項１５】 上記非単結晶シリコン膜の上記側壁部
    に形成される熱酸化膜の膜厚が、３０〜１００ｎｍであ
    ることを特徴とする請求項１０または１２のいずれかに
    記載のトレンチ型素子分離構造の製造方法。
  16. 【請求項１６】 上記非単結晶シリコン膜の上記側壁部
    に形成された熱酸化膜の膜厚が、上記溝内部の上記シリ
    コン基板表面に形成された熱酸化膜の膜厚よりも厚く形
    成することを特徴とする請求項８から１２のいずれかに
    記載のトレンチ型素子分離構造の製造方法。
  17. 【請求項１７】 シリコン基板に形成された溝に、上記
    シリコン基板表面より上方に突出した埋込酸化膜が熱酸
    化膜を介して埋め込まれたトレンチ型素子分離構造であ
    って、 上記シリコン基板表面より上方に突出した埋込酸化膜
    の、上記溝の溝壁に垂直方向の膜厚が、上記シリコン基
    板表面近傍において最も厚くなるように、上記熱酸化膜
    が上記シリコン基板表面近傍で漸次外方に張り出した張
    り出し部分を有することを特徴とするトレンチ型素子分
    離構造。
  18. 【請求項１８】 上記張り出し部分以外の上記熱酸化膜
    の上記膜厚が、上記シリコン基板表面よりも上部におい
    て、上記シリコン基板表面よりも下部の上記溝表面に形
    成された熱酸化膜の膜厚よりも厚いことを特徴とする請
    求項１７に記載のトレンチ型素子分離構造。
  19. 【請求項１９】 上記埋込酸化膜の上面が、更に、熱酸
    化膜に覆われていることを特徴とする請求項１７または
    １８のいずれかに記載のトレンチ型素子分離構造。
JP19226997A 1997-04-11 1997-07-17 トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造 Expired - Lifetime JP3904676B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP19226997A JP3904676B2 (ja) 1997-04-11 1997-07-17 トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造
TW086115761A TW354857B (en) 1997-04-11 1997-10-24 Trench isolation structure and fabrication thereof
DE19748501A DE19748501C2 (de) 1997-04-11 1997-11-03 Verfahren zum Bilden einer Grabenelementtrennstruktur, eine Grabenelementtrennstruktur und deren Verwendung in einer DRAM-Speicherzellenstruktur
US08/963,764 US6265743B1 (en) 1997-04-11 1997-11-04 Trench type element isolation structure
KR1019970079096A KR100283021B1 (ko) 1997-04-11 1997-12-30 트렌치형 소자분리 구조의 제조방법
CNB981053610A CN1134058C (zh) 1997-04-11 1998-03-02 槽型元件分离结构的制造方法
KR1020000046645A KR100308510B1 (ko) 1997-04-11 2000-08-11 반도체 장치 및 트렌치형 소자 분리 구조
US09/860,505 US6372604B1 (en) 1997-04-11 2001-05-21 Method for forming a trench type element isolation structure and trench type element isolation structure
CNB021574898A CN1210780C (zh) 1997-04-11 2002-12-17 槽型元件分离结构

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9360097 1997-04-11
JP9-93600 1997-04-11
JP19226997A JP3904676B2 (ja) 1997-04-11 1997-07-17 トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006279829A Division JP4643540B2 (ja) 1997-04-11 2006-10-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10340950A true JPH10340950A (ja) 1998-12-22
JP3904676B2 JP3904676B2 (ja) 2007-04-11

Family

ID=26434928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19226997A Expired - Lifetime JP3904676B2 (ja) 1997-04-11 1997-07-17 トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造

Country Status (6)

Country Link
US (2) US6265743B1 (ja)
JP (1) JP3904676B2 (ja)
KR (2) KR100283021B1 (ja)
CN (2) CN1134058C (ja)
DE (1) DE19748501C2 (ja)
TW (1) TW354857B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010038753A (ko) * 1999-10-27 2001-05-15 박종섭 반도체 장치의 분리구조 제조방법
JP2002076110A (ja) * 2000-06-02 2002-03-15 Agere Systems Guardian Corp トレンチ絶縁構造形成の間の凹型面形成に関する問題を減少させる方法
JP2002190515A (ja) * 2000-12-21 2002-07-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20020056664A (ko) * 2000-12-29 2002-07-10 박종섭 반도체소자의 소자분리막 형성방법
US6682985B2 (en) 2001-06-29 2004-01-27 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
JP2004153236A (ja) * 2002-10-28 2004-05-27 Hynix Semiconductor Inc 半導体素子の素子分離膜形成方法
US6825118B2 (en) 2002-11-19 2004-11-30 Renesas Technology Corp. Method of manufacturing semiconductor device having trench element-isolating structure
JP2006525652A (ja) * 2002-12-19 2006-11-09 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半導体デバイスコーナー部の丸め程度を相異なるものとするトレンチ絶縁構造及びその製造方法
US10790355B2 (en) 2016-06-28 2020-09-29 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4649006B2 (ja) * 1999-07-16 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
KR100429421B1 (ko) * 2000-08-12 2004-04-29 김승준 반도체 소자 분리 공정을 위한 얕은 트렌치 형성
US20020068415A1 (en) * 2000-12-01 2002-06-06 Hua-Chou Tseng Method of fabricating a shallow trench isolation structure
JP2002203894A (ja) * 2001-01-04 2002-07-19 Mitsubishi Electric Corp 半導体装置の製造方法
JP3418386B2 (ja) * 2001-08-16 2003-06-23 沖電気工業株式会社 半導体装置の製造方法
DE10202140A1 (de) * 2002-01-21 2003-08-07 Infineon Technologies Ag Verfahren zum Herstellen eines Hohlraums in einem monokristallinen Siliziumsubstrat und Halbleiterbaustein mit einem Hohlraum in einem monokristallinen Siliziumsubstrat mit einer epitaktischen Deckschicht
KR100857576B1 (ko) * 2002-06-27 2008-09-09 매그나칩 반도체 유한회사 반도체소자의 스토리지 노드 형성방법
KR100486111B1 (ko) * 2002-07-10 2005-04-29 매그나칩 반도체 유한회사 반도체소자의 소자분리막 제조방법
JP2004111429A (ja) * 2002-09-13 2004-04-08 Renesas Technology Corp 半導体装置
US6649489B1 (en) * 2003-02-13 2003-11-18 Taiwan Semiconductor Manufacturing Company Poly etching solution to improve silicon trench for low STI profile
KR100619396B1 (ko) * 2003-12-31 2006-09-11 동부일렉트로닉스 주식회사 시모스 이미지 센서 및 그 제조방법
US20050205963A1 (en) * 2004-03-16 2005-09-22 Johnson David A Integrated anneal cap/ ion implant mask/ trench isolation structure for III-V devices
US7410864B2 (en) * 2004-04-23 2008-08-12 Infineon Technologies Ag Trench and a trench capacitor and method for forming the same
US20050285160A1 (en) * 2004-06-28 2005-12-29 Chang Peter L Methods for forming semiconductor wires and resulting devices
US7319252B2 (en) * 2004-06-28 2008-01-15 Intel Corporation Methods for forming semiconductor wires and resulting devices
US7880223B2 (en) * 2005-02-11 2011-02-01 Alpha & Omega Semiconductor, Ltd. Latch-up free vertical TVS diode array structure using trench isolation
KR100719366B1 (ko) * 2005-06-15 2007-05-17 삼성전자주식회사 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법
US8043933B2 (en) * 2008-11-24 2011-10-25 Applied Materials, Inc. Integration sequences with top surface profile modification
CN102543820B (zh) * 2010-12-16 2014-11-05 中芯国际集成电路制造(北京)有限公司 浅沟槽隔离结构及其形成方法
CN102543822B (zh) * 2010-12-23 2014-11-05 无锡华润上华半导体有限公司 浅沟槽隔离结构的制作方法
CN103824804B (zh) * 2014-03-10 2017-03-01 杭州士兰集成电路有限公司 半导体沟槽结构的形成方法
US10546863B1 (en) * 2018-08-02 2020-01-28 Micron Technology, Inc. Method for fabricating bit line contact
JP7375331B2 (ja) * 2019-04-26 2023-11-08 セイコーエプソン株式会社 振動デバイスおよび電子機器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307180A (en) * 1980-08-22 1981-12-22 International Business Machines Corp. Process of forming recessed dielectric regions in a monocrystalline silicon substrate
DE3265339D1 (en) * 1981-03-20 1985-09-19 Toshiba Kk Method for manufacturing semiconductor device
JPS618945A (ja) * 1984-06-25 1986-01-16 Nec Corp 半導体集積回路装置
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
US4656497A (en) * 1984-11-01 1987-04-07 Ncr Corporation Trench isolation structures
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
JPS6469027A (en) 1987-09-10 1989-03-15 Fujitsu Ltd Manufacture of semiconductor device
JPH01222457A (ja) 1988-03-01 1989-09-05 Fujitsu Ltd 半導体装置の製造方法
US5059550A (en) * 1988-10-25 1991-10-22 Sharp Kabushiki Kaisha Method of forming an element isolating portion in a semiconductor device
US4952524A (en) * 1989-05-05 1990-08-28 At&T Bell Laboratories Semiconductor device manufacture including trench formation
CA2016449C (en) * 1989-07-28 1996-06-25 Steven J. Hillenius Planar isolation technique for integrated circuits
KR920020676A (ko) * 1991-04-09 1992-11-21 김광호 반도체 장치의 소자분리 방법
US5229316A (en) * 1992-04-16 1993-07-20 Micron Technology, Inc. Semiconductor processing method for forming substrate isolation trenches
US5433794A (en) * 1992-12-10 1995-07-18 Micron Technology, Inc. Spacers used to form isolation trenches with improved corners
JP2955459B2 (ja) * 1993-12-20 1999-10-04 株式会社東芝 半導体装置の製造方法
JPH07193121A (ja) 1993-12-27 1995-07-28 Toshiba Corp 半導体装置の製造方法
JP3383404B2 (ja) 1994-03-16 2003-03-04 株式会社東芝 半導体装置の製造方法
JPH07335737A (ja) 1994-06-03 1995-12-22 Toshiba Corp 半導体記憶装置の製造方法
WO1996002070A2 (en) * 1994-07-12 1996-01-25 National Semiconductor Corporation Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit
US5786263A (en) * 1995-04-04 1998-07-28 Motorola, Inc. Method for forming a trench isolation structure in an integrated circuit
JP3092478B2 (ja) 1995-06-16 2000-09-25 日本電気株式会社 半導体装置の製造方法
US6064104A (en) * 1996-01-31 2000-05-16 Advanced Micro Devices, Inc. Trench isolation structures with oxidized silicon regions and method for making the same
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US5981356A (en) * 1997-07-28 1999-11-09 Integrated Device Technology, Inc. Isolation trenches with protected corners
US6001706A (en) * 1997-12-08 1999-12-14 Chartered Semiconductor Manufacturing, Ltd. Method for making improved shallow trench isolation for semiconductor integrated circuits
US6054343A (en) * 1998-01-26 2000-04-25 Texas Instruments Incorporated Nitride trench fill process for increasing shallow trench isolation (STI) robustness

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010038753A (ko) * 1999-10-27 2001-05-15 박종섭 반도체 장치의 분리구조 제조방법
JP2002076110A (ja) * 2000-06-02 2002-03-15 Agere Systems Guardian Corp トレンチ絶縁構造形成の間の凹型面形成に関する問題を減少させる方法
JP2002190515A (ja) * 2000-12-21 2002-07-05 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20020056664A (ko) * 2000-12-29 2002-07-10 박종섭 반도체소자의 소자분리막 형성방법
US6682985B2 (en) 2001-06-29 2004-01-27 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
JP2004153236A (ja) * 2002-10-28 2004-05-27 Hynix Semiconductor Inc 半導体素子の素子分離膜形成方法
US6825118B2 (en) 2002-11-19 2004-11-30 Renesas Technology Corp. Method of manufacturing semiconductor device having trench element-isolating structure
JP2006525652A (ja) * 2002-12-19 2006-11-09 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半導体デバイスコーナー部の丸め程度を相異なるものとするトレンチ絶縁構造及びその製造方法
US10790355B2 (en) 2016-06-28 2020-09-29 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN1210780C (zh) 2005-07-13
KR19980079567A (ko) 1998-11-25
KR100283021B1 (ko) 2001-04-02
US6265743B1 (en) 2001-07-24
CN1196574A (zh) 1998-10-21
CN1430260A (zh) 2003-07-16
DE19748501A1 (de) 1998-10-15
KR100308510B1 (ko) 2001-11-07
US6372604B1 (en) 2002-04-16
TW354857B (en) 1999-03-21
JP3904676B2 (ja) 2007-04-11
CN1134058C (zh) 2004-01-07
DE19748501C2 (de) 2001-08-30

Similar Documents

Publication Publication Date Title
JP3904676B2 (ja) トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造
US8294236B2 (en) Semiconductor device having dual-STI and manufacturing method thereof
US7524729B2 (en) Method of manufacturing a semiconductor integrated circuit device having a trench
US5432113A (en) Method of making a semiconductor memory device
JP3246447B2 (ja) 不揮発性半導体メモリ装置の製造方法
JPH1197629A (ja) 半導体装置およびその製造方法
JP2943914B2 (ja) 半導体装置およびその製造方法
JP2002280452A (ja) 効果的に短絡を防止できる集積回路装置およびその製造方法
JP2009182114A (ja) 半導体装置およびその製造方法
JP2012028805A (ja) 半導体装置の製造方法
JP2004311952A (ja) 半導体素子及びその製造方法
JP4112690B2 (ja) 半導体装置の製造方法
JP2003031702A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2001085643A (ja) 半導体装置及びその製造方法
US20020158303A1 (en) Semiconductor device and method of fabricating same
JP4643540B2 (ja) 半導体装置の製造方法
JP2004055826A (ja) 半導体装置の製造方法
JP3288211B2 (ja) 半導体装置の製造方法
JPH11330375A (ja) 半導体装置とその製造方法
JP2001284557A (ja) 不揮発性半導体記憶装置の製造方法
TW432504B (en) Manufacturing method of split gate with insulated sidewall and flash memory cell having the same
JP2007335594A (ja) 半導体装置およびその製造方法
JP3468920B2 (ja) 半導体装置の素子分離方法
JP2867555B2 (ja) 半導体装置の製造方法
JP2871771B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061013

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070110

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140119

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term