JPH10341115A - 増幅器 - Google Patents

Abstract

(57)【要約】 【課題】 周波数の異なる多数の信号を増幅した場合に
も、発生する妨害信号のレベルを低く抑えられる広帯域
増幅器として好適な低歪みの増幅器を実現する 【解決手段】 入力端子Ｓと出力端子Ｄとを有し、前記
入力端子Ｓに供給した入力電圧と前記出力端子Ｄに通流
する出力電流との関係が、前記出力電流の微分係数が入
力電圧の増加とともに増大する非直線特性を有する増幅
素子１と、二つの端子ｄ、ｓを有し、前記二つの端子
ｄ、ｓ間に印加した印加電圧と前記二つの端子ｄ、ｓ間
に通流する通流電流との関係が、前記通流電流の微分係
数が前記印加電圧の増加ととももに減少する二端子素子
５とを備え、前記増幅素子１の前記入力端子Ｓに前記二
端子素子５の一端ｄを接続するととともに、前記二端子
素子５の他端ｓに入力信号を供給し、前記増幅素子１の
前記出力端子Ｄに通流する出力電流を前記入力端子Ｓを
介して前記二端子素子５に流すようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、周波数が異なる多
数の信号を同時に増幅する広帯域増幅器として好適な低
歪みの増幅器に関する。

【０００２】

【従来の技術】従来、増幅器を設計する際の増幅素子の
選択には、その増幅素子の歪み特性と使用目的とが考慮
されていた。即ち、２次歪みを重要視する場合は、ＦＥ
Ｔ（電界効果トランジスタ）よりも２次歪みの少ないバ
イポ−ラトランジスタを使用し、３次歪みを重要視する
場合は、バイポ−ラトランジスタよりも３次歪みの少な
いＦＥＴを使用するようにしていた。

【０００３】増幅素子としてＦＥＴを使用した従来の増
幅器を、図７乃至図１１を参照して説明する。先ず、図
７はこの種の増幅器の回路を示すものであり、増幅素子
であるＦＥＴ３１にはシングルゲ−トのＮチャンネル型
ＦＥＴが用いられ、そのゲートＧはグランドに接地され
ている。また、出力端子であるドレインＤには、電源端
子Ｔから、互いに直列接続された１０Ω程度の抵抗３
２、０．１μＨ程度のチョ−クインダクタ３３、３３Ω
程度の抵抗３４を介して電源電圧が供給され、入力端子
であるソ−スＳは、互いに直列接続された６．８ｎＨ程
度のチョ−クインダクタ３５と８２Ω程度の抵抗３６を
介してグランドに接地されている。そして、増幅器の入
力端子ＩＮからは、６．８ｎＦの直流阻止コンデンサ３
７を介して入力信号がソ−スＳに入力され、ドレインＤ
からの出力信号が、抵抗３４、直流阻止コンデンサ３８
を介して増幅器の出力端子ＯＵＴから取り出されるよう
になっている。

【０００４】ここで、ドレインＤに接続された抵抗３４
は、発振防止のためのものであり、また、ソ−スＳとグ
ランドとの間に接続された抵抗３６は、ソ−スＳに対し
てゲ−トＧを負電圧（およそマイナス０．７ボルト）に
バイアスするバイアス電圧設定用のものである。さら
に、チョ−クインダクタ３３とチョ−クインダクタ３５
とは高周波阻止用のものである。

【０００５】ところで、図７に示す増幅器には、第三次
歪みを重要視するために、増幅素子としてＦＥＴ３１を
使用しているが、前述したように、ＦＥＴ３１は、バイ
ポ−ラトランジスタに比べて第三次歪みが少ないという
利点を有する一方、第二次歪みがバイポ−ラトランジス
タに比べて大きいという欠点を有している。その理由
は、入力電圧に対する出力電流、即ち、ＦＥＴ３１のソ
−スＳ、ゲ−トＧ間の電圧に対するドレイン電流の関係
が、いわゆる二次関数に近い特性を有しているためであ
る。そこで、このことを確認するために図８の回路によ
ってＦＥＴ３１の電圧／電流特性を測定した結果、図９
のようなゲ−トバイアス電圧Ｖｇｓとドレイン電流Ｉｄ
との関係を得た。

【０００６】先ず、図８の測定回路において、ＦＥＴ３
１のゲ−トＧをグランドに接地するとともに、ドレイン
Ｄにはドレイン電圧Ｖｄを印加する。また、ソ−スＳに
は、ソ−スＳに対して負の電圧をゲ−トＧに与えるため
のゲ−トバイアス電圧Ｖｇｓを印加するようにしてい
る。そして、ゲ−トバイアス電圧Ｖｇｓを変化してドレ
イン電流Ｉｄの変化を測定したのが図９の電圧／電流特
性である。

【０００７】図９の横軸は、ゲ−トバイアス電圧Ｖｇｓ
（ソ−スＳに対するゲ−トＧの電圧）を示し、縦軸は、
ドレインＤに流れるドレイン電流Ｉｄを示している。そ
こで、この電圧／電流特性のカ−ブをみると、ゲ−ト電
圧が大きくなると（電圧がプラス方向に変化すると）ド
レイン電流は増大し、カ−ブの傾斜がより急峻になって
いる。即ち、カ−ブの各点Ｐ０〜Ｐ９は０．５ボルト間
隔のゲ−トバイアス電圧Ｖｇｓにおけるドレイン電流Ｉ
ｄを測定した点であるが、隣接する測定点間の傾斜（Δ
Ｉｄ／ΔＶｇｓ、ここで、ΔＩｄは隣接する測定点間の
ドレイン電流の差、ΔＶｇｓは０．５（ボルト））は、
図１０に示すようにゲ−トバイアス電圧Ｖｇｓが大きく
なるに従って大きくなっていることが分かる。この傾斜
は、いわゆる微分係数に近似されるものであり、上記の
測定におけるゲ−トバイアス電圧Ｖｇｓの測定間隔
（０．５ボルト）を無限に小さくしたときの傾斜が正確
な微分係数となるものである。しかし、ここでは便宜
上、上記の０．５ボルトの間隔での傾斜を微分係数とし
た。

【０００８】そして、このような電圧／電流特性を有す
るＦＥＴ３１を用いた図７の構成の増幅器において、増
幅器の入力端子ＩＮに信号（入力信号）が入出される
と、増幅器の出力端子ＯＵＴには入力信号と同じ周波数
の信号（基本波）とともに入力信号の周波数の整数倍の
周波数の信号（高調波）が現れ、それぞれ、入力信号の
レベルの増加に伴って増加する。この高調波は、増幅器
の増幅素子が完全な直線素子ではなく、非直線素子であ
ることから発生するものである。また、同様に、増幅器
の入力端子ＩＮに周波数の異なる二つの信号を入力する
と、この二つの信号の基本波と、基本波同志の周波数の
和または差の周波数の信号、即ち２次の相互変調成分
（以下ＩＭ２という）と、いずれか一方の基本波の周波
数の２倍の周波数と他の基本波の周波数との差の周波数
の信号、即ち３次の相互変調成分（以下ＩＭ３）が出力
される。ここで、ＩＭ２は増幅素子の２次歪みによって
発生し、また、ＩＭ３は３次歪みによって発生する。こ
こでは、便宜上、基本波とＩＭ２とＩＭ３とを合わせて
出力信号とする。図１１は、図７の増幅器において、周
波数の異なる二つの信号を入力した場合の、入力信号の
レベルに対する基本波、ＩＭ２、ＩＭ３の出力信号のレ
ベルを示した入出力特性を示している。

【０００９】図１１において、横軸は増幅器の入力端子
ＩＮに入力される入力信号のレベル、縦軸は、増幅器の
出力端子ＯＵＴにおける出力信号のレベルを示し、共
に、７５Ωで終端した状態での測定値である。そして、
図１１のカ−ブＤ、Ｅ、Ｆは、それぞれ増幅器の出力端
子ＯＵＴにおける基本波、ＩＭ２、ＩＭ３を示し、この
うち基本波は、カ−ブＤに示すように入力信号のレベル
と１対１の関係で変化する。即ち、例えば、入力信号の
レベルが１０ｄＢ増加すれば出力信号も１０ｄＢ増加す
る。一方、ＩＭ２（図１１のカ−ブＥ）、ＩＭ３（図１
１のカ−ブＦ）は、入力信号のレベルに対してそれぞれ
１対２、１対３の関係で変化する。即ち、例えば、入力
信号のレベルが１０ｄＢ増加すれば出力信号はそれぞれ
２０ｄＢ、３０ｄＢ増加する。従って、基本波の入出力
特性を示すカ−ブＤよりもＩＭ２の入出力特性を示すカ
−ブＥの方が傾斜が急峻となり、同様に、ＩＭ２の入出
力特性を示すカ−ブＥよりもＩＭ３の入出力特性を示す
カ−ブＦの方が傾斜が急峻となっている。なお、カ−ブ
Ｄ、Ｅ、Ｆにおいて、点線部分は実測の範囲外であるの
で、理論上の推定部分となっている。

【００１０】従って、入力信号のレベルが増大すると、
基本波の入出力特性を示すカ−ブＤとＩＭ２の入出力特
性を示すカ−ブＥとは点Ｘ１で交叉し、同様に、基本波
の入出力特性を示すカ−ブＤとＩＭ３の入出力特性を示
すカ−ブＦとは点Ｘ２で交叉することになる。これらの
交叉点は、いわゆるインタ−セプトポイントと呼ばれ、
増幅器における歪み特性の良否判断の基準とされてお
り、インタ−セプトポイントにおける入力信号のレベル
が大きいほど歪みに対して良好な増幅器となる。図１１
においては、基本波とＩＭ２とのインタ−セプトポイン
トにおける入力信号のレベルは、ほぼ９０ｄＢｍＶ（ミ
リボルト）、また、基本波とＩＭ３とのインタ−セプト
ポイントにおける入力信号のレベルは、ほぼ６７．５ｄ
ＢｍＶ（ミリボルト）となっている。

【００１１】

【発明が解決しようとする課題】図１１における入出力
特性では、例えば、入力信号のレベルが３０ｄＢｍＶ
（ミリボルト）の実用的なレベルでは、基本波のレベル
に対するＩＭ２のレベル、および、基本波のレベルに対
するＩＭ３のレベル（いずれも希望信号に対する非希望
信号の比という意味でＤ／Ｕ比という）はそれぞれ、−
（マイナス）６０ｄＢ、および−（マイナス）７５ｄＢ
となっており、このＤ／Ｕ比は決して良好な値ではな
い。

【００１２】そのため、このような増幅器を広帯域増幅
器として用い、さらに、ＣＡＴＶシステムにおける受信
機のように、周波数の異なる多数のチャンネルの信号が
同時に入力されて増幅する場合には、入力された信号同
志が増幅素子によって混合されて妨害となる多数のビ−
ト信号を発生することになる。このことは、今後、放送
チャンネルが多チャンネル化され、さらには、システム
がデジタル放送化された場合には特に問題になる。そこ
で、本発明は、周波数の異なる多数の信号を増幅した場
合にも、発生する妨害信号のレベルを低く抑えられる広
帯域増幅器として好適な低歪みの増幅器を実現すること
を目的とする。

【００１３】

【課題を解決するための手段】上記課題を解決するた
め、本発明の増幅器は、入力端子と出力端子とを有し、
前記入力端子に供給した入力電圧と前記出力端子に通流
する出力電流との関係が、前記出力電流の微分係数が入
力電圧の増加とともに増大する非直線特性を有する増幅
素子と、二つの端子を有し、前記二つの端子間に印加し
た印加電圧と前記二つの端子間に通流する通流電流との
関係が、前記通流電流の微分係数が前記印加電圧の増加
ととももに減少する二端子素子とを備え、前記増幅素子
の前記入力端子に前記二端子素子の一端を接続するとと
ともに、前記二端子素子の他端に入力信号を供給し、前
記増幅素子の前記出力端子に通流する出力電流を前記入
力端子を介して前記二端子素子に流すようにした。

【００１４】また、本発明の増幅器は、前記増幅素子を
ゲ−ト接地されたＦＥＴとし、前記ＦＥＴのソ−スを前
記入力端子とした。

【００１５】また、本発明の増幅器は、前記ＦＥＴをシ
ングルゲ−トＦＥＴとした。

【００１６】また、本発明の増幅器は、前記二端子素子
を第二のＦＥＴとし、前記第二のＦＥＴのドレインとソ
−スとを前記二端子とした。

【００１７】また、本発明の増幅器は、前記前記第二の
ＦＥＴを第二のシングルゲ−トＦＥＴとし、前記第二シ
ングルゲ−トＦＥＴのソ−ス、ゲ−ト間にバイアス電圧
を与えるようにした。

【００１８】また、本発明の増幅器は、第一ゲ−トと第
二ゲ−トとソ−スとドレインとを有するデュアルゲ−ト
ＦＥＴを用い、前記ソ−スと前記第一ゲ−トとを直流的
に接続するとともに、前記ソ−スに入力信号を入力し、
前記ドレインから出力信号を取り出すようにした。

【００１９】また、本発明の増幅器は、前記第一ゲ−ト
と前記ソ−スとの間に、前記第一ゲ−トの電位が前記ソ
−スの電位よりも低くなるバイアス電圧を印加した。

【００２０】

【発明の実施の形態】本発明の第一の実施の形態を図１
乃至図６を用いて説明する。先ず、図１は本発明の増幅
器を示し、増幅素子であるＦＥＴ１にはシングルゲ−ト
のＮチャンネル型ＦＥＴが用いられ、そのゲートＧはグ
ランドに接地されている。また、出力端子であるドレイ
ンＤには、電源端子Ｔから、互いに直列接続された１０
Ω程度の抵抗２、０．１μＨ程度のチョ−クインダクタ
３、３３Ω程度の抵抗４を介して電源電圧が供給されて
いる。

【００２１】そして、ＦＥＴ１の入力端子であるソ−ス
Ｓには、第二のＦＥＴ５（第二のシングルゲ−トＦＥＴ
５）の一端であるドレインｄが接続され、この第二のＦ
ＥＴ５の他端であるソ−スｓは、６．８ｎＨ程度のチョ
−クインダクタ６、７５Ω程度の抵抗７を介してグラン
ドに接地されている。この第二のＦＥＴ５はドレインｄ
とソ−スｓとを両端とする二端子素子として用いられて
いる。従って、この構成によって増幅素子であるＦＥＴ
１のドレイン電流Ｉｄは、このＦＥＴ１のソ−スＳを介
して二端子素子である第二のＦＥＴ５のドレインｄ、ソ
−スｓ間に通流するようになっている。そして、増幅器
の入力端子ＩＮから６．８ｎＦの直流阻止コンデンサ８
を介して入力信号が第二のＦＥＴ５のソ−スｓに入力さ
れ、ＦＥＴ１のドレインＤからの出力信号が抵抗４、直
流阻止コンデンサ９を介して増幅器の出力端子ＯＵＴか
ら取り出されるようになっている。なお、第二のＦＥＴ
５のゲ−トｇは、抵抗１０を介して第二のＦＥＴ５のソ
−スｓに直流的に接続されている。従って、第二のＦＥ
Ｔ５のゲ−トｇは、ソ−スｓに対してバイアス電圧は与
えられておらず、同電位となっている。

【００２２】この増幅器においては、第二のＦＥＴ５は
二端子素子として用いられ、ＦＥＴ１のドレイン電流Ｉ
ｄは、そのまま第二のＦＥＴ５のドレインｄ、ソ−スｓ
間を通流して、チョ−クインダクタ６、抵抗７に流れる
ようになっている。この結果、第二のＦＥＴ５のドレイ
ンｄ、ソ−スｓ間の電圧Ｖｄｓと抵抗７に生じる降下電
圧とが、ＦＥＴ１のソ−スＳに対してゲ−トＧを負電圧
（およそマイナス０．７ボルト）にバイアスするバイア
ス電圧を与えている。また、ＦＥＴ１のドレインＤに接
続された抵抗４は、この増幅器の安定度を高めて発振を
防止するためのものである。また、チョ−クインダクタ
３、６は高周波阻止用のものである。

【００２３】ここで、増幅素子であるＦＥＴ１のソ−ス
Ｓに接続された二端子素子である第二のＦＥＴ５は、Ｆ
ＥＴ１の歪みをキャンセル（低減）するためのものであ
り、この第二のＦＥＴ５の作用を含めて図１に示す増幅
器の電圧／電流特性を図２乃至図５により説明する。先
ず、図２は、図１に示す増幅器の電圧／電流特性を測定
するための回路であり、ＦＥＴ１のゲ−トＧをグランド
に接地するとともに、ドレインＤにはドレイン電圧Ｖｄ
を印加する。また、ＦＥＴ１のソ−スＳには、二端子素
子としての第二のＦＥＴ５のドレインｄを接続し、この
第二のＦＥＴ５のソ−スｓには、ＦＥＴ１のソ−スＳ対
して負の電圧をゲ−トＧに与えるためのゲ−トバイアス
電圧Ｖｇｓｓを印加するようにしている。なお、第二の
ＦＥＴ５のゲ−トｇは抵抗１０を介してソ−スｓに接続
されており、ソ−スｓとゲ−トｇとは同電位となってい
る。ここで、ゲ−トバイアス電圧Ｖｇｓｓを変化してＦ
ＥＴ１のドレイン電流の変化を測定したのが図３の電圧
／電流特性である。

【００２４】図３の横軸は、ゲ−トバイアス電圧Ｖｇｓ
ｓ（ＦＥＴ１のソ−スＳに対するゲ−トＧの実際の電圧
はゲ−トバイアス電圧Ｖｇｓｓに、第二のＦＥＴ５のド
レインｄ、ソ−スｓ間の電圧分が加わる）を示し、縦軸
は、ＦＥＴ１のドレインＤに流れるドレイン電流Ｉｄを
示している。なお、このドレイン電流Ｉｄは、前述した
ように、第二のＦＥＴ５のドレインｄ、ソ−スｓ間を通
流する。そこで、この電圧／電流特性のカ−ブをみる
と、ゲ−トバイアス電圧Ｖｇｓｓが大きくなると（電圧
がプラス方向に変化すると）ドレイン電流Ｉｄは増大す
るが、その傾斜は、図９に示した従来の増幅器における
電圧／電流特性の傾斜よりも緩やかで、しかも、より直
線的になっていることが分かる。

【００２５】即ち、図３の電圧／電流特性カ−ブの点Ｑ
０〜Ｑ１１は０．５ボルト間隔のゲ−トバイアス電圧Ｖ
ｇｓｓにおけるドレイン電流Ｉｄを測定した点である
が、隣接する測定点間の傾斜、即ち、微分係数（ΔＩｄ
Ｄ／ΔＶｇｓｓ、ここで、ΔＩｄは隣接する測定点間の
ドレイン電流の差、ΔＶｇｓは０．５（ボルト））は、
図４に示すようにゲ−トバイアス電圧Ｖｇｓｓがマイナ
ス（−）０．７ボルト〜マイナス（−）０．５ボルトの
間では大きな変化がなくなっている。このことは、図１
０に示す従来の微分係数のカ−ブとは大きくことなって
いる。このことから、図３の測定回路、即ち、図１に示
す本発明の増幅器における電圧／電流特性は、従来の増
幅器よりも、より直線的になっていることが分かる。そ
して、増幅器は、ゲ−トバイアス電圧Ｖｇｓｓがマイナ
ス（−）０．７ボルト〜マイナス（−）０．５ボルトの
範囲で使用されるように設定される。なお、上記の電圧
／電流特性の傾斜は、いわゆる微分係数に近似されるも
のであり、上記の測定におけるゲ−トバイアス電圧Ｖｇ
ｓｓの測定間隔（０．５ボルト）を無限に小さくしたと
きの傾斜が正確な微分係数となるものである。しかし、
ここでは便宜上、上記の０．５ボルトの間隔での傾斜を
微分係数とした。

【００２６】ここで、図３に示す電圧／電流特性が直線
的になる理由は、増幅素子であるＦＥＴ１のソ−スＳに
接続された二端子素子としての第二のＦＥＴ５のドレイ
ンｄ、ソ−スｓ間の電圧Ｖｄｓに対する、このドレイン
ｄ、ソ−スｓ間を通流する電流Ｉｄ（ＦＥＴ１のドレイ
ン電流Ｉｄに等しい）が、電圧Ｖｄｓの増加に従ってそ
の傾斜（微分係数）が単調減少する特性を有しているた
めであるが、このことを以下に詳述する。先ず、図５
は、第二のＦＥＴのドレインｄ、ソ−スｓ間に加えられ
た電圧Ｖｄｓと、そのときのドレインｄ、ソ−スｓ間に
流れるドレイン電流Ｉｄとの関係を示す電圧／電流特性
を示すものであり、この電圧／電流特性のカ−ブＶｇｓ
０は、ソ−スｓ、ゲ−トｇ間のゲ−トバイアス電圧が０
ボルト（同電位）の場合である。また、カ−ブＶｇｓ
１、Ｖｇｓ２、Ｖｇｓ３はそれぞれ、ソ−スＳ、ゲ−ト
Ｇ間のゲ−トバイアス電圧を負の方向に大きくした場合
を示す

【００２７】そこで、例えば、カ−ブＶｇｓ０において
は、ドレイン電流Ｉｄは、ドレインｄ、ソ−スｓ間の電
圧Ｖｄｓの増加と共に、ほぼ直線的に増加する部分Ｚ０
と、その傾斜（微分係数）が単調に減少する部分Ｚ１
と、傾斜（微分係数）がほぼ０で一定となる部分Ｚ２の
ように傾斜（微分係数）の変化範囲が大きくなっている
が、この第二のＦＥＴ５は、主に、ドレイン電流Ｉｄの
傾斜（微分係数）が単調に減少する部分Ｚ１の領域で使
用するようにしている。この結果、この第二のＦＥＴ５
のドレインｄ、ソ−スｓ間の電圧Ｖｄｓがゲ−トバイア
ス電圧Ｖｇｓｓに重畳されて、増幅素子であるＦＥＴ１
のソ−スＳ、ゲ−トＧ間にゲ−トバイアス電圧Ｖｇｓを
与えているのであるが、ＦＥＴ１のドレイン電流Ｉｄが
増加するほどＦＥＴ１のソ−スＳ、ゲ−トＧ間のゲ−ト
バイアス電圧Ｖｇｓに占める第二のＦＥＴのドレイン
ｄ、ソ−スｓ間の電圧Ｖｄｓが大きくなり、このため、
ＦＥＴ１のソ−スＳ、ゲ−トＧ間のゲ−トバイアス電圧
Ｖｇｓはその絶対値が少なくなって、図３に示すように
電圧／電流特性のカ−ブの傾斜が緩やかになるとともに
直線的になるのである。

【００２８】なお、図１に示す増幅器においては、第二
のＦＥＴ５のソ−スｓ，ゲ−トｇ間のゲ−トバイアス電
圧Ｖｇｓを０ボルト（同電位）にして、図５のカ−ブＶ
ｇｓ０を用いて説明したが、ソ−スｓ，ゲ−トｇ間に適
宜のゲ−トバイアス電圧Ｖｇｓを与えて使用することが
可能であることは説明するまでもない。この場合も、傾
斜（微分係数）の変化範囲は同様に大きい。このように
することによって、増幅器の電圧／電流特性を一層直線
的にすることが出来る。

【００２９】そして、このような電圧／電流特性を有す
る図１の構成の増幅器において、増幅器の入力端子ＩＮ
に、周波数の異なる二つの信号（入力信号）が入出され
ると、増幅器の出力端子ＯＵＴには、この二つの信号の
基本波と、基本波同志の周波数の和または差の周波数の
信号、即ち２次の相互変調成分（以下ＩＭ２という）
と、いずれか一方の基本波の周波数の２倍の周波数と他
の基本波の周波数との差の周波数の信号、即ち３次の相
互変調成分（以下ＩＭ３）が出力される。ここで、ＩＭ
２は増幅素子の２次歪みによって発生し、また、ＩＭ３
は３次歪みによって発生する。そして、基本波、ＩＭ
２、ＩＭ３は、それぞれ、入力信号のレベルの増加に伴
って増加するが、電圧／電流特性が、より直線的になっ
ているので、ＩＭ２、ＩＭ３のレベルは、従来のそれら
よりも低く抑えることができる。図６は、図１の増幅器
において、入力信号のレベルに対する基本波、ＩＭ２、
ＩＭ３の出力信号のレベルを示した入出力特性を示して
いる。

【００３０】図６において、横軸は増幅器の入力端子Ｉ
Ｎに入力される入力信号のレベル、縦軸は、増幅器の出
力端子ＯＵＴのおける出力信号のレベルを示し、共に、
７５Ωで終端した状態での測定値である。そして、図６
のカ−ブＡ、Ｂ、Ｃは、それぞれ増幅器の出力端子ＯＵ
Ｔにおける基本波、ＩＭ２、ＩＭ３を示し、このうち基
本波は、カ−ブＡに示すように入力信号のレベルと１対
１の関係で変化する。即ち、例えば、入力信号のレベル
が１０ｄＢ増加すれば出力信号も１０ｄＢ増加する。一
方、ＩＭ２（図６のカ−ブＢ）、ＩＭ３（図６のカ−ブ
Ｃ）は、入力信号のレベルに対してそれぞれ１対２、１
対３の関係で変化する。即ち、例えば、入力信号のレベ
ルが１０ｄＢ増加すれば出力信号は、それぞれ２０ｄ
Ｂ、３０ｄＢ増加する。従って、基本波の入出力特性を
示すカ−ブＡよりもＩＭ２の出力特性を示すカ−ブＢの
方が傾斜が急峻となり、同様に、ＩＭ２の出力特性を示
すカ−ブＢよりもＩＭ３の出力特性を示すカ−ブＣの方
が傾斜が急峻となっている。なお、カ−ブＡ、Ｂ、Ｃに
おいて、点線部分は実測の範囲外であるので、理論上の
推定部分となっている。

【００３１】従って、入力信号のレベルが大きくなるに
従って、増幅器の出力端子ＯＵＴに現れる相互変調成分
（ＩＭ２、ＩＭ３）のレベルは増大するが、例えば、基
本波の入出力特性を示すカ−ブＡとＩＭ２の出力特性を
示すカ−ブＢとが交わるインタ−セプトポイントＹ１、
と基本波の入出力特性を示すカ−ブＡとＩＭ３の出力特
性を示すカ−ブＣとが交わるインタ−セプトポイントＹ
２とは、従来の増幅器におけるそれらよりも、入力信号
のレベルが大きい方に移動し、それぞれ、１００ｄＢｍ
Ｖ（ミリボルト）、７０ｄＢ（ミリボルト）となって、
特に、ＩＭ２のレベルが抑えられているいることが分か
る。従って、例えば、入力信号のレベルが３０ｄＢｍＶ
（ミリボルト）の実用的なレベルでは、基本波のレベル
に対するＩＭ２のレベル、および、基本波のレベルに対
するＩＭ３のレベル（希望信号に対する非希望信号の比
という意味でＤ／Ｕ比という）はそれぞれ、−（マイナ
ス）７０ｄＢ、および−（マイナス）８０ｄＢとなり、
従来に対してそれぞれ１０ｄＢ、５ｄＢ改善されてい
る。

【００３２】以上のように、本発明の増幅器では、増幅
器の増幅素子１の非直線特性をキャンセルするような別
の素子、例えば二端子素子５を用いることで、増幅器の
歪みを少なくしているので、周波数の異なる多数の信号
を同時に増幅する広帯域増幅器として優れた歪み特性の
増幅器が実現できる。

【００３３】なお、本発明における増幅器の増幅素子と
しては、シングルゲ−トのＦＥＴ１を用いて説明した
が、これに限ることはなく、例えば、デュアルゲ−トの
ＦＥＴでもよく、また、バイポ−ラトランジスタであっ
てもよい。さらに、二端子素子としては第二のＦＥＴ５
のような電界効果トランジスタに限らず、例えば、バイ
ポ−ラトランジスタを用いてもよい。

【００３４】そして、二端子素子として第二のＦＥＴ５
を用いる場合であっても、そのソ−スｓ、ゲ−トｇ間の
バイアス電圧を０ボルトに固定する必要はなく、適宜の
バイアス電圧を与えることによって、増幅器全体として
の直線性を一層高めることができる。

【００３５】次に、本発明の第二の実施の形態を図１２
乃至図１４を参照して説明する。図１において、増幅素
子には第一ゲ−トＧ１、第二ゲ−トＧ３、ドレインＤ、
ソ−スＳを有するデュアルゲ−トＦＥＴ（以下単にＦＥ
Ｔという）４１が用いられ、第一ゲ−トＧ１は抵抗４２
を介してソ−スに直流的に接続され、第一ゲ−トＧ１と
ソ−スＳとは同電位になっている。また、第二ゲートＧ
２はグランドに接地されている。さらに、ＦＥＴ４１の
出力端子であるドレインＤには、電源端子Ｔから、互い
に直列接続された１０Ω程度の抵抗４３、０．１μＨ程
度のチョ−クインダクタ４４、３３Ω程度の抵抗４５を
介して電源電圧が供給されている。

【００３６】そして、ＦＥＴ４１の入力端子であるソ−
スＳは、６．８ｎＨ程度のチョ−クインダクタ４６、７
５Ω程度の抵抗４７を介してグランドに接地されてい
る。従って、この構成によって増幅素子であるＦＥＴ４
１のドレイン電流Ｉｄは、このＦＥＴ４１のソ−スＳを
介してグランドに通流するようになっている。そして、
増幅器の入力端子ＩＮから６．８ｎＦの直流阻止コンデ
ンサ４８を介して入力信号がＦＥＴ４１ソ−スＳに入力
され、ＦＥＴ４１のドレインＤからの出力信号が抵抗４
５、直流阻止コンデンサ４９を介して増幅器の出力端子
ＯＵＴから取り出されるようになっている。

【００３７】この第二の実施の形態における増幅器では
増幅素子として一個のデュアルゲ−トＦＥＴ４１を使用
しているが、デュアルゲ−トＦＥＴ４１は、周知の如
く、図１３に示すように二個のシングルゲ−トＦＥＴ５
０、５１をカスケ−ド接続したものと同じ構成をしてお
り、このため、図１２の増幅器は図１に示した第一の実
施の形態に於ける増幅器と全く同じ動作となる。そし
て、この場合、ＦＥＴ４１の第一ゲ−トＧ１、ソ−スＳ
側が図１における二端子素子５となり、ＦＥＴ４１の第
二ゲ−トＧ２、ドレインＤ側が図１における増幅素子１
となる。このように本発明の第二の実施の形態における
増幅器は一個のデュアルゲ−トＦＥＴ４１を用いること
で、相互変調歪みの少ない増幅器が構成できる。

【００３８】図１４は、図１２に示す増幅器におけるＦ
ＥＴ４１のソ−スＳとグランドとの間に接続したチョ−
クインダクタ４６と抵抗４７との挿入位置を交換し、チ
ョ−クインダクタ４６をグランド側とし、第一ゲ−トＧ
１を抵抗４２を介してチョ−クインダクタ４６と抵抗４
７との接続点に接続したものである。この結果、第一ゲ
−トＧ１はグランドと同電位となり、またソ−スＳはソ
−スＳからの電流によって抵抗４７による電圧降下でグ
ランドに対して高い電位となり、第一ゲ−トＧ１にバイ
アス電圧を与えることができる。従って、このバイアス
電圧を適切なものとすることによって増幅器の直線性を
良くすることができる。

【００３９】

【発明の効果】以上のように、本発明の増幅器は、入力
端子と出力端子とを有し、前記入力端子に供給した入力
電圧と前記出力端子に通流する出力電流との関係が、前
記出力電流の微分係数が入力電圧の増加とともに増大す
る非直線特性を有する増幅素子と、二つの端子を有し、
前記二つの端子間に印加した印加電圧と前記二つの端子
間に通流する通流電流との関係が、前記通流電流の微分
係数が前記印加電圧の増加ととももに減少する二端子素
子とを備え、前記増幅素子の前記入力端子に前記二端子
素子の一端を接続するととともに、前記二端子素子の他
端に入力信号を供給し、前記増幅素子の前記出力端子に
通流する出力電流を前記入力端子を介して前記二端子素
子に流すようにしたので、この二端子素子によって、増
幅器の増幅素子の非直線特性をキャンセルすることが
で、増幅器の歪みを少なくできる。その結果、周波数の
異なる多数の信号を同時に増幅する広帯域増幅器として
優れた歪み特性の増幅器が実現できる。

【００４０】また、本発明の増幅器は、増幅素子をゲ−
ト接地されたＦＥＴとし、このＦＥＴのソ−スを前記入
力端子としたので、二端子素子をこのＦＥＴのソ−スに
接続するだけでＦＥＴのドレイン電流をそのままこの二
端子素子に流すことができて増幅器の構成を簡単に出来
る。

【００４１】また、本発明の増幅器は、前記ＦＥＴをシ
ングルゲ−トＦＥＴとしたので、増幅器の構成は一層簡
単にできる。

【００４２】また、本発明の増幅器は、前記二端子素子
を第二のＦＥＴとし、前記第二のＦＥＴのドレインとソ
−スとを前記二端子としたので、この第二のＦＥＴの電
圧／電流特性に於ける傾斜の変化範囲が大きくし、増幅
素子の非直線特性をキャンセルするための第二のＦＥＴ
のドレイン、ソ−ス間電圧やドレイン電流を適宜に設定
することができる。

【００４３】また、本発明の増幅器は、前記前記第二の
ＦＥＴを第二のシングルゲ−トＦＥＴとし、前記第二シ
ングルゲ−トＦＥＴのソ−ス、ゲ−ト間にバイアス電圧
を与えるようにしたので、増幅素子の非直線特性をキャ
ンセルするための第二のＦＥＴのドレイン、ソ−ス間電
圧や電流を設定することが一層容易となる。

【００４４】また、本発明の増幅器は、第一ゲ−トと第
二ゲ−トとソ−スとドレインとを有するデュアルゲ−ト
ＦＥＴを用い、前記ソ−スと前記第一ゲ−トとを直流的
に接続するとともに、前記ソ−スに入力信号を入力し、
前記ドレインから出力信号を取り出すようにしたので、
デュアルゲ−トＦＥＴの第一ゲ−ト、ソ−ス側が二端子
素子となり、ＦＥＴの第二ゲ−ト、ドレイン側が増幅素
子となる。このため、一個のデュアルゲ−トＦＥＴを用
いることで、相互変調歪みの少ない増幅器が構成でき
る。

【００４５】また、本発明の増幅器は、前記第一ゲ−ト
と前記ソ−スとの間に、前記第一ゲ−トの電位が前記ソ
−スの電位よりも低くなるバイアス電圧を印加したの
で、このバイアス電圧を適切なものとすることによって
増幅器の直線性を良くすることができる。

【図面の簡単な説明】

【図１】本発明の第一の実施の形態における増幅器の回
路図である。

【図２】本発明の第一の実施の形態における増幅器にお
ける電圧／電流特性の測定回路図である。

【図３】本発明の第一の実施の形態における増幅器にお
ける電圧／電流特性図である。

【図４】本発明の第一の実施の形態における増幅器の電
圧／電流特性における微分係数を示す図である。

【図５】本発明の第一の実施の形態における増幅器にお
ける二端子阻止の電圧／電流特性図である。

【図６】本発明の第一の実施の形態における増幅器にお
ける入出力特性図である。

【図７】従来の増幅器の回路図である。

【図８】従来の増幅器における電圧／電流特性の測定回
路図である。

【図９】従来の増幅器における電圧／電流特性図であ
る。

【図１０】従来の増幅器の電圧／電流特性における微分
係数を示す図である。

【図１１】従来の増幅器における入出力特性図である。

【図１２】本発明の第二の実施の形態における増幅器の
回路図である。

【図１３】本発明の第二の実施の形態における増幅器に
使用するデュアルゲ−トＦＥＴの説明図である。

【図１４】本発明の第二の実施の形態における増幅器の
回路図である。

【符号の説明】

１ 増幅素子 ２、４３ 抵抗 ３、４４ チョ−クインダクタ ４、４５ 抵抗 ５ 二端子素子 ６、４６ チョ−クインダクタ ７、４７ 抵抗 ８、４８ 直流阻止コンデンサ ９、４９ 直流阻止コンダンサ １０、４２ 抵抗 ４１ デュアルゲ−トＦＥＴ Ｓ 増幅素子の入力端子 Ｄ 増幅素子の出力端子 Ｇ ゲ−ト Ｇ１ 第一ゲ−ト Ｇ２ 第二ゲ−ト ｄ 二端子素子の一端 ｓ 二端子素子の他端

Claims (7)

【特許請求の範囲】
1. 【請求項１】 入力端子と出力端子とを有し、前記入力
   端子に供給した入力電圧と前記出力端子に通流する出力
   電流との関係が、前記出力電流の微分係数が入力電圧の
   増加とともに増大する非直線特性を有する増幅素子と、
   二つの端子を有し、前記二つの端子間に印加した印加電
   圧と前記二つの端子間に通流する通流電流との関係が、
   前記通流電流の微分係数が前記印加電圧の増加とともも
   に減少する二端子素子とを備え、前記増幅素子の前記入
   力端子に前記二端子素子の一端を接続するととともに、
   前記二端子素子の他端に入力信号を供給し、前記増幅素
   子の前記出力端子に通流する出力電流を前記入力端子を
   介して前記二端子素子に流すことを特徴とする増幅器。
2. 【請求項２】 前記増幅素子をゲ−ト接地されたＦＥＴ
   とし、前記ＦＥＴのソ−スを前記入力端子としたことを
   特徴とする請求項１記載の増幅器。
3. 【請求項３】 前記ＦＥＴをシングルゲ−トＦＥＴとし
   たことを特徴とする請求項２記載の増幅器。
4. 【請求項４】 前記二端子素子を第二のＦＥＴとし、前
   記第二のＦＥＴのドレインとソ−スとを前記二端子とし
   たことを特徴とする請求項１または２または３記載の増
   幅器。
5. 【請求項５】 前記前記第二のＦＥＴを第二のシングル
   ゲ−トＦＥＴとし、前記第二シングルゲ−トＦＥＴのソ
   −ス、ゲ−ト間にバイアス電圧を与えるようにしたこと
   を特徴とする請求項４記載の増幅器。
6. 【請求項６】 第一ゲ−トと第二ゲ−トとソ−スとドレ
   インとを有するデュアルゲ−トＦＥＴを用い、前記ソ−
   スと前記第一ゲ−トとを直流的に接続するとともに、前
   記ソ−スに入力信号を入力し、前記ドレインから出力信
   号を取り出すことを特徴とする増幅器。
7. 【請求項７】 前記第一ゲ−トと前記ソ−スとの間に、
   前記第一ゲ−トの電位が前記ソ−スの電位よりも低くな
   るバイアス電圧を印加したことを特徴とする請求項６記
   載の増幅器。