JPH1034896A - レーザービームプリンタビデオ信号出力回路 - Google Patents
レーザービームプリンタビデオ信号出力回路Info
- Publication number
- JPH1034896A JPH1034896A JP8199330A JP19933096A JPH1034896A JP H1034896 A JPH1034896 A JP H1034896A JP 8199330 A JP8199330 A JP 8199330A JP 19933096 A JP19933096 A JP 19933096A JP H1034896 A JPH1034896 A JP H1034896A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- video
- pulse
- video signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Laser Beam Printer (AREA)
- Facsimile Scanning Arrangements (AREA)
- Controls And Circuits For Display Device (AREA)
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】
【課題】 比較的低い周波数のビデオクロックでシリア
ルビデオ信号を得る。 【解決手段】 入力ビデオ信号を記憶するビデオメモリ
１と、ビデオクロックｄを発生する発振回路２と、ビデ
オメモリ１からのパラレルビデオ信号ａをビデオクロッ
クｄに従いパラレルデータとして一時的にラッチするラ
ッチ回路３と、ビデオクロックｄに同期したクロック同
期パルスｅを発生する単安定マルチバイブレータ４と、
クロック同期パルスｅを順次遅延させ遅延パルスｆ，ｇ
・・・・・ｌを出力する遅延回路５−１，５−２・・・
・・５−７と、ラッチ回路３からのパラレルデータ信号
とクロック同期パルスｅと遅延パルスｆ，ｇ・・・・・
ｌを合成してシルアルビデオ信号ｍを出力する合成回路
６とを含んで構成される。
ルビデオ信号を得る。 【解決手段】 入力ビデオ信号を記憶するビデオメモリ
１と、ビデオクロックｄを発生する発振回路２と、ビデ
オメモリ１からのパラレルビデオ信号ａをビデオクロッ
クｄに従いパラレルデータとして一時的にラッチするラ
ッチ回路３と、ビデオクロックｄに同期したクロック同
期パルスｅを発生する単安定マルチバイブレータ４と、
クロック同期パルスｅを順次遅延させ遅延パルスｆ，ｇ
・・・・・ｌを出力する遅延回路５−１，５−２・・・
・・５−７と、ラッチ回路３からのパラレルデータ信号
とクロック同期パルスｅと遅延パルスｆ，ｇ・・・・・
ｌを合成してシルアルビデオ信号ｍを出力する合成回路
６とを含んで構成される。
Description
【０００１】
【発明の属する技術分野】本発明はレーザービームプリ
ンタビデオ信号出力回路、特に、パラレルデータである
ビデオ信号をシリアルデータに変換して出力するレーザ
ービームプリンタビデオ信号出力回路に関する。
ンタビデオ信号出力回路、特に、パラレルデータである
ビデオ信号をシリアルデータに変換して出力するレーザ
ービームプリンタビデオ信号出力回路に関する。
【０００２】
【従来の技術】従来のレーザービームプリンタビデオ信
号出力回路について図面を参照して詳細に説明する。
号出力回路について図面を参照して詳細に説明する。
【０００３】図４は、従来の一例を示すブロック図であ
る。図４に示すレーザービームプリンタビデオ信号出力
回路は、ビデオメモリ１１と、発振回路１２と、並列・
直列変換回路１３とを含んで構成される。（例えば、特
開平３−２８７２９４号公報参照） 図５は、図４に示すレーザービームプリンタビデオ信号
出力回路の動作を示すタイムチャートである。ビデオメ
モリ１１からのパラレルビデオ信号ａは、発振回路１２
からのビデオクロックｃのタイミングで、並列・直列変
換回路１３によりシリアルビデオ信号ｂに変換され、図
示省略した表示器へ転送される。
る。図４に示すレーザービームプリンタビデオ信号出力
回路は、ビデオメモリ１１と、発振回路１２と、並列・
直列変換回路１３とを含んで構成される。（例えば、特
開平３−２８７２９４号公報参照） 図５は、図４に示すレーザービームプリンタビデオ信号
出力回路の動作を示すタイムチャートである。ビデオメ
モリ１１からのパラレルビデオ信号ａは、発振回路１２
からのビデオクロックｃのタイミングで、並列・直列変
換回路１３によりシリアルビデオ信号ｂに変換され、図
示省略した表示器へ転送される。
【０００４】
【発明が解決しようとする課題】上述した従来のレーザ
ービームプリンタビデオ信号出力回路は、記録速度の高
速化にともないビデオクロックの周波数が高くなると、
並列・直列変換回路の動作限界を越すようになるという
問題があった。
ービームプリンタビデオ信号出力回路は、記録速度の高
速化にともないビデオクロックの周波数が高くなると、
並列・直列変換回路の動作限界を越すようになるという
問題があった。
【０００５】
【課題を解決するための手段】第１の発明のレーザービ
ームプリンタビデオ信号出力回路は、入力ビデオ信号を
記憶するビデオメモリと、ビデオクロックを発生する発
振回路と、前記ビデオメモリからのパラレルビデオ信号
を前記ビデオクロックに従いパラレルデータとして一時
的にラッチするラッチ回路と、前記ビデオクロックに同
期したクロック同期パルスを発生する単安定マルチバイ
ブレータと、前記クロック同期パルスを順次遅延させ遅
延パルスを出力する複数の遅延回路と、前記ラッチ回路
からのパラレルデータ信号と前記クロック同期パルスと
前記遅延パルスを合成してシルアルビデオ信号を出力す
る合成回路とを含んで構成される。
ームプリンタビデオ信号出力回路は、入力ビデオ信号を
記憶するビデオメモリと、ビデオクロックを発生する発
振回路と、前記ビデオメモリからのパラレルビデオ信号
を前記ビデオクロックに従いパラレルデータとして一時
的にラッチするラッチ回路と、前記ビデオクロックに同
期したクロック同期パルスを発生する単安定マルチバイ
ブレータと、前記クロック同期パルスを順次遅延させ遅
延パルスを出力する複数の遅延回路と、前記ラッチ回路
からのパラレルデータ信号と前記クロック同期パルスと
前記遅延パルスを合成してシルアルビデオ信号を出力す
る合成回路とを含んで構成される。
【０００６】第２の発明のレーザービームプリンタビデ
オ信号出力回路は、第１の発明において、前記クロック
同期パルスのパルス幅は、前記ビデオクロックの周期の
ラッチパラレルデータ数分の１の時間である。
オ信号出力回路は、第１の発明において、前記クロック
同期パルスのパルス幅は、前記ビデオクロックの周期の
ラッチパラレルデータ数分の１の時間である。
【０００７】第３の発明のレーザービームプリンタビデ
オ信号出力回路は、第１の発明において、前記複数の遅
延回路の遅延時間が前記クロック同期パルスのパルス幅
と同じである。
オ信号出力回路は、第１の発明において、前記複数の遅
延回路の遅延時間が前記クロック同期パルスのパルス幅
と同じである。
【０００８】
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。
して詳細に説明する。
【０００９】図１は本発明の一実施形態を示すブロック
図である。図１に示すレーザービームプリンタビデオ信
号出力回路は、入力ビデオ信号を記憶するビデオメモリ
１と、ビデオクロックｄを発生する発振回路２と、ビデ
オメモリ１からのパラレルビデオ信号ａをビデオクロッ
クｄに従いパラレルデータとして一時的にラッチするラ
ッチ回路３と、ビデオクロックｄに同期したクロック同
期パルスｅを発生する単安定マルチバイブレータ４と、
クロック同期パルスｅを順次遅延させ遅延パルスｆ，ｇ
・・・・・ｌを出力する遅延回路５−１，５−２・・・
・・５−７と、ラッチ回路３からのパラレルデータ信号
とクロック同期パルスｅと遅延パルスｆ，ｇ・・・・・
ｌを合成してシルアルビデオ信号ｍを出力する合成回路
６とを含んで構成される。
図である。図１に示すレーザービームプリンタビデオ信
号出力回路は、入力ビデオ信号を記憶するビデオメモリ
１と、ビデオクロックｄを発生する発振回路２と、ビデ
オメモリ１からのパラレルビデオ信号ａをビデオクロッ
クｄに従いパラレルデータとして一時的にラッチするラ
ッチ回路３と、ビデオクロックｄに同期したクロック同
期パルスｅを発生する単安定マルチバイブレータ４と、
クロック同期パルスｅを順次遅延させ遅延パルスｆ，ｇ
・・・・・ｌを出力する遅延回路５−１，５−２・・・
・・５−７と、ラッチ回路３からのパラレルデータ信号
とクロック同期パルスｅと遅延パルスｆ，ｇ・・・・・
ｌを合成してシルアルビデオ信号ｍを出力する合成回路
６とを含んで構成される。
【００１０】図２は、図１に示すレーザービームプリン
タビデオ信号出力回路の動作を示すタイムチャートであ
る。クロック同期パルスｅのパルス幅は、ビデオクロッ
クｄの周期のラッチパラレルデータ数分の１の時間であ
る。遅延回路５−１，５−２・・・・・５−７の遅延時
間は、クロック同期パルスｅのパルス幅と同じである。
タビデオ信号出力回路の動作を示すタイムチャートであ
る。クロック同期パルスｅのパルス幅は、ビデオクロッ
クｄの周期のラッチパラレルデータ数分の１の時間であ
る。遅延回路５−１，５−２・・・・・５−７の遅延時
間は、クロック同期パルスｅのパルス幅と同じである。
【００１１】図３は図１に示す合成回路６の出力シルア
ルビデオ信号ｍとビデオクロックｄとの関係を示すタイ
ムチャートである。
ルビデオ信号ｍとビデオクロックｄとの関係を示すタイ
ムチャートである。
【００１２】
【発明の効果】本発明のレーザービームプリンタビデオ
信号出力回路は、ビデオクロックに同期しビデオクロッ
クより狭い幅のクロック同期パルスを発生させ、このク
ロック同期パルスを順次遅延させた遅延パルスを用いる
ことにより、比較的低い周波数のビデオクロックでシリ
アルビデオ信号を得ることができるという効果がある。
信号出力回路は、ビデオクロックに同期しビデオクロッ
クより狭い幅のクロック同期パルスを発生させ、このク
ロック同期パルスを順次遅延させた遅延パルスを用いる
ことにより、比較的低い周波数のビデオクロックでシリ
アルビデオ信号を得ることができるという効果がある。
【００１３】
【図１】本発明の一実施形態を示すブロック図である。
【図２】本発明の動作を説明するタイムチャートであ
る。
る。
【図３】本発明の動作を説明するタイムチャートであ
る。
る。
【図４】従来の一例を示すブロック図である。
【図５】従来例の動作を示すタイムチャートである。
１ ビデオメモリ ２ 発振回路 ３ ラッチ回路 ４ 単安定マルチバイブレータ ５ 遅延回路 ６ 合成回路
Claims (3)
- 【請求項１】 入力ビデオ信号を記憶するビデオメモリ
と、ビデオクロックを発生する発振回路と、前記ビデオ
メモリからのパラレルビデオ信号を前記ビデオクロック
に従いパラレルデータとして一時的にラッチするラッチ
回路と、前記ビデオクロックに同期したクロック同期パ
ルスを発生する単安定マルチバイブレータと、前記クロ
ック同期パルスを順次遅延させ遅延パルスを出力する複
数の遅延回路と、前記ラッチ回路からのパラレルデータ
信号と前記クロック同期パルスと前記遅延パルスを合成
してシルアルビデオ信号を出力する合成回路とを含むこ
とを特徴とするレーザービームプリンタビデオ信号出力
回路。 - 【請求項２】 前記クロック同期パルスのパルス幅は、
前記ビデオクロックの周期のラッチパラレルデータ数分
の１の時間である請求項１記載のレーザービームプリン
タビデオ信号出力回路。 - 【請求項３】 前記複数の遅延回路の遅延時間が前記ク
ロック同期パルスのパルス幅と同じである請求項１記載
のレーザービームプリンタビデオ信号出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8199330A JP2872127B2 (ja) | 1996-07-29 | 1996-07-29 | レーザービームプリンタビデオ信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8199330A JP2872127B2 (ja) | 1996-07-29 | 1996-07-29 | レーザービームプリンタビデオ信号出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1034896A true JPH1034896A (ja) | 1998-02-10 |
| JP2872127B2 JP2872127B2 (ja) | 1999-03-17 |
Family
ID=16406011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8199330A Expired - Fee Related JP2872127B2 (ja) | 1996-07-29 | 1996-07-29 | レーザービームプリンタビデオ信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2872127B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100756968B1 (ko) * | 2006-10-11 | 2007-09-07 | 기아자동차주식회사 | 차량용 콘솔의 록킹 장치 |
-
1996
- 1996-07-29 JP JP8199330A patent/JP2872127B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100756968B1 (ko) * | 2006-10-11 | 2007-09-07 | 기아자동차주식회사 | 차량용 콘솔의 록킹 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2872127B2 (ja) | 1999-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7295139B2 (en) | Triggered data generator | |
| KR100228592B1 (ko) | 반도체 시험 장치의 주기 발생 회로 | |
| JPH1034896A (ja) | レーザービームプリンタビデオ信号出力回路 | |
| JPH0865173A (ja) | パラレルシリアル変換回路 | |
| JP3544998B2 (ja) | レートコンバータ | |
| JP3360769B2 (ja) | ビデオ信号処理回路 | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| JPH09139730A (ja) | エラステックストア | |
| JP2667671B2 (ja) | データ出力装置 | |
| JP2722808B2 (ja) | サンプリングクロック発生回路 | |
| JP4143703B2 (ja) | デジタル演算処理方法 | |
| JPH08163399A (ja) | ディジタル信号の位相差吸収装置 | |
| JP2854407B2 (ja) | パルスジェネレータ | |
| JP3415649B2 (ja) | 信号発生回路 | |
| JPH05218999A (ja) | 列変換回路 | |
| JP3346497B2 (ja) | 電源同期パルス生成回路 | |
| JPH0522548A (ja) | 像形成装置の印字同期制御回路 | |
| JPS62150985A (ja) | フイ−ドフオワ−ド形ｔｂｃ回路 | |
| JPS63101919A (ja) | クロツク制御回路 | |
| JPH0879210A (ja) | 多重化回路 | |
| JPH08237235A (ja) | ディジタル通信システム | |
| JPH0773364B2 (ja) | ジツタ補正回路 | |
| JPH06334620A (ja) | データ発生回路 | |
| JPH1056362A (ja) | ディジタル信号処理集積回路 | |
| JPH02228169A (ja) | レーザービーム変調信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981208 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |