JPH103751A - 再生装置 - Google Patents

Abstract

(57)【要約】 【課題】 高速サーチ時においてもデータを正確に再生
する。 【解決手段】 再生装置は、互いに異なるアジマス角を
有する複数の回転ヘッドを用いて記録媒体をトレース
し、データを再生する再生手段と、前記再生データに位
相同期したクロックを発生する発生手段と、前記複数の
回転ヘッドのうちの所定の回転ヘッドより再生されるデ
ータの周波数のみに応じた周波数の前記クロックを発生
するべく前記発生手段の発生動作を制御する制御手段と
を備えて構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は再生装置に関し、特
には、記録媒体から再生されたデジタル信号よりクロッ
クを再生する装置に関するものである。

【０００２】

【従来の技術】従来、デジタルＶＴＲ等のように高速で
データを伝送（記録再生）する装置において、受信デー
タ列からクロックを抽出する場合にフェイズロックドル
ープ（以下ＰＬＬ）を用いることが知られている。

【０００３】図８にこのようなＰＬＬ回路の構成を示
す。

【０００４】図８において、不図示のテープから再生さ
れたデータが位相比較器３０１に入力され、電圧制御発
振器（以下ＶＣＯ）３０３から出力されたクロックとの
位相差が検出される。位相比較器３０１の出力はループ
フィルタ３０２を介してＶＣＯ３０３に入力され、ルー
プフィルタの出力電圧に応じた周波数の信号をクロック
として出力する。

【０００５】即ち、不図示の回転ヘッドの回転むらや、
テープの伸縮等により再生デジタルデータの位相が変動
すると、クロックとの位相差を位相比較器３０１で検出
し、ループフィルタ３０２を介してＶＣＯ３０３にフィ
ードバックして発振周波数を制御することにより、再生
デジタルデータの位相変動に追従したクロックを発生す
ることができる。

【０００６】

【発明が解決しようとする課題】ここで、高速再生、い
わゆるピクチャーサーチを行う場合を考える。

【０００７】デジタルＶＴＲにおいては通常、高密度記
録を行うため、異なるアジマス角を有する複数のヘッド
によりガードバンドレス記録を行っている。

【０００８】従って、通常再生時には問題にならない
が、ピクチャーサーチ時にはアジマスに交差する方向の
速度成分がアジマス角によって異なってしまい、例えば
プラスアジマスのヘッドから再生されるデータの周波数
と、マイナスアジマスのヘッドから再生されるデータの
周波数とが、サーチ速度に応じて一方は周波数の高い方
へ、他方は周波数の低い方へそれぞれ離れていってしま
う。

【０００９】この様子を図７に示す。

【００１０】図において、横軸はサーチ速度であり、縦
軸は互いにアジマス角の異なる２つのヘッドから再生さ
れるデータの周波数を示している。

【００１１】例えば、２５０倍速では、再生データの周
波数は、マイナスアジマスヘッドが通常再生時の−４３
％、プラスアジマスヘッドが通常再生時の−４３％にな
ることがわかる。

【００１２】通常、画像を出力しながらのサーチ、いわ
ゆるピクチャーサーチは、数倍程度なので、例えば１０
倍のサーチでもアジマスによる再生データの周波数の差
はわずかであり、ＰＬＬのロックレンジに収まる。

【００１３】しかし、インデックスや静止画像等を示す
ＩＤをサーチしながら早送り、巻き戻しを行う（以下イ
ンデックスサーチ）際に、サーチ速度を２００倍，３０
０倍にするとアジマスによる再生データの周波数の差が
顕著になり、更に、サーチによる再生データの周波数の
ゆらぎも加わり、ＰＬＬのロックレンジをオーバーして
しまうという問題があった。

【００１４】従って、高速サーチ時には正確なクロック
を発生することができず、良好な再生データを得られな
かった。

【００１５】また、良好な再生データを得るためには低
速のサーチしか行うことができなかった。

【００１６】本発明は、前述の如き問題を解消し、高速
サーチ等の場合であっても、正確にデータを再生するこ
とのできる装置を提供することを目的とする。

【００１７】

【課題を解決するための手段】従来抱えている課題を解
決し、前記目的を達成するため、本発明は、互いに異な
るアジマス角を有する複数の回転ヘッドを用いて記録媒
体をトレースし、データを再生する再生手段と、前記再
生データに位相同期したクロックを発生する発生手段
と、前記複数の回転ヘッドのうちの所定の回転ヘッドよ
り再生されるデータの周波数のみに応じた周波数の前記
クロックを発生するべく前記発生手段の発生動作を制御
する制御手段とを備えて構成されている。

【００１８】

【発明の実施の形態】以下、本発明の実施形態について
詳細に説明する。

【００１９】図１は、本発明を適用したデジタルＶＴＲ
の再生系の構成を示す図である。

【００２０】図１において、回転ドラム１０３に近接し
て搭載されたマイナスアジマスヘッド１０５及びプラス
アジマスヘッド１０７により磁気テープ１０１をトレー
スし、デジタルデータを再生し、アンプ１０９，１１１
で増幅してイコライザ１１７，１１９に出力する。イコ
ライザ１１７，１１９は、磁気記録再生系でのデータの
劣化を補償してＰＬＬ回路１１７，１１９に出力する。
ＰＬＬ回路１１７，１１９はそれぞれ、後述のようにヘ
ッド１０５，１０７からの再生データに位相同期したク
ロックを発生し、トラックメモリ１２９及びサブコード
ＩＤ検出回路１２５，１２７に出力する。

【００２１】また、これらＰＬＬ１１７，１１９には、
ＣＰＵ１２３により制御される基準信号発生器１２１か
ら、設定された周波数に応じた基準信号が入力されてい
る。この基準信号により、再生データのエンベロープが
得られたときのＰＬＬの発振周波数は設定され、この初
期発振周波数を中心にＰＬＬのロックレンジが設定され
る。

【００２２】サブコードＩＤ検出回路１２５，１２７
は、再生データ中のサブコード及びサブコードのＩＤを
抽出し、サブコードデータをスイッチ１３１，１３３に
出力する。また、ＩＤ及びＩＤの誤り検出のためのＩＤ
パリティデータをＩＤパリティ検査回路１３５，１３７
に出力する。

【００２３】ＩＤパリティ検査回路１２５，１３７は、
ＩＤとＩＤパリティとにエラーがないかを検査し、エラ
ーがない場合のみスイッチ１３１，１３３を閉成してＩ
ＤデータをＣＰＵ１２３に出力する。

【００２４】また、トラックメモリ１２９は、ＰＬＬ１
１７，１１９から出力されるクロックを用いて再生デー
タを記憶し、記憶したデータを後段の処理回路に適した
順序に並び変えてＥＣＣ回路１３９に出力する。

【００２５】ＥＣＣ回路１３９は、記録時に付加された
パリティデータを用いて再生データ中の誤りを訂正し、
ＶＬＤ回路１４１に出力する。ＶＬＤ回路１４１は、可
変長符号化された再生データを復号し、逆ＤＣＴ回路１
４３に出力する。逆ＤＣＴ回路１４３は復号されたデー
タに対して逆ＤＣＴの処理を施してメモリ１４５に出力
する。メモリ１４５は再生データをラスタスキャンの順
番に並び変え、Ｄ／Ａ変換器１４７，端子１４９を介し
て出力する。

【００２６】一方、ドラムモータ１５１には、ＦＧ検出
器１５３とＰＧ検出器１５５とが取りつけられ、各検出
器からＤＦＧパルス及びＤＰＧパルスが発生されてＣＰ
Ｕ１２３に出力される。ＣＰＵ１２３はこれらのＤＦＧ
及びＤＰＧを用いて周知の方法によりドラムモータの制
御電圧を算出し、Ｄ／Ａ変換器１５７とモータドライバ
１５９を介してドラムモータ１５１が正規の回転数と位
相で回転するようにフィードバック制御をかける。

【００２７】また、磁気テープ１０１はキャプスタン１
６１とピンチローラ１６３にはさまれて、キャプスタン
モータ１６５により搬送される。キャプスタンモータ１
６５にはＦＧ検出回路１６７が設けられ、ＣＦＧパルス
がＣＰＵ１２３に出力される。ＣＰＵ１２３はこのＣＦ
Ｇを用いて周知の方法にてキャプスタンモータの制御電
圧を算出し、Ｄ／Ａ変換器１６９とモータドライバ１７
１とを介してキャプスタンモータ１６５が正規の回転数
で回転するようにフィードバック制御を掛けている。

【００２８】次に、ＰＬＬ１１７，１１９の動作につい
て説明する。

【００２９】図２はＰＬＬ１１７，１１９の構成を示す
図である。

【００３０】図において、イコライザ１１３，１１５か
ら出力された再生データが端子２０１より位相比較器２
０３の一方の端子とレジスタ２０５に供給される。

【００３１】また、位相比較器２０３の他方の端子には
後述するＶＣＯ２０７から出力されたクロックが供給さ
れている。

【００３２】位相比較器２０３はこれら２つの信号の位
相差に比例した電圧を有する信号を発生し、ループフィ
ルタ２０９に出力する。ループフィルタ２０９は増幅器
２１１，抵抗２１３，２１５，コンデンサ２１７及び、
出力を±０．７Ｖでリミットするダイオード２１９，２
２１で構成されており、入力信号の高周波成分を抑圧し
て加算器２２５の一方の入力に出力する。なお、増幅器
２１１の入出力端子間にはアナログスイッチ２２３が接
続されている。

【００３３】一方入力端子２２７には、前述の基準信号
発生器１２１より、再生データの周波数に概等しい周波
数の基準信号が入力され、周波数位相比較器（以下ＦＰ
Ｃ）２２９に出力される。ＦＰＣ２２９のもう一方の入
力にはＶＣＯ２０７の出力が加えられてその周波数及び
位相が比較され、比較結果がアナログスイッチ２３１に
出力される。なお、ＦＰＣ２２９の例としては、モトロ
ーラ社のＭＣ１２０４０が挙げられる。

【００３４】アナログスイッチ２３１は後述のタイミン
グで閉じられ、アナログスイッチ２３１が閉じられると
ＦＰＣ２２９の出力はループフィルタ２４５に出力され
る。ループフィルタ２４５は増幅器２３３，抵抗２３
５，２３７及びコンデンサ２３９で構成されており、出
力信号を加算器２２５のもう一方の入力として出力す
る。

【００３５】加算器２２５は入力された２つの信号を加
算してＶＣＯ２０７に出力する。

【００３６】このＰＬＬ回路は、端子２０１に入力され
た再生データに位相を合わせるモード（モードＡ）と、
端子２２７に入力された基準信号に周波数及び位相を合
わせるモード（モードＢ）とがあり、アナログスイッチ
２２３及びアナログスイッチ２３１が開いた状態でモー
ドＡとなり、アナログスイッチ２２３及びアナログスイ
ッチ２３１が閉じた状態でモードＢとなる。

【００３７】モードＡにおいては、端子２０１に入力さ
れた再生データとＶＣＯ２０７との位相誤差がループフ
ィルタ２０８に入力され、ループフィルタ２０９で平均
化されて再生データとＶＣＯ２０７に出力クロックとの
位相誤差を打ち消すような電圧を有する制御信号がＶＣ
Ｏ６０７に入力されるというＰＬＬ回路を構成してい
る。このとき、アナログスイッチ２３１は開放されてい
るので、増幅器２３３の出力は一定電圧が保たれてい
る。

【００３８】モードＢにおいては、ＦＰＣ２２９によっ
て端子２２７より入力された基準信号とＶＣＯ２０７の
出力クロックとが比較され、その誤差を示す信号がルー
プフィルタ２４５に入力される。そして、ループフィル
タ２４５において、ＦＰＣ２２９の出力信号が平均化さ
れ、誤差を減少させるような電圧を有する信号がＶＣＯ
６０７に入力されるというフィードバックループを構成
している。また、このときアナログスイッチ２２３は閉
じられているので、増幅器２０９の出力は零に保たれ
る。

【００３９】このような構成において、通常再生時は、
再生アンプ１０９で増幅されたマイナスアジマスヘッド
１０５からの出力を、不図示のトラッキング制御回路に
供給し、再生データから得られるパイロット信号成分を
用いてキャプスタンモータ１６５を制御し、テープ１０
１上に形成されているトラックに、アジマスの一致した
ヘッドを正確にトレースさせる。

【００４０】また、ピクチャーサーチ時は、キャプスタ
ンモータ１６５をピクチャーサーチに対応した回転数で
回転させると共に、基準信号発生回路１２１に図７の一
点鎖線で示した、２つのアジマスの中間的な周波数の信
号を基準信号として供給することで、クロックの周波数
をＰＬＬのロックレンジに収める。

【００４１】また、インデックスサーチ時は、キャプス
タンモータ１６５をインデックスサーチに対応した回転
数で回転させるが、１００倍・２００倍となると、前述
の如くプラスアジマスヘッドから再生されるデータの周
波数と、マイナスアジマスヘッドから再生されるデータ
の周波数は数％も異なり、更にサーチによる再生データ
の周波数のゆらぎも加味すると、ＰＬＬのロックレンジ
をオーバーすることになるので、基準信号発生器１２１
に、図７の実線に示すマイナスアジマスの再生データの
周波数を有する信号を基準信号として出力することによ
り、マイナスアジマスヘッドから再生されるデータに正
確に位相同期したクロックを得、データを正確に再生可
能にしている。

【００４２】以下、本形態におけるインデックスサーチ
時のＣＰＵ１２３の制御動作について、図３のフローチ
ャートを用いて説明する。

【００４３】まず、不図示の操作スイッチにより、イン
デックスサーチのスタートが指示されると、キャプスタ
ンモータ１６５を駆動してインデックスサーチに対応し
た回転数で回転させ（ステップＳ１）、また、基準信号
発生器１２１に前述の如くマイナスアジマスヘッドに対
応した周波数の信号を発生させるように制御信号を出力
する（ステップＳ２）。

【００４４】次に、前述のようにＰＬＬ１１７より得ら
れた再生クロックを用いて、サブコードＩＤ検出回路に
より再生データ中よりＩＤデータを抽出し、ＩＤが更新
されたか否かを検出する（ステップＳ３）。ここで、サ
ブコードＩＤ検出回路１２５がマイナスアジマスヘッド
１０５からの再生データを処理するので、主にサブコー
ドＩＤ検出回路１２５からのサブコードが更新されるこ
とが多い。

【００４５】サブコードＩＤが更新された場合、更新さ
れたサブコード内のインデックスフラグを検査し、フラ
グが立っている場合、インデックス検査済みフラグを立
てて、キャプスタンモータ１６５を制御してテープ１０
１の搬送を停止する。

【００４６】図４に本形態のインデックスサーチにおけ
る各ヘッドからの再生エンベロープとＰＬＬ１１７，１
１９内のＶＣＯの入力電圧の様子を示す。

【００４７】図４（ａ）はマイナスアジマスヘッドの再
生エンベロープを示し、（ｂ）はＰＬＬ１１７内のＶＣ
Ｏの入力電圧を示す。

【００４８】図に示したように、ヘッド１０５がテープ
１０１をトレースしている期間はＰＬＬ１１７はモード
Ａとなり、再生データの位相ロックしたクロックを発生
する。また、それ以外の期間ではモードＢに設定され、
基準信号に従ったクロックを発生する。

【００４９】本形態では、マイナスアジマスヘッドによ
り再生されるデータの周波数に基準信号発生器１２１の
出力信号の周波数を合わせているので、エンベロープの
得られている処ではＶＣＯの制御電圧はロックレンジの
中心付近に保たれる。

【００５０】また、図４（ｃ）はプラスヘッドの再生エ
ンベロープを示し、（ｄ）はＰＬＬ１１９内のＶＣＯの
入力電圧を示す。

【００５１】プラスアジマスヘッドについては、再生デ
ータの周波数よりも基準信号発生器１２１からの基準信
号の周波数が低いので、ＶＣＯの入力電圧は、エンベロ
ープの得られている処ではＰＬＬがロックレンジの端で
かかるか、もしくははずれている。これは設計通りの動
作であり、マイナスアジマスヘッドを重視した結果であ
る。

【００５２】このように、本形態では、インデックスサ
ーチ等の超高速サーチ時において、ＰＬＬに出力する基
準信号の周波数を、マイナスアジマスのヘッドから再生
されるデータの周波数に合わせたため、高速サーチ時に
おいてもマイナスアジマスヘッドからの再生データに正
確に位相同期したクロックを発生することができ、デー
タを正確に再生することができる。

【００５３】前述の形態においては、ドラムモータ１５
１を通常再生の回転数のままインデックスサーチを行っ
たが、ドラムモータ１５１の回転数を順方向サーチの際
は速め、また、逆方向サーチの際には遅くすることでマ
イナスアジマスヘッドの再生データの周波数を通常再生
時の周波数と等しくする方法も考えられる。この方法は
ドラムの回転数を変化させるので、多少モードの遷移に
時間がかかるが、ＰＬＬ１１７，１１９を通常再生時と
同じ特性で用いることができる。

【００５４】図５にサーチ速度に対する設定するべきド
ラムモータ１５１の回転数と各ヘッドより再生される周
波数変移を示す。

【００５５】動図に示すように、ドラムモータ１５１の
回転数をＣＰＵ１２３により制御することにより、マイ
ナスアジマスヘッドの再生データの周波数を通常再生時
の周波数と等しくすることができる。

【００５６】このような制御についてのＣＰＵ１２３の
動作のフローを図６に示す。

【００５７】図６において、図３に示した動作と異なる
のは、ステップＳ１のあとに、ステップＳ９において、
当該サーチ速度にてマイナスアジマスヘッドの再生デー
タの周波数が通常再生時の周波数と等しくなるようにド
ラムモータ１５１を制御することである。

【００５８】なお、インデックスサーチに必要なインデ
ックスＩＤはプラスアジマスのトラックにもマイナスア
ジマスのトラックにもそれぞれ記録されており、マイナ
スアジマスのトラックのみからＩＤを抽出しても何等問
題はない。

【００５９】また、前述の実施形態では、順方向のサー
チ時について説明したが、逆方向のサーチ時においても
同様にマイナスアジマスヘッドの再生データの周波数を
ＰＬＬの基準信号の周波数とすることにより、同様の効
果が得られる。

【００６０】また、前述の形態では、マイナスアジマス
ヘッドの再生データの周波数に基準信号の周波数を合わ
せたが、これに限らず、互いに異なるアジマスのヘッド
のなかの所定のヘッドからの再生データの周波数を有す
る制御信号でにＰＬＬを制御するように構成することも
可能であり、同様の効果を有する。

【００６１】

【発明の効果】以上の説明から明らかなように、本発明
では、所定のアジマス角を有するヘッドの再生データの
周波数のみに対応したクロックを発生させるので、例え
ば、高速サーチ時等のクロックの周波数アジマス角によ
って大きく異なる場合であっても、少なくとも所定のア
ジマスのヘッドからの再生データに位相同期したクロッ
クは発生させることができ、すべてのデータが再生不能
になることを防止することができる。

【図面の簡単な説明】

【図１】本発明の実施形態としてのデジタルＶＴＲの構
成を示すブロック図である。

【図２】図１におけるＰＬＬ回路の構成を示すブロック
図である。

【図３】図１の装置の動作を説明するためのフローチャ
ートである。

【図４】図２の回路の動作を説明するための図である。

【図５】図１の装置の他の動作を説明するための図であ
る。

【図６】図１の装置の他の動作を説明するためのフロー
チャートである。

【図７】図１の装置の動作を説明するための図。

【図８】従来技術の説明図である。

【符号の説明】

１１７ ＰＬＬ １２３ ＣＰＵ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 互いに異なるアジマス角を有する複数の
   回転ヘッドを用いて記録媒体をトレースし、データを再
   生する再生手段と、 前記再生データに位相同期したクロックを発生する発生
   手段と、 前記複数の回転ヘッドのうちの所定の回転ヘッドより再
   生されるデータの周波数のみに応じた周波数の前記クロ
   ックを発生するべく前記発生手段の発生動作を制御する
   制御手段とを備える再生装置。
2. 【請求項２】 前記装置は、 前記記録媒体を前記データの記録時と実質的に同じ速度
   で搬送して前記データを再生する第１のモードと、 前記記録媒体を前記データの記録時とは異なる速度で搬
   送して前記データを再生する第２のモードとを有し、 前記制御手段は、前記第２のモードにおいて前記制御動
   作を行うことを特徴とする請求項１に記載の再生装置。
3. 【請求項３】 前記発生手段は、 前記再生データに位相同期したクロックを発生させるた
   めの第１のループと、 前記所定のヘッドより再生されるデータの周波数に応じ
   た周波数のクロックを発生させるための第２のループと
   を有することを特徴とする請求項１に記載の再生装置。
4. 【請求項４】 前記第１のループは、前記再生データと
   前記クロックとの位相差を検出する位相比較器と、前記
   位相比較器の出力をフィルタ処理するループフィルタ
   と、前記ループフィルタの出力に応じた周波数の信号を
   前記クロックとして発生する発振器とを含むことを特徴
   とする請求項３に記載の再生装置。
5. 【請求項５】 前記制御手段は、前記所定のヘッドの再
   生データの周波数に応じた周波数の制御信号を前記第２
   のループに出力し、 前記第２のループは、前記クロックと前記制御信号との
   位相差及び周波数誤差を検出する位相周波数検出器と、
   前記位相周波数検出器の出力をフィルタ処理するフィル
   タと、前記フィルタの出力と前記ループフィルタの出力
   とを加算して前記発振器に出力する加算器とを含むこと
   を特徴とする請求項４に記載の再生装置。
6. 【請求項６】 前記第１のループと前記第２のループと
   は、互いに異なる期間において動作することを特徴とす
   る請求項３に記載の再生装置。
7. 【請求項７】 前記回転ヘッドの回転位相に同期した位
   相検出信号を発生する回転位相発生手段を備え、 前記第１のループと前記第２のループとは前記位相検出
   信号に応じて動作することを特徴とする請求項６に記載
   の再生装置。