JPH1041248A - 非プレーナ面を有するウエハのパターン形成による半導体デバイス製造方法 - Google Patents
非プレーナ面を有するウエハのパターン形成による半導体デバイス製造方法Info
- Publication number
- JPH1041248A JPH1041248A JP9107989A JP10798997A JPH1041248A JP H1041248 A JPH1041248 A JP H1041248A JP 9107989 A JP9107989 A JP 9107989A JP 10798997 A JP10798997 A JP 10798997A JP H1041248 A JPH1041248 A JP H1041248A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist material
- patterned
- titanium
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
- H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Weting (AREA)
Abstract
れたパターンをリソグラフィー法により形成する。 【解決手段】 特定の蒸着/エッチングのシーケンスに
より、多層の金属被覆組織が、半導体ウエハの非プレー
ナ上面に形成される。次に、電気泳動法による蒸着工程
により、相似的な均一厚さのレジスト材料の層が、金属
被覆組織の上面に形成される。次に、レジスト材料の層
は、リソグラフィー法によりパターン形成されて、下層
の金属被覆組織内に布置を画定するためのエッチングマ
スクとなる。
Description
造に関し、特に、デバイスをその上に作成する半導体ウ
エハの非プレーナ面にパターン形成を施す方法に関す
る。
ナ面のトポロジーを有する基板をリソグラフィー加工
し、ウエハの表面にパターンを画定する必要がある。従
って、例えば、光通信システムに使用するデバイスを作
成するためには、表面にV字形の溝を刻んだ半導体ウエ
ハ上にパターンを画定しなければならない。特に、ウエ
ハ表面のV溝内と互いに隣接するプレーナ部のいずれ
も、同時にパターンを画定しなければならない。
来のスパンオンレジストを使用することについては、か
なりの困難があることが周知である。特に、このような
表面にV溝が存在すると、標準的なスピンオンレジスト
技術で均一にコートできないようなウエハ全体のトポロ
ジーができる。実際、スパンオンレジストは、このよう
な溝の縁に沿って規定の名目コーティング厚よりも相対
的に薄いコーティングを形成するとともに、溝の低い領
域に規定よりもかなり厚いコーティングを形成する傾向
がある。
面上を覆うスパンオンレジストの前述した不均一な分布
が好ましくないことは、明らかである。こうした不均一
な分布によって、ウエハ加工シーケンスでは、必然的
に、ウエハの溝の内部と互いに隣接するプレーナ表面部
の両方に対して同時に適切な画定がなされ首尾一貫した
レジストパターンをリソグラフィーにより形成すること
が、不可能ではないにしても、困難なものとなる。
を考案するために、当業者によって、これまでかなりの
努力がなされてきており、その中には、半導体ウエハの
非プレーナ面に小機能サイズのパターンを形成するのに
適したレジストによるリソグラフィー工程などがある。
このような成果が現れた場合、これまでウエハの非プレ
ーナ面に製造することがあまりにも困難で複雑だと思わ
れていた半導体デバイスの歩留りを改良し、コストを削
減し、さらに、その性能と信頼性を高めることが、明ら
かになった。
半導体ウエハの非プレーナ面に形成した二酸化珪素の層
に、この層に多層金属被覆組織を蒸着する前に、部分的
にエッチングを施す。次に電気泳動塗装工程で、レジス
ト材料の層を金属被覆組織にコーティングする。これに
より非プレーナ面に均一厚さのレジスト層が蒸着され
る。こうして形成されたレジスト層は、種々の半導体デ
バイス加工技法による金属被覆のパターン形成を行うた
めの基材となる。
溝のある非プレーナ面に、特定の蒸着/エッチングシー
ケンスにより、多層の金属被覆組織を形成する。金属被
覆組織は次に電気泳動フォトレジストの均一厚さの層で
電気的にめっきされる。フォトレジストは次にリソグラ
フィ技法によりパターン形成され、下側の金属層の次の
処理のためのマスクを形成する。このように、適切に画
定された導電性パターンを、ウエハのV溝とプレーナ面
の両方に対して同時に形成できる。
1は、例えば従来の半導体ウエハ10から成る基板の一
部を示している。非プレーナの上面を有するものとして
示されているウエハ10は、例えばモノクリスタル<1
00>シリコンによって形成され、約12.7センチメ
ートルの直径と、約508マイクロメートルの厚み、す
なわちY方向の寸法を有している。
10は、その上面にV溝12を有するものとして示され
ている。このような溝は、技術上周知のように、例えば
光ファイバの一部を支持するのに使用される。このよう
な特定用途の一例を述べると、溝12の幅、すなわちX
方向への広がりは約272マイクロメートルであり、溝
12の深さ、すなわちY方向への広がりは約150マイ
クロメートルである。
を有していてもよい。これらの溝の一部は、上記のよう
に、例えば光ファイバ部分を保持するのに使用される。
他のV溝で通常Z方向の広がりの短かいものは、標準的
なボール型レンズ素子を保持するのによく用いられる。
こうしたレンズ素子により、関連するレーザデバイスか
ら放射する光を、光ファイバの保持された部分の入力端
に向けることが可能となり、一方、こうしたレンズ素子
を介して、保持された光ファイバーの出力端からの光を
関連する光検出器デバイスへ向けることが可能となる。
このような関連デバイスは、例えばウエハ10の上面の
プレーナ部分に集積回路形式で形成される。このような
デバイスに電気的に接続するためには、ウエハのプレー
ナ部分に超小形属接点パッドを画定しなければならな
い。
溝の傾斜面にパターンを画定することが、実際には必要
になることが多い。従って、例えば、用途次第では、金
属製ミラーをV溝内に形成することにより、溝の中に保
持された光ファイバ部分の各端部から出入する光信号の
経路設定に役立つことがある。
ドとミラーがその中に画定される多層の金属被覆組織
は、非プレーナ面のトポロジーを有するウエハの上面全
体に蒸着される。その後、更に本発明によれば、多層組
織の非プレーナ上面の全体は、電気泳動法によるレジス
ト材料の均一厚さの相似被覆によりオーバーレイされ
る。一方、この均一厚さのレジスト被覆は、ウエハのプ
レーナ部分(すなわち、図1に示されたX−Z面にある
部分)と非プレーナ部分の両方に対し、リソグラフィ技
法によって正確にパターンを画定するための基材とな
る。
よれば、まず初めに二酸化珪素(SiO2 )の層が、図
1に示されたシリコンウエハ10の非プレーナ上面全体
に生成される。一例として、この処理は標準的な高圧酸
化(HIPOX)生長工程で行われ、例えば約10マイ
クロメートルの厚さを有するSiO2 の層14(図2)
がウエハの上面のプレーナ部と傾斜部の両方に形成され
る。
2 は、ウエハに形成されたV溝の底部に極端に狭い領域
となって形成されることが多い。このような狭い領域を
次に蒸着される金属被覆組織で確実に覆うことは非常に
困難である。
被覆を改良するには、金属被覆の蒸着を開始する前に、
生長したSiO2 の層にエッチングを施すと良いことが
明らかになった。例えば、これは、従来のエッチング工
程において、例えば、フッ化水素酸(HF)49重量%
と水(H2 O)51重量%を含むフッ化水素酸溶液の体
積1部に対して、フッ化アンモニウムの体積7部からな
る7:1の緩衝剤入り酸化エッチング剤を使用して行わ
れる。エッチングは通常約5分間実施される。上述した
エッチング工程の結果、約0.5〜1.0マイクロメー
トルのHIPOXが層14から除去される。また、エッ
チング工程中にV溝の底部が丸くなり、僅かに幅が広が
る点が重要である。この結果は図2に示されており、層
14は、前記溝の底部に丸味を帯びた部分16を有して
いる。前述したSiO2 層14の全面を次に蒸着される
金属層で確実に覆う作業は、これによって一層確かなも
のになる。
覆組織を使用して、導体接点パッドやミラーなどの他の
素子が形成される。このような利点のある組織の一つで
あり、ここで注目したい一例として挙げるのは、通常、
下層から上層へ、チタン(Ti)、窒化チタン(Ti
N)、プラチナ(Pt)、金(Au)の層を順次含む従
来の四層型組織により構成されている素子である。
金属被覆組織から各々パターン形成された接点パッドと
ミラーは、まず初めに図2の連続する五層から成る金属
によるSiO2 層14に蒸着することによって、ウエハ
の非プレーナ面に形成される(次に、後述するように、
それぞれTiとTiNからなる上の二層が除去され、A
uの層に置き換えられる)。図2では、混乱を避けるた
め、このような五層から成る金属被覆組織は、単一層1
8によって略図的に示されている。
の性質が明示的に示されている。特に、図3は、図2の
参照線26の近辺における図2の構造のプレーナ部分上
のSiO2 層14の上に蒸着された五つの層20ないし
24を含んでなる金属被覆組織を示している。例えば、
図3の層20ないし24は、標準的なスパッタ技法によ
り一回の行程で連続的に蒸着される。
覆組織は、例えば、下層から上層へ、Tiの100ナノ
メートル(nm)厚の層20、TiNの25nm厚の層
21、Ptの200nm厚の層22、TiNの25nm
厚の犠牲防食層23、Tiの100nm厚の犠牲防食層
24を含む。図示されたウエハの上面全体は、プレーナ
面と傾斜面のいずれも、前述した五層(犠牲防食層23
と24を含む)から成る連続的な導電性被覆によって相
似的に覆われている。
4は、その下のPt層22のエッチング用のマスクとし
て使用される。また、上層のTiN層23は、Ti層2
4がPt層22に反応するのを防止する障壁としてはた
らく。TiN層23が無ければ、層24からのTiがP
t層22へ拡散するため、マスクしているTi層24を
Pt層22の表面から完全に取り去ることができない。
着する前に、SiO2 層14の上面を洗浄するとよい。
例えば、この処理は、標準的なアルゴン(Ar)/窒素
(N2 )スパッタエッチング工程で行われる。この処理
により、通常、Ti層20の下層SiO2 層14への付
着力が強くなる。
ば、蒸着シーケンス全体にスパッタエッチング工程を散
在させることによって、Tiマスク層24(図3)の有
害なピンホールを防止できる。従って、例えばTiN層
21を蒸着した後に、その表面を約5分間、ほぼ10マ
イクロメートルの圧力と、ほぼ0.5キロワットの電力
で、アルゴンまたはアルゴン/窒素混合ガスにより、ス
パッタエッチングするのが好ましい。Pt層22とTi
N層23をそれぞれ蒸着した後に、同様なスパッタエッ
チングをそれぞれ実行する。この順次行われる蒸着/エ
ッチング手順を追うことにより、薄くてピンホールの無
いTi層24が、図のウエハのプレーナ面と傾斜面の両
方に密着して形成される。
全体に相似的に蒸着された多層金属被覆組織を有するウ
エハは、次にレジスト材から成る均等厚さの層でコーテ
ィングされる。こうした蒸着工程は、例えばレジスト溶
液28を入れた石英タンク26(図4)内で実行され
る。タンク26内の溶液は、従来の市販の電気泳動法に
よるフォトレジスト、例えば、マナチューセッ州ニュー
トン市のシプレイ社が製造するイーグル2100EDフ
ォトレジスト(いわゆるネガティブ・フォトレジスト)
などである。
ト溶液28は、体積でイーグル2100EDフォトレジ
スト1部に対して、水(H2 O)2部の比率により構成
される。溶液28はほぼ摂氏37度に維持されるのが好
ましい。フォトレジストでめっきされる金属被覆したウ
エハ30が溶液28に浸される。別の金属被覆したウエ
ハ32が、レジストコーティング処理の間、溶液28に
浸されて、対の電極として機能する。例えばレジストで
コーティングされるウエハ30(図4)は、直流電源ユ
ニット34の負の端子に接続され、対の電極32は、直
流電源ユニット34の正の端子に接続される。例えば、
直流電源ユニット34は、約110ボルトの直流電圧を
供給する。
グを生成するために、図4の電源34にウエハを接続す
る前に、レジストでコーティングするウエハの金属被覆
面を充分に濡らしておくのがよいことがこれまでに明ら
かになっている。最初の金属被覆組織の最上層としてA
uを有していないウエハ(すなわち、例えば前述の図3
に示された五層組織のウエハ)では、少なくとも五回以
上続けて、ウエハをレジスト溶液28に漬けたり出した
りすれば、塗布すべき表面を充分に濡らすことができ
る。最初の金属被覆組織の上層がAuでできているウエ
ハ(詳細は後述する)では、例えばウエハを約10分間
水に浸してから、約10回続けてレジスト溶液28に漬
けたり出したりすることにより、ウエット処理が行われ
る。
ジスト溶液で濡らしてから、ウエハを図4に示す溶液2
8内に吊設する。ウエハ30とその対の電極32は、金
属被覆面が相対するように、溶液28内に配置される。
相対する面の間は、例えば7.5センチメートル離して
ある。
し、電源34をオンにする。直流電圧110ボルトを加
えた場合、またここに例示する特定の処理条件下では、
均一厚さ5.5マイクロメートルのフォトレジストが、
ウエハ30の非プレーナ金属被覆面の全体に、約5秒で
相似的に蒸着される。
0をレジスト溶液28から取り出した後、ウエハは、通
常、イオン除去した水ですすぎ、旋回乾燥する。この時
点で、レジストコーティングしたウエハ30は、図5の
ような状態となる(図5は図2とほぼ同じであるが、最
上部のレジスト層36が加えられている)。次に、ネガ
ティブ・フォトレジストの均一厚さの層36を有する図
5のウエハ30は、前に説明した下層の金属被覆組織に
所定のパターンを画定するため、リソグラフィーにより
加工される。
レーナ・ウエハ表面の場合、図5に示す前述のフォトレ
ジストコーティング36をソフトベーキングしない方が
一般的に好ましい(ソフトベーキングは、大部分の従来
のフォトレジスト加工シーケンスで通常行われてい
る。)。ソフトベーキングを回避する理由は、比較的低
い温度(例えば、摂氏約60度の低さ)でも、こうした
ソフトベーキングが、前記したV溝の傾斜側面に沿って
レジストコーティングを流下させる原因になり得ること
が確認されたためである。一方、この流下は、V溝表面
のレジストのない部分を残すという好ましくない結果を
引き起こすことが多い。しかし、重要な点は、露光した
レジストコーティングを後でベーキングした場合、さら
に、露光以前に予めソフトべークをしなかった場合で
も、露光されたレジストの流動はV溝内で発生せず、ウ
エハを摂氏約180度まで上げて加熱処理した場合も、
同様の結果が得られることである。
に示された前記レジスト層36は、選択的に光(また
は、他のタイプの放射に反応する電着された周知の他の
タイプのレジスト材を使用した場合は、電子ビーム、X
線等)に露光される。ネガのフォトレジスト材料の場
合、光に露光するレジスト部分が架橋結合していること
により不溶性が高くなっている。その結果、選択的に露
光したレジストをその後現像すると、レジスト層36の
架橋結合していない部分が洗い流される。これにより、
図6に示すように、例えばレジスト部38と40から成
る所定のパターンがレジスト層36に形成される。
レジストの場合、図5のレジスト層36の所定のパター
ンを画定するには、約150ないし200ミリジュール
の露光エネルギーが一般に妥当である。フォトレジスト
36は選択的に露光された後に、現像処理される。この
特定のフォトレジストに好ましい現像剤は、例えばイー
グル2005現像剤であり、これはシプレイ社から市販
されている。実際には、選択的に露光されたフォトレジ
ストの架橋結合されていない部分を除去するのに用いる
現像液は、体積でイーグル2005現像剤1部に対し
て、非イオン化した水の体積20部の割合で構成されて
いる。現像している間、現像液は、例えば摂氏約40度
に加熱し、従来のスピンバーで絶えず混合する。ウエハ
の非プレーナ面全体から露光されてないレジストを除去
するには、約1.5分の現像時間があれば、一般に充分
である。続いて、このウエハを、通常、イオン除去した
水ですすぐが、これは例えば、イオン除去した水のタン
クに約25回ないし30回、このウエハを繰り返し浸し
たり引き上げたりすることによって行われる。
る露光したレジスト部の下縁が僅かに持ち上がることが
ある。このような状態が見られた場合、対流式オーブン
の中で、約30分間、例えば摂氏約130度でこのパタ
ーン付けしたレジストをベーキングするのが好ましい。
このような加熱によりレジスト材が僅かに流動し、これ
により、レジストパターンの持ち上がった縁はすべて、
Ti層24の上面に再接着される。このベーキング処理
の後、ウエハは通常、従来の酸素プラズマによるスカム
除去処理を約2分間、例えば約1トールの圧力と約10
0ワットの電力で、施される。こうした洗浄により、す
べての露光していない(架橋結合していない)レジスト
材料が、Ti層24の表面から除去される。
る湿式エッチング加工シーケンスによりエッチングが施
される。このシーケンスの最初の工程により、レジスト
マスクの保護部で覆われていないTi層24の露出部分
が除去される。例えば、これは、露出した金属に標準的
なTi用湿式エッチング剤(例えば、体積でH2 O10
0部に対して、49重量%のHFと51重量%のH2 O
から成る体積で1部のHF溶液)を施すことにより行わ
れる。実際には、100ナノメートル厚のTi層の露出
部分は、これにより約1分間で除去される。その時点
で、加工される構造は、図7に示す状態となり、参照番
号42と44は、結果として得られたTiのパターン部
分を示している。
ターン形成されたレジスト層の架橋結合部分が、従来の
剥離工程により除去される。前記の特別に例示したフォ
トレジストの場合、この処理は、例えばシプレイ社製の
商品イーグル2009リムーバからなる溶液で行われ
る。その結果、図7のTiN層23の上面には、パター
ン付けされたTi層だけが残る。このパターン付けされ
たTi層は、図7の42と44の部分から成り、後続の
加工の間、エッチングマスクとしてはたらく。
い、図7に示す構造体の下層にあるTin層とPt層を
選択的にエッチングする。例えば、この処理は、標準的
な王水溶液(例えば、体積で4部のH2 Oと、体積で3
部の塩酸(HCL)と、体積で1部の硝酸(HNO3
))で、摂氏約90度で、約3分間行われる。この選
択的にエッチングされた構造体は、図8に示すような状
態となり、ここで42と44の部分はTiマスク層の一
部を示し、46と48の部分は、エッチングされたTi
N層23の残部を示し、50と52の部分は、エッチン
グされたPt層22の残部を示し、54と56の部分は
TiN層21の残部を示している。図示するように、最
初にTiマスク層内で画定されたパターンは、前述した
TiN層とPt層に転写される。さらに、このエッチン
グ工程中、前述したTiマスク層と、下部の連続的なT
i層20は、実質上そのまま残存している。
Tiマスク部42と44(図8)、TiN部46と4
8、下部のTi層20の露出部分がエッチングにより除
去される。例えば、この処理は、ウエハ10を、過酸化
水素の体積1部に対してEDTA混合剤の体積3部の割
合により構成されるエッチング溶液に入れて行われ、こ
のEDTA混合剤は、1800ミリリットルのH2 Oと
45グラムのEDTA(エチレンジアミン四酢酸および
二水酸化ナトリウム塩)と120ミリリットルの水酸化
アンモニアを含んでいる。約10分間で、このようなエ
ッチング溶液の効果により、Pt部50および52から
Ti(42、44)とTiN(46、48)の図示され
た部分が除去され、同様に、層20の露出しているTi
部分も除去される。この時点で、加工中のウエハは、図
9に示すような状態となる。
洗浄された後、厚さ約1マイクロメートルの相似Au層
60(図10)がその表面全体にスパッタリングされ
る。次に、電気泳動法によるレジストの均一厚さの別の
層内での電着と画定の機能から成る第二のフォトリソグ
ラフィ法による処理において、前に詳しく説明した同じ
方法により、架橋結合されたレジスト部分62と64
(図11)から成るレジストパターンがAu層60の上
に形成される。
れていないAu層60の露出部分は、次に例えば薄めた
王水溶液(例えば体積で12部のH2 Oと体積で3部の
HCLと体積で1部のHNO3 )を摂氏約48度の温度
で約4分間使用する湿式エッチング工程により除去され
る。この時点で、この構造体は図12に示す状態とな
り、図示されているパターンの残存Au部分は、参照番
号66と68で示されている。最後に、レジスト部62
と64が前述した同様の標準的な方法で除去される。図
13に示す最終的な構造体は、二つの多層接点パッド7
0と72から成り、それぞれ下層から上層へ、Ti、T
iN、Pt、Auの層をSiO2 層14上に具備してい
る。
ミラーなど他の素子をウエハの非プレーナ表面に、単一
のフォトリソグラフィ段階を含む加工シーケンスにより
製造してもよい。この代替シーケンスにおいては、乾
式、湿式の両方のエッチング工程を含むが、図3の上部
のTi層23とTiN層24が1マイクロメートル厚の
スパッタ処理された1Au層に置き代えられた場合を除
き、最初にスパッタ蒸着された金属は図3に示すような
状態となる。次に、電気泳動法によるレジスト材料の均
一厚さの層の電着とパターン形成について前記したのと
同じ技法により、Au層をオーバーレイするレジストマ
スクが形成される。エッチングマスクとして作用するこ
のパターン形成されたレジストにより、ウエハは、次に
稀薄王水溶液(例えば上記と同じタイプ)に入れられ
て、Au層の露出(保護されていない)部分が除去され
る。次に、下にあるPt層とTiN層が標準的なイオン
ミリング技法でエッチングされるが、レジストは再びエ
ッチングマスクとして作用する。次にTiの底層が標準
的な100:1HF溶液でエッチングされる。金属がエ
ッチングされた後で、レジスト材料がイーグル2009
リムーバにより、例えば摂氏82度で約10分間で剥離
される。この代替方法により得られた多層パターンは、
いずれも下層から上層へ、Ti、TiN、Pt、Au層
により構成されている。
一度に一つのウエハしか加工できないものもある。ま
た、イオン・ミリング作業の直接の結果として、レジス
ト剥離工程後にウエハ上に残留物として残ることが多い
フォトレジストのいわゆるストリンガーの除去が困難で
あることが明らかになった。
スは、一般に代替湿式/乾式工程よりも複雑である。特
に、この湿式工程は、二つのフォトグラフィー段階を必
要とし、その一つはTi/TiN/Pt構造体にパター
ン付けする段階であり、もう一つは、最終的なAu層に
パターン付けする段階である。それにもかかわらず、バ
ッチ処理で高いスループットが得られる有利な特徴によ
り、湿式エッチングのシーケンスは、一般に代替湿式/
乾式手順よりも好ましい。
例示にすぎないことは言うまでもない。以上の諸原理に
よれば、本発明の精神と範囲から逸脱しない限り、当業
者によって多数の修正と代案の工夫がなされてもよい。
従って、例えば前述した湿式エッチングのシーケンスに
おいて、Tiは最上層24(図3参照)と底部のTi層
20の両方に材料として用いるよう指示されているが、
最上層には、多くの場合、他の材料を用いた方が有利で
ある。層24に用いる別の材料は、Tiに対して特異な
エッチングの性格を示さなければならず、また、下層の
エッチングに有効なマスクとして機能しなければならな
い。例えば、図3に示す層24にTiの代わりにクロム
を使用してもよい。その場合は、上記した湿式エッチン
グの手順を用いて、連続したTi層20の上に、パター
ン付けしたTiN/Pt/Au素子を形成してもよい。
Ti層20をウエハ10上の連続的な導電層として、一
時的にそのまま維持することにより、電気泳動法のレジ
ストでウエハ全体を電気めっきすることができ、これに
より電着したレジストを使用するもう一つの処理シーケ
ンスにおけるAuを頂部にした接点パッドのパターン付
けのための基材が形成される。この方法では、例えば、
いわゆるソルダダムは、Auを頂部とするパッドにフォ
トリソグラフィー法により画定することができる。その
後に、連続的なTi層20の露出(マスクされていな
い)部分がエッチングにより除去され、これにより、複
数の接点パッドが互いに電気的に絶縁される。
断面図である。
方法で例示した図である。
である。
諸原理に従って電気泳動法によるレジスト材による層で
コーティングされる方法を示す概略図である。
トの均一厚さの層でコーティングされたウエハの一部分
を示す図である。
を、例示したデバイス製造シーケンスの各種連続的な工
程において順次示した図である。
を、例示したデバイス製造シーケンスの各種連続的な工
程において順次示した図である。
を、例示したデバイス製造シーケンスの各種連続的な工
程において順次示した図である。
を、例示したデバイス製造シーケンスの各種連続的な工
程において順次示した図である。
を、例示したデバイス製造シーケンスの各種連続的な工
程において順次示した図である。
を、例示したデバイス製造シーケンスの各種連続的な工
程において順次示した図である。
を、例示したデバイス製造シーケンスの各種連続的な工
程において順次示した図である。
を、例示したデバイス製造シーケンスの各種連続的な工
程において順次示した図である。
Claims (16)
- 【請求項1】 非プレーナの上面を有する基板上にデバ
イスを作成する方法であって、前記基板の上面全体に二
酸化珪素の層を形成する工程と、前記二酸化珪素層を部
分的にエッチングする工程と、前記二酸化珪素の部分的
にエッチングされた層の上面全体に金属被覆組織を形成
する工程と、電気泳動蒸着工程において、前記金属被覆
組織上に相似的な均一厚さのレジスト材料の層を形成す
る工程と、前記レジスト材料の層をリソグラフィ法によ
りパターン形成してエッチングマスクを形成する工程
と、前記レジスト材から成るエッチングマスクを使用し
て、前記金属被覆組織にパターン形成する工程とから成
る方法。 - 【請求項2】 下層から上層へ、チタン、窒化チタン、
プラチナ、窒化チタン、およびチタンとクロムからなる
原子団から選択された材料による連続的な層から成る前
記基板の上面に前記金属被覆組織が形成されていること
を特徴とする請求項1に記載の方法。 - 【請求項3】 チタンとクロムからなる原子団から選択
された前記材料が、湿式エッチング工程によりパターン
付けされ、この湿式エッチング工程は、レジスト材から
成る前記層をエッチングマスクとして使用することによ
り、対応するパターンの金属性エッチングマスクを形成
することを特徴とする請求項2に記載の方法。 - 【請求項4】 前記金属性エッチングマスクを使用し、
その下にある窒化チタン、プラチナ、窒化チタンの各層
が湿式エッチング工程によりパターン付けされることを
特徴とする請求項3に記載の方法。 - 【請求項5】 前記チタンおよび窒化チタンのパターン
付けされた層と前記チタンの連続層のマスクされていな
い部分が湿式エッチング工程により除去され、これによ
り下層から上層へ、それぞれチタン、窒化チタン、プラ
チナの層から成る画定パターンを前記基板上へ残存させ
ることを特徴とする請求項4に記載の方法。 - 【請求項6】 連続する相似的な金層が、前記画定パタ
ーンを被覆して蒸着されることを特徴とする請求項5に
記載の方法。 - 【請求項7】 第二の電気泳動蒸着工程において、レジ
スト材料の第二の均等厚さの層が、前記基板の上面全体
に形成されることを特徴とする請求項6に記載の方法。 - 【請求項8】 レジスト材から成る前記第二の層がリソ
グラフィによりパターン付けされて、その下にある金層
のためのエッチングマスクを形成することを特徴とする
請求項7に記載の方法。 - 【請求項9】 レジスト材料の前記第二の層から形成さ
れたエッチングマスクを使用し、前記金層が湿式エッチ
ング工程によりパターン付けされ、次に、レジスト材か
ら成る前記第二の層から形成されたエッチングマスクを
除去することにより、前記基板上に画定された導電性パ
ターンを残し、この導電性パターンが、下層から上層
へ、それぞれチタン、窒化チタン、プラチナ、金層から
成ることを特徴とする請求項8に記載の方法。 - 【請求項10】 前記部分的にエッチングされた二酸化
珪素の層の上面に形成された前記金属被覆組織が、下層
から上層へ、チタン、窒化チタン、プラチナ、金の連続
的な層から成ることを特徴とする請求項1に記載の方
法。 - 【請求項11】 前記レジスト材料のパターン付けした
層をエッチングマスクとして使用し、前記金層を湿式エ
ッチング工程によりパターン付けすることを特徴とする
請求項10に記載の方法。 - 【請求項12】 前記レジスト材料のパターン付けした
層をエッチングマスクとして同じく使用し、前記窒化チ
タン層とプラチナ層を乾式エッチング工程によりパター
ン付けすることを特徴とする請求項11に記載の方法。 - 【請求項13】 前記レジスト材から成るパターン付け
した層をエッチングマスクとしてやはり使用し、前記チ
タンの連続的な層が湿式エッチング工程によりパターン
付けされ、次にレジスト材料のパターン付けされた層が
除去されることにより、前記基板上に画定された導電性
パターンが残り、導電性の各パターンは、下層から上層
へ、チタン、窒化チタン、プラチナ、金層から成ること
を特徴とする請求項12に記載の方法。 - 【請求項14】 非プレーナの上面を有する基板上にデ
バイスを作成する方法であって、前記基板の上面全体に
導電性の層を順次蒸着して多層の金属被覆組織を形成す
る工程と、蒸着シーケンス中に前記導電性の一つまたは
それ以上の層をスパッタエッチングする工程と、電気泳
動蒸着工程において、前記金属被覆組織上に相似的な均
一厚さのレジスト材から成る層を形成する工程と、前記
レジスト材から成る層をリソグラフィ法によりパターン
形成してエッチングマスクを形成する工程と、前記レジ
スト材から成るエッチングマスクを使用して、前記金属
被覆組織にパターン形成する工程とから成る方法。 - 【請求項15】 前記レジスト材から成る層が、露光完
了後にのみ加熱焼成されることを特徴とする請求項14
に記載の方法。 - 【請求項16】 前記金属被覆組織上に前記レジスト材
から成る層を形成する前に、前記電気泳動蒸着工程で使
用するレジスト材溶液により前記金属被覆組織の表面を
湿らせることを特徴とする請求項15に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/637,986 US5907791A (en) | 1996-04-25 | 1996-04-25 | Method of making semiconductor devices by patterning a wafer having a non-planar surface |
| US08/637986 | 1996-04-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041248A true JPH1041248A (ja) | 1998-02-13 |
| JP3418307B2 JP3418307B2 (ja) | 2003-06-23 |
Family
ID=24558183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10798997A Expired - Fee Related JP3418307B2 (ja) | 1996-04-25 | 1997-04-25 | 非プレーナ面を有するウエハのパターン形成による半導体デバイス製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5907791A (ja) |
| EP (1) | EP0803905A3 (ja) |
| JP (1) | JP3418307B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6110011A (en) * | 1997-11-10 | 2000-08-29 | Applied Materials, Inc. | Integrated electrodeposition and chemical-mechanical polishing tool |
| TW365057B (en) * | 1997-12-31 | 1999-07-21 | Ind Tech Res Inst | Manufacturing method for micro-mirror on the silicon substrate |
| JP2002510146A (ja) | 1998-01-13 | 2002-04-02 | アプライド マテリアルズ インコーポレイテッド | 異方性プラチナプロファイルのエッチング方法 |
| US6265318B1 (en) | 1998-01-13 | 2001-07-24 | Applied Materials, Inc. | Iridium etchant methods for anisotropic profile |
| US6323132B1 (en) * | 1998-01-13 | 2001-11-27 | Applied Materials, Inc. | Etching methods for anisotropic platinum profile |
| US6503564B1 (en) * | 1999-02-26 | 2003-01-07 | 3M Innovative Properties Company | Method of coating microstructured substrates with polymeric layer(s), allowing preservation of surface feature profile |
| US6358788B1 (en) * | 1999-08-30 | 2002-03-19 | Micron Technology, Inc. | Method of fabricating a wordline in a memory array of a semiconductor device |
| FI19992157A7 (fi) * | 1999-10-06 | 2001-04-07 | Vtg Worldwide Oy | Kolmiulotteisen kappaleen pinnan yksilöllinen kuviointi |
| US6312581B1 (en) | 1999-11-30 | 2001-11-06 | Agere Systems Optoelectronics Guardian Corp. | Process for fabricating an optical device |
| JP2001274143A (ja) * | 2000-03-28 | 2001-10-05 | Tdk Corp | ドライエッチング方法、微細加工方法及びドライエッチング用マスク |
| US6422826B1 (en) | 2000-06-02 | 2002-07-23 | Eastman Kodak Company | Fluid pump and method |
| US6533951B1 (en) | 2000-07-27 | 2003-03-18 | Eastman Kodak Company | Method of manufacturing fluid pump |
| US6386680B1 (en) | 2000-10-02 | 2002-05-14 | Eastman Kodak Company | Fluid pump and ink jet print head |
| US6830701B2 (en) * | 2002-07-09 | 2004-12-14 | Eastman Kodak Company | Method for fabricating microelectromechanical structures for liquid emission devices |
| DE10258094B4 (de) | 2002-12-11 | 2009-06-18 | Qimonda Ag | Verfahren zur Ausbildung von 3-D Strukturen auf Wafern |
| US6874867B2 (en) * | 2002-12-18 | 2005-04-05 | Eastman Kodak Company | Electrostatically actuated drop ejector |
| US20050128948A1 (en) * | 2003-12-11 | 2005-06-16 | Chen-Chi Kuo | Locally stored portion of a calendar structure indicating when interfaces will become available to transmit packets |
| KR100596487B1 (ko) * | 2005-04-12 | 2006-07-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US20100221896A1 (en) * | 2008-05-28 | 2010-09-02 | Regino Sandoval | Electrical Device with Improved Electrode Surface |
| US8183162B2 (en) * | 2008-09-12 | 2012-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a sacrificial layer |
| US9246592B2 (en) * | 2013-08-19 | 2016-01-26 | International Business Machines Corporation | Structured substrate for optical fiber alignment |
| CN109390230B (zh) * | 2017-08-08 | 2021-07-16 | 天津环鑫科技发展有限公司 | 一种沟槽式肖特基正面银表面金属结构的制造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5013948A (en) * | 1987-05-04 | 1991-05-07 | Allied-Signal Inc. | High power rotating rectifier assembly |
| US4985116A (en) * | 1990-02-23 | 1991-01-15 | Mint-Pac Technologies, Inc. | Three dimensional plating or etching process and masks therefor |
| US5288377A (en) * | 1991-06-05 | 1994-02-22 | Macdermid, Incorporated | Process for the manufacture of printed circuits using electrophoretically deposited organic resists |
| EP0521565B1 (en) * | 1991-07-04 | 1998-01-07 | Koninklijke Philips Electronics N.V. | Semiconductor device and method of manufacturing same, display device provided with such a semiconductor device |
| US5578526A (en) * | 1992-03-06 | 1996-11-26 | Micron Technology, Inc. | Method for forming a multi chip module (MCM) |
| US5236552A (en) * | 1992-04-13 | 1993-08-17 | At&T Bell Laboratories | Photoresist stripping method |
| US5366906A (en) * | 1992-10-16 | 1994-11-22 | Martin Marietta Corporation | Wafer level integration and testing |
| US5407788A (en) * | 1993-06-24 | 1995-04-18 | At&T Corp. | Photoresist stripping method |
| US5415730A (en) * | 1993-12-14 | 1995-05-16 | At&T Corp. | Metal coated optical fiber techniques |
| US5518964A (en) * | 1994-07-07 | 1996-05-21 | Tessera, Inc. | Microelectronic mounting with multiple lead deformation and bonding |
-
1996
- 1996-04-25 US US08/637,986 patent/US5907791A/en not_active Expired - Lifetime
-
1997
- 1997-04-15 EP EP97302564A patent/EP0803905A3/en not_active Withdrawn
- 1997-04-25 JP JP10798997A patent/JP3418307B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3418307B2 (ja) | 2003-06-23 |
| US5907791A (en) | 1999-05-25 |
| EP0803905A3 (en) | 1997-12-29 |
| EP0803905A2 (en) | 1997-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3418307B2 (ja) | 非プレーナ面を有するウエハのパターン形成による半導体デバイス製造方法 | |
| EP0221093B1 (en) | Double layer photoresist technique for side-wall profile control in plasma etching processes | |
| US4293637A (en) | Method of making metal electrode of semiconductor device | |
| JPS6260813B2 (ja) | ||
| US5674357A (en) | Semiconductor substrate cleaning process | |
| JPH0345895B2 (ja) | ||
| JP3162910B2 (ja) | ケイ素ボデーからなる物品の製造方法 | |
| JP3140369B2 (ja) | 深溝底部における電極パターン形成方法 | |
| JP2789969B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH10261627A (ja) | 半導体装置の製造方法 | |
| JP3271390B2 (ja) | 荷電ビーム露光用透過マスク及びその製造方法 | |
| KR0174945B1 (ko) | 메탈층 패턴 형성 방법 | |
| JPH10163200A (ja) | 半導体装置 | |
| JP3211287B2 (ja) | 半導体装置の製造方法 | |
| KR100370121B1 (ko) | 반도체소자의 공정단순화 방법 | |
| KR100507279B1 (ko) | 액정표시장치의 제조방법 | |
| JPH09148666A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JP3532972B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| KR100781445B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JPS6019661B2 (ja) | 電極形成法 | |
| KR0137813B1 (ko) | 모스 트랜지스터(mosfet)의 금속 배선 형성 방법 | |
| KR0166787B1 (ko) | 반도체소자의 배선방법 | |
| JPH10178018A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |