JPH1042194A - 画像合成装置 - Google Patents

Abstract

(57)【要約】 【課題】 他に回路を付加することなく、画像を反転ま
たは回転させると共に、合成画像の縁を自然にすること
ができる画像合成装置の提供を目的とする。 【解決手段】 この画像合成装置は、メインメモリコン
トロール回路１と、メインメモリ４と、タイトルメモリ
５と、キーメモリ６と、ビデオメモリ７と、モニター８
とを有する。メインメモリコントロール回路１は、メイ
ンメモリアドレス発生回路２と、画像合成演算ブロック
３とを有する。メインメモリアドレス発生回路２は、メ
インメモリの読み出しのスタートアドレスを変えてこれ
にマイナス値を累積加算することにより、画像の反転ま
たは回転のための読み出しアドレスを生成する。画像合
成演算ブロック３は、複数ビットのキー信号の諧調に応
じてメイン画像データとタイトルデータとの合成の縁の
諧調を変化させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、ネガフィ
ルムや写真等から画像を読み取って形成された静止画像
情報を編集する静止画像制御装置に用いる画像合成装置
および記録媒体に関する。

【０００２】

【従来の技術】従来、スキャナーを用いて画像を画像デ
ータとして読み取り、読み取った画像データを書き換え
可能な記録媒体に記録する画像読み取り装置があった。
また、このような画像読み取り装置で読み取った画像デ
ータをさらに他の画像データと合成して合成画像データ
を作成する画像合成装置があった。

【０００３】この画像合成装置において、飾り枠の中に
ある画像を合成する場合には、以下のような動作をする
ようにしていた。パソコン上で飾り枠を作成して、作成
した飾り枠のデータを上述した記録媒体に記録する。記
録媒体に記録された飾り枠のデータを画像合成装置に供
給する。画像合成装置は、画像読み取り装置で読み取っ
た画像データの所定の部分をキー信号で抜いて、飾り枠
の中にいれるように合成することにより、画像を枠で囲
む合成画像を得るようにしていた。

【０００４】

【発明が解決しようとする課題】しかし、従来の画像合
成装置においては、キー信号で抜かれた画像データを飾
り枠と合成する際に、キー信号で抜かれた画像データと
飾り枠の画との角度がずれているときには、キー信号で
抜かれた画像データを飾り枠に対して回転させる機能が
なかったので、画像合成装置の前段において予め画像デ
ータを回転させてから画像合成装置に供給して画像合成
を行う必要があり、この画像回転を行う回路を付加しな
ければならず、画像合成の他に余計な構成部分を必要と
するという不都合があった。また、キー信号で抜かれた
画像データを飾り枠と合成する際に、キー信号で抜かれ
た画像データの縁と飾り枠の縁とが共にシャープである
ため、極端な場合にはキー信号で抜かれた画像データの
縁の色と飾り枠の縁の色とが異なる場合には合成画像が
不自然になるため、合成画像の品質が低下するという不
都合があった。

【０００５】本発明は、かかる点を考慮してなされたも
のであり、画像合成の他に回路を付加することなく、画
像を反転または回転させると共に、合成画像の縁を自然
にすることができる画像合成装置の提供を目的とする。

【０００６】

【課題を解決するための手段】本発明の画像合成装置
は、画像データを記憶する画像データ記憶手段と、画像
合成用の合成データを記憶する合成データ記憶手段と、
画像合成用の複数ビットのキー信号のデータを記憶する
キーデータ記憶手段と、画像データ記憶手段から画像デ
ータを読み出す読み出しアドレスを変えてこれに所定値
を累積加算して画像データ読み出しアドレスを生成する
画像データ読み出しアドレス発生手段と、複数ビットの
キー信号で示す係数に応じて画像データと合成データと
を演算により合成させる画像合成演算手段と、を備え、
画像データと合成データとをキー信号のデータを用いて
画像合成を行う際に、画像データ読み出しアドレス発生
手段により画像データを反転または回転させて読み出し
て、画像合成演算手段によりキー信号で示された係数に
応じた階調により、画像データと合成データとの合成の
縁の階調を変化させて画像合成を行うようにしたもので
ある。

【０００７】本発明の画像合成装置によれば、以下のよ
うな作用をする。画像データ読み出しアドレス発生手段
は以下のような作用をする。画像データ読み出しアドレ
ス発生手段は、スタートアドレスおよびこのスタートア
ドレスの差分値を適宜変えることにより画像データ読み
出しアドレスの発生値を変えて、画像の反転及び任意の
回転を行うように作用する。

【０００８】まず、画像の１８０度回転の作用を説明す
る。画像の１８０度回転の場合、画像の反転のためのＸ
Ｙアドレステーブルの内の最後の位置である右下のスタ
ートアドレスが第１のアドレスレジスターに供給され、
スタートアドレスに対応して画像の反転のためのＸおよ
びＹに対してそれぞれ差分値を示すマイナス１が第３の
アドレスレジスターに供給される。第１のアドレスレジ
スターにおいて、Ｘ方向主走査でＸＹアドレステーブル
の内の最後の位置である右下のスタートアドレスから順
次Ｘ方向にアドレスをインクリメントして、Ｘ方向に１
ラインのアドレスの読み込みが終了したら、Ｙ方向に１
つインクリメントするようにして以下順次インクリメン
トしてＸＹアドレステーブルの内の最初の位置である左
上のアドレスまでインクリメントする。

【０００９】そして、スタートアドレス出力信号が第２
のアドレスレジスターにロードされる。第２のアドレス
レジスターにおいて、アドレスをインクリメントするタ
イミングでアドレスが累積加算される。また、第２のア
ドレスレジスターにおいて、アドレスをインクリメント
しないタイミングでは同じデータを保持する。このよう
にして第２のアドレスレジスターにロードされて累積加
算されたＸおよびＹアドレス信号は演算器の一方の入力
端子Ａに供給される。

【００１０】また、第３のアドレスレジスターにおいて
ＸおよびＹアドレスに対するマイナス１およびマイナス
１の差分値がロードされる。第３のアドレスレジスター
におけるロードのタイミングは、先に説明した第１のア
ドレスレジスターにおけるアドレスのインクリメントの
タイミングに対応して行われる。そして、第３のアドレ
スレジスターから出力される差分値信号は第４のアドレ
スレジスターにロードされる。差分値信号が第４のアド
レスレジスターにロードされるタイミングは、第２のア
ドレスレジスターにおけるスタートアドレス出力信号の
ロードされるタイミングに対応して行われる。そして、
第４のアドレスレジスターから出力された差分値信号が
演算器の他方の入力端子に供給される。演算器において
は、一方の入力端子に供給されたＸおよびＹアドレス信
号と、他方の入力端子に供給されたＸおよびＹの差分値
であるマイナス１およびマイナス１とが加算される。そ
して、順次インクリメントされる毎に、マイナス１され
た累積加算信号が第２のアドレスレジスターに供給され
る。このようにして、アドレステーブルの読み出し位置
を反転させると共に、ＸおよびＹアドレスに共にマイナ
ス１を加算してスタートアドレス出力信号に累積加算す
ることにより、左右反転画像のアドレスを生成すること
ができる。

【００１１】ここで、第１及び第２のアドレスレジスタ
ーと第３及び第４のアドレスレジスターをそれぞれ２段
に構成することにより、レジスタが１段であるとＤＭＡ
動作シーケンス中はレジスタに対してＣＰＵからのアク
セスができなくなるため、レジスタの値を書き換えるこ
とができなくなるが、レジスタを２段にして、ＤＭＡ動
作シーケンス中で２段目の第２のアドレスレジスター及
び第４のアドレスレジスターが動作中であっても、１段
目の第１のアドレスレジスター及び第３のアドレスレジ
スターに次のＤＭＡ転送のためのデータを保持しておく
ことにより、速く次のＤＭＡ転送を行うことができる。

【００１２】次に、画像の時計方向の９０度または２７
０度回転の作用を説明する。画像の９０度または２７０
度回転の場合、第１のアドレスレジスターには、画像の
９０度または２７０度回転のためのＸＹアドレステーブ
ルの内の左下または右上のスタートアドレスが供給さ
れ、第３のアドレスレジスターにはこのスタートアドレ
スに対応して画像の９０度または２７０度回転のための
ＸおよびＹに対してそれぞれプラス１およびマイナス
１、またはマイナス１およびプラス１の差分値が供給さ
れる。第１のアドレスレジスターにおいて、Ｙ方向主走
査でＸＹアドレステーブルの内の画像の９０度または２
７０度回転のための左下または右上のスタートアドレス
から順次Ｙ方向にアドレスをインクリメントして、Ｙ方
向に１ラインのアドレスの読み込みが終了したら、Ｘ方
向に１つインクリメントするようにして以下順次インク
リメントしてＸＹアドレステーブルの内の右上または左
下のアドレスまでインクリメントする。

【００１３】スタートアドレスをインクリメントするタ
イミングは、Ｙ方向主走査であるため、Ｙは連続され、
ＸはＹ方向の主走査が終了する毎にされる。つまり、ア
ドレスをインクリメントするタイミングで第２のアドレ
スレジスターにおいて、アドレスが累積加算される。こ
のようにして第２のアドレスレジスターにロードされた
スタートアドレス出力信号、累積加算信号またはＸおよ
びＹアドレス信号は演算器の一方の入力端子に供給され
る。

【００１４】また、第３のアドレスレジスターにおいて
画像の９０度または２７０度回転のためのＸおよびＹア
ドレスに対するプラス１およびマイナス１、またはマイ
ナス１およびプラス１の差分値がロードされる。第３の
アドレスレジスターにおけるロードのタイミングは、先
に説明した第１のアドレスレジスターにおけるアドレス
のインクリメントのタイミングに対応して行われる。そ
して、第３のアドレスレジスターから出力される差分値
または加算値は第４のアドレスレジスターにロードされ
る。差分値が第４のアドレスレジスターにロードされる
タイミングは、第２のアドレスレジスターにおけるスタ
ートアドレス出力信号のロードされるタイミングに対応
して行われる。そして、第４のアドレスレジスターから
出力された差分値が演算器の他方の入力端子に供給され
る。演算器においては、一方の入力端子に供給されたＸ
およびＹアドレス信号と、他方の入力端子に供給された
画像の９０度または２７０度回転のためのＸおよびＹの
差分値であるプラス１およびマイナス１、またはマイナ
ス１およびプラス１とが加算される。そして、順次イン
クリメントされる毎に、ＸおよびＹアドレス信号に、画
像の９０度または２７０度回転に対応してＸおよびＹの
差分値であるプラス１およびマイナス１、またはマイナ
ス１およびプラス１が加算された累積加算信号が第２の
アドレスレジスターに供給される。このようにして、ア
ドレステーブルのスタートアドレスの読み出し位置を左
下または右上にさせると共に、ＸおよびＹアドレスに対
してプラス１およびマイナス１、またはマイナス１およ
びプラス１を加算してスタートアドレス出力信号に累積
加算することにより、時計方向に９０度または２７０度
回転させた画像のアドレスを生成することができる。

【００１５】次に、画像の時計方向の０度または１８０
度の回転の作用を説明する。画像の０度または１８０度
の回転の場合、第１のアドレスレジスターには、画像の
反転のためのＸＹアドレステーブルの内の最初の位置で
ある左上または最後の位置である右下のスタートアドレ
スが供給され、第３のアドレスレジスターにはこのスタ
ートアドレスに対応して画像の０度または１８０度の回
転のためのＸおよびＹに対してそれぞれプラス１および
プラス１、またはマイナス１およびマイナス１の差分値
が供給される。

【００１６】第１のアドレスレジスターにおいて、Ｘ方
向主走査でＸＹアドレステーブルの内の画像の０度また
は１８０度の回転のための最初の位置である左上または
最後の位置である右下のスタートアドレスから順次Ｘ方
向にアドレスをインクリメントして、Ｘ方向に１ライン
のアドレスの読み込みが終了したら、Ｙ方向に１つイン
クリメントするようにして以下順次インクリメントして
ＸＹアドレステーブルの内の最初の位置である左上のア
ドレスまでインクリメントする。

【００１７】そして、第２のアドレスレジスターにおい
て、スタートアドレス出力信号がロードされる。このロ
ードのタイミングは、アドレスをインクリメントするタ
イミングに対応する。そして、第２のアドレスレジスタ
ーにおいて、アドレスが累積加算される。このようにし
て第２のアドレスレジスターにロードされて累積加算さ
れたＸおよびＹアドレス信号は演算器の一方の入力端子
に供給される。

【００１８】また、第３のアドレスレジスターにおいて
画像の０度または１８０度回転のためのＸおよびＹアド
レスに対するプラス１およびプラス１またはマイナス１
およびマイナス１の差分値がロードされる。第３のアド
レスレジスターにおけるロードのタイミングは、先に説
明した第１のアドレスレジスターにおけるアドレスのイ
ンクリメントのタイミングに対応して行われる。そし
て、第３のアドレスレジスターから出力される差分値は
第４のアドレスレジスターにロードされる。ロードされ
るタイミングは、第２のアドレスレジスターにおけるス
タートアドレス出力信号のロードされるタイミングに対
応して行われる。そして、第４のレジスターから出力さ
れた差分値が演算器の他方の入力端子に供給される。演
算器においては、一方の入力端子に供給されたＸおよび
Ｙアドレス信号と、他方の入力端子Ｂに供給されたＸお
よびＹの差分値であるプラス１およびプラス１、または
マイナス１およびマイナス１とが加算される。そして、
順次インクリメントされる毎に、ＸおよびＹアドレスに
プラス１およびプラス１、またはマイナス１およびマイ
ナス１が加算された累積加算信号が第２のアドレスレジ
スターに供給される。このようにして、アドレステーブ
ルの読み出し位置を正転または反転させると共に、Ｘお
よびＹアドレスに共にプラス１またはマイナス１を加算
してスタートアドレス出力信号に累積加算することによ
り、時計方向に０度または１８０度回転した画像のアド
レスを生成することができる。

【００１９】画像合成演算手段は以下のような作用をす
る。画像合成演算においては、メイン画像データに対し
てキー信号の階調に応じて第１の係数により内分点演算
するようにした画像と、タイトルデータに対してキー信
号の階調に応じて第２の係数により内分点演算するよう
にした画像とを合成して、合成画像を出力するように作
用する。ここでは、構成を簡単にするため、合成データ
であるタイトルデータと、画像データであるメイン画像
データの反転データとを加算して、これとキー信号とを
乗算して、さらにメイン画像データを加算するようにし
た。

【００２０】まず、メイン画像データの符号が反転され
る（２の補数をとるということ）。次に、メイン画像デ
ータの反転出力とタイトルデータとが加算されて加算出
力が出力される。そして、加算出力とキー信号とが乗算
されて乗算出力が出力される。この乗算出力が一時的に
蓄積される。最後に、蓄積された乗算出力とメイン画像
データとが加算されて加算出力が出力される。そして、
加算出力が一時的に蓄積される。従って先に示したよう
な合成画像が出力される。

【００２１】ここで、キー信号のデータを記憶するキー
データ記憶手段から供給されるキー信号は複数ビットで
構成されていて、このビット数に応じて複数階調に階調
化することにより、メイン画像データとタイトルデータ
とを合成する際のそれぞれの割合を滑らかに変化させる
ようにすることができる。つまり、キー信号の階調が最
小のときメイン画像データを１００％としてタイトルデ
ータを０％として、順次この割合を増加または減少させ
てキー信号の階調が最大のときメイン画像データを０％
としてタイトルデータを１００％とすることにより、メ
イン画像データとタイトルデータとの合成の際のメイン
画像データからタイトルデータへの階調を変化させるこ
とができる。このとき、中間階調については、メイン画
像データとタイトルデータとの内分点演算によって合成
される。つまり、階調を高くすることにより、メイン画
像データとタイトルデータとの合成の縁をメイン画像デ
ータからタイトルデータへ徐々にぼんやりとした割合で
色を変化させることができる。

【００２２】また、キー信号を、多数の複数ビットで構
成するようにすれば、より多くの階調に階調化すること
により、一層細かくメイン画像データとタイトルデータ
との合成の割合を変化させることにより、メイン画像デ
ータとタイトルデータとの合成の縁をメイン画像データ
からタイトルデータへ一層ぼんやりとした割合で色を変
化させて、自然な合成画像を得ることができる。

【００２３】

【発明の実施の形態】以下、本実施例の画像合成装置に
ついて説明する前に、図５〜図１０を参照しながら本実
施例の画像合成装置を適用する静止画像制御装置につい
て説明する。

【００２４】［静止画像制御装置の構成］図５に示すよ
うに、この静止画像制御装置２４は、画像データＭＤ
（ミニディスク）２５とテキスチャーＭＤ２６とを各Ｍ
Ｄ駆動部に収納できるように構成されている。画像デー
タＭＤ２５には、高解像度、中解像度および低解像度の
画像データが画像データのフォーマットで記録されてい
る。また、テキスチャーＭＤ２６には、予め文字データ
や画像データ等が入力されていて、画像合成の初期画像
となるテキスチャーのデータと、キーデータとが高解像
度、中解像度および低解像度で記録されている。また、
静止画像制御装置２４には、画像データを表示するモニ
ター８と、画像データの取り込み、記録、再生、プリン
ト等を指定するための操作を行うキーボード２７と、画
像データを読み取るスキャナー２８と、画像データをプ
リントするプリンター２９とが接続されている。

【００２５】また、図６で示すように、静止画像制御装
置２４は、スキャナー２８で取り込んだ画像データから
プリント用の高解像度画像データ、モニター２３用の中
解像度画像データを生成する画像処理回路３０と、画像
処理回路３０からの中解像度画像データからインデック
ス表示用の低解像度画像データを生成して高解像度、中
解像度および低解像度の画像データを生成すると共に、
再生された高解像度、中解像度および低解像度の画像デ
ータを画像処理用に信号処理するＭＤコントロール回路
３１、３３と、画像データＭＤ２５およびテキスチャー
ＭＤ２６に対して画像データおよびテキスチャーデータ
の記録または再生をするＭＤ駆動回路３２、３４と、キ
ーボード２７、スキャナー２８、プリンター２９と静止
画像制御装置２４とのインターフェースを行うインター
フェース回路３５とを有する。

【００２６】［スキャナーの構成］まず、スキャナー２
８の構成を説明する。スキャナー２８は、ネガフィル
ム、ポジフィルム、写真等に記録されている静止画像を
読み取るＣＣＤイメージセンサと、ＣＣＤイメージセン
サからアナログ信号として供給される画像信号をディジ
タル変換して画像データを形成するＡ／Ｄ変換器と、Ａ
／Ｄ変換器からの画像データにシェーディング補正や色
マスキング補正等の補正処理を施す補正部と、バスライ
ンに接続されたインターフェースで構成されている。

【００２７】［プリンターの構成］次に、プリンター２
９の構成を説明する。プリンター２９は、バスラインに
接続されたインターフェースと、供給される画像データ
をプリントに適したデータ変換処理を施すデータ変換回
路と、データ変換回路からの画像データに応じた静止画
像をプリンタ用紙にプリントするサーマルヘッドとで構
成されている。このプリンター２９におけるプリント動
作は、プリント枚数、色合い等を制御するためのプリン
ト制御データに応じて制御される。

【００２８】［ＭＤコントロール回路の構成］図７に示
すように、各ＭＤコントロール回路３１、３３は、回路
全体を制御するＭＤコントロールＣＰＵ３６と、中解像
度の画像データに間引き処理を施して低解像度の画像デ
ータを生成するインデックス画像生成回路３７と、静止
画圧縮伸張処理を行うＪＰＥＧ処理回路３８と、データ
をバッファリングして記録または再生のインターフェー
スを行うＣＰＵインターフェース回路３９と、ＭＤ駆動
回路３２、３４に対してＳＣＳＩコマンドによりデータ
転送を制御するＳＣＳＩコントロール回路４０とを有す
る。インデックス画像生成回路３７は、中間解像度画像
データを１／６４に間引き処理することにより低解像度
のインデックス画像データを形成する１／６４間引き部
を有する。また、ＪＰＥＧ処理回路３８は、高解像度、
中解像度または低解像度の各画素データを、圧縮処理に
適した所定画素単位のブロックに分割するラスターブロ
ック変換部と、ラスターブロック変換部によりブロック
化された画像データに固定長符号化処理を施す圧縮伸張
部とを有している。また、この圧縮伸張部は、ディスク
リート・コサイン・変換回路（ＤＣＴ回路）と、量子化
回路と、固定長符号化回路とを有する。

【００２９】［ＭＤ駆動回路の構成］ＭＤ駆動回路３
２、３４は、ＭＤコントロール回路とのインターフェー
スを行うインターフェース部と、ＭＤ駆動回路３２、３
４の制御を行うコントローラと、各解像度の画像データ
に対して８−１４変調処理を施すＥＦＭ回路と、画像デ
ータＭＤ２５およびテキスチャーデータＭＤ２６に対し
て画像データおよびテキスチャーデータの記録または再
生を行うディスク記録再生部を有する。ここで、画像デ
ータＭＤ２５は画像データ記録媒体、テキスチャーＭＤ
２６は画像合成データ記録媒体、ディスク記録再生部は
データ読み出し手段を構成する。

【００３０】［インターフェース回路の構成］図８に示
すように、インターフェース回路３５は、プリンター２
９に供給するプリント用の高解像度の画像データを一時
的に蓄積するデータバッファ４３と、プリンター２９に
対してＳＣＳＩコマンドにより制御するＳＣＳＩコント
ロール回路４２と、データバッファ４３およびＳＣＳＩ
コントロール回路４２を制御するＳＣＳＩコントロール
ＣＰＵ４１とを有する。なお、モニター２３およびキー
ボード２７に対しては、データラインのみを有する。

【００３１】［画像処理回路の構成］図９に示すよう
に、画像処理回路３０は、スキャナー２８で読み取られ
た画像データを一時的に蓄積するバッファ４４と、一次
元のルックアップテーブルにより色処理を行う一次元色
処理回路４５と、ライン調整を行うライン調整回路４６
と、画像データを一時的に蓄積するデータバッファ４７
と、着色を行うカラーパレット回路４８と、三次元のル
ックアップテーブルにより色処理を行う三次元色処理回
路４９と、バスラインの切り換えを行うバススイッチ５
０、５１とを有する。

【００３２】また、画像処理回路３０は、画像データを
記憶するメインメモリ４と、テキスチャーデータを記憶
するタイトルメモリ５と、キーデータを記憶するキーメ
モリ６と、メインメモリ４、タイトルメモリ５およびキ
ーメモリ６に対する画像データ、テキスチャーデータお
よびキーデータの書き込みまたは読み出しの制御をして
画像合成を行うと共に、スキャナー２８で読み取られた
高解像度の画像データに間引き処理を施して中解像度の
画像データを生成するメインメモリコントロール回路１
とを有する。ここで、メインメモリ４は画像データ記憶
手段、タイトルメモリ５は画像合成データ記憶手段、キ
ーメモリ６はキーデータ記憶手段を構成する。

【００３３】また、画像処理回路３０は、モニター８用
の中解像度の画像データを記憶するビデオメモリ７と、
ビデオメモリ７に対する画像データの書き込みまたは読
み出しの制御をするビデオメモリコントロール回路５２
と、メインメモリコントロール回路１とビデオメモリコ
ントロール回路５２とを制御するメモリコントロールＣ
ＰＵ５３とを有する。

【００３４】また、画像処理回路３０は、キーボード２
７からの入力操作により、コントロール信号を生成する
システムコントロールＣＰＵ５４と、システムコントロ
ールＣＰＵ５４からのコントロール信号によりモニター
２３の管面表示を制御する管面表示コントロール回路５
５と、ビデオメモリ７からのモニター２３用の中解像度
の画像データをアナログ画像データに変換するＤ／Ａ変
換回路５６と、アナログ画像データを管面表示コントロ
ール回路５５からの管面表示制御信号により切り換える
アナログスイッチ５７と、モニター２３に出力するアナ
ログ画像データを一次的に蓄積するバッファ５８とを有
する。

【００３５】ここで、取り込まれた画像データを一旦記
憶するメインメモリ４と、タイトルメモリ５と、キーメ
モリ６とはフレームメモリで構成されている。フレーム
メモリは、メインメモリ４と、タイトルメモリ５に対し
ては、赤色（Ｒ）の画像データが読み書きされるＲ用フ
レームメモリと、緑色（Ｇ）の画像データが読み書きさ
れるＧ用フレームメモリと、青色（Ｂ）の画像データが
読み書きされるＢ用フレームメモリとで構成されてい
て、キーメモリ６に対しては、単色のフレームメモリで
構成されている。

【００３６】上記各色用フレームメモリは、論理的に
は、例えば縦×横×深さが２０４８画素×１０２４画素
×８ビットで計１６メガビットの記憶領域を有するＤＲ
ＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）を横方向に３段積層
し、計３つのＤＲＡＭで２０４８×３０７２×８ビッ
ト、つまり、６メガバイトあるいは、４８メガビットの
記憶領域を有するように構成されている。また、上記フ
レームメモリは、論理的には、２０４８×３０７２×８
ビットの記憶領域を有する各色用のフレームメモリを、
それぞれ深さ方向に例えばＲＧＢの順で積層して構成さ
れている。そのため、上記フレームメモリは、２０４８
×３０７２×２４ビットの記憶領域を有することとな
る。システムコントロールＣＰＵ５４には、画像データ
を再生順に並べ換えてミニディスクに記録する際にミニ
ディスクから読みだした画像データの管理情報を一旦記
憶するランダムアクセスメモリ（ＲＡＭ）が設けられて
いる。

【００３７】［メインメモリコントロール回路の構成］
また、図１０に示すように、メインメモリコントロール
回路１は、メモリコントロールＣＰＵ５３からのデータ
や、コマンドを蓄積するＣＰＵレジスター５９と、メイ
ンメモリ４とタイトルメモリ５およびキーメモリ６に対
するアクセスを行うメモリアクセス部６０と、高解像度
の画像データを中解像度の画像データに間引き処理を行
うかまたは伸張を行う間引き伸張処理部６５と、画像合
成の演算を行う画像合成演算ブロック２と、ＤＭＡ転送
の動作を行うＤＭＡ処理部６８とを有する。ＣＰＵレジ
スター５９には、レジスタまたはＤＲＡＭにアクセスす
るためのチップセレクト信号（ＸＣＳ ＲＥＧ，ＸＣＳ
ＤＲＡＭ）、データライトまたはデータリード信号
（ＸＷＲ，ＸＲＤ）、アドレスストローブ信号（ＸＡ
Ｓ）、アドレス信号（Ａ２０〜０）、データ（Ｄ７〜
０）が供給される。

【００３８】［メモリアクセス部の構成］メモリアクセ
ス部６０は、メインメモリ４とタイトルメモリ５および
キーメモリ６を構成するＤＲＡＭに対する画像データ、
テキスチャーデータおよびキーデータの書き込みまたは
読み出しの制御を行うＤＲＡＭアクセスコントロール回
路６２と、タイトルメモリ５およびキーメモリ６に対す
るアドレスを発生させるタイトルメモリアドレス発生回
路６３と、メインメモリ４に対するアドレスを発生させ
るメインメモリアドレス発生回路２と、ＤＲＡＭのリフ
レッシュ動作を制御するリフレッシュコントロール回路
６１とを有する。ＤＲＡＭアクセスコントロール回路６
２からは、行アドレスストローブ信号（ＣＡＳ）、列ア
ドレスストローブ信号（ＲＡＳ）、ライトイネーブル信
号（ＷＥ）、アウトプットイネーブル信号（ＯＥ）が出
力される。タイトルメモリアドレス発生回路６３からは
タイトルメモリアドレス信号（ＴＡ１０〜０）が出力さ
れる。メインメモリアドレス発生回路２からはメインメ
モリアドレス信号（ＭＡ１１〜０）が出力される。メイ
ンメモリアドレス発生回路２の構成は、後述する図２で
詳細に説明する。ここで、タイトルメモリアドレス発生
回路６３はタイトルメモリ５およびキーメモリ６に対し
てアドレス信号を供給する。

【００３９】［間引き伸張処理部の構成］間引き伸張処
理部６５は、間引き伸張の係数を有する演算係数メモリ
６６と、間引き伸張の演算を行う画像処理演算ブロック
６７とを有する。上記画像処理演算ブロック６７は、ス
キャナー２８からの高解像度画像データを１／４に間引
き処理することにより中間解像度画像データを形成する
１／４間引き部と、１／４間引き回路２５からの中間解
像度画像データを１／６４に間引き処理することにより
低解像度画像データを形成する１／６４間引き部と、高
解像度画像データ、１／４間引き部からの中間解像度画
像データおよび１／６４間引き部からの低解像度画像デ
ータをそれぞれ選択して出力するセレクタ部とを有して
いる。画像処理演算ブロック６７に対しては、Ｒ，Ｇ，
Ｂの各色のメインメモリデータ（ＭＲ７〜０，ＭＧ７〜
０，ＭＢ７〜０）が入出力される。

【００４０】［画像合成演算ブロックの構成］画像合成
演算ブロック３の構成は、後述する図４で詳細に説明す
る。画像合成演算ブロック３に対しては、Ｒ，Ｇ，Ｂの
各色のテキスチャーメモリデータ（ＴＲ７〜０，ＴＧ７
〜０，ＴＢ７〜０）およびキー信号のデータ（Ｋ３〜
０）が入出力される。

【００４１】［ＤＭＡ処理部の構成］ＤＭＡ処理部６８
は、ＤＭＡ転送のシーケンスを制御するメインシーケン
サ６９と、コントローラとＤＲＡＭの間のＤＭＡ転送の
シーケンスを制御するＩＮＴＤＭＡシーケンサ７０と、
コントローラと外部デバイスのＤＭＡ転送のシーケンス
を制御するＥＸＴ ＤＭＡシーケンサ７１と、２つのバ
ンクの切り換えてデータ書き込みまたはデータ読み出し
を制御するダブルバッファコントロール７２と、２つの
バンクを有するダブルバッファ７３と、ＤＭＡ転送クロ
ックを制御するクロックコントロール回路７４と、イン
ターフェースを制御するインターフェースコントロール
回路７５とを有する。クロックコントロール回路７４か
らはメモリコントロールＣＰＵ５３の動作クロック信号
（ＣＰＵ ＸＴＡＬ）、画像クロック信号（ＤＣＬ
Ｋ）、４倍画像クロック信号（ＤＣＬＫ４）が出力され
る。インターフェースコントロール回路７５からは、画
像転送用クロック信号（ＰＣＬＫ）、ＤＭＡアクノレッ
ジ信号（ＲＥＱＯＵＴ）が出力され、ＤＭＡリクエスト
信号（ＲＥＱＩＮ）が入力される。ダブルバッファ７３
からはＲ，Ｇ，Ｂの各色の画像出力データ（ＤＲ７〜
０，ＤＧ７〜０，ＤＢ７〜０）が出力される。

【００４２】［記録動作の概要］次に、このような構成
を有する静止画像制御装置の通常の記録動作を説明す
る。まず、所望の画像データを上記ＭＤ駆動回路３２、
３４に装着された画像データＭＤ（ミニディスク）２５
またはテキスチャーＭＤ２６に記録する場合、ユーザ
は、上記キーボード２７を操作して画像データの取り込
み先（スキャナー２８）を指定すると共に、取り込んだ
画像データの出力先を上記ＭＤ駆動回路３２、３４に設
定する。これにより、上記システムコントロールＣＰＵ
５４がスキャナー２８を動作状態に制御する。

【００４３】［スキャナーの動作説明］まず、スキャナ
ー２８の動作説明をする。スキャナー２８は、フィル
ム、写真等が原稿読み取り台に載置されると、この原稿
をＣＣＤラインセンサを走査させて読み取る。ＣＣＤラ
インセンサは、読み取った画像に対応する画像信号を形
成し、これをＡ／Ｄ変換器に供給する。Ａ／Ｄ変換器
は、ＣＣＤラインセンサから供給される画像信号をディ
ジタル化することにより画像データを形成し、これを補
正部に供給する。補正部は、例えば、３５ミリメートル
フィルムから画像の読み取りを行った場合、この画像デ
ータを縦×横のサイズが１２００画素×１７００画素の
サイズの画像データに補正して出力する。

【００４４】［画像処理回路の動作説明］次に、画像処
理回路の動作説明をする。スキャナー２８により形成さ
れた画像データは、例えば縦×横が１０２４画素×１５
３６画素の高解像度画像データであり、フレームメモリ
内のビデオメモリ７に供給される。ビデオメモリコント
ロール回路５２はビデオメモリ７に高解像度画像データ
が供給されると、これを一旦記憶すると共に、この記憶
された高解像度画像データを読み出すようにビデオメモ
リ７を書き込み制御及び読み出し制御する。この高解像
度画像データは、データライン、バスライン、バススイ
ッチ５１を順に介して、メインメモリコントロール回路
１の間引き伸張処理部６５に転送されると共に、メイン
メモリ４に転送される。メモリコントロール回路１は、
このメインメモリ４に転送された高解像度画像データを
一旦記憶するように、メインメモリ４を書き込み制御す
る。

【００４５】メインメモリ４に高解像度画像データが記
憶されると、画像処理用のメモリコントロールＣＰＵ５
３は、この高解像度画像データを、例えば４８０画素×
６４０画素のモニタ表示用の中間解像度画像データに変
換するようにメモリコントロール回路１の間引き伸張処
理部６５を制御する。これにより、メモリコントロール
回路１の読み出し制御によりメインメモリ４から高解像
度画像データが読み出されメモリコントロール回路１の
間引き伸張処理部６５に供給される。

【００４６】そして、上記間引き伸張処理部６５によ
り、高解像度画像データが中間解像度画像データに変換
され、バススイッチ５１、バスライン、データラインを
介してビデオメモリ７に供給される。ビデオメモリコン
トロール回路５２は、ビデオメモリ７に中間解像度画像
データが供給されると、これを一旦記憶するようにビデ
オメモリ７を書き込み制御すると共に、これを読み出す
ようにビデオメモリ７を読み出し制御する。これによ
り、ビデオメモリ７に記憶された中間解像度画像データ
が読み出され、Ｄ／Ａ変換回路５６、アナログスイッチ
５７、バッファ５８、インターフェース回路３５を介し
て、モニター８に供給される。

【００４７】このように、ビデオメモリ７に供給された
中間解像度画像データは、Ｄ／Ａ変換回路５６によりア
ナログ化され中間解像度のモニタ表示用の画像信号とさ
れる。これにより、スキャナー２８により取り込まれた
画像がモニター８に表示されることとなる。なお、画像
処理回路３０のシステムコントロールＣＰＵ５４は、キ
ーボード２７が操作されることにより、スキャナー２８
により取り込まれた画像の拡大処理、縮小処理等の画像
処理が指定されている場合は、メインメモリ４から読み
出された画像データに、指定された画像処理が施される
ように、メモリコントロールＣＰＵ５３を介して、メイ
ンメモリコントロール回路１の間引き伸張処理部６５を
制御する。この間引き伸張処理部６５により指定の画像
処理が施された画像データは、モニター８に供給され
る。これにより、指定の画像処理が施された画像がモニ
ター８に表示される。また、システムコントロールＣＰ
Ｕ５４は、画像データに施した画像処理を示すデータ
（画像加工情報）を、バスライン、バススイッチを介し
て、メインメモリコントロール回路１の間引き、伸張処
理部６５に供給する。

【００４８】［間引き伸張処理部の動作説明］次に、間
引き伸張処理部６５の動作説明をする。ユーザは、モニ
ター８に表示される画像により、その画像が所望のもの
であるか否かを確認し、画像が所望のものであった場合
は、キーボード２７の記録指定キーを操作してモニター
８に表示された画像の記録を指定する。

【００４９】システムコントロールＣＰＵ５４は、記録
指定キーがオン操作されるとこれを検出し、記録の指定
がなされたことを示すデータ及び画像加工情報がある場
合はこれをバスライン及びバススイッチ５１を介して、
間引き伸張処理部６５の演算係数メモリ６６に供給す
る。

【００５０】演算係数メモリ６６は、画像加工情報があ
る場合はこれを一旦記憶すると共に、高解像度画像デー
タの取り込みを行うように画像処理演算ブロック６７を
制御する。高解像度画像データは、バスライン及びバス
スイッチ５１を介して、間引き伸張処理部６５内に取り
込まれると、画像処理演算ブロック６７に一旦記憶され
る。画像処理演算ブロック６７に高解像度画像データが
記憶されると、演算係数メモリ６６に記憶された画像加
工情報に基づいて画像処理演算ブロック６７は、高解像
度画像データを、例えばライン毎に１／４間引き処理す
るように画像処理制御する。

【００５１】１／４間引き処理は、高解像度画像データ
の画素を、１／４とするような間引き処理を施すことに
より、４８０画素×６４０画素の中間解像度画像データ
を形成する。中間解像度画像データは、１／６４間引き
処理される。１／６４間引き処理は、中間解像度画像デ
ータの画素を、１／６４とするような間引き処理を施す
ことにより、６０画素×８０画素の低解像度画像データ
（インデックス用画像データ）を形成する。

【００５２】画像処理演算ブロック６７は、メモリコン
トロールＣＰＵ５３により切り換え制御されている。す
なわち、メモリコントロールＣＰＵ５３は、例えば画像
処理演算ブロック６７で生成された各解像度の画像デー
タを、高解像度画像データ、中間解像度画像データ、低
解像度画像データの順に選択して出力するように出力デ
ータを切り換え制御する。画像処理演算ブロック６７か
らの各解像度画像データは、ＤＭＡ処理部６８内のダブ
ルバッファ７３を介して転送され、ＭＤコントロール回
路３１、３３のＪＰＥＧ処理回路３８に供給される。

【００５３】［ＪＰＥＧ処理回路の動作］メインメモリ
コントロール回路１のＤＭＡ処理部６８内のダブルバッ
ファ７３を介して転送された各解像度の画像データは、
ＪＰＥＧ処理回路３８内のラスターブロック変換部に供
給される。ラスターブロック変換部は、各画像データを
圧縮符号化の処理単位である、例えば８画素×８画素の
処理ブロック単位に分割し、これを圧縮伸張処理部に供
給する。

【００５４】ここで、各解像度画像データは、ラスター
ブロック変換部において、８画素×８画素の処理ブロッ
ク単位に分割されるわけであるが、低解像度画像データ
は６０画素×８０画素の画像サイズである。このため、
この低解像度画像データを８画素×８画素の処理ブロッ
ク単位に分割しようとすると、縦方向の画素が８画素で
割り切れないことから（６０画素÷８画素＝７．５画
素）、低解像度画像データを８画素×８画素の処理ブロ
ック単位で分割することはできない。

【００５５】このようなことから、ラスターブロック変
換部は、低解像度画像データが供給されると、画像デー
タの上段あるいは下段に４画素×８０画素のダミーデー
タを付加することにより、６０画素×８０画素の低解像
度画像データを、６４画素×８０画素の低解像度画像デ
ータとする。そして、これにより縦方向の画素が８画素
で割り切れることから、６４画素×８０画素の低解像度
画像データを８処理ブロック×１０処理ブロックに分割
して圧縮伸張処理部に供給する。なお、ダミーデータ
は、インデックス表示の際に除去されるようになってお
り、ダミーデータに係る画像（例えば黒画像や白画像）
がインデックス画像に付加されて表示されることはな
い。

【００５６】圧縮伸張処理部は、ディスクリート・コサ
イン・変換回路（ＤＣＴ回路）と、量子化回路と、固定
長符号化回路とで構成されており、各解像度の画像デー
タは、まず、ＤＣＴ回路に供給される。ＤＣＴ回路は、
各解像度の画像データを周波数軸上に変換してＤＣＴ係
数を形成する直行変換処理を行い、この直行変換処理を
施した各解像度の画像データをそれぞれ量子化回路に供
給する。量子化回路は、例えばＭＤコントロールＣＰＵ
３６により設定された適当な量子化係数を用いて各解像
度の画像データを量子化し、これらを固定長符号化回路
に供給する。

【００５７】固定長符号化回路は、適当な量子化係数で
量子化された各解像度の画像データのＤＣＴ係数を固定
長符号化し、この固定長符号化処理の結果をＭＤコント
ロールＣＰＵ３６に帰還する。ＭＤコントロールＣＰＵ
３６は、固定長符号化処理の結果に応じて、その画像デ
ータを量子化するのに最適な量子化係数を形成し、これ
を量子化回路に供給する。量子化回路は、２度目に設定
された最適な量子化係数を用いて画像データの量子化を
行い、これを固定長符号化回路に供給する。これによ
り、固定長符号化回路において、各解像度の画像データ
を所定のデータ長となるように固定長符号化することが
できる。

【００５８】具体的には、このような圧縮符号化処理に
より、中間解像度画像データは、１記録単位である１ク
ラスタの２倍の２クラスタのデータ長に固定長符号化処
理され、高解像度画像データは８クラスタのデータ長に
固定長符号化処理され、低解像度画像データは１／１５
クラスタのデータ長に固定長符号化処理される。このよ
うに固定長符号化された各解像度の画像データは、それ
ぞれＣＰＵインターフェース回路３９及びＳＣＳＩコン
トロール回路４０を介して、ＭＤ駆動回路３２、３４に
供給される。ＳＣＳＩコントロール回路４０は、ＭＤコ
ントロールＣＰＵ３６から、ＣＰＵインターフェース回
路３９を介して供給されたＭＤ駆動回路３２、３４に対
する動作コマンドをＳＣＳＩコマンドに変換する。そし
て、ＳＣＳＩコントロール回路４０は、各解像度の画像
データをＭＤ駆動回路３２、３４にＳＣＳＩインターフ
ェースに基づいて転送する。また、ＭＤコントロールＣ
ＰＵ３６は、供給された画像データに画像加工情報が付
加されている場合には、この画像加工情報を各解像度の
画像データと共にＭＤ駆動回路３２、３４に供給する。

【００５９】［ＭＤ駆動回路の動作説明］次に、ＭＤ駆
動回路の動作説明をする。ＭＤコントロール回路３１、
３３からの各解像度の画像データ及び画像加工情報は、
それぞれインターフェース部に供給される。コントロー
ラは、インターフェース部に各解像度の画像データ及び
画像加工情報が供給されると、これらをそれぞれＭＤ駆
動回路内に取り込むようにインターフェース部を制御す
る。インターフェース部を介してＭＤ駆動回路に取り込
まれた各解像度の画像データ及び画像加工情報は、それ
ぞれＥＦＭ回路に供給される。ＥＦＭ回路に各解像度の
画像データ及び画像加工情報が供給されると、コントロ
ーラは、固定長符号化された各解像度の画像データ及び
画像加工情報に、いわゆるＥＦＭ処理（８−１４変調処
理）を施すようにＥＦＭ回路を制御する。ＥＦＭ処理さ
れた各解像度の画像データ及び画像加工情報は、それぞ
れディスク記録再生部に供給される。ディスク記録再生
部に画像データ及び画像加工情報が供給されると、コン
トローラは、各解像度の画像データ及び画像加工情報を
それぞれミニディスク２５、２６に記録するようにディ
スク記録再生部を制御する。これにより、ミニディスク
２５、２６に、各解像度の画像データ及びその画像加工
情報が記録されることとなる。

【００６０】具体的には、ミニディスク２５、２６は、
直径６４ミリメートルの光磁気ディスクとなっていて、
各解像度毎に２００枚分の画像データが何度でも書き換
え可能となっている。そして、２００枚分の画像データ
は、５０枚分の画像データを１つのアルバムとして、計
４つのアルバムに分割されて管理されるようになってい
る。従って、ユーザは、この画像データの記録を行う場
合、キーボード２７を用いてその画像データを記録する
アルバムを選択する。これにより、システムコントロー
ルＣＰＵ５４は、コントローラを介して、ユーザにより
選択されたアルバムに各解像度毎の画像データを取り込
み順に記録するようにディスク記録再生部を制御する。

【００６１】なお、この際、低解像度画像データは、ア
ルバムに記録されている画像を１画面に複数表示するた
めのインデックス用のインデックスファイルとして記録
され、中間解像度画像データは、アルバムに記録されて
いる所望の１つの画像を表示するためのモニタ表示用の
中間解像度画像ファイルとして記録され、高解像度画像
データは、高解像度画像データに係る画像をプリントす
るためのプリント用の高解像度画像ファイルとしてそれ
ぞれ記録される。

【００６２】［本実施の形態の画像合成装置の構成］以
下、図１から図３を用いて本実施の形態の画像合成装置
について説明する。本実施の形態の画像合成装置は、上
述した静止画制御装置の図９に示した画像処理回路内の
メインメモリコントロール回路１、メインメモリアドレ
ス発生回路２、画像合成演算ブロック３、メインメモリ
４、タイトルメモリ５、キーメモリ６、ビデオメモリ７
およびモニター８に対応する。

【００６３】なお、図５〜図１０に示したものと対応す
るものには同一の符号を付してその詳細な説明を省略す
る。まず、本実施の形態の画像合成装置の構成について
説明する。図１に示すように、この画像合成装置は、メ
インメモリコントロール回路１と、メインメモリ４と、
タイトルメモリ５と、キーメモリ６と、ビデオメモリ７
と、モニター８とを有する。メインメモリコントロール
回路１は、メインメモリアドレス発生回路２と、画像合
成演算ブロック３とを有する。メインメモリアドレス発
生回路２は、メインメモリの読み出しのスタートアドレ
スを変えてこれに差分値を適宜累積加算することによ
り、画像の反転または回転のための読み出しアドレスを
生成する機能を有する。画像合成演算ブロック３は、複
数ビットのキー信号の階調に応じてメイン画像データと
タイトルデータとの合成の縁の階調を変化させる機能を
有する。

【００６４】ここで、メインメモリ４に記憶される画像
データは上述したスキャナー２８から読み取られた後に
メインメモリ４に供給される場合と、画像データＭＤ２
５から読み取られた後にメインメモリ４に供給される場
合とがある。また、タイトルメモリ５に記憶されるテキ
スチャーデータとキーメモリ６に記憶されるキー信号の
データは、テキスチャーデータＭＤ２６から読み取られ
た後にタイトルメモリ５およびキーメモリ６に供給され
る。

【００６５】メインメモリ４には、高解像度、中解像度
および低解像度の画像データが後述する画像データのフ
ォーマットで記録されている。また、タイトルメモリ５
には、予め文字データや画像データ等が入力されてい
て、画像合成の初期画像となるテキスチャーのデータが
画像データと同様のテキスチャーデータのフォーマット
で高解像度、中解像度および低解像度で記憶されてい
る。また、キーメモリ６には、キー信号Ｋのデータが記
憶されている。

【００６６】［メインメモリアドレス発生回路の構成］
メインメモリアドレス発生回路は、画像データを読み出
すスタートアドレスの位置やスタートアドレスの読み出
し走査方向に対応して、スタートアドレスに対する差分
値をロードして読み出しアドレスに累積加算して画像デ
ータ読み出しアドレスを生成する機能を有する。図２に
示すように、メインメモリアドレス発生回路は、読み出
し開始を示すＣＰＵバスからの８ビットのデータから整
数部１２ビットと小数部８ビットからなる２０ビットの
スタートアドレスを生成して保持するスタートアドレス
レジスター９と、スタートアドレスに２０ビットのＸお
よびＹの出力アドレスを累積加算して保持するアドレス
レジスター１０と、差分値を示すＣＰＵバスからのデー
タから整数部８ビットと小数部８ビットからなる１６ビ
ットのデルタアドレスを生成して保持するデルタアドレ
スレジスター１１と、デルタアドレスをアドレスレジス
ター１０と同じタイミングで保持するデルタレジスター
１２と、アドレスレジスター１０の出力とデルタレジス
ター１２の出力とを加算して２０ビットの累積加算信号
を生成する２０ビット演算器１３とを有する。ここで、
スタートアドレスレジスター９には、ＣＰＵバスから画
像の回転反転のための任意のスタートアドレスのデータ
が供給され、デルタアドレスレジスター１１にはスター
トアドレスに対応して画像の回転反転のための任意のデ
ルタアドレスのデータが供給される。また、アドレスレ
ジスター１０のロード端子ＬＤにはアドレスロード信号
ＡＬが供給され、セレクト端子ＳＥＬにはアドレスセレ
クト信号ＡＳが供給され、クロック端子ＣＬＫにはクロ
ック信号ＣＬがそれぞれ供給される。ここで、アドレス
ロード信号ＡＬおよびアドレスセレクト信号ＡＳはＤＭ
Ａ動作シーケンスに従って発生される信号である。

【００６７】スタートアドレスおよびデルタアドレスの
レジスタをそれぞれ２段に構成した理由は、レジスタが
１段であるとＤＭＡ動作シーケンス中はレジスタに対し
てＣＰＵからのアクセスができなくなるため、レジスタ
の値を書き換えることができなくなるので、レジスタを
２段にしてＤＭＡ動作シーケンス中であっても次のＤＭ
Ａ転送のためのデータを保持しておいて速くＤＭＡ転送
を行うようにするためである。ここでは、Ｘアドレスと
Ｙアドレスとを共通のメインメモリアドレス発生回路で
発生させるように構成したが、実際には、Ｘアドレスと
Ｙアドレスと同じメインメモリアドレス発生回路を２つ
用意してＸアドレスとＹアドレスとを別々に発生させる
ようにする。また、図１０に示したメインメモリコント
ロール回路中のメインメモリアドレス発生回路２からは
ＭＡ１１〜０の１２ビットのアドレス信号が発生するよ
うに示したが、実際には、図２に示すように、２０ビッ
トのＸアドレスとＹアドレスの信号がそれぞれ出力され
て、整数部１２ビットが物理アドレスとしてＤＲＡＭか
らなるメインメモリ４の４０９６×４０９６のメモリ空
間をアクセスするために用いられ、小数部も含む２０ビ
ットが論理アドレスとして用いられ、特に小数部の８ビ
ットは図１０に示した間引き演算処理部６５における補
間演算処理に用いられる。

【００６８】また、図３に示すように、アドレスレジス
ター１０は、セレクター１４と、２０ビットＤフリップ
フロップ１７とを有する。ここで、セレクター１４は、
スイッチ１５とスイッチ１６とを有する。スイッチ１５
は、固定接点１５ａおよび固定接点１５ｂと、可動接点
１５ｃとを有する。スイッチ１６は、固定接点１６ａお
よび固定接点１６ｂと、可動接点１６ｃとを有する。固
定接点１５ａと２０ビットＤフリップフロップ１７の出
力端子とが接続され、固定接点１５ａには２０ビットＤ
フリップフロップ１７の出力信号であるＸアドレスとＹ
アドレスの信号が供給されるように構成される。固定接
点１５ｂと２０ビット演算器１３の出力端子とが接続さ
れ、固定接点１５ｂには２０ビット演算器１３からの累
積加算信号ＡＬＵが供給されるように構成される。ま
た、可動接点１５ｃと固定接点１６ａとが接続される。
固定接点１６ｂとスタートアドレスレジスター９の出力
端子とが接続され、固定接点１６ｂにはスタートアドレ
スレジスター９からのスタートアドレス出力信号ＳＯが
供給されるように構成される。可動接点１６ｃは２０ビ
ットＤフリップフロップ１７の入力端子と接続される。
また、スイッチ１５の制御端子にはセレクト端子ＳＥＬ
を介してアドレスセレクト信号ＡＳが供給され、スイッ
チ１６の制御端子にはロード端子ＬＤを介してアドレス
ロード信号ＡＬが供給される。２０ビットＤフリップフ
ロップ１７のクロック端子ＣＬＫにはクロック信号ＣＬ
が供給される。ここで、メインメモリアドレス発生回路
２は、画像データ読み出しアドレス発生手段を構成す
る。

【００６９】［画像合成演算ブロックの構成］図４に示
すように、画像合成演算ブロック３は以下のような構成
を有する。メイン画像データＭに対してキー信号Ｋの階
調に応じて係数（１−Ｋ）により内分点演算するように
した（１−Ｋ）＊Ｍと、タイトルデータＴに対してキー
信号Ｋの階調に応じて係数Ｋにより内分点演算するよう
にしたＫＴとを合成して、合成画像Ｓ＝（１−Ｋ）＊Ｍ
＋ＫＴを出力する機能を有する。ここでは、回路構成を
簡単にするため、Ｓ＝（１−Ｋ）＊Ｍ＋ＫＴ＝（Ｔ−
Ｍ）＊Ｋ＋Ｍから、タイトルデータＴとメイン画像デー
タＭの反転データとを加算して、これとキー信号Ｋとを
乗算して、さらにメイン画像データＭを加算するように
構成した。図４に示すように、画像合成演算ブロック３
は、メイン画像データＭの符号を反転する符号反転器１
８と、符号反転器１８の出力とタイトルデータＴとを加
算して加算出力（Ｔ−Ｍ）を出力する加算器１９と、加
算器１９の加算出力（Ｔ−Ｍ）とキー信号Ｋとを乗算し
て乗算出力（Ｔ−Ｍ）＊Ｋを出力する乗算器２０と、乗
算器２０の乗算出力（Ｔ−Ｍ）＊Ｋを一時的に蓄積する
バッファ２１と、バッファ２１に蓄積された乗算器２０
の乗算出力（Ｔ−Ｍ）＊Ｋとメイン画像データＭとを加
算して加算出力［（Ｔ−Ｍ）＊Ｋ＋Ｍ］を出力する加算
器２２と、加算器２２の加算出力［（Ｔ−Ｍ）＊Ｋ＋
Ｍ］を一時的に蓄積するバッファ２３とを有する。従っ
てバッファ２３から出力される画像合成出力Ｓは、数１
に示すようになる。

【００７０】

【数１】 Ｓ＝（Ｔ−Ｍ）＊Ｋ＋Ｍ＝（１−Ｋ）＊Ｍ＋ＫＴ

【００７１】このように、画像合成演算ブロック３は、
画像データＭおよびキー信号Ｋに基づいてメインメモリ
４から供給される画像データＭをキーメモリ６から供給
されるキー信号Ｋで抜いた中の（１−Ｋ）＊Ｍのデータ
を生成する。また、画像合成演算ブロック３は、タイト
ルメモリ５から供給されるテキスチャーデータＴおよび
キーメモリ６から供給されるキー信号Ｋに基づいてテキ
スチャーデータＴをキー信号Ｋで抜いた外のＫＴのデー
タを生成する。そして、画像合成演算ブロック３は、図
４に示すように、（１−Ｋ）＊ＭおよびＫＴのデータを
合成して、合成出力Ｓ＝（Ｔ−Ｍ）＊Ｋ＋Ｍ＝（１−
Ｋ）＊Ｍ＋ＫＴを出力する。そして、ビデオメモリ７
は、モニター８に表示する中解像度のデータを記憶す
る。

【００７２】また、メイン画像データＭは、上述した図
１０に示した間引き伸張処理部６５の画像処理演算ブロ
ック６７からＲ，Ｇ，Ｂの各色８ビットで供給される。
タイトルデータＴおよびキー信号Ｋとはタイトルメモリ
５およびキーメモリ６からそれぞれＲ，Ｇ，Ｂの各色８
ビットおよび単色４ビットで供給される。ここで、画像
合成演算ブロック３は画像合成演算手段を構成する。

【００７３】［本実施の形態の画像合成装置の動作］次
に、図１、図２、図３および図４を参照しながら、この
ように構成された本実施の形態の画像合成装置の動作に
ついて説明する。 ［メインメモリアドレス発生回路の動作］図２に示すよ
うに、メインメモリアドレス発生回路は、スタートアド
レスおよびこのスタートアドレスの差分値であるデルタ
アドレスを適宜変えることによりメインメモリアドレス
の発生値を変えて、画像の反転及び任意の回転を行うよ
うに動作する。

【００７４】まず、画像の左右反転の動作を説明する。
画像の１８０度回転の場合、スタートアドレスレジスタ
ー９には、ＣＰＵバスから画像の反転のためのＸＹアド
レステーブルの内の最後の位置である右下のスタートア
ドレスのデータが供給され、デルタアドレスレジスター
１１にはこのスタートアドレスに対応して画像の反転の
ためのＸおよびＹに対してそれぞれマイナス１およびマ
イナス１のデルタアドレスのデータが供給される。ま
た、アドレスレジスター１０のロード端子ＬＤにはアド
レスロード信号ＡＬが供給され、セレクト端子ＳＥＬに
はアドレスセレクト信号ＡＳが供給され、クロック端子
ＣＬＫにはクロック信号ＣＬがそれぞれ供給される。

【００７５】スタートアドレスレジスター９において、
Ｘ方向主走査でＸＹアドレステーブルの内の通常の読み
出し位置の最後の位置である右下のスタートアドレスか
ら順次Ｘ方向にアドレスをインクリメントして、Ｘ方向
に１ラインのアドレスの読み込みが終了したら、Ｙ方向
に１つインクリメントするようにして以下順次インクリ
メントしてＸＹアドレステーブルの内の最初の位置であ
る左上のアドレスまでインクリメントする。ここで、ス
タートアドレスレジスター９において、ＣＰＵバスから
の８ビットのデータから整数部１２ビット小数部８ビッ
トからなる２０ビットのスタートアドレスのデータが生
成される。以下の説明においても同様である。

【００７６】そして、アドレスレジスター１０におい
て、アドレスロード信号ＡＬがアクティブになったとき
セレクター１４のスイッチ１６が切り換え制御されて固
定接点１６ｂと可動接点１６ｃとが接続され、スタート
アドレス出力信号ＳＯがロードされる。アドレスロード
信号ＡＬは、ＤＭＡシーケンスの開始を示すＤＭＡスタ
ートパルスに対応して供給される。このアドレスロード
信号ＡＬは、ＤＭＡシーケンスのうち１回だけ供給され
る。すなわち、アドレスロード信号ＡＬは、ＤＭＡシー
ケンスの開始時に１回アクティブになった後には次のＤ
ＭＡシーケンスの開始時までセレクター１４のスイッチ
１６が切り換え制御されて固定接点１６ａと可動接点１
６ｃとが接続される。

【００７７】また、セレクター１４のスイッチ１６が切
り換え制御されて固定接点１６ａと可動接点１６ｃとが
接続された後に、アドレスレジスター１０において、ア
ドレスセレクト信号ＡＳがアクティブになったときセレ
クター１４のスイッチ１５が切り換え制御されて固定接
点１５ｂと可動接点１５ｃとが接続され、累積加算信号
ＡＬＵがロードされる。アドレスセレクト信号ＡＳは、
ＤＭＡシーケンスのうち実際にＤＭＡ転送が行われるＤ
ＭＡ転送パルスに対応して供給される。ＤＭＡ転送パル
スはＤＭＡシーケンスのうち連続して発生するとは限ら
ず複数回断続的に発生する。このアドレスセレクト信号
ＡＳは、１０×１０のアドレスデータを有するアドレス
テーブルであればＸ方向主走査であるため、Ｘは１００
回供給され、Ｙは１０回供給される。つまり、アドレス
をインクリメントするタイミングでアドレスセレクト信
号ＡＳが変化する。そして、アドレスレジスター１０に
おいて、アドレスセレクト信号ＡＳがアクティブになる
度にアドレスが累積加算される。

【００７８】また、セレクター１４のスイッチ１６が切
り換え制御されて固定接点１６ａと可動接点１６ｃとが
接続された後に、アドレスレジスター１０において、ア
ドレスセレクト信号ＡＳがネガティブになったときセレ
クター１４のスイッチ１５が切り換え制御されて固定接
点１５ａと可動接点１５ｃとが接続され、２０ビットＤ
フリップフロップ１７の出力信号であるＸおよびＹアド
レス信号がロードされる。アドレスセレクト信号ＡＳが
ネガティブのときはＤＭＡシーケンスのうちＤＭＡ転送
パルスが発生していないときである。このように、ＤＭ
ＡシーケンスのうちＤＭＡ転送パルスが発生していない
ときに、２０ビットＤフリップフロップ１７の出力信号
であるＸおよびＹアドレス信号をロードする理由は、ク
ロック信号ＣＬのタイミングによらずにＤＭＡ転送パル
スの発生しているタイミングで累積加算信号ＡＬＵをロ
ードして累積加算し、ＤＭＡ転送パルスの発生していな
いタイミングでは同じデータを保持するためである。

【００７９】このようにしてアドレスレジスター１０に
ロードされたスタートアドレス出力信号ＳＯ、累積加算
信号ＡＬＵまたはＸおよびＹアドレス信号はセレクター
１４で選択された後に２０ビットＤフリップフロップ１
７に供給される。２０ビットＤフリップフロップ１７に
おいてクロック信号ＣＬの周期に基づいてラッチされた
スタートアドレス出力信号ＳＯ、ＸおよびＹアドレス信
号が出力されて、２０ビット演算器１３の一方の入力端
子Ａに供給される。

【００８０】また、デルタアドレスレジスター１１にお
いてＸおよびＹアドレスに対するマイナス１およびマイ
ナス１のデルタアドレスがロードされる。デルタアドレ
スレジスター１１におけるロードのタイミングは、先に
説明したスタートアドレスレジスター９におけるアドレ
スのインクリメントのタイミングに対応して行われる。
ここで、デルタアドレスレジスター１１において、ＣＰ
Ｕバスからの８ビットのデータから整数部８ビット小数
部８ビットからなる１６ビットのデルタアドレスのデー
タが生成される。以下の説明においても同様である。そ
して、デルタアドレスレジスター１１から出力されるデ
ルタアドレス出力信号ＤＯはアドレスロード信号ＡＬが
アクティブのときデルタレジスター１２にロードされ
る。デルタアドレス出力信号ＤＯがデルタレジスター１
２にロードされるタイミングは、アドレスレジスター１
０におけるスタートアドレス出力信号ＳＯのロードされ
るタイミングに対応して行われる。そして、デルタレジ
スター１２から出力されたデルタアドレスが２０ビット
演算器１３の他方の入力端子Ｂに供給される。２０ビッ
ト演算器１３においては、一方の入力端子Ａに供給され
た２０ビットのＸおよびＹアドレス信号と、他方の入力
端子Ｂに供給された１６ビットのデルタアドレスである
マイナス１およびマイナス１とが加算されて２０ビット
の累積加算信号ＡＬＵが出力される。そして、順次イン
クリメントされる毎に、マイナス１された累積加算信号
ＡＬＵがアドレスレジスター１０に供給される。このよ
うにして、アドレステーブルの読み出し位置を反転させ
ると共に、ＸおよびＹアドレスを共にマイナス１を加算
してスタートアドレス出力信号に累積加算することによ
り、１８０度回転のアドレスを生成することができる。

【００８１】ここで、スタートアドレスおよびデルタア
ドレスのレジスタをそれぞれ２段に構成することによ
り、レジスタが１段であるとＤＭＡ動作シーケンス中は
レジスタに対してＣＰＵからのアクセスができなくなる
ため、レジスタの値を書き換えることができなくなる
が、レジスタを２段にして、ＤＭＡ動作シーケンス中で
２段目のアドレスレジスター１０及びデルタレジスター
１２が動作中であっても、１段目のスタートアドレスレ
ジスター９及びデルタアドレスレジスター１１に次のＤ
ＭＡ転送のためのデータを保持しておくことにより、速
く次のＤＭＡ転送を行うことができる。

【００８２】次に、画像の時計方向の９０度または２７
０度回転の動作を説明する。画像の９０度または２７０
度回転動作の場合、スタートアドレスレジスター９に
は、ＣＰＵバスから画像の９０度または２７０度回転の
ためのＸＹアドレステーブルの内の左下または右上のス
タートアドレスのデータが供給され、デルタアドレスレ
ジスター１１にはこのスタートアドレスに対応して画像
の９０度または２７０度回転のためのＸおよびＹに対し
てそれぞれプラス１およびマイナス１、またはマイナス
１およびプラス１のデルタアドレスのデータが供給され
る。また、アドレスレジスター１０のロード端子ＬＤに
はアドレスロード信号ＡＬが供給され、セレクト端子Ｓ
ＥＬにはアドレスセレクト信号ＡＳが供給され、クロッ
ク端子ＣＬＫにはクロック信号ＣＬがそれぞれ供給され
る。

【００８３】スタートアドレスレジスター９において、
Ｙ方向主走査でＸＹアドレステーブルの内の画像の９０
度または２７０度回転のための左下または右上のスター
トアドレスから順次Ｙ方向にアドレスをインクリメント
して、Ｙ方向に１ラインのアドレスの読み込みが終了し
たら、Ｘ方向に１つインクリメントするようにして以下
順次インクリメントしてＸＹアドレステーブルの内の右
上または左下のアドレスまでインクリメントする。

【００８４】そして、アドレスレジスター１０におい
て、アドレスロード信号ＡＬがアクティブになったとき
セレクター１４のスイッチ１６が切り換え制御されて固
定接点１６ｂと可動接点１６ｃとが接続され、スタート
アドレス出力信号ＳＯがロードされる。アドレスロード
信号ＡＬは、ＤＭＡシーケンスの開始を示すＤＭＡスタ
ートパルスに対応して供給される。このアドレスロード
信号ＡＬは、ＤＭＡシーケンスのうち１回だけ供給され
る。すなわち、アドレスロード信号ＡＬは、ＤＭＡシー
ケンスの開始時に１回アクティブになった後には次のＤ
ＭＡシーケンスの開始時までセレクター１４のスイッチ
１６が切り換え制御されて固定接点１６ａと可動接点１
６ｃとが接続される。

【００８５】また、セレクター１４のスイッチ１６が切
り換え制御されて固定接点１６ａと可動接点１６ｃとが
接続された後に、アドレスレジスター１０において、ア
ドレスセレクト信号ＡＳがアクティブになったときセレ
クター１４のスイッチ１５が切り換え制御されて固定接
点１５ｂと可動接点１５ｃとが接続され、累積加算信号
ＡＬＵがロードされる。アドレスセレクト信号ＡＳは、
ＤＭＡシーケンスのうち実際にＤＭＡ転送が行われるＤ
ＭＡ転送パルスに対応して供給される。ＤＭＡ転送パル
スはＤＭＡシーケンスのうち連続して発生するとは限ら
ず複数回断続的に発生する。このアドレスセレクト信号
ＡＳは、１０×１０のアドレスデータを有するアドレス
テーブルであればＹ方向主走査であるため、Ｙは１００
回供給され、Ｘは１０回供給される。つまり、アドレス
をインクリメントするタイミングでアドレスセレクト信
号ＡＳが変化する。そして、アドレスレジスター１０に
おいて、アドレスセレクト信号ＡＳがアクティブになる
度にアドレスが累積加算される。

【００８６】また、セレクター１４のスイッチ１６が切
り換え制御されて固定接点１６ａと可動接点１６ｃとが
接続された後に、アドレスレジスター１０において、ア
ドレスセレクト信号ＡＳがネガティブになったときセレ
クター１４のスイッチ１５が切り換え制御されて固定接
点１５ａと可動接点１５ｃとが接続され、２０ビットＤ
フリップフロップ１７の出力信号であるＸおよびＹアド
レス信号がロードされる。アドレスセレクト信号ＡＳが
ネガティブのときはＤＭＡシーケンスのうちＤＭＡ転送
パルスが発生していないときである。

【００８７】このようにしてアドレスレジスター１０に
ロードされたスタートアドレス出力信号ＳＯ、累積加算
信号ＡＬＵまたはＸおよびＹアドレス信号はセレクター
１４で選択された後に２０ビットＤフリップフロップ１
７に供給される。２０ビットＤフリップフロップ１７に
おいてクロック信号ＣＬの周期に基づいてラッチされて
加算されたＸおよびＹアドレス信号が出力されて、２０
ビット演算器１３の一方の入力端子Ａに供給される。

【００８８】また、デルタアドレスレジスター１１にお
いて画像の９０度または２７０度回転のためのＸおよび
Ｙアドレスに対するプラス１およびマイナス１またはマ
イナス１およびプラス１のデルタアドレスがロードされ
る。デルタアドレスレジスター１１におけるロードのタ
イミングは、先に説明したスタートアドレスレジスター
９におけるアドレスのインクリメントのタイミングに対
応して行われる。そして、デルタアドレスレジスター１
１から出力されるデルタアドレス出力信号ＤＯはアドレ
スロード信号ＡＬがアクティブのときデルタレジスター
１２にロードされる。デルタアドレス出力信号ＤＯがデ
ルタレジスター１２にロードされるタイミングは、アド
レスレジスター１０におけるスタートアドレス出力信号
ＳＯのロードされるタイミングに対応して行われる。そ
して、デルタレジスター１２から出力されたデルタアド
レスが２０ビット演算器１３の他方の入力端子Ｂに供給
される。２０ビット演算器１３においては、一方の入力
端子Ａに供給されたＸおよびＹアドレス信号と、他方の
入力端子Ｂに供給された画像の９０度または２７０度回
転のためのＸおよびＹのデルタアドレスであるプラス１
およびマイナス１、またはマイナス１およびプラス１と
が加算される。そして、順次インクリメントされる毎
に、画像の９０度または２７０度回転に対応してＸおよ
びＹのデルタアドレスであるプラス１およびマイナス
１、またはマイナス１およびプラス１された累積加算信
号ＡＬＵがアドレスレジスター１０に供給される。この
ようにして、アドレステーブルのスタートアドレスの読
み出し位置を左下または右上にさせると共に、Ｘおよび
Ｙアドレスに対してプラス１およびマイナス１、または
マイナス１およびプラス１を加算してスタートアドレス
出力信号に累積加算することにより、時計方向に９０度
または２７０度回転させた画像のアドレスを生成するこ
とができる。またさらにここで、Ｘ方向主走査でＸＹア
ドレステーブルのスタートアドレスをインクリメントす
るようにすれば、それぞれ画像を９０度または２７０度
回転させると共に、左右反転した画像を得ることができ
る。

【００８９】次に、画像の時計方向の０度または１８０
度の回転の動作を説明する。画像の０度または１８０度
の回転動作の場合、スタートアドレスレジスター９に
は、ＣＰＵバスから画像の反転のためのＸＹアドレステ
ーブルの内の最初の位置である左上または最後の位置で
ある右下のスタートアドレスが供給され、デルタアドレ
スレジスター１１にはこのスタートアドレスに対応して
画像の０度または１８０度の回転のためのＸおよびＹに
対してそれぞれプラス１およびプラス１、またはマイナ
ス１およびマイナス１のデルタアドレスが供給される。
また、アドレスレジスター１０のロード端子ＬＤにはア
ドレスロード信号ＡＬが供給され、セレクト端子ＳＥＬ
にはアドレスセレクト信号ＡＳが供給され、クロック端
子ＣＬＫにはクロック信号ＣＬがそれぞれ供給される。

【００９０】スタートアドレスレジスター９において、
Ｘ方向主走査でＸＹアドレステーブルの内の画像の０度
または１８０度の回転のための最初の位置である左上ま
たは最後の位置である右下のスタートアドレスから順次
Ｘ方向にアドレスをインクリメントして、Ｘ方向に１ラ
インのアドレスの読み込みが終了したら、Ｙ方向に１つ
インクリメントするようにして以下順次インクリメント
してＸＹアドレステーブルの内の最初の位置である左上
のアドレスまでインクリメントする。

【００９１】そして、アドレスレジスター１０におい
て、アドレスロード信号ＡＬがアクティブになったとき
セレクター１４のスイッチ１６が切り換え制御されて固
定接点１６ｂと可動接点１６ｃとが接続され、スタート
アドレス出力信号ＳＯがロードされる。アドレスロード
信号ＡＬは、ＤＭＡシーケンスの開始を示すＤＭＡスタ
ートパルスに対応して供給される。このアドレスロード
信号ＡＬは、ＤＭＡシーケンスのうち１回だけ供給され
る。すなわち、アドレスロード信号ＡＬは、ＤＭＡシー
ケンスの開始時に１回アクティブになった後には次のＤ
ＭＡシーケンスの開始時までセレクター１４のスイッチ
１６が切り換え制御されて固定接点１６ａと可動接点１
６ｃとが接続される。

【００９２】また、セレクター１４のスイッチ１６が切
り換え制御されて固定接点１６ａと可動接点１６ｃとが
接続された後に、アドレスレジスター１０において、ア
ドレスセレクト信号ＡＳがアクティブになったときセレ
クター１４のスイッチ１５が切り換え制御されて固定接
点１５ｂと可動接点１５ｃとが接続され、累積加算信号
ＡＬＵがロードされる。アドレスセレクト信号ＡＳは、
ＤＭＡシーケンスのうち実際にＤＭＡ転送が行われるＤ
ＭＡ転送パルスに対応して供給される。ＤＭＡ転送パル
スはＤＭＡシーケンスのうち連続して発生するとは限ら
ず複数回断続的に発生する。このアドレスセレクト信号
ＡＳは、１０×１０のアドレスデータを有するアドレス
テーブルであればＸ方向主走査であるため、Ｘは１００
回供給され、Ｙは１０回供給される。つまり、アドレス
をインクリメントするタイミングでアドレスセレクト信
号ＡＳが変化する。そして、アドレスレジスター１０に
おいて、アドレスセレクト信号ＡＳがアクティブになる
度にアドレスが累積加算される。

【００９３】また、セレクター１４のスイッチ１６が切
り換え制御されて固定接点１６ａと可動接点１６ｃとが
接続された後に、アドレスレジスター１０において、ア
ドレスセレクト信号ＡＳがネガティブになったときセレ
クター１４のスイッチ１５が切り換え制御されて固定接
点１５ａと可動接点１５ｃとが接続され、２０ビットＤ
フリップフロップ１７の出力信号であるＸおよびＹアド
レス信号がロードされる。アドレスセレクト信号ＡＳが
ネガティブのときはＤＭＡシーケンスのうちＤＭＡ転送
パルスが発生していないときである。

【００９４】このようにしてアドレスレジスター１０に
ロードされたスタートアドレス出力信号ＳＯ、累積加算
信号ＡＬＵまたはＸおよびＹアドレス信号はセレクター
１４で選択された後に２０ビットＤフリップフロップ１
７に供給される。２０ビットＤフリップフロップ１７に
おいてクロック信号ＣＬの周期に基づいてラッチされて
加算されることによりＸおよびＹアドレス信号が出力さ
れて、２０ビット演算器１３の一方の入力端子Ａに供給
される。

【００９５】また、デルタアドレスレジスター１１にお
いて画像の０度または１８０度回転のためのＸおよびＹ
アドレスに対するプラス１およびプラス１、またはマイ
ナス１およびマイナス１のデルタアドレスがロードされ
る。デルタアドレスレジスター１１におけるロードのタ
イミングは、先に説明したスタートアドレスレジスター
９におけるアドレスのインクリメントのタイミングに対
応して行われる。そして、デルタアドレスレジスター１
１から出力されるデルタアドレス出力信号ＤＯはアドレ
スロード信号ＡＬがアクティブのときデルタレジスター
１２にロードされる。デルタアドレス出力信号ＤＯがデ
ルタレジスター１２にロードされるタイミングは、アド
レスレジスター１０におけるスタートアドレス出力信号
ＳＯのロードされるタイミングに対応して行われる。そ
して、デルタレジスター１２から出力されたデルタアド
レスが２０ビット演算器１３の他方の入力端子Ｂに供給
される。２０ビット演算器１３においては、一方の入力
端子Ａに供給されたＸおよびＹアドレス信号と、他方の
入力端子Ｂに供給されたＸおよびＹのデルタアドレスで
あるプラス１およびプラス１、またはマイナス１および
マイナス１とが加算される。そして、順次インクリメン
トされる毎に、ＸおよびＹアドレスと、プラス１および
プラス１、またはマイナス１およびマイナス１が加算さ
れた累積加算信号ＡＬＵがアドレスレジスター１０に供
給される。このようにして、アドレステーブルの読み出
し位置を正転または反転させると共に、ＸおよびＹアド
レスに共にプラス１またはマイナス１を加算してスター
トアドレス出力信号に累積加算することにより、時計方
向に０度または１８０度回転した画像のアドレスを生成
することができる。またさらにここで、Ｙ方向主走査で
ＸＹアドレステーブルのアドレスをインクリメントする
ようにすれば、それぞれ画像を０度または１８０度回転
させると共に、左右反転した画像を得ることができる。
上例では、差分値であるデルタアドレスをマイナス１、
プラス１等にする例のみを示したが、整数部８ビットと
小数部８ビットを用いて、マイナス１２８．０００〜プ
ラス１２７，９９６まで設定することが可能である。

【００９６】［画像合成演算ブロックの動作］図４に示
すように、画像合成演算ブロック３は以下のような動作
をする。メイン画像データＭに対してキー信号Ｋの階調
に応じて係数（１−Ｋ）により内分点演算するようにし
た（１−Ｋ）＊Ｍと、タイトルデータＴに対してキー信
号Ｋの階調に応じて係数Ｋにより内分点演算するように
したＫＴとを合成して、数１式で示した合成画像Ｓ＝
（１−Ｋ）＊Ｍ＋ＫＴを出力するように動作する。ここ
では、回路構成を簡単にするため、Ｓ＝（１−Ｋ）＊Ｍ
＋ＫＴ＝（Ｔ−Ｍ）＊Ｋ＋Ｍから、タイトルデータＴと
メイン画像データＭの反転データとを加算して、これと
キー信号Ｋとを乗算して、さらにメイン画像データＭを
加算するようにした。

【００９７】図４において、符号反転器１８において、
メイン画像データＭの符号が反転される。加算器１９に
おいて、符号反転器１８の反転出力とタイトルデータＴ
とが加算されて加算出力（Ｔ−Ｍ）が出力される。乗算
器２０において、加算器１９の加算出力（Ｔ−Ｍ）とキ
ー信号Ｋとが乗算されて乗算出力（Ｔ−Ｍ）＊Ｋが出力
される。バッファ２１において、乗算器２０の乗算出力
（Ｔ−Ｍ）＊Ｋが一時的に蓄積される。加算器２２にお
いて、バッファ２１に蓄積された乗算器２０の乗算出力
（Ｔ−Ｍ）＊Ｋとメイン画像データＭとが加算されて加
算出力［（Ｔ−Ｍ）＊Ｋ＋Ｍ］が出力される。バッファ
２３において、加算器２２の加算出力［（Ｔ−Ｍ）＊Ｋ
＋Ｍ］が一時的に蓄積される。従ってバッファ２３から
出力される画像合成出力Ｓは、数１に示すように、Ｓ＝
（Ｔ−Ｍ）＊Ｋ＋Ｍ＝（１−Ｋ）＊Ｍ＋ＫＴとなる。

【００９８】このようにして、作った合成画像Ｓを、図
１０に示したメインメモリコントロール回路内の間引き
伸張処理部６５で間引き処理をして中解像度の画像デー
タとした後に、ＤＭＡ処理部６８でＤＭＡ転送すること
によりビデオメモリ７に供給して、合成画像をモニター
８に表示させるようにする。

【００９９】ここで、キーメモリから供給されるキー信
号Ｋは、４ビットで構成されていて、０ｈ〜Ｆｈまでの
１６階調に階調化することにより、メイン画像データＭ
とタイトルデータＴとを合成する際のそれぞれの割合を
滑らかに変化させるようにすることができる。つまり、
キー信号Ｋの階調が０ｈのときメイン画像データＭを１
００％としてタイトルデータＴを０％として、順次この
割合を増加または減少させてキー信号Ｋの階調がＦｈの
ときメイン画像データＭを０％としてタイトルデータＴ
を１００％とすることにより、メイン画像データＭとタ
イトルデータＴとの合成の際のメイン画像データＭから
タイトルデータＴへの階調を変化させることができる。
このとき、１ｈ〜Ｅｈまでの１４階調については、メイ
ン画像データＭとタイトルデータＴとの内分点演算によ
って合成される。つまり、階調を高くすることにより、
メイン画像データＭとタイトルデータＴとの合成の縁を
メイン画像データＭからタイトルデータＴへ徐々にぼん
やりとした割合で色を変化させることができる。

【０１００】また、キーメモリの容量に余裕がある場合
には、キー信号Ｋを、８ビットで構成するようにすれ
ば、００ｈ〜ＦＦｈまでの２５６階調に階調化すること
により、一層細かくメイン画像データＭとタイトルデー
タＴとの合成の割合を変化させることにより、メイン画
像データＭとタイトルデータＴとの合成の縁をメイン画
像データＭからタイトルデータＴへ一層ぼんやりとした
割合で色を変化させて、自然な合成画像を得ることがで
きる。

【０１０１】上例では、文字データをテキスチャーデー
タとして画像データと画像合成する例を示したが、文字
データと画像データとを画像合成したデータをテキスチ
ャーデータとして、他の画像データと画像合成するよう
にしても良い。また、文字データに限らず、飾りデータ
等をパソコン等により、上述したテキスチャーデータの
記録フォーマットによりテキスチャーＭＤ２６に記録し
て、この飾りデータをテキスチャーデータとして画像デ
ータと画像合成するようにしても良い。

【０１０２】［ミニディスクの画像データのフォーマッ
トの説明］次に、ミニディスクの画像データのフォーマ
ットを説明する。このミニディスクの画像データのフォ
ーマットにより記録された画像データが、図５に示した
画像データＭＤ２５に記録される。このような各解像度
の画像データが記録されるミニディスクは、以下に説明
する新規な画像データ記録用のフォーマットとなってい
る。

【０１０３】［クラスタ構造］まず、クラスタ構造を説
明する。ミニディスクに対しては「クラスタ」を１単位
として記録及び再生が行われる。１クラスタは、例えば
２〜３周のトラック分に相当し、このクラスタが時間的
に連続して記録されることにより１つのデータトラック
が形成されるようになっている。上記１クラスタは４セ
クタ（１セクタは２３５２バイト）のサブデータ領域及
び３２セクタのメインデータ領域で構成されていて、各
アドレスが１セクタ毎にそれぞれ記録されるようになっ
ている。

【０１０４】なお、各セクタにおいて実際にデータが記
録されるのは、２３５２バイトのうち２０４８バイト分
の領域であり、残りのバイトの領域には、周期パターン
やアドレス等によるヘッダーデータ及びエラー訂正コー
ド等が記録される。４セクタのサブデータ領域には、サ
ブデータや、他の領域に続きのデータを記録した場合、
他の領域に続きのデータが記録されていることを示すリ
ンキングデータ等が記録される。また、３２セクタのメ
インデータ領域には、ＴＯＣデータ、音声データ、画像
データ等が記録される。

【０１０５】［トラック構造］次に、トラック構造を説
明する。ミニディスクの全エリアは、エンボスピットで
データが記録されているピットエリアと、グルーブが設
けられていて光磁気方式でデータが記録再生される光磁
気エリア（ＭＯエリア）とで構成されている。ピットエ
リアは、ミニディスクに記録されている管理情報である
Ｐ−ＴＯＣ（プリマスタード・テーブルオブ・コンテン
ツ）が記録される再生専用管理エリアとなっていて、後
述するＰ−ＴＯＣセクタが繰り返し記録されている。

【０１０６】ＭＯエリアは、ディスク最内周側のリード
インエリアの直後からディスク最外周側のリードアウト
エリアの終端までの間となっている。そして、このＭＯ
エリアのうち、リードインエリアの直後からディスク最
外周側のリードアウトエリアの直前までの間が記録可能
なレコーダブルエリアとなっている。レコーダブルエリ
アは、レコーダブルエリアの先頭に形成される記録再生
管理エリアと、記録再生管理エリアの直後からリードア
ウトエリアの直前までの間に形成されたレコーダブルエ
リアとで構成されている。

【０１０７】データトラックには、「ＦＬ１」，「ＦＬ
２」，「ＦＬ３」として示す画像データを有するデータ
ファイル及び各データファイルを管理するための「デー
タＵ−ＴＯＣ」が記録されている。「データＵ−ＴＯ
Ｃ」は、レコーダブルエリア内であればどの位置に記録
してもよいのであるが、静止画制御装置においては、画
像データの各データファイルのうち、ディスク最内周側
となるデータファイルであるデータファイル「ＦＬ１」
の直前に記録するようになっている。

【０１０８】次に、「データＵ−ＴＯＣ」は、データト
ラック中の各データファイル「ＦＬ１」，「ＦＬ２」，
「ＦＬ３」をまとめて１つのデータトラックとして管理
している。このデータトラック中の及びデータトラック
内における未記録ブロック「ＥＢ」は、データファイル
「ＦＬ１」１０９の前段に記録される「データＵ−ＴＯ
Ｃ」によりクラスタ単位で管理されるようになってい
る。フリーエリアは余裕領域である。

【０１０９】［データトラックの構成］次に、データト
ラックの構成を図を用いて説明する。画像データを有す
る各データファイル「ＦＬ１」，「ＦＬ２」，「ＦＬ
３」及びデータＵ−ＴＯＣが記録されるデータトラック
の構成を説明する。データトラック内に記録された各デ
ータファイルは、データトラック内に記録されるデータ
Ｕ−ＴＯＣによってパーツ（ディスク上で物理的に連続
する一連のデータが記録されたトラック部分）として管
理されるようになっている。

【０１１０】データＵ−ＴＯＣは，データトラックの物
理的な先頭位置に記録される。すなわち、データトラッ
ク内における最もディスク内周側に近い位置にデータＵ
−ＴＯＣが記録される。データトラックが複数のパーツ
に別れている場合は、最もディスク内周側に位置するパ
ーツの先頭にデータＵ−ＴＯＣが記録されることとな
る。

【０１１１】データＵ−ＴＯＣは、１クラスタのブート
エリア及び１６クラスタのボリュームマネジメントエリ
アで構成されている。また、データＵ−ＴＯＣに続くエ
リアはファイルエクステンツエリアとされている。この
ファイルエクステンツエリアには、画像データを含むデ
ータファイル「ＦＬ１」，「ＦＬ２」，「ＦＬ３」、
「ＥＢ」等が記録される。未記録ブロック「ＥＢ」に
は、さらにデータファイルの記録が可能となっている。

【０１１２】ボリュームマネジメントエリアは、０〜１
０２３の計１０２４個のマネジメントブロックから構成
されている。１つのマネジメントブロックにおけるデー
タ領域は２０４８バイトとなっていて、このマネジメン
トブロックに記録された各データが、データファイルの
記録再生のための管理情報となっている。

【０１１３】［ファイル及びファイルの階層構造の説
明］次に、ファイル及びファイルの階層構造の説明を図
１１を用いて行う。静止画像制御装置において使用され
るファイルは、管理ファイル、画像ファイル、インデッ
クス画像ファイル等がある。管理ファイルのファイル名
の拡張子は「ＰＭＦ」となっていて、「ＰＭＦ」の拡張
子を検出することで、そのファイルが管理ファイルであ
ることを識別するようになっている。管理ファイルに
は、総合情報管理ファイル（ＯＶ ＩＮＦ．ＰＭＦ（ｆ
１））、画像データ管理ファイル（ＰＩＣ ＩＮＦ．Ｐ
ＭＦ（ｆ３））、プリントデータ管理ファイル（ＰＲＴ
ＩＮＦ．ＰＭＦ（ｆ１７））、再生制御管理ファイル
（ＰＭＳ ＩＮＦ．ＰＭＦ）等がある。

【０１１４】各画像ファイルのファイル名の拡張子は
「ＰＭＰ」となっていて、「ＰＭＰ」の拡張子を検出す
ることで、そのファイルが画像ファイルであることを識
別するようになっている。画像ファイルには、高解像度
画像データＨＤを記録する高解像度画像ファイルと、中
間解像度画像データＳＤを記録する中間解像度画像ファ
イルとがある。中間解像度画像ファイルは、アスペクト
比が４：３で６４０画素×４８０画素の画像データを有
する「ＰＳＮｎｎｎｎｎ．ＰＭＰファイル」と、アスペ
クト比が１６：９で８４８画素×４８０画素の画像デー
タを有する「ＰＳＷｎｎｎｎｎ．ＰＭＰファイル」とが
ある。

【０１１５】高解像度画像ファイルは、アスペクト比が
３：２で１５３６画素×１０２４画素の画像データを有
する「ＰＨＰｎｎｎｎｎ．ＰＭＰファイル」と、アスペ
クト比が１６：９で１９２０画素×１０８０画素の画像
データを有する「ＰＨＷｎｎｎｎｎ．ＰＭＰファイル」
とがある。また、高解像度画像ファイルの中の１つとし
て超高解像度画像ファイルＨＤを記録するファイルとし
て、アスペクト比が３：２で３０７２画素×２０４８画
素の画像データを有する「ＰＵＰｎｎｎｎｎ．ＰＭＰフ
ァイル」と、アスペクト比が１６：９で１９２０画素×
１０８０画素の画像データを有する「ＰＨＷｎｎｎｎ
ｎ．ＰＭＰファイル」がある。なお、拡張子が「ＰＭ
Ｐ」とされた画像ファイルのファイル名は、画像の種類
によって先頭の３文字（例えばＰＨＰ等）が決定され、
画像ファイルの形成順に付与された画像番号により、こ
れに続く５文字（ｎｎｎｎｎ）が決定されるようになっ
ている。

【０１１６】次に、静止画像制御装置は、階層ディレク
トリ構造によりミニディスクに記録された画像データを
管理するようになっている。この階層ディレクトリは例
えば、図１１に示すように、画像データを記録するディ
レクトリＤ１（ＰＩＣ ＭＤ）を設け、その中でファイ
ル管理を行うようになっている。ディレクトリＤ１の中
には、全体の情報の管理を行うための総合情報管理ファ
イルｆ１（ＯＶ ＩＮＦ．ＰＭＦ）と、全体のインデッ
クスファイルの管理を行うための総合インデックスファ
イルｆ２（ＯＶ ＩＤＸ．ＰＭＸ）と、各アルバムの各
画像ディレクトリＤ２〜Ｄ４（ＰＩＣ０００００〜ＰＩ
Ｃ００００２）とが設けられている。

【０１１７】なお、この例においては、画像ディレクト
リとして、ディレクトリ番号が「０００００」〜「００
００２」の各画像ディレクトリ（ＰＩＣ０００００）〜
（ＰＩＣ００００２）がそれぞれ設けられている。各画
像ディレクトリの「ＰＩＣ」に続く５文字は、各画像デ
ィレクトリの形成順にディレクトリ番号として付与され
るようになっていて、これにより画像ディレクトリ名を
示すようになっている。

【０１１８】また、ディレクトリ（ＰＩＣ ＭＤ）の中
には、プリントの色合い、プリントサイズ、回転等のプ
リント制御データを管理するためのプリントディレクト
リ（ＰＲＩＮＴ）と、モニタ表示する画像の表題等のテ
ロップを管理するためのテロップディレクトリ（ＴＥＲ
ＯＰ．ＰＭＯ）と、各画像の画像ナンバや各画像に付さ
れたキーワード検索ディレクトリ（ＫＷ ＤＴＢＳ．Ｐ
ＭＯ）と、画像の記録日時等を管理するタイムスタンプ
ディレクトリ（ＴＳ ＤＴＢＳ．ＰＭＯ）と、指定され
た画像のみを再生するようなプログラム再生を管理する
ための再生制御ディレクトリ（ＰＭＳＥＱ）とが設けら
れている。

【０１１９】画像ディレクトリＤ２（ＰＩＣ００００
０）の中には、「０００００」のディレクトリ番号で指
定される複数の画像ファイルを管理するための画像デー
タ管理ファイルｆ３（ＰＩＣ ＩＮＦ．ＰＭＦ）と、画
像ディレクトリＤ２のインデックス画像をまとめた画像
インデックスファイルｆ４（ＰＩＤＸ０００．ＰＭＸ）
とが記録されている。また、この画像ディレクトリＤ２
の中には、画像番号が「０００００」で指定される画像
データに基づいて形成された中間解像度画像ファイルｆ
５（ＰＳＮ０００００．ＰＭＰ）と高解像度画像ファイ
ルｆ６（ＰＨＰ０００００．ＰＭＰ）とが記録されてい
る。また、画像番号が「００００１」で指定される画像
ファイルデータに基づいて形成された中間解像度画像フ
ァイルｆ７（ＰＳＮ００００１．ＰＭＰ）と、超高解像
度画像ファイルｆ９（ＰＵＰ００００１．ＰＭＰ）とが
記録されている。また、画像番号が「００００２」で指
定される画像データに基づいて形成された中間解像度画
像ファイルｆ１０（ＰＳＮ００００２．ＰＭＰ）と、画
像番号が「００００３」で指定される画像データに基づ
いて形成された中間解像度画像ファイルｆ１１（ＰＳＮ
００００３．ＰＭＰ）とが記録されている。

【０１２０】次に、「００００１」のディレクトリ番号
で指定される画像ディレクトリ（ＰＩＣ００００１）に
は、上述の画像データ管理ファイルｆ１２（ＰＩＣ Ｉ
ＮＦ．ＰＭＦ）と、各画像のインデックス画像を管理す
る２個のインデックスファイルｆ１３、ｆ１４（ＰＩＤ
Ｘ０００．ＰＭＸ，ＰＩＤＸ００１．ＰＭＸ）とが記録
されている。なお、２個の画像インデックスファイルｆ
１３、ｆ１４によって、この画像ディレクトリＤ３（Ｐ
ＩＣ００００１）の中に記録される画像ファイルに対応
するインデックス画像の管理を行うようになっていて、
形式的には２つのインデックスファイルがリンクされて
用いられるようになっている。

【０１２１】次に、プリントディレクトリ（ＰＲＩＮ
Ｔ）の中には、複数のプリントデータファイルを管理す
るためのプリントデータ管理ファイルｆ１７（ＰＲＴ
ＩＮＦ．ＰＭＦ）と、プリントデータ管理ファイルによ
り管理されるプリントデータファイルｆ１８、ｆ１９
（ＰＲＴ０００．ＰＭＯ〜ＰＲＴ００１．ＰＭＯ）が記
録されている。次に、再生制御ディレクトリ（ＰＭＳＥ
Ｑ）の中には、再生制御ディレクトリ（ＰＭＳＥＱ）に
記録された再生制御データファイルを管理するための再
生制御管理ファイル（ＰＭＳ ＩＮＦ．ＰＭＦ）と、画
像シーケンスを制御するための複数の再生制御データフ
ァイル（ＰＭＳ０００．ＰＭＯ〜ＰＭＳｎｎｎ．ＰＭ
Ｏ）とが記録されている。

【０１２２】

【発明の効果】この発明の画像合成装置によれば、画像
データを記憶する画像データ記憶手段と、画像合成用の
合成データを記憶する合成データ記憶手段と、画像合成
用の複数ビットのキー信号のデータを記憶するキーデー
タ記憶手段と、画像データ記憶手段から画像データを読
み出す読み出しアドレスを変えてこれに所定値を累積加
算して画像データ読み出しアドレスを生成する画像デー
タ読み出しアドレス発生手段と、複数ビットのキー信号
で示す係数に応じて画像データと合成データとを演算に
より合成させる画像合成演算手段と、を備え、画像デー
タと合成データとをキー信号のデータを用いて画像合成
を行う際に、画像データ読み出しアドレス発生手段によ
り画像データを反転または回転させて読み出して、画像
合成演算手段によりキー信号で示された係数に応じた階
調により、画像データと合成データとの合成の縁を階調
を変化させて画像合成を行うようにしたので、画像合成
の際に、何等他の回路を付加することなく、合成すべき
もとの画像データを任意に反転または回転させて、画像
合成用の合成データと角度を合わせて画像合成を行うこ
とができると共に、画像データと合成データとの合成の
縁を徐々にぼかして変化させて自然な境界となるように
画像合成を行うことができるという効果を奏する。

【０１２３】また、この発明の画像合成装置によれば、
上述において、画像データ読み出しアドレス発生手段
は、画像データを読み出すスタートアドレスをロードす
るアドレスレジスターと、スタートアドレスに対応して
スタートアドレスに対する差分値をロードするアドレス
レジスターとをそれぞれ２段ずつ設けるようにしたの
で、レジスタが１段であった場合にはＤＭＡ動作シーケ
ンス中はレジスタに対してＣＰＵからのアクセスができ
なくなるため、レジスタの値を書き換えることができな
くなるが、レジスタを２段にして、ＤＭＡ動作シーケン
ス中で２段目のスタートアドレスをロードするアドレス
レジスター及び差分値をロードするレジスターが動作中
であっても、１段目のスタートアドレスをロードするア
ドレスレジスター及び差分値をロードするアドレスレジ
スターに次のＤＭＡ転送のためのデータを保持しておく
ことにより、速く次のＤＭＡ転送を行うことができると
いう効果を奏する。

【０１２４】また、この発明の画像合成装置によれば、
上述において、画像データ読み出しアドレス発生手段
は、画像データを読み出すスタートアドレスをロードし
た後にスタートアドレスがインクリメントされるタイミ
ングで累積加算信号をロードするようにしたので、スタ
ートアドレスに対して、徐々に差分値が加算された累積
加算信号をスタートアドレスのインクリメントに対応さ
せてロードすることができ、スタートアドレスのインク
リメントに対応して任意の画像データ読み出しアドレス
を発生させることにより、画像の反転または画像の任意
の回転をさせることができるという効果を奏する。

【０１２５】また、この発明の画像合成装置によれば、
上述において、画像データ読み出しアドレス発生手段
は、画像データを読み出すスタートアドレスの位置およ
びスタートアドレスの読み出し走査方向に対応して、ス
タートアドレスに対する差分値をロードして読み出しア
ドレスに累積加算して画像データ読み出しアドレスを生
成するようにしたので、スタートアドレスに対して、ス
タートアドレスの位置とスタートアドレスの読み出し走
査方向との組み合わせに応じて差分値を組み合わせて読
み出しアドレスに累積加算でき、任意の累積加算信号を
作ることにより、画像の反転または画像の任意の回転を
させることができるという効果を奏する。

【０１２６】また、この発明の画像合成装置によれば、
上述において、画像合成演算手段は、複数ビットのキー
信号で示され互いに加算すると１になる第１の係数を乗
じた画像データと第２の係数を乗じた合成データとを加
算して内分点演算により合成させるようにしたので、第
１の係数及び第２の係数の変化に応じて階調を連続的に
変化させることができ、画像データと合成データとの合
成の縁を徐々にぼかして連続的に変化させて自然な境界
となるように画像合成を行うことができるという効果を
奏する。

【図面の簡単な説明】

【図１】本発明における画像合成装置の一実施の形態の
構成を示すブロック図である。

【図２】本発明における画像合成装置の一実施の形態を
用いる静止画制御装置の画像処理回路内のメモリコント
ロール回路に設けられたメインメモリアドレス発生回路
の回路構成を示す図である。

【図３】本発明における画像合成装置の一実施の形態を
用いる静止画制御装置の画像処理回路内のメモリコント
ロール回路に設けられたメインメモリアドレス発生回路
内のアドレスレジスターの回路構成を示す図である。

【図４】本発明における画像合成装置の一実施の形態を
用いる静止画制御装置の画像処理回路内のメモリコント
ロール回路に設けられた画像合成演算ブロックの回路構
成例を示す図である。

【図５】本発明における画像合成装置の一実施の形態を
用いる静止画制御装置の外観図である。

【図６】本発明における画像合成装置の一実施の形態を
用いる静止画制御装置の構成を示すブロック図である。

【図７】本発明における画像合成装置の一実施の形態を
用いる静止画制御装置のＭＤコントロール回路の構成を
示すブロック図である。

【図８】本発明における画像合成装置の一実施の形態を
用いる静止画制御装置のインターフェース回路の構成を
示すブロック図である。

【図９】本発明における画像合成装置の一実施の形態を
用いる静止画制御装置の画像処理回路の構成を示すブロ
ック図である。

【図１０】本発明における画像合成装置の一実施の形態
を用いる静止画制御装置の画像処理回路内のメモリコン
トロール回路の構成を示すブロック図である。

【図１１】本発明における画像合成装置の一実施例を用
いる画像制御装置の各解像度毎の画像データを管理する
ための階層ディレクトリ構造を示す図である。

【符号の説明】

１ メインメモリコントロール回路、２ メインメモリ
アドレス発生回路、３画像合成演算ブロック、４ メイ
ンメモリ、５ タイトルメモリ、６ キーメモリ、７
ビデオメモリ、８ モニター、９ スタートアドレスレ
ジスター、１０ アドレスレジスター、１１ デルタア
ドレスレジスター、１２ デルタレジスター、１３ ２
０ビット演算器、１４ セレクター、１５ スイッチ、
１６スイッチ、１７ ２０ビットＤフリップフロップ、
１８ 符号反転器、１９ 加算器、２０ 乗算器、２１
バッファ、２２ 加算器、２３ バッファ、２４静止
画制御装置、２５ 画像データＭＤ、２６ テキスチャ
ーＭＤ、２７ キーボード、２８ スキャナー、２９
プリンター、３０ 画像処理装置、３１ ＭＤコントロ
ール回路、３２ ＭＤ駆動回路、３３ ＭＤコントロー
ル回路、３４ＭＤ駆動回路、３５ インターフェース回
路

Claims (5)

【特許請求の範囲】
1. 【請求項１】画像データを記憶する画像データ記憶手段
   と、 画像合成用の合成データを記憶する合成データ記憶手段
   と、 画像合成用の複数ビットのキー信号のデータを記憶する
   キーデータ記憶手段と、 上記画像データ記憶手段から上記画像データを読み出す
   読み出しアドレスを変えてこれに所定値を累積加算して
   画像データ読み出しアドレスを生成する画像データ読み
   出しアドレス発生手段と、 上記複数ビットのキー信号で示す係数に応じて上記画像
   データと上記合成データとを演算により合成させる画像
   合成演算手段と、 を備え、上記画像データと上記合成データとを上記キー
   信号のデータを用いて画像合成を行う際に、上記画像デ
   ータ読み出しアドレス発生手段により上記画像データを
   反転または回転させて読み出して、上記画像合成演算手
   段により上記キー信号で示された係数に応じた階調によ
   り、上記画像データと上記合成データとの合成の縁の階
   調を変化させて画像合成を行うようにしたことを特徴と
   する画像合成装置。
2. 【請求項２】 請求項１記載の画像合成装置において、 上記画像データ読み出しアドレス発生手段は、上記画像
   データを読み出すスタートアドレスをロードするアドレ
   スレジスターと、上記スタートアドレスに対応して上記
   スタートアドレスに対する差分値をロードするアドレス
   レジスターとをそれぞれ２段ずつ設けるようにしたこと
   を特徴とする画像合成装置。
3. 【請求項３】 請求項１記載の画像合成装置において、 上記画像データ読み出しアドレス発生手段は、上記画像
   データを読み出すスタートアドレスをロードした後に上
   記スタートアドレスがインクリメントされるタイミング
   で累積加算信号をロードするようにしたことを特徴とす
   る画像合成装置。
4. 【請求項４】 請求項１記載の画像合成装置において、 上記画像データ読み出しアドレス発生手段は、上記画像
   データを読み出すスタートアドレスの位置およびスター
   トアドレスの読み出し走査方向に対応して、上記スター
   トアドレスに対する差分値をロードして読み出しアドレ
   スに累積加算して画像データ読み出しアドレスを生成す
   るようにしたことを特徴とする画像合成装置。
5. 【請求項５】 請求項１記載の画像合成装置において、 上記画像合成演算手段は、複数ビットのキー信号で示さ
   れ互いに加算すると１になる第１の係数を乗じた上記画
   像データと第２の係数を乗じた上記合成データとを加算
   して内分点演算により合成させるようにしたことを特徴
   とする画像合成装置。