JPH104678A - 電流検出回路およびそれを用いた電源回路 - Google Patents
電流検出回路およびそれを用いた電源回路Info
- Publication number
- JPH104678A JPH104678A JP15135396A JP15135396A JPH104678A JP H104678 A JPH104678 A JP H104678A JP 15135396 A JP15135396 A JP 15135396A JP 15135396 A JP15135396 A JP 15135396A JP H104678 A JPH104678 A JP H104678A
- Authority
- JP
- Japan
- Prior art keywords
- current
- diode
- circuit
- transformer
- current transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 28
- 238000004804 winding Methods 0.000 claims abstract description 23
- 239000003990 capacitor Substances 0.000 claims abstract description 15
- 238000009499 grossing Methods 0.000 claims description 5
- 230000004907 flux Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 240000006829 Ficus sundaica Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 入力電圧のデューティ比の変化によって、出
力電圧が影響を受けず、またサージ電圧印加に強い電流
検出回路およびそれを用いた電源回路を低価格にて提供
する事。 【解決手段】 カレント・トランスを用いた電流検出回
路Ｋ１において、カレント・トランスＣＴ１の二次巻線
の一端ａにダイオードＤ４のアノードを接続し、ダイオ
ードＤ４のカソードに抵抗Ｒ１の一端を接続し、抵抗Ｒ
１の他端をカレント・トランスＣＴ１の二次巻線の他端
ｂに接続し、カレント・トランスＣＴ１の二次巻線の前
記他端ｂにコンデンサＣ２の一端を接続し、コンデンサ
Ｃ２の他端にダイオードＤ３のカソードを接続しダイオ
ードＤ３のアノードを前記ダイオードＤ４のカソードに
接続する。
力電圧が影響を受けず、またサージ電圧印加に強い電流
検出回路およびそれを用いた電源回路を低価格にて提供
する事。 【解決手段】 カレント・トランスを用いた電流検出回
路Ｋ１において、カレント・トランスＣＴ１の二次巻線
の一端ａにダイオードＤ４のアノードを接続し、ダイオ
ードＤ４のカソードに抵抗Ｒ１の一端を接続し、抵抗Ｒ
１の他端をカレント・トランスＣＴ１の二次巻線の他端
ｂに接続し、カレント・トランスＣＴ１の二次巻線の前
記他端ｂにコンデンサＣ２の一端を接続し、コンデンサ
Ｃ２の他端にダイオードＤ３のカソードを接続しダイオ
ードＤ３のアノードを前記ダイオードＤ４のカソードに
接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング・レ
ギュレータ等の出力電流の検出に用いて好適な電流検出
回路およびそれを用いた電源回路に関するものである。
ギュレータ等の出力電流の検出に用いて好適な電流検出
回路およびそれを用いた電源回路に関するものである。
【０００２】
【従来の技術】図５は従来の電源回路（スイッチング・
レギュレータ）の構成例を示す回路図である。図５にお
いて、符号ＰＣはＰＷＭ（パルス幅変調）制御回路、Ｔ
ｒ１は前記ＰＷＭ制御回路によってオン／オフ制御され
るトランジスタ、Ｔ１はトランス、Ｄ１、Ｄ２はダイオ
ード、Ｌ１は平滑用のチョーク・コイル、Ｃ１は平滑用
のコンデンサ、ＲLは負荷であり、上記コンデンサＣ１
の両端電圧は上記ＰＷＭ制御回路ＰＣに入力される。
レギュレータ）の構成例を示す回路図である。図５にお
いて、符号ＰＣはＰＷＭ（パルス幅変調）制御回路、Ｔ
ｒ１は前記ＰＷＭ制御回路によってオン／オフ制御され
るトランジスタ、Ｔ１はトランス、Ｄ１、Ｄ２はダイオ
ード、Ｌ１は平滑用のチョーク・コイル、Ｃ１は平滑用
のコンデンサ、ＲLは負荷であり、上記コンデンサＣ１
の両端電圧は上記ＰＷＭ制御回路ＰＣに入力される。
【０００３】また、符号ＫはトランスＴ１の二次側に流
れる電流を検出する電流検出回路であり、一次側が被測
定ラインに挿入されたカレント・トランスＣＴ１と、こ
のカレント・トランスＣＴ１の二次側に接続された抵抗
Ｒ１と、カレント・トランスＣＴ１の出力を整流するダ
イオードＤ３と、ダイオードＤ３の出力を平滑するコン
デンサＣ２と、コンデンサＣ２に並列接続された抵抗Ｒ
２とから構成されている。そして、この電流検出回路Ｋ
の出力電圧ＶCT2は上述したＰＷＭ制御回路ＰＣに入力
される。ＰＷＭ制御回路ＰＣは、コンデンサＣ１の両端
電圧が常時一定電圧になるように、トランジスタＴｒ１
をオン／オフ制御する。また、このＰＷＭ制御回路ＰＣ
には、トランスＴ１の二次電流Ｉが一定電流を越えない
ように、電圧ＶCT2の出力に基づいてトランジスタＴｒ
１をオン／オフ制御する過電流保護回路が設けられてい
る。
れる電流を検出する電流検出回路であり、一次側が被測
定ラインに挿入されたカレント・トランスＣＴ１と、こ
のカレント・トランスＣＴ１の二次側に接続された抵抗
Ｒ１と、カレント・トランスＣＴ１の出力を整流するダ
イオードＤ３と、ダイオードＤ３の出力を平滑するコン
デンサＣ２と、コンデンサＣ２に並列接続された抵抗Ｒ
２とから構成されている。そして、この電流検出回路Ｋ
の出力電圧ＶCT2は上述したＰＷＭ制御回路ＰＣに入力
される。ＰＷＭ制御回路ＰＣは、コンデンサＣ１の両端
電圧が常時一定電圧になるように、トランジスタＴｒ１
をオン／オフ制御する。また、このＰＷＭ制御回路ＰＣ
には、トランスＴ１の二次電流Ｉが一定電流を越えない
ように、電圧ＶCT2の出力に基づいてトランジスタＴｒ
１をオン／オフ制御する過電流保護回路が設けられてい
る。
【０００４】このような構成において、トランジスタＴ
ｒ１がオン／オフを繰り返すと、これに伴いカレント・
トランスＣＴ１の一次側に図６に示すパルス状の電流Ｉ
が流れる。ここで、トランジスタＴｒ１がオンし、図６
の点Ａから点Ｃまで電流が時間と共に変化すると、カレ
ント・トランスＣＴ１の磁心の磁束は、図７の点Ａから
点Ｂを経由し、点Ｃまで移動する。この時、カレント・
トランスＣＴ１の二次巻線には、 Ｉ0＝Ｉ×Ｎ１／Ｎ２ ・・・（１） 但し、Ｎ１，Ｎ２；カレント・トランスの一次巻線、二
次巻線の各巻数なる電流が流れる。この電流は抵抗Ｒ１
に流入し、抵抗Ｒ１の両端には ＶCT1＝Ｉ0×Ｒ１ ・・・（２） なる電圧が発生する。図８にこの電圧ＶCT1の波形を示
す。
ｒ１がオン／オフを繰り返すと、これに伴いカレント・
トランスＣＴ１の一次側に図６に示すパルス状の電流Ｉ
が流れる。ここで、トランジスタＴｒ１がオンし、図６
の点Ａから点Ｃまで電流が時間と共に変化すると、カレ
ント・トランスＣＴ１の磁心の磁束は、図７の点Ａから
点Ｂを経由し、点Ｃまで移動する。この時、カレント・
トランスＣＴ１の二次巻線には、 Ｉ0＝Ｉ×Ｎ１／Ｎ２ ・・・（１） 但し、Ｎ１，Ｎ２；カレント・トランスの一次巻線、二
次巻線の各巻数なる電流が流れる。この電流は抵抗Ｒ１
に流入し、抵抗Ｒ１の両端には ＶCT1＝Ｉ0×Ｒ１ ・・・（２） なる電圧が発生する。図８にこの電圧ＶCT1の波形を示
す。
【０００５】次に、トランジスタＴｒ１がオフして電流
Ｉが図６の点Ｃから点Ａに移動する時、磁束も図７の点
Ｃから点Ｄを経由し、点Ａに戻る。ここで、図７上の矢
印に沿って点Ａから点Ｃまでの磁束変化量と、点Ｃから
点Ａまでの磁束変化量は同じである。従って、トランジ
スタＴｒ１がオンしている時間であるＴON（図８）と、
オフしている時間であるＴOFFの期間のそれぞれの電流
変化分は等しいために、図８におけるＳ１とＳ２の面積
は同じになるようにバランスする。ここで、図８におい
て上記の時間ＴONとＴOFFの比であるデューティ比ＴON
／ＴOFFが小となった場合、Ｓ１とＳ２の面積が等しく
なるように回路は動作するため、波高値ＶPが大とな
る。従って、波高値ＶPがある一定値より大きくなろう
とした時に時間ＴONが小となるよう動作しているＰＷＭ
制御回路ＰＣ内の過電流保護回路に、デューティ比によ
りＶPが変化してもそれを補正するような回路の付加が
必要になるという欠点があった。なお、図９にデューテ
ィ比と電圧ＶCT2との関係を示す。また、上述した従来
の回路には、デューティ比の急変に対する追従性が悪い
という問題点もあった。
Ｉが図６の点Ｃから点Ａに移動する時、磁束も図７の点
Ｃから点Ｄを経由し、点Ａに戻る。ここで、図７上の矢
印に沿って点Ａから点Ｃまでの磁束変化量と、点Ｃから
点Ａまでの磁束変化量は同じである。従って、トランジ
スタＴｒ１がオンしている時間であるＴON（図８）と、
オフしている時間であるＴOFFの期間のそれぞれの電流
変化分は等しいために、図８におけるＳ１とＳ２の面積
は同じになるようにバランスする。ここで、図８におい
て上記の時間ＴONとＴOFFの比であるデューティ比ＴON
／ＴOFFが小となった場合、Ｓ１とＳ２の面積が等しく
なるように回路は動作するため、波高値ＶPが大とな
る。従って、波高値ＶPがある一定値より大きくなろう
とした時に時間ＴONが小となるよう動作しているＰＷＭ
制御回路ＰＣ内の過電流保護回路に、デューティ比によ
りＶPが変化してもそれを補正するような回路の付加が
必要になるという欠点があった。なお、図９にデューテ
ィ比と電圧ＶCT2との関係を示す。また、上述した従来
の回路には、デューティ比の急変に対する追従性が悪い
という問題点もあった。
【０００６】これらの問題点の解決を図ったものとし
て、図１０に示す回路が知られている（特開昭６３ー５
９７６５号公報参照）。この図においてカレント・トラ
ンスＣＴ１の一次側に入力パルスＩが流れると、ダイオ
ードＤ３を介してコンデンサＣ２が充電される。入力パ
ルスＩが流れなくなると、カレント・トランスＣＴ１に
蓄えられている磁気エネルギーにより、ダイオードＤ６
及びツェナー・ダイオードＤ５を介して電流が流れる。
図１１は上述した図１０に示す回路におけるカレント・
トランスＣＴ１の動作を説明する図である。トランジス
タＴｒ１がオンする時、図１１において磁束は、点Ｓ→
点Ｂ→点Ｃと移動する。トランジスタＴｒ１がオフした
時、Ｉ0は逆方向には流れないため、磁束は高速で点Ｃ
から点Ｓに戻る。図１２は図１０の回路におけるカレン
ト・トランスＣＴ１の２次電圧ＶCT1の波形を示す図で
ある。図１０の回路においては、トランジスタＴｒ１の
オン時とオフ時で回路の状態が異なるため、Ｓ１＝Ｓ２
は成り立たない。つまり、トランジスタＴｒ１がオンす
ると、磁束は必ず図１１のＳ点から変化を開始するた
め、電圧の波高値ＶPは入力電圧のデューティ比に無関
係になり、図６の電流の波高値ＩPと比例関係を満た
す。また入力電圧のデューティ比が急変した時にも、ト
ランジスタＴｒ１のオン・オフ１サイクル毎にカレント
・トランスＣＴ１がリセット状態に戻るため、波高値Ｖ
Pは常に入力電流と比例関係を保つ。すなわち、図１０
に示す回路にあっては、波高値ＶPがデューティ比の変
化やデューティ比の急変に無関係に、常に電流ＩP（図
６）に比例する。
て、図１０に示す回路が知られている（特開昭６３ー５
９７６５号公報参照）。この図においてカレント・トラ
ンスＣＴ１の一次側に入力パルスＩが流れると、ダイオ
ードＤ３を介してコンデンサＣ２が充電される。入力パ
ルスＩが流れなくなると、カレント・トランスＣＴ１に
蓄えられている磁気エネルギーにより、ダイオードＤ６
及びツェナー・ダイオードＤ５を介して電流が流れる。
図１１は上述した図１０に示す回路におけるカレント・
トランスＣＴ１の動作を説明する図である。トランジス
タＴｒ１がオンする時、図１１において磁束は、点Ｓ→
点Ｂ→点Ｃと移動する。トランジスタＴｒ１がオフした
時、Ｉ0は逆方向には流れないため、磁束は高速で点Ｃ
から点Ｓに戻る。図１２は図１０の回路におけるカレン
ト・トランスＣＴ１の２次電圧ＶCT1の波形を示す図で
ある。図１０の回路においては、トランジスタＴｒ１の
オン時とオフ時で回路の状態が異なるため、Ｓ１＝Ｓ２
は成り立たない。つまり、トランジスタＴｒ１がオンす
ると、磁束は必ず図１１のＳ点から変化を開始するた
め、電圧の波高値ＶPは入力電圧のデューティ比に無関
係になり、図６の電流の波高値ＩPと比例関係を満た
す。また入力電圧のデューティ比が急変した時にも、ト
ランジスタＴｒ１のオン・オフ１サイクル毎にカレント
・トランスＣＴ１がリセット状態に戻るため、波高値Ｖ
Pは常に入力電流と比例関係を保つ。すなわち、図１０
に示す回路にあっては、波高値ＶPがデューティ比の変
化やデューティ比の急変に無関係に、常に電流ＩP（図
６）に比例する。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た図１０に示す回路にあっては、トランジスタＴｒ１が
オフの時に発生するサージ電圧を吸収するために、ダイ
オードＤ５，Ｄ６を必要とし、またダイオードＤ３，Ｄ
４共にサージ電圧に耐え得る高耐圧品が必要となり、部
品点数の増加、部品コスト上昇という問題点がある。ま
た、図５及び図１０に示す回路においては、カレント・
トランスＣＴ１の二次側からダイオードＤ３のアノード
への回路に電圧の高いサージ電圧が印加されるために、
センシティブな周囲の回路に影響を与えるという弊害も
あった。本発明はこれらの点に鑑みてなされたもので、
使用部品点数を減らし、また部品に高耐圧品を用いる必
要を無くしてコストの低減を図り、しかも、サージ電圧
が印加される回路部分を少なくする事によって周辺の回
路への影響を減らし、同時にプリント基板の設計を容易
とすることを目的としている。
た図１０に示す回路にあっては、トランジスタＴｒ１が
オフの時に発生するサージ電圧を吸収するために、ダイ
オードＤ５，Ｄ６を必要とし、またダイオードＤ３，Ｄ
４共にサージ電圧に耐え得る高耐圧品が必要となり、部
品点数の増加、部品コスト上昇という問題点がある。ま
た、図５及び図１０に示す回路においては、カレント・
トランスＣＴ１の二次側からダイオードＤ３のアノード
への回路に電圧の高いサージ電圧が印加されるために、
センシティブな周囲の回路に影響を与えるという弊害も
あった。本発明はこれらの点に鑑みてなされたもので、
使用部品点数を減らし、また部品に高耐圧品を用いる必
要を無くしてコストの低減を図り、しかも、サージ電圧
が印加される回路部分を少なくする事によって周辺の回
路への影響を減らし、同時にプリント基板の設計を容易
とすることを目的としている。
【０００８】
【課題を解決するための手段】請求項１に記載の発明
は、被測定線路に一次巻線が挿入されるカレント・トラ
ンスと、前記カレント・トランスの二次巻線の一端に、
アノード（またはカソード）が接続された第１のダイオ
ードと、前記第１のダイオードのカソード（またはアノ
ード）と前記カレント・トランスの二次巻線の他端との
間に介挿された抵抗と、前記第１のダイオードのカソー
ド（またはアノード）に、そのアノード（カソード）が
接続された第２のダイオードと、前記第２のダイオード
のカソード（またはアノード）と前記カレント・トラン
スの二次巻線の他端との間に介挿されたコンデンサとを
具備し、前記コンデンサの両端から検出出力を得ること
を特徴とする電流検出回路である。
は、被測定線路に一次巻線が挿入されるカレント・トラ
ンスと、前記カレント・トランスの二次巻線の一端に、
アノード（またはカソード）が接続された第１のダイオ
ードと、前記第１のダイオードのカソード（またはアノ
ード）と前記カレント・トランスの二次巻線の他端との
間に介挿された抵抗と、前記第１のダイオードのカソー
ド（またはアノード）に、そのアノード（カソード）が
接続された第２のダイオードと、前記第２のダイオード
のカソード（またはアノード）と前記カレント・トラン
スの二次巻線の他端との間に介挿されたコンデンサとを
具備し、前記コンデンサの両端から検出出力を得ること
を特徴とする電流検出回路である。
【０００９】請求項２に記載の発明は、入力電源を制御
する制御手段と、前記制御手段によって制御された電源
に基づく電力を出力する出力回路と、前記出力回路の電
流経路に、カレント・トランスの一次巻線が挿入された
請求項１に記載の電流検出回路とを具備し、前記電流検
出回路の出力に基づいて前記制御手段を制御することを
特徴とする電源回路である。
する制御手段と、前記制御手段によって制御された電源
に基づく電力を出力する出力回路と、前記出力回路の電
流経路に、カレント・トランスの一次巻線が挿入された
請求項１に記載の電流検出回路とを具備し、前記電流検
出回路の出力に基づいて前記制御手段を制御することを
特徴とする電源回路である。
【００１０】請求項３に記載の発明は、入力直流電圧を
オン／オフするトランジスタと、前記トランジスタに直
列に挿入されたトランスと、前記トランスの二次側に接
続されたダイオードと、前記ダイオードの出力に挿入さ
れた平滑回路と、前記トランスの二次側電流の経路に、
前記カレント・トランスの一次巻線が挿入された請求項
１に記載の電流検出回路とを具備し、前記電流検出回路
の出力に基づいて前記トランジスタを制御することを特
徴とする電源回路である。
オン／オフするトランジスタと、前記トランジスタに直
列に挿入されたトランスと、前記トランスの二次側に接
続されたダイオードと、前記ダイオードの出力に挿入さ
れた平滑回路と、前記トランスの二次側電流の経路に、
前記カレント・トランスの一次巻線が挿入された請求項
１に記載の電流検出回路とを具備し、前記電流検出回路
の出力に基づいて前記トランジスタを制御することを特
徴とする電源回路である。
【００１１】
【発明の実施の形態】以下、本発明の一実施形態を図面
を参照しつつ説明する。図１は、同実施形態による電流
検出回路Ｋ１を用いた直流電源回路の構成を示す回路図
である。この図において、ＣＴ１はカレント・トラン
ス、Ｄ３とＤ４はダイオード、Ｒ１とＲ２は抵抗、Ｃ２
はコンデンサである。なお、この電流検出回路Ｋ１以外
の構成は図５の回路と同じであるので説明を省略する。
を参照しつつ説明する。図１は、同実施形態による電流
検出回路Ｋ１を用いた直流電源回路の構成を示す回路図
である。この図において、ＣＴ１はカレント・トラン
ス、Ｄ３とＤ４はダイオード、Ｒ１とＲ２は抵抗、Ｃ２
はコンデンサである。なお、この電流検出回路Ｋ１以外
の構成は図５の回路と同じであるので説明を省略する。
【００１２】次に、この電流検出回路Ｋ１の動作につい
て図１〜４、１１、１２を用いて説明する。まず図１に
おいて、トランジスタＴｒ１がオンすると、カレント・
トランスＣＴ１の一次側に入力パルス電流Ｉが流れると
共にダイオードＤ４及び抵抗Ｒ１に電流が流れ、ダイオ
ードＤ３を介して、コンデンサＣ２に充電される。上記
電流Ｉが流れなくなると、カレント・トランスＣＴ１に
貯えられている磁気エネルギーは、カレント・トランス
ＣＴ１の二次側の等価容量によって吸収され、この時に
発生するサージ電圧はダイオードＤ４にのみ印加され
る。ここでカレント・トランスＣＴ１における磁心の磁
束密度は図１１のグラフ上を点Ｓ→点Ｂ→点Ｃと移動し
変化していく。この時の図１におけるカレント・トラン
スＣＴ１の２次電圧ＶCT1は図１２のように変化し、ま
た、抵抗Ｒ１の両端電圧ＶCT3は図２のようになる。カ
レント・トランスＣＴ１の二次側に発生する電圧ＶCT1
は、ダイオードＤ４にのみ印加され、また、抵抗Ｒ１は
抵抗Ｒ２に比べて極めて小さく設定されているために、
トランジスタＴｒ１がＯＮしている時に抵抗Ｒ２に発生
する電圧ＶCT2は、次のようになる。 ＶCT2＝Ｉ0×Ｒ１−ＶFD3 ・・・（３） 但し、ＶFD3；ダイオードＤ３の順方向電圧降下 Ｉ0；カレント・トランスＣＴ１の二次巻線に流れる電
流
て図１〜４、１１、１２を用いて説明する。まず図１に
おいて、トランジスタＴｒ１がオンすると、カレント・
トランスＣＴ１の一次側に入力パルス電流Ｉが流れると
共にダイオードＤ４及び抵抗Ｒ１に電流が流れ、ダイオ
ードＤ３を介して、コンデンサＣ２に充電される。上記
電流Ｉが流れなくなると、カレント・トランスＣＴ１に
貯えられている磁気エネルギーは、カレント・トランス
ＣＴ１の二次側の等価容量によって吸収され、この時に
発生するサージ電圧はダイオードＤ４にのみ印加され
る。ここでカレント・トランスＣＴ１における磁心の磁
束密度は図１１のグラフ上を点Ｓ→点Ｂ→点Ｃと移動し
変化していく。この時の図１におけるカレント・トラン
スＣＴ１の２次電圧ＶCT1は図１２のように変化し、ま
た、抵抗Ｒ１の両端電圧ＶCT3は図２のようになる。カ
レント・トランスＣＴ１の二次側に発生する電圧ＶCT1
は、ダイオードＤ４にのみ印加され、また、抵抗Ｒ１は
抵抗Ｒ２に比べて極めて小さく設定されているために、
トランジスタＴｒ１がＯＮしている時に抵抗Ｒ２に発生
する電圧ＶCT2は、次のようになる。 ＶCT2＝Ｉ0×Ｒ１−ＶFD3 ・・・（３） 但し、ＶFD3；ダイオードＤ３の順方向電圧降下 Ｉ0；カレント・トランスＣＴ１の二次巻線に流れる電
流
【００１３】次にトランジスタＴｒ１がオフすると、電
流Ｉ0は逆には流れないので、磁束は高速に図１１の点
Ｃから点Ｓに戻る。トランジスタＴｒ１がオンからオフ
に切り替わった時の電流Ｉfの過渡特性は、次のように
なる。 Ｉf＝Ｉ0・ｅｘｐ（−Ｒ／Ｌ）ｔ ・・・（４） 但し、Ｉf；トランジスタＴｒ１がオフした時のカレン
ト・トランスＣＴ１の二次巻線に流れる電流、 Ｉ0；トランジスタＴｒ１がオンした時に二次巻線に流
れる電流 Ｒ；二次巻線から見た負荷抵抗 Ｌ；二次巻線のインダクタンス ｔ；時間
流Ｉ0は逆には流れないので、磁束は高速に図１１の点
Ｃから点Ｓに戻る。トランジスタＴｒ１がオンからオフ
に切り替わった時の電流Ｉfの過渡特性は、次のように
なる。 Ｉf＝Ｉ0・ｅｘｐ（−Ｒ／Ｌ）ｔ ・・・（４） 但し、Ｉf；トランジスタＴｒ１がオフした時のカレン
ト・トランスＣＴ１の二次巻線に流れる電流、 Ｉ0；トランジスタＴｒ１がオンした時に二次巻線に流
れる電流 Ｒ；二次巻線から見た負荷抵抗 Ｌ；二次巻線のインダクタンス ｔ；時間
【００１４】この式は、負荷抵抗Ｒの値が大きいほど短
時間で電流Ｉfが０に近づくことを示している。すなわ
ち、負荷抵抗Ｒの値を極めて大きくしておけば、短時間
でリセットが可能となる。トランジスタＴｒ１がオフし
ている時はダイオードＤ３，Ｄ４共にオフとなり、コン
デンサＣ２，抵抗Ｒ２はトランジスタＴｒ１がオフして
いる時間であるＴOFFに対して Ｃ２×Ｒ２ 》ＴOFF
となるように設定されているので、前出電圧ＶCT2は、
ほぼトランジスタＴｒ１がオンの時の値を保持する。さ
らにこの時、ダイオードＤ４がオフすることから、トラ
ンジスタＴｒ１がオンの時とオフの時とでは、回路の状
態が異なるために図１２においてＳ１＝Ｓ２の関係は成
り立たない。つまりトランジスタＴｒ１がオンすると、
磁束は必ず図１１の点Ｓからスタートするために電圧の
波高値ＶPは入力電圧のデューティに無関係になり、図
４に示すように、電圧ＶCT2がデューティ比に無関係と
なる。また、図３のように電圧ＶCT2と電流の波高値ＩP
とが比例関係を満たす。またデューティの急変時におい
ても、トランジスタＴｒ１のオン-オフ１サイクル毎に
カレント・トランスＣＴ１がリセット状態に戻るために
電圧の波高値ＶPは常に入力電流と比例関係を保つ。
時間で電流Ｉfが０に近づくことを示している。すなわ
ち、負荷抵抗Ｒの値を極めて大きくしておけば、短時間
でリセットが可能となる。トランジスタＴｒ１がオフし
ている時はダイオードＤ３，Ｄ４共にオフとなり、コン
デンサＣ２，抵抗Ｒ２はトランジスタＴｒ１がオフして
いる時間であるＴOFFに対して Ｃ２×Ｒ２ 》ＴOFF
となるように設定されているので、前出電圧ＶCT2は、
ほぼトランジスタＴｒ１がオンの時の値を保持する。さ
らにこの時、ダイオードＤ４がオフすることから、トラ
ンジスタＴｒ１がオンの時とオフの時とでは、回路の状
態が異なるために図１２においてＳ１＝Ｓ２の関係は成
り立たない。つまりトランジスタＴｒ１がオンすると、
磁束は必ず図１１の点Ｓからスタートするために電圧の
波高値ＶPは入力電圧のデューティに無関係になり、図
４に示すように、電圧ＶCT2がデューティ比に無関係と
なる。また、図３のように電圧ＶCT2と電流の波高値ＩP
とが比例関係を満たす。またデューティの急変時におい
ても、トランジスタＴｒ１のオン-オフ１サイクル毎に
カレント・トランスＣＴ１がリセット状態に戻るために
電圧の波高値ＶPは常に入力電流と比例関係を保つ。
【００１５】最後に、温度特性については上式（３）に
おいて、ダイオードＤ３の順方向電圧降下ＶFD3は温度
により約２.５mV／℃の温度変化をするが、温度変化の
範囲を−１０℃〜＋６０℃とした場合、ＶFD3は約０.１
８Ｖ変化する。これは前記Ｉ0×Ｒ1の値を、Ｉ0・Ｒ1
》０.１８と設定することにより、温度変化に基づくＶ
FD3の電圧変化による出力電圧ＶCT2の変化は無視するこ
とができる。
おいて、ダイオードＤ３の順方向電圧降下ＶFD3は温度
により約２.５mV／℃の温度変化をするが、温度変化の
範囲を−１０℃〜＋６０℃とした場合、ＶFD3は約０.１
８Ｖ変化する。これは前記Ｉ0×Ｒ1の値を、Ｉ0・Ｒ1
》０.１８と設定することにより、温度変化に基づくＶ
FD3の電圧変化による出力電圧ＶCT2の変化は無視するこ
とができる。
【００１６】
【発明の効果】以上、説明したようにこの発明によれば
次の効果を得ることができる。 １.入力電圧のデューティ比の変化によって検出出力が
影響を受けない電流検出回路を提供することができる。 ２.従来のものにおいて必要であったサージ吸収用ダイ
オード（図１０のＤ５、Ｄ６）を必要とせず、また、第
２のダイオードに耐圧の低いものを用いることができ、
この結果、部品点数を減らすことができると共に、コス
トを低減することができる。 ３.サージ電圧が発生する回路部分を少なくすることが
でき、これにより、周辺回路への影響を減らすことがで
きると共に、プリント基板のパターン設計が容易にな
る。また、サージ電圧に基づく回路の誤動作の虞が少な
く、安定した動作を得ることができる。
次の効果を得ることができる。 １.入力電圧のデューティ比の変化によって検出出力が
影響を受けない電流検出回路を提供することができる。 ２.従来のものにおいて必要であったサージ吸収用ダイ
オード（図１０のＤ５、Ｄ６）を必要とせず、また、第
２のダイオードに耐圧の低いものを用いることができ、
この結果、部品点数を減らすことができると共に、コス
トを低減することができる。 ３.サージ電圧が発生する回路部分を少なくすることが
でき、これにより、周辺回路への影響を減らすことがで
きると共に、プリント基板のパターン設計が容易にな
る。また、サージ電圧に基づく回路の誤動作の虞が少な
く、安定した動作を得ることができる。
【図１】 本発明の一実施形態による電流検出回路Ｋ１
を用いた電源回路の回路図である。
を用いた電源回路の回路図である。
【図２】 図１における電流検出回路Ｋ１内の電圧VCT3
を示す波形図である。
を示す波形図である。
【図３】 図１におけるカレント・トランスＣＴ１の入
力電流Ｉと電流検出回路Ｋ１の出力電圧ＶCT2との関係
を示すグラフである。
力電流Ｉと電流検出回路Ｋ１の出力電圧ＶCT2との関係
を示すグラフである。
【図４】 図１におけるトランジスタＴｒ１のオン／オ
フのデューティ比と電流検出回路Ｋ１の出力電圧ＶCT2
との関係を示すグラフである。
フのデューティ比と電流検出回路Ｋ１の出力電圧ＶCT2
との関係を示すグラフである。
【図５】 従来の電流検出回路Ｋを用いた電源回路の回
路図である。
路図である。
【図６】 図５におけるカレント・トランスＣＴ１の入
力電流を示す波形図である。
力電流を示す波形図である。
【図７】 図５におけるカレント・トランスＣＴ１の磁
界と磁束密度の関係を示すグラフである。
界と磁束密度の関係を示すグラフである。
【図８】 図５におけるカレント・トランスＣＴ１の端
子電圧ＶCT1を示す波形図である。
子電圧ＶCT1を示す波形図である。
【図９】 図５におけるトランジスタＴｒ１のオン／オ
フのデューティ比と出力電圧ＶCT2との関係を示すグラ
フである。
フのデューティ比と出力電圧ＶCT2との関係を示すグラ
フである。
【図１０】 従来の電源回路の他の構成例を示す回路図
である。
である。
【図１１】 図１および図１０に示す電流検出回路内の
カレント・トランスＣＴ１における磁界と磁束密度の関
係を示すグラフである。
カレント・トランスＣＴ１における磁界と磁束密度の関
係を示すグラフである。
【図１２】 図１および図１０に示す電流検出回路内の
カレント・トランスＣＴ１の二次電圧ＶCT1を示すグラ
フである。
カレント・トランスＣＴ１の二次電圧ＶCT1を示すグラ
フである。
ＰＣ…パルス幅変調制御回路、Ｔｒ１…トランジスタ、
Ｔ１…変圧器、Ｄ１，Ｄ２，Ｄ３，Ｄ４…ダイオード、
Ｌ１…チョークコイル、Ｒ１,Ｒ２…抵抗、ＣＴ１…カ
レント・トランス、Ｃ１，Ｃ２…コンデンサ
Ｔ１…変圧器、Ｄ１，Ｄ２，Ｄ３，Ｄ４…ダイオード、
Ｌ１…チョークコイル、Ｒ１,Ｒ２…抵抗、ＣＴ１…カ
レント・トランス、Ｃ１，Ｃ２…コンデンサ
Claims (3)
- 【請求項１】 被測定線路に一次巻線が挿入されるカレ
ント・トランスと、 前記カレント・トランスの二次巻線の一端に、アノード
（またはカソード）が接続された第１のダイオードと、 前記第１のダイオードのカソード（またはアノード）と
前記カレント・トランスの二次巻線の他端との間に介挿
された抵抗と、 前記第１のダイオードのカソード（またはアノード）
に、そのアノード（カソード）が接続された第２のダイ
オードと、 前記第２のダイオードのカソード（またはアノード）と
前記カレント・トランスの二次巻線の他端との間に介挿
されたコンデンサと、 を具備し、前記コンデンサの両端から検出出力を得るこ
とを特徴とする電流検出回路。 - 【請求項２】 入力電源を制御する制御手段と、 前記制御手段によって制御された電源に基づく電力を出
力する出力回路と、 前記出力回路の電流経路に、カレント・トランスの一次
巻線が挿入された請求項１に記載の電流検出回路と、 を具備し、前記電流検出回路の出力に基づいて前記制御
手段を制御することを特徴とする電源回路。 - 【請求項３】 入力直流電圧をオン／オフするトランジ
スタと、 前記トランジスタに直列に挿入されたトランスと、 前記トランスの二次側に接続されたダイオードと、 前記ダイオードの出力に挿入された平滑回路と、 前記トランスの二次側電流の経路に、前記カレント・ト
ランスの一次巻線が挿入された請求項１に記載の電流検
出回路と、 を具備し、前記電流検出回路の出力に基づいて前記トラ
ンジスタを制御することを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15135396A JPH104678A (ja) | 1996-06-12 | 1996-06-12 | 電流検出回路およびそれを用いた電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15135396A JPH104678A (ja) | 1996-06-12 | 1996-06-12 | 電流検出回路およびそれを用いた電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH104678A true JPH104678A (ja) | 1998-01-06 |
Family
ID=15516702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15135396A Pending JPH104678A (ja) | 1996-06-12 | 1996-06-12 | 電流検出回路およびそれを用いた電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH104678A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004505596A (ja) * | 2000-07-28 | 2004-02-19 | ヴァレオ クリマチザション | 自己誘導素子、特に電磁バルブを通過する電流をレギュレートするための装置 |
-
1996
- 1996-06-12 JP JP15135396A patent/JPH104678A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004505596A (ja) * | 2000-07-28 | 2004-02-19 | ヴァレオ クリマチザション | 自己誘導素子、特に電磁バルブを通過する電流をレギュレートするための装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3935526A (en) | DC-to-DC converter | |
| KR0133633B1 (ko) | 출력전압 제어 및 과전류 보호 기능을 갖는 스위칭모드 전원공급회로 | |
| JP3566201B2 (ja) | チョッパ型レギュレータ | |
| US5519307A (en) | DC/DC converter for outputting multiple signals | |
| CA1270298A (en) | Switching power supply | |
| JPH104678A (ja) | 電流検出回路およびそれを用いた電源回路 | |
| KR950007463B1 (ko) | 스위칭모드 전원공급장치의 전류검출회로 | |
| JP3427280B2 (ja) | 同期制流方式のリンギングチョークコンバータ | |
| JP3227048B2 (ja) | 双方向接続トランジスタの駆動回路 | |
| JPH1032982A (ja) | 突入電流防止回路 | |
| JPH0315423B2 (ja) | ||
| JP3049108B2 (ja) | スイッチング式直流安定化電源 | |
| JP2773534B2 (ja) | 直流電源装置 | |
| KR0134704Y1 (ko) | 전원공급장치의 출력전압 안정화 회로 | |
| JP3261646B2 (ja) | 自励式スイッチング電源装置 | |
| JPS6359765A (ja) | カレント・トランス出力回路 | |
| JP3543287B2 (ja) | 電源回路 | |
| JP3469510B2 (ja) | 自励式スイッチング電源回路 | |
| KR920007135Y1 (ko) | 전원 공급장치의 안정화회로 | |
| JPH02119529A (ja) | 過電流保護回路 | |
| JP2500989Y2 (ja) | スイッチング電源 | |
| JPH0530744A (ja) | Ｄｃ−ｄｃコンバータ | |
| KR100296577B1 (ko) | 전원공급장치의 출력전압 안정화회로 | |
| KR100316100B1 (ko) | 출력전압이 가변되는 전원공급장치 | |
| JPH0226265A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990706 |