JPH104689A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH104689A JPH104689A JP8154636A JP15463696A JPH104689A JP H104689 A JPH104689 A JP H104689A JP 8154636 A JP8154636 A JP 8154636A JP 15463696 A JP15463696 A JP 15463696A JP H104689 A JPH104689 A JP H104689A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- inductor
- load
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 41
- 238000009499 grossing Methods 0.000 claims abstract description 38
- 230000003071 parasitic effect Effects 0.000 claims description 4
- 230000001939 inductive effect Effects 0.000 claims 3
- 230000005669 field effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 3
- 230000001172 regenerating effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】昇圧チョッパー回路とインバータ回路とでスイ
ッチング素子のみならず、インダクタをも兼用化してコ
ストダウンすると共に、低負荷抵抗で大負荷電流のとき
に入力電力が出力電力に対して過大になることを防止す
る。 【解決手段】スイッチング素子Ｑ１，Ｑ２の直列回路
と、平滑コンデンサＣ１，Ｃ２の直列回路とを並列接続
し、スイッチング素子Ｑ１，Ｑ２の接続点にインダクタ
ＬＭの一端を接続し、平滑コンデンサＣ１，Ｃ２の接続
点とインダクタＬＭの他端の間に負荷回路Ｚを接続し、
この負荷回路ＺとインダクタＬＭの接続点を全波整流器
ＤＢの直流出力端子の一端に接続し、全波整流器ＤＢの
直流出力端子の他端を平滑コンデンサＣ１，Ｃ２の直列
回路のいずれか一端に接続し、全波整流器ＤＢの交流入
力端子をフィルタ回路Ｆを介して交流電源Ｐに接続す
る。
ッチング素子のみならず、インダクタをも兼用化してコ
ストダウンすると共に、低負荷抵抗で大負荷電流のとき
に入力電力が出力電力に対して過大になることを防止す
る。 【解決手段】スイッチング素子Ｑ１，Ｑ２の直列回路
と、平滑コンデンサＣ１，Ｃ２の直列回路とを並列接続
し、スイッチング素子Ｑ１，Ｑ２の接続点にインダクタ
ＬＭの一端を接続し、平滑コンデンサＣ１，Ｃ２の接続
点とインダクタＬＭの他端の間に負荷回路Ｚを接続し、
この負荷回路ＺとインダクタＬＭの接続点を全波整流器
ＤＢの直流出力端子の一端に接続し、全波整流器ＤＢの
直流出力端子の他端を平滑コンデンサＣ１，Ｃ２の直列
回路のいずれか一端に接続し、全波整流器ＤＢの交流入
力端子をフィルタ回路Ｆを介して交流電源Ｐに接続す
る。
Description
【０００１】
【発明の属する技術分野】本発明はスイッチング電源装
置に関するものであり、さらに詳しくは、チョッパー回
路とインバータ回路とでスイッチング素子を兼用した電
源装置に関するものである。
置に関するものであり、さらに詳しくは、チョッパー回
路とインバータ回路とでスイッチング素子を兼用した電
源装置に関するものである。
【０００２】
【従来技術】図８は従来の電源装置（特開昭６０−１３
４７７６号）の回路図である。この回路では、スイッチ
ング素子Ｑ２が入力力率改善用の昇圧チョッパー回路
と、負荷電流制限用のインバータ回路とで兼用されてい
る。以下、その回路構成について説明する。交流電源Ｐ
はフィルタ回路Ｆを介して全波整流器ＤＢの交流入力端
子に接続されている。全波整流器ＤＢの直流出力端子に
は、インダクタＬＩとスイッチング素子Ｑ２の直列回路
が接続されている。スイッチング素子Ｑ１とＱ２の直列
回路は、平滑コンデンサＣ１，Ｃ２の直列回路と並列的
に接続されており、スイッチング素子Ｑ１，Ｑ２の接続
点と平滑コンデンサＣ１，Ｃ２の接続点との間には、イ
ンダクタＬＭと負荷回路Ｚの直列回路が接続されてい
る。スイッチング素子Ｑ１，Ｑ２は、例えば、パワーＭ
ＯＳＦＥＴよりなり、そのドレイン・ソース間には、寄
生の逆方向ダイオードが並列接続されている。また、ゲ
ート・ソース間には、図示しない制御回路から高い周波
数の駆動信号が供給されており、交互にスイッチング素
子Ｑ１，Ｑ２がオン・オフ駆動されるものである。
４７７６号）の回路図である。この回路では、スイッチ
ング素子Ｑ２が入力力率改善用の昇圧チョッパー回路
と、負荷電流制限用のインバータ回路とで兼用されてい
る。以下、その回路構成について説明する。交流電源Ｐ
はフィルタ回路Ｆを介して全波整流器ＤＢの交流入力端
子に接続されている。全波整流器ＤＢの直流出力端子に
は、インダクタＬＩとスイッチング素子Ｑ２の直列回路
が接続されている。スイッチング素子Ｑ１とＱ２の直列
回路は、平滑コンデンサＣ１，Ｃ２の直列回路と並列的
に接続されており、スイッチング素子Ｑ１，Ｑ２の接続
点と平滑コンデンサＣ１，Ｃ２の接続点との間には、イ
ンダクタＬＭと負荷回路Ｚの直列回路が接続されてい
る。スイッチング素子Ｑ１，Ｑ２は、例えば、パワーＭ
ＯＳＦＥＴよりなり、そのドレイン・ソース間には、寄
生の逆方向ダイオードが並列接続されている。また、ゲ
ート・ソース間には、図示しない制御回路から高い周波
数の駆動信号が供給されており、交互にスイッチング素
子Ｑ１，Ｑ２がオン・オフ駆動されるものである。
【０００３】図８の従来例回路の動作を図９と図１０に
示し説明する。まず、スイッチング素子Ｑ１がオフして
スイッチング素子Ｑ２がオンになると、インダクタＬＭ
の蓄積エネルギーによる回生電流がインダクタＬＭ、負
荷回路Ｚ、平滑コンデンサＣ２、スイッチング素子Ｑ２
（の逆方向ダイオード）の経路で流れて、その後、平滑
コンデンサＣ２、負荷回路Ｚ、インダクタＬＭ、スイッ
チング素子Ｑ２の経路で電流が流れる。また、交流電源
Ｐ、フィルタ回路Ｆ、全波整流器ＤＢ、インダクタＬ
Ｉ、スイッチング素子Ｑ２の経路で電流が流れて、イン
ダクタＬＩにエネルギーが蓄積される。このときの電流
経路を図９に示す。次に、スイッチング素子Ｑ２がオフ
してスイッチング素子Ｑ１がオンになると、インダクタ
ＬＩの蓄積エネルギーにより、交流電源Ｐ、フィルタ回
路Ｆ、全波整流器ＤＢ、インダクタＬＩ、スイッチング
素子Ｑ１（の逆方向ダイオード）、平滑コンデンサＣ
１、Ｃ２の経路で電流が流れて、平滑コンデンサＣ１、
Ｃ２が充電される。また、インダクタＬＭの蓄積エネル
ギーによる回生電流がインダクタＬＭ、スイッチング素
子Ｑ１（の逆方向ダイオード）、平滑コンデンサＣ１、
負荷回路Ｚの経路で流れて、その後、平滑コンデンサＣ
１、スイッチング素子Ｑ１、インダクタＬＭ、負荷回路
Ｚの経路で電流が流れる。このときの電流経路を図１０
に示す。
示し説明する。まず、スイッチング素子Ｑ１がオフして
スイッチング素子Ｑ２がオンになると、インダクタＬＭ
の蓄積エネルギーによる回生電流がインダクタＬＭ、負
荷回路Ｚ、平滑コンデンサＣ２、スイッチング素子Ｑ２
（の逆方向ダイオード）の経路で流れて、その後、平滑
コンデンサＣ２、負荷回路Ｚ、インダクタＬＭ、スイッ
チング素子Ｑ２の経路で電流が流れる。また、交流電源
Ｐ、フィルタ回路Ｆ、全波整流器ＤＢ、インダクタＬ
Ｉ、スイッチング素子Ｑ２の経路で電流が流れて、イン
ダクタＬＩにエネルギーが蓄積される。このときの電流
経路を図９に示す。次に、スイッチング素子Ｑ２がオフ
してスイッチング素子Ｑ１がオンになると、インダクタ
ＬＩの蓄積エネルギーにより、交流電源Ｐ、フィルタ回
路Ｆ、全波整流器ＤＢ、インダクタＬＩ、スイッチング
素子Ｑ１（の逆方向ダイオード）、平滑コンデンサＣ
１、Ｃ２の経路で電流が流れて、平滑コンデンサＣ１、
Ｃ２が充電される。また、インダクタＬＭの蓄積エネル
ギーによる回生電流がインダクタＬＭ、スイッチング素
子Ｑ１（の逆方向ダイオード）、平滑コンデンサＣ１、
負荷回路Ｚの経路で流れて、その後、平滑コンデンサＣ
１、スイッチング素子Ｑ１、インダクタＬＭ、負荷回路
Ｚの経路で電流が流れる。このときの電流経路を図１０
に示す。
【０００４】
【発明が解決しようとする課題】上述の図８の従来例回
路では、入力力率改善用の昇圧チョッパー回路と、負荷
回路駆動用のインバータ回路とでスイッチング素子Ｑ２
を兼用することができ、各々を別回路とした場合と比較
して、スイッチング素子の素子数を減少させることがで
きる。しかしながら、昇圧チョッパー回路の電流と、イ
ンバータ回路の電流が重畳された電流がスイッチング素
子Ｑ２に流れるため、スイッチング素子Ｑ２の耐量が増
加し、素子数が減少したことによるコストダウン効果が
薄れる。また、昇圧チョッパー回路とインバータ回路に
対する制御信号が同一となるため、各々の回路の制御の
独立性が失われる。特に、負荷回路抵抗が低く、且つ負
荷回路電流を大きくしたい場合に、出力電力に対して入
力電力が過大となり、部品に印加される電力が増大して
しまう、という問題点があった。
路では、入力力率改善用の昇圧チョッパー回路と、負荷
回路駆動用のインバータ回路とでスイッチング素子Ｑ２
を兼用することができ、各々を別回路とした場合と比較
して、スイッチング素子の素子数を減少させることがで
きる。しかしながら、昇圧チョッパー回路の電流と、イ
ンバータ回路の電流が重畳された電流がスイッチング素
子Ｑ２に流れるため、スイッチング素子Ｑ２の耐量が増
加し、素子数が減少したことによるコストダウン効果が
薄れる。また、昇圧チョッパー回路とインバータ回路に
対する制御信号が同一となるため、各々の回路の制御の
独立性が失われる。特に、負荷回路抵抗が低く、且つ負
荷回路電流を大きくしたい場合に、出力電力に対して入
力電力が過大となり、部品に印加される電力が増大して
しまう、という問題点があった。
【０００５】本発明は、このような課題を解決しようと
するものであり、その目的とするところは、昇圧チョッ
パー回路とインバータ回路のスイッチング素子のみなら
ず、インダクタをも兼用化することによって、より一層
のコストダウンを実現すると共に、負荷回路抵抗が低
く、且つ負荷回路電流を大きくした場合に、出力電力に
対して入力電力が過大とならず、安全性を高めることが
できる電源装置を提供することにある。
するものであり、その目的とするところは、昇圧チョッ
パー回路とインバータ回路のスイッチング素子のみなら
ず、インダクタをも兼用化することによって、より一層
のコストダウンを実現すると共に、負荷回路抵抗が低
く、且つ負荷回路電流を大きくした場合に、出力電力に
対して入力電力が過大とならず、安全性を高めることが
できる電源装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、図１に示すように、逆方向通
電経路を有する第１及び第２のスイッチング素子Ｑ１，
Ｑ２を順方向が一致するように直列に接続して成る回路
と、２つの平滑コンデンサＣ１，Ｃ２の直列回路とを並
列接続し、第１及び第２のスイッチング素子Ｑ１，Ｑ２
の接続点にインダクタＬＭの一端を接続し、平滑コンデ
ンサＣ１，Ｃ２の接続点と前記インダクタＬＭの他端の
間に負荷回路Ｚを接続し、この負荷回路Ｚと前記インダ
クタＬＭの接続点を全波整流器ＤＢの直流出力端子の一
端に接続し、全波整流器ＤＢの直流出力端子の他端を２
つの平滑コンデンサＣ１，Ｃ２の直列回路のいずれか一
端に接続し、全波整流器ＤＢの交流入力端子をフィルタ
回路Ｆを介して交流電源Ｐに接続して成り、交流電源Ｐ
の電源周波数に比べて高い周波数で第１及び第２のスイ
ッチング素子Ｑ１，Ｑ２を交互にオン・オフする制御手
段を有することを特徴とするものである。
の課題を解決するために、図１に示すように、逆方向通
電経路を有する第１及び第２のスイッチング素子Ｑ１，
Ｑ２を順方向が一致するように直列に接続して成る回路
と、２つの平滑コンデンサＣ１，Ｃ２の直列回路とを並
列接続し、第１及び第２のスイッチング素子Ｑ１，Ｑ２
の接続点にインダクタＬＭの一端を接続し、平滑コンデ
ンサＣ１，Ｃ２の接続点と前記インダクタＬＭの他端の
間に負荷回路Ｚを接続し、この負荷回路Ｚと前記インダ
クタＬＭの接続点を全波整流器ＤＢの直流出力端子の一
端に接続し、全波整流器ＤＢの直流出力端子の他端を２
つの平滑コンデンサＣ１，Ｃ２の直列回路のいずれか一
端に接続し、全波整流器ＤＢの交流入力端子をフィルタ
回路Ｆを介して交流電源Ｐに接続して成り、交流電源Ｐ
の電源周波数に比べて高い周波数で第１及び第２のスイ
ッチング素子Ｑ１，Ｑ２を交互にオン・オフする制御手
段を有することを特徴とするものである。
【０００７】
【発明の実施の形態】図１は本発明の好ましい実施の形
態を示す回路図である。この回路では、スイッチング素
子Ｑ２のみならずインダクタＬＭもチョッパー回路とイ
ンバータ回路とで兼用されている。以下、その回路構成
について説明する。スイッチング素子Ｑ１とＱ２の直列
回路は、平滑コンデンサＣ１，Ｃ２の直列回路と並列的
に接続されており、スイッチング素子Ｑ１，Ｑ２の接続
点と平滑コンデンサＣ１，Ｃ２の接続点との間には、イ
ンダクタＬＭと負荷回路Ｚの直列回路が接続されてい
る。インダクタＬＭの一端はスイッチング素子Ｑ１，Ｑ
２の接続点に、他端は高速ダイオードＤ１を介して全波
整流器ＤＢの直流出力端子の一端に接続されている。全
波整流器ＤＢの直流出力端子の他端は、平滑コンデンサ
Ｃ１，Ｃ２の直列回路のいずれか一端（図では負極）に
接続されている。交流電源Ｐはフィルタ回路Ｆを介して
全波整流器ＤＢの交流入力端子に接続されている。スイ
ッチング素子Ｑ１，Ｑ２は、パワーＭＯＳＦＥＴよりな
り、そのドレイン・ソース間には、寄生の逆方向ダイオ
ードが並列接続されている。また、ゲート・ソース間に
は、図示しない制御回路から高い周波数の駆動信号が供
給されており、交互にスイッチング素子Ｑ１，Ｑ２がオ
ン・オフ駆動されるものである。
態を示す回路図である。この回路では、スイッチング素
子Ｑ２のみならずインダクタＬＭもチョッパー回路とイ
ンバータ回路とで兼用されている。以下、その回路構成
について説明する。スイッチング素子Ｑ１とＱ２の直列
回路は、平滑コンデンサＣ１，Ｃ２の直列回路と並列的
に接続されており、スイッチング素子Ｑ１，Ｑ２の接続
点と平滑コンデンサＣ１，Ｃ２の接続点との間には、イ
ンダクタＬＭと負荷回路Ｚの直列回路が接続されてい
る。インダクタＬＭの一端はスイッチング素子Ｑ１，Ｑ
２の接続点に、他端は高速ダイオードＤ１を介して全波
整流器ＤＢの直流出力端子の一端に接続されている。全
波整流器ＤＢの直流出力端子の他端は、平滑コンデンサ
Ｃ１，Ｃ２の直列回路のいずれか一端（図では負極）に
接続されている。交流電源Ｐはフィルタ回路Ｆを介して
全波整流器ＤＢの交流入力端子に接続されている。スイ
ッチング素子Ｑ１，Ｑ２は、パワーＭＯＳＦＥＴよりな
り、そのドレイン・ソース間には、寄生の逆方向ダイオ
ードが並列接続されている。また、ゲート・ソース間に
は、図示しない制御回路から高い周波数の駆動信号が供
給されており、交互にスイッチング素子Ｑ１，Ｑ２がオ
ン・オフ駆動されるものである。
【０００８】以下、図１の回路の動作を図２〜図５に示
し説明する。この回路では、負荷電圧Ｖｚが変化し、平
滑コンデンサＣ１、Ｃ２の充電電圧Ｖｃと交流電源Ｐか
らの入力電圧Ｖｉｎに対して、Ｖｚ＝Ｖｃ−｜Ｖｉｎ｜
となるか、又はＶｚ＜Ｖｃ−｜Ｖｉｎ｜となるかによっ
て、モードが切り替わる。基本的な動作は平滑コンデン
サＣ１とＣ２を電源とし、スイッチング素子Ｑ１とＱ
２、インダクタＬＭで構成されるハーフブリッジインバ
ータ回路と、商用電源Ｐを電源とし、インダクタＬＭ、
スイッチング素子Ｑ２、及びスイッチング素子Ｑ１の寄
生ダイオードで構成される昇圧チョッパー回路の動作で
ある。
し説明する。この回路では、負荷電圧Ｖｚが変化し、平
滑コンデンサＣ１、Ｃ２の充電電圧Ｖｃと交流電源Ｐか
らの入力電圧Ｖｉｎに対して、Ｖｚ＝Ｖｃ−｜Ｖｉｎ｜
となるか、又はＶｚ＜Ｖｃ−｜Ｖｉｎ｜となるかによっ
て、モードが切り替わる。基本的な動作は平滑コンデン
サＣ１とＣ２を電源とし、スイッチング素子Ｑ１とＱ
２、インダクタＬＭで構成されるハーフブリッジインバ
ータ回路と、商用電源Ｐを電源とし、インダクタＬＭ、
スイッチング素子Ｑ２、及びスイッチング素子Ｑ１の寄
生ダイオードで構成される昇圧チョッパー回路の動作で
ある。
【０００９】まず、モード１では、スイッチング素子Ｑ
１がオンであり、平滑コンデンサＣ１、スイッチング素
子Ｑ１、インダクタＬＭ、負荷回路Ｚの経路で電流が流
れて、平滑コンデンサＣ１から負荷回路Ｚにエネルギー
が供給される（図２）。
１がオンであり、平滑コンデンサＣ１、スイッチング素
子Ｑ１、インダクタＬＭ、負荷回路Ｚの経路で電流が流
れて、平滑コンデンサＣ１から負荷回路Ｚにエネルギー
が供給される（図２）。
【００１０】モード２では、スイッチング素子Ｑ１がオ
フし、スイッチング素子Ｑ２がオンするが、モード１で
インダクタＬＭに蓄えられたエネルギーにより、インダ
クタＬＭ、負荷回路Ｚ、平滑コンデンサＣ２、スイッチ
ング素子Ｑ２の逆方向ダイオードの経路で電流が流れ
て、エネルギーが負荷回路Ｚ及び平滑コンデンサＣ２に
放出される（図３）。
フし、スイッチング素子Ｑ２がオンするが、モード１で
インダクタＬＭに蓄えられたエネルギーにより、インダ
クタＬＭ、負荷回路Ｚ、平滑コンデンサＣ２、スイッチ
ング素子Ｑ２の逆方向ダイオードの経路で電流が流れ
て、エネルギーが負荷回路Ｚ及び平滑コンデンサＣ２に
放出される（図３）。
【００１１】モード３では、スイッチング素子Ｑ２がオ
ンであり、インダクタＬＭのエネルギーが無くなること
により、平滑コンデンサＣ２、負荷回路Ｚ、インダクタ
ＬＭ、スイッチング素子Ｑ２の経路で電流が流れて、平
滑コンデンサＣ２から負荷回路Ｚに対してエネルギーが
供給される（図３）。以上の３モードでは、負荷電圧Ｖ
ｚが低く、Ｖｚ＜Ｖｃ−｜Ｖｉｎ｜であるため、ダイオ
ードＤ１の電圧Ｖｄには、Ｖｄ＝Ｖｃ−Ｖｚ−｜Ｖｉｎ
｜の電位が生じて、交流電源Ｐ側からエネルギーは流入
しない。
ンであり、インダクタＬＭのエネルギーが無くなること
により、平滑コンデンサＣ２、負荷回路Ｚ、インダクタ
ＬＭ、スイッチング素子Ｑ２の経路で電流が流れて、平
滑コンデンサＣ２から負荷回路Ｚに対してエネルギーが
供給される（図３）。以上の３モードでは、負荷電圧Ｖ
ｚが低く、Ｖｚ＜Ｖｃ−｜Ｖｉｎ｜であるため、ダイオ
ードＤ１の電圧Ｖｄには、Ｖｄ＝Ｖｃ−Ｖｚ−｜Ｖｉｎ
｜の電位が生じて、交流電源Ｐ側からエネルギーは流入
しない。
【００１２】モード４では、スイッチング素子Ｑ２がオ
ンであり、負荷電圧Ｖｚが上昇し、Ｖｚ＝Ｖｃ−｜Ｖｉ
ｎ｜の関係になると、交流電源Ｐ側からエネルギーが流
入し、交流電源Ｐ、フィルタ回路Ｆ、全波整流器ＤＢ、
ダイオードＤ１、インダクタＬＭ、スイッチング素子Ｑ
２の経路で電流が流れる昇圧チョッパー動作と、平滑コ
ンデンサＣ２、負荷回路Ｚ、インダクタＬＭ、スイッチ
ング素子Ｑ２の経路で電流が流れるハーフブリッジイン
バータ動作が兼用される（図４）。
ンであり、負荷電圧Ｖｚが上昇し、Ｖｚ＝Ｖｃ−｜Ｖｉ
ｎ｜の関係になると、交流電源Ｐ側からエネルギーが流
入し、交流電源Ｐ、フィルタ回路Ｆ、全波整流器ＤＢ、
ダイオードＤ１、インダクタＬＭ、スイッチング素子Ｑ
２の経路で電流が流れる昇圧チョッパー動作と、平滑コ
ンデンサＣ２、負荷回路Ｚ、インダクタＬＭ、スイッチ
ング素子Ｑ２の経路で電流が流れるハーフブリッジイン
バータ動作が兼用される（図４）。
【００１３】モード５では、スイッチング素子Ｑ２がオ
フし、スイッチング素子Ｑ１がオンするが、Ｖｚ＝Ｖｃ
−｜Ｖｉｎ｜の間は、交流電源Ｐ、フィルタ回路Ｆ、全
波整流器ＤＢ、ダイオードＤ１、インダクタＬＭ、スイ
ッチング素子Ｑ１の逆方向ダイオード、平滑コンデンサ
Ｃ１、平滑コンデンサＣ２の経路で電流が流れる昇圧チ
ョッパー動作と、インダクタＬＭ、スイッチング素子Ｑ
１の逆方向ダイオード、平滑コンデンサＣ１、負荷回路
Ｚの経路で電流が流れるハーフブリッジインバータ動作
が兼用される（図５）。負荷電圧Ｖｚが低下し、Ｖｚ＜
Ｖｃ−｜Ｖｉｎ｜となると、交流電源Ｐ側からのエネル
ギー流入が停止する。
フし、スイッチング素子Ｑ１がオンするが、Ｖｚ＝Ｖｃ
−｜Ｖｉｎ｜の間は、交流電源Ｐ、フィルタ回路Ｆ、全
波整流器ＤＢ、ダイオードＤ１、インダクタＬＭ、スイ
ッチング素子Ｑ１の逆方向ダイオード、平滑コンデンサ
Ｃ１、平滑コンデンサＣ２の経路で電流が流れる昇圧チ
ョッパー動作と、インダクタＬＭ、スイッチング素子Ｑ
１の逆方向ダイオード、平滑コンデンサＣ１、負荷回路
Ｚの経路で電流が流れるハーフブリッジインバータ動作
が兼用される（図５）。負荷電圧Ｖｚが低下し、Ｖｚ＜
Ｖｃ−｜Ｖｉｎ｜となると、交流電源Ｐ側からのエネル
ギー流入が停止する。
【００１４】モード６では、スイッチング素子Ｑ１がオ
ンであるが、インダクタＬＭに蓄えられたエネルギーに
より、インダクタＬＭ、スイッチング素子Ｑ１の逆方向
ダイオード、平滑コンデンサＣ１、負荷回路Ｚの経路で
電流が流れるハーフブリッジインバータ動作のみとなる
（図２）。
ンであるが、インダクタＬＭに蓄えられたエネルギーに
より、インダクタＬＭ、スイッチング素子Ｑ１の逆方向
ダイオード、平滑コンデンサＣ１、負荷回路Ｚの経路で
電流が流れるハーフブリッジインバータ動作のみとなる
（図２）。
【００１５】従来例で問題となったような、負荷インピ
ーダンスが低く、且つ大電流を出力しなければならない
ような場合、図１の回路では、負荷電圧｜Ｖｚ｜が上昇
しないため、Ｖｃ−｜Ｖｉｎ｜に到達しないか、又はＶ
ｚ＝Ｖｃ−｜Ｖｉｎ｜となる期間が短くなる。この結
果、交流電源ＰからインダクタＬＭにエネルギーを蓄積
する期間とインダクタＬＭに蓄えられたエネルギーを平
滑コンデンサＣ１、Ｃ２に充電する期間を有しないか、
又は、その期間が短くなる。ということは、交流電源Ｐ
のエネルギーが平滑コンデンサＣ１、Ｃ２に充電されな
いか、又は、充電量が減少することを意味し、平滑コン
デンサＣ１、Ｃ２の電圧Ｖｃが異常に上昇することを防
ぐことができる。
ーダンスが低く、且つ大電流を出力しなければならない
ような場合、図１の回路では、負荷電圧｜Ｖｚ｜が上昇
しないため、Ｖｃ−｜Ｖｉｎ｜に到達しないか、又はＶ
ｚ＝Ｖｃ−｜Ｖｉｎ｜となる期間が短くなる。この結
果、交流電源ＰからインダクタＬＭにエネルギーを蓄積
する期間とインダクタＬＭに蓄えられたエネルギーを平
滑コンデンサＣ１、Ｃ２に充電する期間を有しないか、
又は、その期間が短くなる。ということは、交流電源Ｐ
のエネルギーが平滑コンデンサＣ１、Ｃ２に充電されな
いか、又は、充電量が減少することを意味し、平滑コン
デンサＣ１、Ｃ２の電圧Ｖｃが異常に上昇することを防
ぐことができる。
【００１６】
【実施例】図６の実施例は、本発明を放電灯点灯装置に
適用した例であり、異なる点は、図１の回路において、
負荷回路Ｚに放電灯ＤＬを用いて、並列に小容量キャパ
シタＣ３を接続した点である。放電灯ＤＬにはインダク
タが直列に接続されていても良い。回路の動作について
は図１の回路と同様である。
適用した例であり、異なる点は、図１の回路において、
負荷回路Ｚに放電灯ＤＬを用いて、並列に小容量キャパ
シタＣ３を接続した点である。放電灯ＤＬにはインダク
タが直列に接続されていても良い。回路の動作について
は図１の回路と同様である。
【００１７】また、図７の実施例は、図６の実施例の全
波整流器ＤＢを高速ダイオードで構成した例であり、図
６の実施例における高速ダイオードＤ１を省略できる。
波整流器ＤＢを高速ダイオードで構成した例であり、図
６の実施例における高速ダイオードＤ１を省略できる。
【００１８】
【発明の効果】本発明によれば、昇圧チョッパー回路と
インバータ回路のスイッチング素子のみならず、インダ
クタをも兼用化することによって、従来よりもスイッチ
ング素子の電流を増加させることなく、インダクタの素
子数を減少させ、かつ、負荷回路が低インピーダンスの
ときに、部品に印加される電圧が上昇することを防ぐこ
とができるという効果がある。
インバータ回路のスイッチング素子のみならず、インダ
クタをも兼用化することによって、従来よりもスイッチ
ング素子の電流を増加させることなく、インダクタの素
子数を減少させ、かつ、負荷回路が低インピーダンスの
ときに、部品に印加される電圧が上昇することを防ぐこ
とができるという効果がある。
【図１】本発明の基本的な回路構成を示す回路図であ
る。
る。
【図２】図１の回路の第１の電流経路を説明するための
回路図である。
回路図である。
【図３】図１の回路の第２の電流経路を説明するための
回路図である。
回路図である。
【図４】図１の回路の第３の電流経路を説明するための
回路図である。
回路図である。
【図５】図１の回路の第４の電流経路を説明するための
回路図である。
回路図である。
【図６】本発明の一実施例を示す回路図である。
【図７】本発明の他の実施例を示す回路図である。
【図８】従来例の回路構成を示す回路図である。
【図９】図８の回路の第１の電流経路を説明するための
回路図である。
回路図である。
【図１０】図８の回路の第２の電流経路を説明するため
の回路図である。
の回路図である。
Ｐ 交流電源 ＤＢ 全波整流器 Ｑ１ スイッチング素子 Ｑ２ スイッチング素子 ＬＭ インダクタ Ｃ１ 平滑コンデンサ Ｃ２ 平滑コンデンサ Ｚ 負荷回路 Ｆ フィルタ回路
Claims (7)
- 【請求項１】 逆方向通電経路を有する第１及び第２
のスイッチング素子を順方向が一致するように直列に接
続して成る回路と、２つの平滑コンデンサの直列回路と
を並列接続し、第１及び第２のスイッチング素子の接続
点にインダクタの一端を接続し、平滑コンデンサの接続
点と前記インダクタの他端の間に負荷回路を接続し、こ
の負荷回路と前記インダクタの接続点を全波整流器の直
流出力端子の一端に接続し、全波整流器の直流出力端子
の他端を２つの平滑コンデンサの直列回路のいずれか一
端に接続し、全波整流器の交流入力端子をフィルタ回路
を介して交流電源に接続したことを特徴とする電源装
置。 - 【請求項２】 前記負荷回路は誘導性負荷であること
を特徴とする請求項１記載の電源装置。 - 【請求項３】 前記誘導性負荷と並列に小容量キャパ
シタを接続したことを特徴とする請求項２記載の電源装
置。 - 【請求項４】 前記誘導性負荷は、インダクタと放電
灯の直列回路で構成されていることを特徴とする請求項
２又は３に記載の電源装置。 - 【請求項５】 交流電源の電源周波数に比べて高い周
波数で第１及び第２のスイッチング素子を交互にオン・
オフする制御手段を有することを特徴とする請求項１乃
至４のいずれかに記載の電源装置。 - 【請求項６】 第１及び第２のスイッチング素子は、
逆方向の寄生ダイオードを有する電界効果トランジスタ
であることを特徴とする請求項１乃至５のいずれかに記
載の電源装置。 - 【請求項７】 前記負荷回路は、インダクタと放電灯
の直列回路で構成されており、この負荷回路と並列に小
容量キャパシタを接続したことを特徴とする請求項１記
載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15463696A JP3414129B2 (ja) | 1996-06-14 | 1996-06-14 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15463696A JP3414129B2 (ja) | 1996-06-14 | 1996-06-14 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH104689A true JPH104689A (ja) | 1998-01-06 |
| JP3414129B2 JP3414129B2 (ja) | 2003-06-09 |
Family
ID=15588543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15463696A Expired - Fee Related JP3414129B2 (ja) | 1996-06-14 | 1996-06-14 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3414129B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112016007418B4 (de) | 2016-11-08 | 2024-09-12 | Mitsubishi Electric Corporation | Objekterkennungsvorrichtung und Objekterkennungsverfahren |
-
1996
- 1996-06-14 JP JP15463696A patent/JP3414129B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112016007418B4 (de) | 2016-11-08 | 2024-09-12 | Mitsubishi Electric Corporation | Objekterkennungsvorrichtung und Objekterkennungsverfahren |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3414129B2 (ja) | 2003-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001112253A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3280602B2 (ja) | 放電灯の点灯回路 | |
| JP3430420B2 (ja) | 電源装置 | |
| JPH10210736A (ja) | 降圧型ｄｃ−ｄｃコンバータ | |
| JP3414129B2 (ja) | 電源装置 | |
| JP3414143B2 (ja) | 電源装置 | |
| JPH097778A (ja) | 電源装置、放電灯点灯装置及び照明装置 | |
| JP4003346B2 (ja) | 昇圧チョッパ装置および電気負荷作動装置 | |
| JP4215408B2 (ja) | スイッチング電源装置 | |
| JP3410611B2 (ja) | 電源装置 | |
| JPH1127953A (ja) | 電源装置、放電灯点灯装置および照明装置 | |
| JP3619116B2 (ja) | フライバック・コンバータにおける同期整流器の駆動回路 | |
| JP3400592B2 (ja) | 電源装置 | |
| JP3331713B2 (ja) | 電源装置 | |
| JP3235295B2 (ja) | 電源装置 | |
| JP3394851B2 (ja) | 電源装置 | |
| JP3498528B2 (ja) | 電源装置 | |
| JP3402922B2 (ja) | 電源装置 | |
| JPH11235027A (ja) | スイッチングレギュレータ | |
| JPH10243661A (ja) | 電源装置、放電灯点灯装置および照明装置 | |
| JPH0556647A (ja) | 電源装置 | |
| JPH0556659A (ja) | 電源装置 | |
| JPH11215846A (ja) | 電源装置 | |
| JPH03167788A (ja) | インバータ装置 | |
| JPH10136658A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |