JPH1048355A

JPH1048355A - 時計の機械式作動機構を調速するための電子回路の安定化

Info

Publication number: JPH1048355A
Application number: JP9116959A
Authority: JP
Inventors: Ermanno Bernasconi; ベルナスコーニエルマンノ
Original assignee: Asulab AG
Current assignee: Asulab AG
Priority date: 1996-05-07
Filing date: 1997-05-07
Publication date: 1998-02-20
Anticipated expiration: 2017-05-07
Also published as: DE69702811T3; EP0806710B1; TW330252B; CN1165989A; DE69702811T2; EP0806710B2; HK1005106A1; FR2748583A1; JP4065345B2; SG63704A1; CN1114137C; US5740131A; FR2748583B1; DE69702811D1; EP0806710A1

Abstract

(57)【要約】【課題】電子回路で調速される時計の機能を安定化す
る。【解決手段】時計は、回転子３ａの回転に応答して電
気エネルギーを供給する電気エネルギー発生機３、発電
機３によって供給される支流電圧の角周波数の測定パル
スを生成する測定手段Ｔｒｉｇ、回転子３ａに対して制
動トルクを付加する制動手段Ｋ、基準信号ＦＲを生成す
る基準手段Ｏｓｃ、及び前記測定パルスが基準信号との
関係において先行している場合に前記制動手段Ｋを制御
するように配置されている従属制御手段Ｄｉｖ，Ｃｍ
ｐ，Ｔｍｒを含んでいる。この時計はさらに、測定パ
ルスＩＭと同期しかつ測定パルスの分割を回避するよう
な形で配置された抑止手段Ｉｎｈを含んでいる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、回転子及び回転子
の回転に応えて電気エネルギーを供給するための手段を
含む電気エネルギー発生機を含んで成り、しかも発電機
の回転子の制御手段を含む電子回路によって調速される
時計に関する。

【０００２】

【従来の技術】一般に、このような時計において、電気
エネルギー供給源は電子回路に電力供給するべく電気エ
ネルギー発生機を駆動する。発電機自体の回転子は、例
えば水晶の周波数に従属させることによって機械式作動
機構を調速するべく電子回路によって制動され得る。こ
のような時計の利点は、寿命の制限された電池又は蓄電
池を必要とすることなく水晶又はその他によって調速さ
れる非常に精確な作動機構が得られることにある。

【０００３】このような時計は、例えば、米国特許第
３，９３７，００１号に記述され、ここでは発電機の交
流電圧の角周波数が水晶の周波数と比較される。この装
置においては、発電機の角周波数が水晶のパルスとの関
係において先行し始めた時点で、回転子は、抵抗器を介
して発電機を短絡させることによって制動される。しか
し、作動機構が或る程度進んでいる場合、発電機の回転
子の制動時間はかなり長いものとなる可能性がありこの
ことのもつリスクとして発電機から来る供給電圧が電子
回路にとって不充分になるかもしれないということがあ
る。

【０００４】欧州公開公報第０６７９９６８号は、回転
子をその回転周期との関係において短かく固定された時
間的間隔の間制動することを提案することによって上述
の欠点を克服するようなもう１つの時計について記述し
ている。この文献は特に、発電機から来る交流電圧の値
が小さい時間において制動を行なわなくてはならないと
いうことを示している。したがって制動パルスは、１つ
の基準電圧つまりゼロ電圧に固定された閾値をもつ比較
器によって検出される交流電圧の正負符号が変化する瞬
間において印加される。

【０００５】しかしながら、このような時計は再調整を
必要とするものであるということが判明した。すなわち
これらの時計を震動させたり反復的に衝撃を加えると、
時計の遅れをひき起こし、これは従属制御回路によって
補正することができない。図１及び２は、従来の２つの
閾値比較器で得た交流電圧Ｕｇ及び測定パルスＳＭの挙
動を例示している。図１は、ゼロ電圧閾値比較器で実施
された測定の結果を例示する。図１（ａ）は、時間の関
数としての電圧Ｕｇの推移を表わしており、電圧のゼロ
値はゼロ閾値に対応している。図１（ｂ）は、時間の関
数としてゼロ閾値比較器の出力端におけるパルスＳＭを
表わし、測定信号ＳＭは、比較の結果に従って状態
「０」から状態「１」まで変化する。さらに特定的に言
うと、時刻ｔ１における電圧Ｕｇ上の電気的ノイズが測
定信号ＳＭ上の寄生パルスＩ１の出現を誘発することが
わかる。この電気的ノイズは、単に接地ノイズからのも
のであるかもしれない。

【０００６】従って、観察される機能不良は寄生パルス
Ｉ１が回転子の正規パルスＩ２又はＩ３であるものとし
て電子回路により認識されることによってひき起こされ
ると思われる。信号平滑化フィルタを設ければこれらの
寄生パルスを抑制することができる。しかし、このろ波
は正規のパルスの出現を遅らせる。しかしながら、前記
説明した通り電圧Ｕｇが低い間にいかなる遅延も無く制
動パルスを印加しなければならない。この解決法はさら
に、電子回路の望ましい小型化及び集積化に逆行する大
型フィルタコンデンサを必要とする。

【０００７】考慮することのできるもう１つの解決法
は、比較器の閾値をひき上げることにある。しかしなが
ら、比較器の閾値は２つの矛盾する条件を満たさなけれ
ばならない。つまり一方では、これは寄生パルスを隠す
ほどに充分高いものでなくてはならない。又他方では、
これは、前述したとおり、発電機の電圧が低いときに制
動パルスが出願するように充分低いものでなくてはなら
ない。

【０００８】図２は、高い閾値を持つ比較器で得られた
測定結果を図１と同じ態様で表わしている。比較器の代
わりに２つの別々の閾値をもつシュミット増幅器を用い
た場合も同様である。閾値Ｕｔは、発電機の電圧Ｕｇの
時間図又は波形図の中で破線として表わされている（図
２（ａ）参照）。図示されているとおり、発電機電圧Ｕ
ｇは時刻ｔ４における制動の間に降下し、２重パルスＩ
４及びＩ５が出現して（図２（ｂ）参照）、これは望ま
れている結果に反している。

【０００９】

【発明が解決しようとする課題】本発明の目的は、電子
回路によって調速される機械式作動機構を伴う時計の機
能を安定化することにある。特に、本発明の目的はこの
ような機能不良の原因を知りそれを補正することにあ
る。

【００１０】もう１つの目的は、簡潔で信頼性の高い電
子回路をもつ小型の時計を得ることにある。

【００１１】

【課題を解決するための手段】これらの目的を達成しよ
うとして、本発明者は、このような時計についての入念
かつ困難な実験の間に驚くべき現象を認識した。実際、
本発明者は、以前に使用されていた検出回路の閾値が実
際には電源電圧の値によって左右されるということを観
察したのである。驚くべきことに、回転子の制動中、発
電機の電圧の降下は、発電機の閾値を変動させるのに充
分なものであり、かくして新たなパルスが生成される。
従って、低い正の閾値Ｕｔｈと低い負の閾値Ｕｔｂをも
つシュミット増幅器といった通常の比較器の場合、この
比較器は、ただ１つのパルスではなくて２重パルスをも
たらすのである。実際、発電機が供給する電圧Ｕｇが降
下しても比較器の正の閾値Ｕｔｈよりも大きい値にな
り、かくしてノイズパルスの出現を誘発する可能性があ
る。この現象は制動指令の間、従って第１のパルスの出
現の直後にのみ発生する。

【００１２】この未評価の問題を認識することで本発明
者は、次のものを含む時計によりこの問題を解決するこ
とができたのである： −回転子及びこの回転子の回転に応えて電気エネルギー
を提供するための手段を含む電気エネルギー発電機、 −前記回転子の前記回転をひき起こすため前記回転子に
機械的に結合された機械的エネルギー供給源、前記発電
機に結合され回転子の角周波数に対応する発電機により
供給された交流電圧の角周波数の測定パルスを生成する
測定手段、 −前記回転子に対して制動トルクを付加するための制動
指令信号に対する応答性をもつ制動手段、及び −基準周波数をもつ信号を生成するための基準手段及び
前記測定パルスが基準信号との関係において先行してい
る場合に基準周波数が前記回転子及び前記機械的供給源
の角周波数を調速するような形で、前記制動手段を制御
するように配置された従属制御手段を含む電気回路。

【００１３】なおこの時計は、前記電気回路にさらに前
記測定パルスと同期しかつこの測定パルスの分割を回避
するように配置されている抑止手段が含まれていること
を特徴とする。従って、本発明によれば、制動指令中、
測定パルスの検出は、発電機電圧の正負符号変更に関し
て制動を実質的に遅延させることなくこのようなパルス
分割を抑制する目的で抑止される。

【００１４】有利にも、本発明は、抑止手段が従属制御
ループによって供給される制動指令に相関される、とし
ている。好ましい実施形態は、抑止手段が制動指令を生
成、この指令の時間的遅延が従属制御ループによって制
御されていることを特徴とする。もう１つの実施形態
は、タイムベースをもち測定パルスの出現又は消失に対
する応答性をもつ抑止手段を提供する。

【００１５】本発明のその他の目的、特長又は利点は、
添付図面を参照しながら以下の記述を読むことによって
明らかになるだろう。

【００１６】

【発明の実施の形態】本発明に係る時計の電気機械部分
は、図３に概略的に表わされている。これには、時計面
の針といったような時刻表示手段６に対して一点鎖線で
表わされた歯車装置４を介して結合されたバレル型バネ
から成る機械的エネルギー供給源２が含まれており、こ
の機械的エネルギー供給源２はさらに、電気エネルギー
発生機３の回転子３ａに結合されている。この発電機３
はさらに、誘導コイル３ｂを含み、回転子３ａは、矢印
によって従来通り示されているように、双極磁石を含ん
でいる。この部分は、専門家にとって既知のさまざまな
方法で作ることができるためここでは詳述しない。

【００１７】作動中、機械的エネルギー供給源２は回転
子３ａを回転駆動し、コイル３ｂの端子Ｂ０，Ｂ１に
は、交流電圧Ｕｇが現われる。この例では、端子Ｂ０
は、基準電圧Ｖ０の基準端子であるとみなされる。発電
機の電圧Ｕｇは、端子Ｂ０の基準電圧Ｖ０＝０ボルトを
基準にして、端子Ｂ１で測定されることになる（図３参
照）。

【００１８】この交流電圧Ｕｇは、作動機構の電子調速
回路１に対し恒常な電圧を供給するために、整流器５に
対して印加される。整流器の好ましい実施例については
以下で詳しく示す。以下でわかるように、電子回路１
は、専用に具備されている発電機３の回転子３ａの制動
手段に作用することによって時計の機械的作動機構を調
速することができる。

【００１９】時計の作動機構は、以下正規速度と呼ぶ一
定の与えられた速度で回転子が回転するとき実際の時刻
を表示する。回転子の自由速度すなわちいかなる制動も
無い速度はこの正規速度よりもわずかに速い。作動機構
が低速で作動するか又は遅れ始めた時点で、回転子は、
この遅れを補うようその自由速度で回転できるようにな
る。逆に、作動機構が高速で作動又は進み始めた時点
で、電子回路１によって提供される制動指令は回転子の
速度を正規速度未満に制限して、作動機構がこの進みを
失うようにする。これらの速度及び制動モードの選択に
関するその他の詳細は、以前に言及しその内容が参考と
して本書に内含され必要に応じて参照すべきである欧州
公開公報第０６７９９６８号の中で示されている。

【００２０】時計はさらに、作動機構の速度を測定する
ための測定手段を含んで成る。これらの手段は、好まし
くは回転子の角周波数の測定手段から成る。本発明は、
例えば一回転につき一回のパルスといった回転子の各々
の角周波数に対応する測定パルスを得ることを目指して
いる。これらの測定パルスは実際には、作動機構の変動
を測定し必要とあらば制動指令を提供する目的で、電子
回路１によって処理される。これらの測定手段及びパル
スの処理については、電子回路と共に以下で詳述する。

【００２１】制動は、発電機３のコイル３ｂの短絡によ
って得られる。このときこの短絡路を通して流れる電流
は、かくしてそれ自体この電流の原因及び回転子の運動
に反する磁界の出現を誘発することになる。電流を低い
値の抵抗へ再度導く又は分岐させることも考慮できる。
しかしながら、本発明の好ましい実施形態は、発電機の
コイル３ｂの２つの端子Ｂ０，Ｂ１の間に直接接続され
た電子断続器又はスイッチＫを提供している。こうして
非常に強力な制動を得ることができる。

【００２２】電子スイッチＫは、有利には、上述の欧州
公開公報第０６７９９６８号の中で説明されているよう
にバイポーラトランジスタ又はＦＥＴトランジスタで構
成されている。その他の等価物も専門家にとって周知の
ものであることから、ここではこの電子スイッチＫの作
動について詳述はしない。当然のことながら、このよう
な短絡は、発電機の電圧Ｕｇの降下を誘発し、電圧は、
制動指令の間に実質的にゼロとなる。

【００２３】すでに前に記述した図２（ａ）は、例とし
て、制動サイクル中の交流電流Ｕｇのペースを示し、そ
れはいかなる制動もない電圧Ｕｇを表わす図１（ａ）に
比較できる。半周期ｔ０−ｔ６の間に、制動が指令され
る時間的間隔ｔ４−ｔ５が存在することがわかり、ここ
で、短絡させられた発電機はその全エネルギーをスイッ
チＫに提供している。

【００２４】欧州公開公報第０６７９９６８号は、電圧
Ｕｇがゼロに近い時点で、好ましくは交流電圧Ｕｇの角
周波数の１／８未満である短かい時間中、制動指令を加
え、整流器５に対して提供される供給電圧Ｖ＋，Ｖ−が
連続的に降下するのを避けなければならない、というこ
とを記している。１つの実施形態においては、回転子３
ａは１秒につき４回転という正規速度を有し、スイッチ
Ｋに加えられる制動パルスの持続時間は、電圧Ｕｇの２
５０msという角周波数の１／５０である約５msに制限さ
れる。

【００２５】図３の中で例示したような時計の作動機構
の電子調速回路１は、主として、基本周波数Ｆ０をもつ
信号を提供する発振器Ｏｓｃ，回転子３ａの角周波数の
測定手段（Ｔｒｉｇ及びＩｎｈとして示されている）及
び回転子の制動指令を制御する周波数従属制御回路で形
成されている。周波数従属制御回路は、発振器Ｏｓｃか
ら提供され、例えば基準周波数をもつ信号を得るべく信
号Ｆ０を分周することによって、発振器Ｏｓｃの基本周
波数Ｆ０から得られた基準周波数をもつＦＲというパル
スに対して、回転子の角周波数に対応する周波数をもち
測定手段Ｔｒｉｇ，Ｉｎｈにより提供される測定パルス
ＩＮが進んでいる場合に、制動を指令する。

【００２６】この目的で好ましくは、従属制御回路に
は、基本周波数Ｆ０をもつ信号に対し作用しかつ基準周
波数ＦＲでパルスを提供する周波数補正器Ｄｉｖが含ま
れている。補正器Ｄｉｖは単に専門家に周知の分周回路
であってよく、従ってここでは詳述しない。しかしなが
ら、このような回路から中間周波数パルスＦ１も同様に
抽出できるということも言及しておくべきであろう。

【００２７】図３に示されている実施形態においては、
発振器Ｏｓｃは、３２，７６８Hzの固有周波数Ｆ０をも
つ水晶である。分周器Ｄｉｖは、回転子の正規角周波数
に対応する４Hzの基準周波数をもつ一連のパルスＦＲを
得るべく周波数Ｆ０をもつ信号を分周する。最終的に、
分周器から、４，０９６Hzの中間周波数をもつパルスＦ
１も同様に抽出することができる。理解できるように、
これらの値は、一例として示されているにすぎないもの
である。

【００２８】かくしてここで０．２４４msの周期をもつ
これらのパルスＦ１は、タイムベースとして又は以上で
言及した制動指令の時間的遅延制御として役立ち、かつ
論理全体のクロック同期化として役立つよう意図されて
いる。従属制御回路にはさらに、基準周波数ＦＲに対す
る作動機構の進み（又は遅れ）を表わす信号ＡＶを提供
するＣｍｐと記された比較器が含まれている。この比較
器Ｃｍｐは例えば、上述の欧州公開公報第６７９，９６
８号に記述されているように、その「＋」入力端で受理
した測定パルスＩＮの数とその「−」入力端で受理した
基準パルスＦＲの数の差を計数するアップダウンカウン
タ又は可逆カウンタであってよい。かくして比較器Ｃｍ
ｐの出力端で利用可能であるこの信号ＡＶの状態又はレ
ベルは、回転子の角周波数が基準周波数ＦＲに対して進
んでいるか否かを表わす。

【００２９】従属制御回路には、最後に、規定の持続時
間のパルスを提供するＴｍｒと記された時間遅延回路又
はレジスタが含まれる。時間遅延回路Ｔｍｒの２つの入
力端のうちの第１のものは、回路Ｉｎｈの出力端に接続
され、もう１つの入力端は分周器Ｄｉｖから、その出力
パルスの持続時間を決定するのに用いられるパルスＦ１
を受理する。時間遅延回路はさらに、比較器Ｃｍｐの信
号ＡＶを受理する妥当性検査端子を含んでいる。時間遅
延回路Ｔｍｒは、回転子の角周波数が基準周波数ＦＲに
対して進んでいることを信号ＡＶが表示した場合には、
信号ＩＮの出現後一定の遅延を伴って、ＩＦと呼ばれる
制動パルスをその出力端で提供する。

【００３０】この実施形態においては、制動は５msより
短かい持続時間を有し、これは各々０．２４４msの周期
をもつ２０個のパルスＦ１をカウントダウンする時間遅
延回路Ｔｍｒの内部カウンタをプログラミングして４．
８８msの持続時間をもつ制動パルスＩＦを生成すること
によって達成される。回転子の角周波数の測定手段の記
述に続いて、時間遅延回路Ｔｍｒの好ましい実施形態に
ついて記述する。

【００３１】図４（ａ）は、制動パルスが付加された時
点で発電機３により提供される交流電圧Ｕｇの波形図の
例を表わす。図４（ａ）では、破線により、電圧Ｕｇの
振幅よりも小さい値をもつしきい電圧の２つのレベルＵ
ｔｈ及びＵｔｂが示されている。閾値Ｕｔｈは正であ
り、交流電圧Ｕｇの基準値０ボルトよりもわずかに大き
い。閾値Ｕｔｂは負であり、好ましくは０Ｖのこの電圧
に関して閾値Ｕｔｈに対し対称である。

【００３２】好ましくは、実際には本発明は、角周波数
の測定手段が、ヒステリシス増幅器つまりシュミットト
リガー（図３でＴｒｉｇとして記載）を含むことを許容
している。図４（ｂ）は、増幅器Ｔｒｉｇの出力端で得
られるパルスＩＭの波形図を示す。増幅器の出力ＩＭ
は、入力電圧Ｕｇが低い閾値Ｕｔｂよりも小さくなる時
刻ｂ２の後第１のレベル（「０」状態）へと変化する、
ということがわかる；出力ＩＭは、電圧Ｕｇが高い閾値
Ｕｔｈより大きくならないかぎり、この第１のレベルに
とどまる。時刻ｈ３において電圧Ｕｇはこの閾値Ｕｔｈ
をしのぎ、出力ＩＭは第２のレベル（「１」状態）まで
変化し、かくして、電圧Ｕｇが逆に低い方の閾値Ｕｔｂ
より下まで降下する時刻ｂ４まで持続するパルスＨ３を
生成する。このような増幅器（シュミットフリップフロ
ップ又はシュミットトリガーとも呼ばれる）の実現は、
専門家にとって周知のことであり、従ってここでは詳述
しない。

【００３３】このようなヒステリシス増幅器の利点は、
それが、従来の単一閾値比較器（図１参照）とは異なり
電気的雑音に対しほとんど感応しないということにあ
る。特に、２重閾値Ｕｔｈ，Ｕｔｂを有するトリガーＴ
ｒｉｇは、閾値Ｕｔｈ−Ｕｔｂの間の差よりも小さいノ
イズ電圧を認識しない。その上、正の閾値Ｕｔｈ及び負
の閾値Ｕｔｂをもつシュミットトリガーは、制動周期中
の電圧Ｕｇのゼロ復帰を検知してはならない。

【００３４】２つの相対するしきい電圧Ｕｔｈ及びＵｔ
ｂを有するために、電子回路１は好ましくは直流の対称
な電源Ｖ−，Ｖ０，Ｖ＋を有する。従来のやり方では、
一定水準の対称電源は、中央の発電機及び２つの出力端
Ｖ＋及びＶ−の各々の間にコンデンサを伴う単一の整流
器を有し、基準出力Ｖ０は中央にとられている。この解
決法の１つの欠点は、小型コイル３ｂの端子においてす
でに低い振幅である、測定可能な交流電圧Ｕｇの振幅を
半減させてしまうということにある。

【００３５】本発明の好ましい実施形態には、図３に示
されているような対称整流器５が含まれている。この整
流器は、特に、発電機３の基準端子Ｂ０に接続された基
準出力端Ｖ０，及び電圧出力端Ｖ＋又はＶ−と出力端Ｖ
０の間にそれぞれ配置された２つのコンデンサを含んで
いる。電気回路１の直流電源を安定化することを意図し
た整流回路５の機能については、それが専門家にとって
は周知の複数の方法で得られることから、ここでは詳述
しない。

【００３６】ただし、各々のコンデンサは各交番時点
で、実質的に交流電圧Ｕｇの最大値に対応するレベルま
で反復的に充電される、ということに留意しておくべき
である。図４（ｂ）によれば、電圧ＵｇがトリガーＴｒ
ｉｇの低い閾値Ｕｔｂより低い場合、従って時刻ｂ４以
降、トリガーＴｒｉｇの出力信号ＩＭは低レベル
（「０」状態）にとどまらず、この信号ＩＭはパルスＨ
３がパルスＨ３とＨ５に分割されることを示している、
ということがわかる。

【００３７】本発明者は、困難な実験の間に、この驚く
べき現象が、図４に例示されているような負の半交番の
間の制動中に発生することを発見した。制動サイクル
は、図４（ｅ）に、信号ＡＶの「１」状態によって表わ
されている。この現象は、シュミット−トリガーＴｒｉ
ｇの閾値Ｕｔｈ及びＵｔｂの変動によってひき起こされ
ると思われる。実際、制動サイクルの開始時点ではいか
なる分割パルスも存在しないことに留意されたい、例え
ば図４（ｂ）は、図４（ｆ）に概略的に表わされている
第１の制動パルスＦ３の瞬間において、パルスＨ３の開
始時の分割が存在しないことを示している。パルスＨ３
−Ｈ５の分割は、第２の制動パルスＦ４においてのみ現
われる。実際、交流電圧Ｕｇの最大値は第１の制動パル
スＦ３の後に減少する。同様に、整流器電圧Ｖ＋の値は
より小さくなる。この供給電圧の変動は、トリガーＴｒ
ｉｇの閾値Ｕｔｈ及びＵｔｂの変動をひき起こすと思わ
れる。従って、後続の制動パルスＦ４において、電圧Ｕ
ｇが降下してもそれにより閾値Ｕｔｈの値よりも大きい
値を獲得することになりそれによって、図４（ｂ）に表
わされた寄生パルスＨ５の出現をひき起こすことにな
る、ということが認められた。この現象は又、スイッチ
Ｋの端子における或るノイズ又はノイズ電圧の存在によ
って誘発され得る（図３参照）。このノイズ電圧は、電
圧Ｕｇが完全にゼロの値まで復帰するのを妨げる可能性
がある。

【００３８】本発明は、この問題を回避するべく測定パ
ルスの同期的抑止手段を提供する。このために、本発明
に係る電子回路１はさらに、閾値比較器Ｔｒｉｇにより
提供される測定パルスＩＭを受理する同期抑止回路Ｉｎ
ｈも含んでおり、かくしてこのＩｎｈ，Ｔｒｉｇの組み
合わせは、回転子３ａの角周波数の測定手段を構成して
いる。

【００３９】同期抑止という一般的表現は、ここでは時
計、その発電機、電子回路及びその発振器によって形成
されたシステムの内部の信号好ましくはパルスによって
トリガされる抑止を意味するものとして解釈される。特
に、測定パルスの抑止をパルス自体に同期化することが
でき、最初のパルスが次のパルスの出現の抑止を開始す
る。専門家にはいくつかの等価物が知られていることか
ら、本発明は、同期化源を特定することなく全ての既知
の同期抑止に向けられていると考えられる。

【００４０】第１の実施態様によれば、抑止回路Ｉｎｈ
はタイムベース（内部又は外部）を含み、通常増幅器Ｔ
ｒｉｇから来る測定パルスＩＭを直接時間遅延回路Ｔｍ
ｒに伝送する。しかしながら、抑止回路Ｉｎｈが活性化
された時点で、回路はそれ以上抑止持続時間中に測定パ
ルスＩＭを伝送しない。抑止はパルスの出現及び／又は
消失時点で開始する、すなわち抑止回路はパルスＩＭの
上昇側面及び下降側面で反応し、その活性化持続時間ｔ
ｉはそのタイムベースにより時間遅延される。例えば、
図４（ａ）並びに図４（ｂ）、及び図４（ｃ）を参照す
ると、後二者はそれぞれ増幅器Ｔｒｉｇ（図４（ｂ））
及び抑止回路Ｉｎｈ（図４（ｃ））によって伝送された
異なるパルスを表わす図であるが、時刻ｂ２，ｈ３，ｂ
４，ｈ７における遷移は抑止時間の長さｔｉよりも長い
時間的間隔により分離されていることから、抑止回路は
それぞれパルスＭ１，Ｍ３及びＭ５を介して測定パルス
Ｈ１，Ｈ３及びＨ７を伝送するが、この抑止回路は、パ
ルスＨ３の後縁（時刻ｂ４）で開始する抑止時間ｔｉの
間に出現する寄生パルスＨ５を伝送しない（図４（ｃ）
参照）。

【００４１】第１の実施形態の図示していない変形形態
に従うと、抑止回路は、その前縁が正規パルスＩＮの期
間中に出現するのでないかぎり、測定パルスＩＭの各々
の前縁において規定の持続時間の正規パルスＩＮを生成
する。このような抑止回路は、以前に言及した時間遅延
回路Ｔｍｒと類似の要領で得ることができる。例えば、
回路Ｉｎｈは、その入力端に付加された測定パルスＩＭ
の遷移に対し感応する単安定マルチバイブレータを含ん
でいる。パルスＩＭの上昇側面において、単安定アルケ
バイブレータはその出力端で規定の持続時間の正規パル
スＩＮを提供する。同様に、パルスＩＭの下降側面にお
いて単安定マルチバイブレータは規定の持続時間のもう
１つの正規パルスＩＮを提供する。かかる単安定マルチ
バイブレータは回転子の各々の角周波数において２つの
正規パルスＩＮを提供し、そのため正規パルスＩＮの周
波数を倍増した基準周波数ＦＲと比較しなければならな
くなる、ということに留意すべきである。又、専門家に
とっては周知のその他の同等の抑止回路も同様に使用で
きるということが理解できる。

【００４２】図３に例示されているもう１つの実施形態
に従うと、抑止回路は、各々時間遅延回路Ｔｍｒによっ
て発出された発電機の回転子を制動するための制動指令
である図４（ｆ）に表わされたパルスＩＦを１つの入力
端で受理し、抑止期間は制動持続時間ｔｆに対応する
（図４（ｆ）参照）。実際、観察された通り、分割に起
因する寄生パルスは制動中にのみ出現する。きわめて単
純な同期抑止がかくして得られる。

【００４３】しかしながら、本発明の好ましい実施形態
は、制動指令ＩＦよりも長い持続時間をもつ抑止指令Ｉ
Ｉを含んでおり、それは全ての制動の瞬間を網羅する。
すなわち抑止パルスＩＩは、制動パルスＩＦの終期に続
く瞬間を網羅し、パルスＩＩの出現はこのパルスＩＦの
出現に先行する。この「散逸」により、抑止又は制動の
伝播遅延又は電圧Ｕｇの遅延による寄生パルスの発生が
確実に防止される。本発明の好ましい実施形態において
は、時間遅延回路Ｔｍｒは、相関関係にある抑止パルス
ＩＩ及び制動パルスＩＦを提供する２つの出力端を含ん
でいる。

【００４４】「相関」という概念は、信号又はパルスと
いった２つの物理的現象の同時出現又は実質的に恒常な
時間的遅延を伴った出現のことを表わしている。しかし
ながら、これらの２つの現象が異なる持続時間をもち得
るということに留意すべきである。例えば、相関関係に
ある時間遅延パルスは、当業者には周知のものであるよ
うに、異なる幅をもつ可能性がある。

【００４５】好ましい実施形態の時間遅延回路Ｔｍｒに
よって発出されたパルスの相関を例示するために、時間
遅延回路Ｔｍｒが分周器Ｄｉｖの出力端に連結された第
１の入力端で周期０．２４４msをもつパルスＦ１を受理
するような例をとり上げてみよう。正規パルスＩＮが、
抑止手段の出力端に持続されているもう一方の入力端に
出現した時点で、進み信号ＡＶの状態が時間遅延回路の
妥当性検査入力端にパルスを供給することによってそれ
を制御する場合（図３参照）、時間遅延回路Ｔｍｒは直
ちに抑止パルスＩＩを提供する。抑止パルスＩＩの開始
との関係において０．２４４msという周期Ｆ１だけ遅延
して、時間遅延回路Ｔｍｒの出力端に制動パルスＩＦも
出現し、内部カウンタが、５．１２４msに対応する２１
個のパルスＦ１にその持続時間を制限する。実際、内部
カウンタは、制動持続時間が確実に５ms前後であるよう
にしなければならない。もう１つの内部カウンタは、パ
ルスＩＩの持続時間を、６．１msに対応する２５パルス
Ｆ１に制限する。かくして抑止パルスＩＩは、制動パル
スＩＦの終りから０．７２３ms後に終る。

【００４６】ここで、このような抑止パルスＩＩ及び制
動パルスＩＦを提供する時間遅延回路Ｔｍｒの電子回路
の一実施形態について、図５を参照しながら詳細に記述
する。ここで表わされている回路は、前述の中間周波数
Ｆ１をもつパルス信号、進み信号ＡＶ（又は遅れ信号）
及び測定パルスを受理し、上述のような制動パルス信号
ＩＦ、抑止パルス信号ＩＩ及び正規パルス信号ＩＮを提
供する論理回路である。

【００４７】図５の論理回路は、そのクロック入力端で
パルスＦ１を受理するシフトレジスタＲｅｇ、つまりパ
ルスが順次的に出現する４つの出力端Ｒ０，Ｒ１，Ｒ２
及びＲ３をもつレジスタを含んでいる。前述の一実施形
態の例によれば、パルスＦ１は０．２４４msの周期をも
つ。したがって出力端Ｒ３は、出力端Ｒ２のパルスに類
似しているもののそれとの関係において０．２４４msだ
け遅延した０．９７６msの周期をもつパルスを生成す
る。さらに、レジスタＲｅｇは、進み信号ＡＶと測定パ
ルス信号ＩＭの間で論理演算「ａｎｄ」を実行するＡｎ
ｄと記されたＡＮＤゲートの出力端に接続されている活
性化端子Ｓを含んでいる。端子Ｓが状態「１」に変化し
た時点で、レジスタＲｅｇは活性化され、出力端Ｒ１は
状態「１」に変わる。次のパルスＦ１において、出力端
Ｒ２は状態「１」に変わり、出力端Ｒ１は状態「０」に
リセットされる。

【００４８】出力端Ｒ３は、パルスＩＦ，ＩＩ及びＩＮ
の持続時間を制限できるようにするカウンタＣｐｔｒに
接続されている。例えばカウンタは、５の値まで計数す
ることができ、保留出力端Ｑは、５つのパルスＲ３のカ
ウントダウンの後、状態「１」へと変わる。初期化端子
Ｒが状態「１」にある場合、計数が開始され、出力端Ｑ
は状態「０」にリセットされる。カウンタＣｐｔｒの出
力端Ｑは、ＤタイプフリップフロップＦｌｉのクロック
入力端に接続される。このフリップフロップはさらに、
状態「０」を受理するデータ入力端を含む。「１」への
設定のための端子Ｓにより出力端Ｑ及びＮＱの状態をそ
れぞれ状態「１」及び「０」へと強制することが可能と
なる。「１」への設定のための端子Ｓも、論理ゲートＡ
ｎｄの出力端に接続されている。

【００４９】ここで、回転子の角周波数が高速であるこ
とすなわち基準周波数ＦＲとの関係において進んでいる
場合を考慮する。進み信号ＡＶは状態「１」にある。時
刻「ｈ」において、電圧Ｕｇが上昇しながら閾値Ｕｔｈ
をしのいだ時点で、測定パルスＩＭは状態「１」に変わ
る。レジスタＲｅｇ及びフリップフロップＦｌｉの端子
Ｓはかくして状態「１」にある。フリップフロップＦｌ
ｉは活性化され、その出力端Ｑは状態「１」に変わる。
フリップフロップＦｌｉの出力信号Ｑは、Ｏｕと記され
たＯＲゲートの入力端に付加され、このゲートの出力端
は抑止パルスＩＩを提供する。時刻「ｈ」以降、抑止パ
ルス信号ＩＩはかくして状態「１」に変わる。ＯＲゲー
トＯｕはフリップフロップＦｌｉの出力端Ｑともう１つ
のフリップフロップＦｌｏの出力端Ｑとの間で論理演算
「ＯＲ」を実行する。同じくＤタイプフリップフロップ
であるこの第２のフリップフロップＦｌｏはそのデータ
入力端でフリップフロップＦｌｉの出力信号Ｑを受理す
る。しかしながらシフトレジスタＲｅｇの出力信号Ｒ２
はフリップフロップＦｌｏのクロック入力端に適用され
る。フリップフロップＦｌｏの出力端へのデータＱの転
送はかくして、信号Ｒ２の次の遷移まで遅延されること
になる。フリップフロップＦｌｉ及びＦｌｏの２つの出
力Ｑはまた、論理演算「ＡＮＤ」を実行するＥｔと記さ
れたＡＮＤゲートの２つの入力端にも付加される。ＡＮ
Ｄゲートの出力端は制動パルス信号ＩＦを提供する。

【００５０】一実施形態の前述の例を再度考慮すると、
信号Ｒ２の遷移は、時刻「ｈ」から０．２４４ms後に発
生している。かくして、制動パルスＩＦは、抑止パルス
ＩＩの出現から０．２４４後に現われる。同様に、フリ
ップフロップＦｌｉの出力端ＮＱは、カウンタＣｐｔｒ
の初期化端子Ｒに接続されている。時刻「ｈ」におい
て、出力端ＮＱは状態「０」へと変わる。カウンタは活
性化され、レジスタＲｅｇにより発生されたパルスＦ１
を計数し始める。計数例に従うと、５つのパルス周期Ｒ
３の後、カウンタＣｐｔｒの出力端Ｑは状態「１」に変
わる。クロック入力端上のこの遷移により、フリップフ
ロップＦｌｉはそのＱ出力端でデータの状態「１」を複
製することになる。かくして、出力端「ＮＱ」は、カウ
ンタＣｐｔｒ及びその出力端Ｑを初期化することによっ
て状態「１」へと移行する。かくして、カウンタＣｐｔ
ｒ及びフリップフロップＦｌｉの出力端Ｑは状態「１」
にとどまり、この状態は、フリップフロップＦｌｉの設
定端子上に状態「０」から「１」の遷移が出現しないか
ぎり持続する。１つの実施形態の前述の例においては、
カウンタＣｐｔｒの計数は、時刻「ｈ」から０．４８８
ms後の信号Ｒ３と同期化されている。計数は前述のとお
り４．８８ms続く。かくして時刻「ｈ」から５．３６８
ms後に、カウンタＣｐｔｒの出力端Ｑは状態「１」へと
変わる。このすぐ後に、フリップフロップＦｌｉの出力
端Ｑ及びＮＱはそれぞれ状態「０」及び「１」へと戻
る。計数が再度初期化され、この要領で次の測定パルス
ＩＭまでとどまる。かくして制動パルス信号ＩＦは時刻
「ｈ」＋５．３６８msの時点で状態「０」に戻る。

【００５１】しかしながら、フリップフロップＦｌｏの
出力端Ｑは、レジスタＲｅｇの出力端Ｒ２の次の遷移ま
でなおも状態「１」にある。この実施形態に従うと、こ
の遷移はカウンタＣｐｔｒの再初期化から０．７３２ms
後、すなわち時刻「ｈ」＋６．１msで発生する。こうし
て抑止パルスＩＩは、制動パルスＩＦの消失から０．７
３２ms後に消失する。

【００５２】時間遅延回路Ｔｍｒの信号は、新しい測定
パルスＩＭが出現しないかぎり、この状態にとどまる。
最後に、時間遅延回路Ｔｍｒが、相関関係にある抑止パ
ルスＩＩ及び制動パルスＩＦを提供し、抑止パルスＩＩ
の持続時間は制動パルスＩＦの持続時間よりも長く従っ
てこれに対し「散逸」しておりそのため切替えの際のエ
ラーがことごとく回避されている、ということがわか
る。

【００５３】図５の回路は同様に、抑止回路Ｉｎｈの一
実施形態も例示している。この例に従うと、抑止回路Ｉ
ｎｈは、妥当性検査入力端Ｅの状態に対し感応するＤタ
イプフリップフロップである。抑止パルス信号ＩＩはこ
の入力端Ｅに付加され、データ入力端は測定パルスＩＭ
を受理し、データ出力端は正規パルスＩＮを提供する。

【００５４】作動中、このような回路Ｉｎｈの正規パル
スＩＮの出力端は、妥当性検査Ｅが状態「０」にある場
合にのみ測定パルス信号ＩＭの状態を複写する。抑止
中、すなわち抑止信号ＩＩが状態「１」にある時（この
実施形態に従うと、時刻「ｈ」と時刻「ｈ」＋６．１ms
の間）、出力端の状態は、測定パルス信号ＩＭの遷移と
は無関係に不変の状態にとどまる。

【００５５】最後に、抑止手段が、時計の未補正の遅れ
をひき起こす寄生パルスの排除を可能にするということ
がわかる。さらに又ヒステリシス増幅器を含む測定手段
と組合わせた場合に抑止手段が、一般的な電気的ノイズ
に対する優れた免疫性をもつ時計を提供する、というこ
ともわかる。

【００５６】有利にも、整流器５のコンデンサは、ここ
では測定手段に対し極度に安定したしきい電圧を提供す
る必要がないことから、比較的低い容量を有していてよ
い。当業者であれば本発明の範囲から逸脱することなく
上述の時計に対しいくつかの修正を加えることができ
る、ということは容易に理解できるだろう。特に、基準
パルスＦＲとの関係における測定パルスＩＭの進みの大
きさに従って、制動パルスＩＦの持続時間を調整するこ
とができる、ということを述べておくべきである。この
変形形態は、位相ロックループを含む従属制御回路に特
に適しており、回路は、制動パルスＩＦとの関係におい
てパルスＩＮの位相変移に比例して変動しうるレベルを
もつ信号ＡＶを提供し、かくしてこの信号ＡＶのレベル
は時間遅延回路Ｔｍｒによって提供される制動パルスＩ
Ｆの持続時間を調整することになる。

【図面の簡単な説明】

【図１】従来の電子回路によって調速される機械式作動
機構を伴う時計によって得られる交流電圧及び測定パル
スの波形図である。

【図２】従来の他の電子回路によって調速される機械式
作動機構を伴う時計によって得られる交流電圧及び測定
パルスの波形図である。

【図３】本発明に係る時計の機械式作動機構を調速する
ための電子回路の原理図である。

【図４】図３の時計の発電機の極における交流電圧及び
図３の回路のいくつかの点において得られるパルスの波
形図である。

【図５】図３の電子調速回路の電子時間遅延回路Ｔｍｒ
の一実施形態を概略的に表わす図である。

【符号の説明】

１…電子回路２…機械的エネルギー供給源３…電気エネルギー発生機（発電機）Ｔｒｉｇ…測定手段Ｋ…制動手段Ｏｓｃ…基準手段Ｉｎｈ…抑止手段Ｄｉｖ，Ｃｍｐ，Ｔｍｒ…従属制御手段

Claims

【特許請求の範囲】

【請求項１】回転子（３ａ）及びこの回転子（３ａ）
の回転に応えて電気エネルギーを供給するための手段を
含む電気エネルギー発電機（３）、 −前記回転子の前記回転をひき起こすため前記回転子
（３ａ）に機械的に結合された機械的エネルギー供給源
（２）、前記発電機（３）に結合され回転子（３ａ）の
角周波数に対応する発電機（３）により供給された交流
電圧の角周波数の測定パルスを生成する測定手段（Ｔｒ
ｉｇ）、 −前記回転子（３ａ）に対して制動トルクを付加するた
めの制動指令信号に対する応答性をもつ制動手段
（Ｋ）、及び −基準周波数（ＦＲ）をもつ信号を発生するための基準
手段（Ｏｓｃ）及び前記測定パルスが基準信号との関係
において先行している場合に基準周波数が前記回転子及
び前記機械的供給源の角周波数を調速するような形で、
前記制動手段（Ｋ）を制御するように配置された従属制
御手段（Ｄｉｖ，Ｃｍｐ，Ｔｍｒ）を含む電気回路
（１）、を具備する時計において、前記電気回路（１）
はさらに、前記測定パルス（ＩＭ）と同期しかつこの測
定パルスの分割を回避するように配置されている抑止手
段（Ｉｎｈ）をさらに具備することを特徴とする時計。
【請求項２】前記抑止手段（Ｉｎｈ）が前記制動手段
（Ｋ）と相関関係にあること、を特徴とする請求項１に
記載の時計。
【請求項３】従属制御ループによって提供される制動
指令信号（ＩＦ）が前記抑止手段（Ｉｎｈ）を制御する
のにも使用され、このループが前記指令の時間遅延を制
御していることを特徴とする請求項１又は２に記載の時
計。
【請求項４】前記抑止手段（Ｉｎｈ）が時間的遅延
中、測定パルスの伝送を抑止し、この抑止は測定パルス
の出現又は消失によってトリガされることを特徴とする
請求項１〜３のいずれか１項に記載の時計。
【請求項５】前記測定手段（Ｔｒｉｇ）は、シュミッ
ト増幅器のようなヒステリシスフィルタを具備すること
を特徴とする請求項１〜４のいずれか１項に記載の時
計。
【請求項６】発電機が、対称的電源を提供する整流器
に接続されていることを特徴とする請求項１〜５のいず
れか１項に記載の時計。