JPH1049476A - パラレル・ポートへの複数の装置の論理的接続方法 - Google Patents

パラレル・ポートへの複数の装置の論理的接続方法

Info

Publication number
JPH1049476A
JPH1049476A JP9126623A JP12662397A JPH1049476A JP H1049476 A JPH1049476 A JP H1049476A JP 9126623 A JP9126623 A JP 9126623A JP 12662397 A JP12662397 A JP 12662397A JP H1049476 A JPH1049476 A JP H1049476A
Authority
JP
Japan
Prior art keywords
epa
command
address
box
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9126623A
Other languages
English (en)
Other versions
JPH1049476A5 (ja
Inventor
Darrell L Cox
ダレル・エル・コックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH1049476A publication Critical patent/JPH1049476A/ja
Publication of JPH1049476A5 publication Critical patent/JPH1049476A5/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646Configuration or reconfiguration
    • G06F12/0653Configuration or reconfiguration with centralised address assignment
    • G06F12/0661Configuration or reconfiguration with centralised address assignment and decentralised selection
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【課題】パラレル・ポートを介してホスト・コンピュー
タを論理的に複数の装置に接続することのできる方法を
提供する。 【解決手段】本発明の拡張ポート・アドレス指定(EP
A)は、デスクトップ・パーソナル・コンピュータ(1
01)上の同じパラレル・ポートに取り付けられる複数
の装置(102、103、104)の枚挙に関する物理
リンク層通信プロトコルである。EPAでは、個別の装
置(102、103、104)がパラレル・ポートに追
加され、あるいはパラレル・ポートから取り外されたと
きにそれらの装置が自動的に決定される。EPAでは、
どの装置ドライバも論理ポートをロックすることなしに
特定の装置に装置ドライバを時分割することもできる。
EPAでは、他の装置が、TボックスEPA装置(10
5、106)に取り付けられたときに同じパラレル・ポ
ートを共用するかどうかを決定することによって、プラ
グ・アンド・プレイ特性が拡張される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ホスト・コンピュータ
と1つまたは複数の周辺装置との間の通信プロトコルに
関する。
【0002】
【従来の技術】数年前からパーソナル・デスクトップ・
コンピュータの機能は飛躍的に向上している。しかし、
ハードウェアを変更または再構成するには通常、コンピ
ュータを開ける必要があり、これはエンドユーザにとっ
て厄介である。スキャナ、テープ・マシン、CDプレー
ヤ、ネットワーク・インタフェースなど、いくつかの
「アドオン」装置の製造業者は、自分たちの製品とコン
ピュータのパラレル・ポートとのインタフェースをとれ
ば、コンピュータを開けることが不要になることを知っ
た。このようなパラレル・ポート・アドオン装置によ
り、引用によって本明細書に組み込まれた(本明細書で
は「IEEE1284」と呼ぶ)「IEEE Standard Sign
aling Method for a Bidirectional Parallel Peripher
al Interface for Personal Computers」(1994年
12月2日)と題するIEEE Std1284−19
94仕様によって定義された二方向パラレル・ポートの
標準化を含む追加機能が得られている。
【0003】パーソナル・デスクトップ・コンピュータ
・パラレル・インタフェース・アドオン装置は、その種
類が増加し、有用性が向上している。しかし、現在のパ
ラレル・ポートでは、ユーザは1つのポートを接続し、
他のポートを切り離しておかなければならない。いくつ
かのこのようなアドオン装置では、プリンタを接続する
ためのパススルー・ポート接続が行われる。そのような
構成は図2に見ることができる。通常、第2のアドオン
装置をパススルー・ポートに接続することはできない。
そのようなデイジーチェーンは可能ではあるが、常に機
能するとは限らない。パーソナル・コンピュータ上のパ
ラレル・ポートはデイジーチェーン接続向けには設計さ
れていなかった。IEEE1284互換ポートには他の
問題が存在する。いくつかのプリンタ・ドライバおよび
それに関連する状態モニタは一般にパラレル・ポートを
ロックしており、そのため、他の装置はポートにアクセ
スすることができない。
【0004】
【発明が解決しようとする課題】本発明は、パラレル・
ポートを介してホスト・コンピュータを論理的に複数の
装置に接続する方法を提供することを目的とする。
【0005】
【課題を解決するための手段】本発明を実施するため
に、パラレル・ポートを介してホスト・コンピュータを
論理的に複数の装置に接続する方法を提供する。まず、
ホスト・コンピュータは、パラレル・ポート上の拡張ポ
ート・アドレス指定(EPA)装置に固有のアドレスを
割り当てる。各EPA装置は、アドレス割り当て(As
sign Address)コマンドがあるかどうかに
関してパラレル・ポートを監視する。各EPAは、アド
レス割り当てコマンドを受信すると、割り当て解除され
たアドレスを有する場合は、ホスト・コンピュータと下
流側装置との間の論理接続をディスエーブルする。EP
A装置は、アドレス割り当てコマンドを首尾良く受信し
たことに関してホスト・コンピュータに確認応答する。
次に、EPA装置は、ホスト・コンピュータがアドレス
割り当てコマンドを完了するのを待たなければならな
い。ホストがコマンドを完了したと仮定すると、EPA
装置は固有のアドレスを記憶し、ホスト・コンピュータ
と下流側装置との間の論理接続をイネーブルする。
【0006】すべてのEPA装置が固有のアドレスを割
り当てられた後、ホスト・コンピュータは、EPA装置
にイネーブル・コマンドを発行しないかぎり、その装置
と通信することはできない。この場合も、EPA装置は
イネーブル・コマンドがあるかどうかに関してパラレル
・ポートを監視する。EPA装置は、イネーブル・コマ
ンドを検出するとまず、その固有のアドレスがイネーブ
ル・コマンド中のアドレスと同じであるかどうかを検証
する。アドレスが合致したと仮定すると、EPA装置
は、ホスト・コンピュータと下流側装置との間の論理接
続をディスエーブルし、イネーブル・コマンドを首尾良
く受信したことに関してホスト・コンピュータに確認応
答する。
【0007】ホスト・コンピュータは、装置との通信を
終了すると終了信号を送信する。EPA装置は、終了信
号を検知すると、ホスト・コンピュータとEPA装置自
体との間の論理接続を切り離し、ホスト・コンピュータ
と下流側装置との間の論理接続を確立する。厳密な終了
信号は、イネーブル・コマンドが「アドレス選択(Se
lect Address)」であったか、それとも
「アドレス・ロック(Lock Address)」で
あったかに依存する。
【0008】
【実施例】本発明は、本明細書に例示した特定の実施態
様に限らない。本発明、すなわち拡張ポート・アドレス
指定(EPA)は、デスクトップ・パーソナル・コンピ
ュータ上の同じパラレル・ポートに取り付けられた複数
の装置の枚挙に関する物理リンク層通信プロトコルであ
る。EPAでは、個別の装置がパラレル・ポートに追加
され、あるいはパラレル・ポートから取り外されたとき
にその装置が自動的に決定される。EPAでは、どの装
置ドライバも論理ポートをロックすることなしに特定の
装置が装置ドライバを時分割することもできる。EPA
は、TボックスEPA装置に接続されたとき、他の装置
が同じパラレル・ポートを共用するかどうか決定するこ
とにより、プラグ・アンド・プレイ特性を拡張する。
【0009】次に図1を参照すると、本発明を組み込ん
だ通常の構成が示されている。ホスト・コンピュータ1
01は、ホスト101のプリンタ・パラレル・ポートを
通じてテープ・ドライブ102、スキャナ103、プリ
ンタ104に接続される。各装置(テープ102、スキ
ャナ103、プリンタ104)は、パーソナル・コンピ
ュータ上の標準パラレル・ポートに独立に接続されるよ
うに設計される。Tボックス105および106を使用
することによって、ホスト101のパラレル・ポートを
すべての3つの装置に物理的に同時に接続することがで
きる。
【0010】図1に示したように、Tボックス105は
テープ102および第2のTボックス106にホスト1
01を接続する。テープ102は、Tボックス105の
拡張ポート・アドレス(EPA)ポートに接続される。
Tボックス106は、Tボックス105のパススルー・
ポートに接続される。スキャナ103とプリンタ104
はTボックス106に接続される。Tボックス106の
パススルー・ポートはプリンタ104に接続される。T
ボックスの電力投入時モードはパススルー・モードであ
る。したがって、電力投入時に、ホスト101はプリン
タ104と通信することができる。ホスト101は、後
述のEPAコマンドを使用して、パラレル・ポート上の
装置と通信することができる。
【0011】図1の構成は、独立式(入出力駆動)Tボ
ックスを使用する。任意のパラレル・ポート装置をTボ
ックス(EPA側またはパススルー側)に取り付けるこ
とができ、取り付けられた装置は、EPAアドレス指定
が行われていることを知らずに動作することができる。
【0012】EPAアドレス指定制御およびパススルー
制御は、Tボックスの機能の唯一の目的である。したが
ってたとえば、ホスト101はEPAアドレスをオープ
ンするためにTボックス105と交渉する。EPAアド
レスが受け入れられた後、Tボックスは下流側入出力活
動をオフにし、EPAポートをオンにする。ホスト10
1は次いで、ECPモードまたはその他のIEEE12
84モードに関してテープ102と交渉することができ
る。ホスト101がテープ102との作業を終了する
と、EPA接続が終了し、Tボックス105はパススル
ー・モードになる。
【0013】下流側装置(図1のプリンタ104)は、
両方のTボックス(105、106)がパススルー・モ
ードである間に活動化される。したがって、EPA交渉
なしでも下流側装置と通信することができる。下流側装
置はIEEE1284互換装置であってよく、これは互
換モードまたはその他のIEEE1284モードを使用
してこの装置と通信し、現行のプラグ・アンド・プレイ
製品に対する逆互換性を維持することができる。しか
し、下流側装置がEPA機能を有する場合、EPAプロ
トコルに従ってこの装置にアドレスし、それによって、
図2に示したように装置のデイジー・チェーンを作成す
ることができる。
【0014】EPAを使用することによって、Tボック
スはパラレル・バスを制御する(すなわち、マスタにな
る)ことができ、それによって「上流側」装置は「下流
側」装置と通信することができる。たとえば、図1のT
ボックス106は、パラレル・バスを制御し、スキャナ
103が直接プリンタ104と通信できるようにするこ
とができる。そのような構成では、ユーザは、ホスト1
01の活動なしにスキャナ103からプリンタ104に
コピーを作成することができる。もちろん、Tボックス
105によって、テープ102はスキャナ103とプリ
ンタ104のどちらかと通信することができる。
【0015】図2の構成は、独立式Tボックスに非常に
類似しており、この場合、テープ・ドライブ201はE
PA機能を組み込んでいる。テープ201は、1つまた
は複数の拡張モード、すなわちECPやEPPなどをサ
ポートするIEEE1284準拠装置でなければならな
い。テープ・ドライブ201は、EPA機能を有し、あ
るいはEPA機能を有さない装置のための下流側入出力
接続も行う。下流側装置がEPA機能を有する場合、E
PAプロトコルに従ってその装置にアドレスし、それに
よって装置のデイジー・チェーンを作成できることは自
明である。テープ装置201が下流側パラレル・バスを
制御することもできる。
【0016】EPAアドレス指定は、テープ・ドライブ
201内の統合Tボックスの機能のサブセットである。
EPA準拠テープ装置は、EPA制御を行い、ローカル
に駆動される。ホスト101は、EPAアドレスをオー
プンするためにテープ201の統合Tボックスと交渉
し、EPAアドレスが受け入れられた後、テープ201
の統合Tボックスは下流側入出力活動をオフにし、EP
Aポートをオンにする。次に、ホスト101はECPモ
ードまたはその他のIEEE1284モードに関してテ
ープ201と交渉する。
【0017】本発明の好ましい実施形態の下では、「A
ssign Address(アドレス割り当て、A
A)」、「Select Address(アドレス選
択、SA)」、「Lock Address(アドレス
・ロック、LA)」、「アドレス解除(Un−Addr
ess、UA)」の4つの基本コマンドがEPAを実施
する。これらの新しいEPAコマンドを表1および2に
示す。表1は、この新しいEPAコマンドが既存のIE
EE1284拡張性表にどのように適合するかを示す。
各EPAコマンドは、表1に示したテンプレート(1
[EPA]####)に従わなければならない。当業者
には、要求拡張性リンクとの混同を回避するために、E
PAコマンド10000000が許容されないことも理
解されよう。表2は、各EPA拡張性コマンドの詳細を
示す。一例を挙げれば、EPAコマンド1100001
1は、アドレス3を有するEPA装置に「Select
Address」コマンドを送信する。次に、各コマ
ンドと、場合によってはサブコマンドについて詳しく説
明する。図2のテープ201など、Tボックスではない
EPA装置が、SAとLAのどちらかの実施を排除でき
る(ただし、両方とも排除できるわけではない)ことに
留意されたい。
【0018】
【表1】
【0019】
【表2】
【0020】ホスト101が所与のTボックス(または
EPA互換装置)のEPAポートを選択できるようにす
るには、各Tボックスにアドレスを割り当てなければな
らない。アドレス指定は、適当なアドレスを含むAss
ign Address(1[110]XXXX)コマ
ンドを送信することによって行われる。入出力ポート上
のアドレス指定されていない最も上流側のEPA装置
は、EPAアドレスがEPA交渉の一部として送信され
ているものとみなす。
【0021】Assign Addressは、EPA
アドレスを装置に割り当てるサービスを行うが、アドレ
スの区画も行う。アドレス区画によって、データ線上に
直列抵抗要素を有する既存のデイジー・チェーン装置
を、データ線上に直列抵抗要素を有さない他のデイジー
・チェーン装置から分離し、あるいは決定することがで
きる。このような直列抵抗装置を制限アドレス(RA)
装置と呼ぶ。RA装置は、EPA装置が下流側データ線
の駆動を制御できるようにホストからデータ線ドライバ
をオフにするために直列抵抗装置(すなわち、二方向F
ETスイッチ)を有する。したがって、抵抗要素がデー
タの完全性を低減させるので、RA装置はデイジー・チ
ェーン接続できる装置の数を制限する。2mよりも長い
ケーブルを除外し、各要素が7Ωを超えないと仮定した
場合、4つよりも多くの直列抵抗装置をデイジー・チェ
ーン接続すると、データの完全性が著しく低下する。し
たがって、これよりも長いケーブルの場合、デイジー・
チェーン接続するこのようなRA装置の数をより少なく
すべきである。
【0022】直列抵抗要素をデータ線上に置く装置は、
制限アドレス(1[110]11XX)と呼ばれる4つ
の上位アドレスをフィールド内に有するAAコマンドに
応答するだけでよい(XFLAG−TRUE)。RA制
御を用いる場合、ホストは、線上にいくつのRA装置が
あるかを決定することができ、データ完全性が問題にな
る場合に、これらの装置を切り離し、あるいは再構成す
るよう制御し、あるいはそうするようユーザに提案する
ことができる。
【0023】ホスト101に関する次のステップは、入
出力上で他のEPA装置を探すことである。この時点
で、新しい固有のEPAアドレスが送信され、すでにア
ドレス指定されている装置が、アドレスどうしを比較
し、合致していないと決定し、その新しいアドレスを引
き続き他の下流側装置へ送信できるようにする。同じア
ドレスを有するAssign Addressコマンド
を繰り返すのはプロトコル違反である。このコマンドに
対する応答は、XFLAG=Lowでなければならず、
このコマンドが下流側へ搬送されるのを妨げるものであ
る。ホスト101は、確立されたEPAアドレスを有す
る装置テーブルを作成し、各アドレスを装置ID情報に
関連付ける。
【0024】図1の構成を例示的な目的に使用する場
合、電力投入後、Tボックス105とTボックス106
は共にパススルー・モードになり、どちらも割り当て済
みアドレスを有さない。ホスト101はAssign
Address(AA)を送信し、これに対して両方の
Tボックスが応答しようとする。Tボックス106がT
ボックス105よりも前に応答した場合、Tボックス1
06に第1のEPAを割り当てることができる。しか
し、ホスト101は、低速の装置が応答できるようにす
る定義済みの時間置換を有する。したがって、Tボック
ス106が最初に応答した場合でも、時間遅延が満了す
る前に、Tボックス105が応答する。Tボックス10
5は、Assign Addressコマンドに応答す
る際、すべての下流側装置の切り離しも行う。したがっ
て、Tボックス106は最初、Assign Addr
essコマンドに応答するが、Tボックス106のホス
ト101との接続は、Tボックス105が応答する際に
切り離される。ホスト101から確認応答がない場合、
Tボックス106はアドレス割り当てタスクを終了しな
い。
【0025】ホスト101がTボックス105にアドレ
スを割り当てた後、他のAssign Address
コマンドが送信される。Tボックス106は、このAs
sign Addressコマンドを見ると、再び応答
する。しかしこの場合、Tボックス105にはすでにア
ドレスが割り当てられているので、Tボックス105は
応答しない。Tボックス106にアドレスが割り当てら
れた後、ホスト101は他のAssign Addre
ssコマンドを送信する。時間遅延が満了した後、ホス
トは、アドレスされていないEPA装置は他には存在し
ないと決定する。
【0026】多数の番号付けシステムを使用して様々な
EPAノードを示すことができる。好ましい実施例で
は、各EPA装置は階層式に番号付けられる。Tボック
ス105は論理アドレス1.1を有し、この場合、最初
の1は、Tボックス105がホスト101の第1のパラ
レル・ポートに接続されることを示す。2番目の1は、
Tボックス105がパラレル・ポート上の第1のEPA
装置であるこを示す。同様に、Tボックス106はアド
レス1.2を有する。
【0027】アドレスが割り当てられたので、ホスト1
01は、TボックスのEPAポート上の装置にアクセス
できるようにするためにアドレスを選択しなければなら
ない。EPAアドレス指定された装置にアクセスするに
はSelect Address(1[100]XXX
X)コマンドが使用される。このコマンドを発行しない
かぎり、EPP(拡張パラレル・ポート)モードを除い
て、EPA準拠装置によって標準IEEE1284交渉
要求を受け入れることはできない。好ましい実施例で、
Select Addressを使用してEPAアドレ
ス指定状態を終了するには、Active1284(n
SelectIn)信号線をドロップし、次いで終了プ
ロトコルを完了し、あるいはタイムアウトする必要があ
る。終了することによって、サブ選択されたすべての装
置も選択解除される。
【0028】Lock Address(1[010]
XXXX)コマンドは、SAコマンドに類似しており、
EPAアドレス指定された装置にアクセスするために使
用される。しかし、Lock Addressコマンド
は、nInit信号線を使用して終了を示す。EPPが
nSelectIn信号を使用するので、SAコマンド
はEPP接続中に不完全に終了する。したがって、EP
Pを使用する接続にはLAコマンドを使用すべきであ
る。EPPを終了するには、装置は約20μsecより
も短い期間だけtrue nInit信号を送信しなけ
ればならない。終了することによって、サブ選択された
すべての装置も選択解除される。
【0029】最後に、Un−Address(1[11
1]0000)コマンドはすべてのEPA装置のアドレ
ス指定状態を除去する。アドレス指定されたすべての装
置を切り離し、次いでそのアドレスを再確立することに
よって、入出力システムの「ホット・スワッピング」が
可能になる。UAコマンドを用いないと、システムの知
識なしで装置にアドレスし、次いで装置を切り離した場
合、システムは混乱したままになる。EPAは、ポイン
ト・ツー・ポイント・プロトコルなので、ポート上のす
べての装置をアドレス解除するには、交渉中にXFLA
G(Select)=Logic Low応答が検出さ
れるまでUAコマンドを発行しなければならない。
【0030】次に、図6を参照して、EPAに関する交
渉プロセス、すなわち事象0ないし6について詳しく説
明する。前述のように、電力投入時に、すべてのデイジ
ー・チェーン装置がパススルー・モードになり、EPA
コマンドが発生するのを待つ。ポート上にEPAコマン
ドが与えられると、デイジー・チェーン接続されたすべ
ての装置はそのコマンドに基づいて動作しようとする。
そのコマンドがそれぞれの装置に対するものであるかど
うかを決定しようとするうえで低速に動作する装置と高
速に動作する装置がある。したがって、ホスト101
が、主として下流側ディスエーブル・プロセス中に、す
べてのデイジー・チェーン活動が安定するのを待ち、そ
の後次のプロセスに進むことが重要である。この遅延
は、事象1と事象2との間に行われ、この時間について
は本書の後半で指定する(事象定義については、本書の
後半だけでなくIEEE1284 Standardの
タイミング図にも記載されている)。
【0031】EPA装置は、事象3までEPAコマンド
を受け入れてはならない。この場合、プロセスは通常、
事象4、5、6に進む。ホスト101は、1284Ac
tive(nSelectIn)をドロップせずに、終
了なしに順方向と逆方向との間で二方向入出力通信を行
うECPなど他の1284モードを要求する。好ましい
実施形態では、EPA接続は、終了する(すなわち、1
284Active信号がローになり、事象22ないし
28に移る)までEPA接続は確立されたままである。
したがって、ECP接続が終了した場合、EPA接続も
終了する。
【0032】次に、EPAのこのハイレベル概略図を用
いて、図6の各事象について詳しく説明する。ホスト1
01は、事象0から開始し、データ線上のEPAコマン
ド・セットアップのための適当な時間(0.5マイクロ
秒)を与える。ホスト101は、事象1に入った後、デ
イジー・チェーン装置が、EPAコマンドを検出し下流
側検出およびパススルー・ディスエーブル・プロセスを
実行することができるように十分な時間を与えなければ
ならない。好ましい実施形態の時間遅延は、最低で5ミ
リ秒である。現在の所、IEEE1284Standa
rdでは最低0秒が指定されており、したがってこれは
この仕様から逸脱しているが、事象1と事象2との間の
最大時間は35ミリ秒であり、したがってこれは十分に
最大値の範囲内である。
【0033】事象2に遷移することの結果は、EPA装
置の現在の状態およびデータ・バス上に与えられたEP
Aコマンドに依存する。下記の各ケースは、現在の状態
および受信コマンドが与えられた場合の結果を説明する
ものである。コマンドがEPA Un−Address
コマンドであり、それぞれの装置がすでにアドレス指定
解除されている場合、EPA装置はパススルー・モード
のままになり、それ以上ハンドシェークを行おうとしな
い。コマンドがEPA Un−Addressコマンド
であり、それぞれの装置がアドレス指定解除されていな
い場合、EPA装置は下流側装置をディスエーブルし、
ハンドシェークを続行する。コマンドがEPA Ass
ign Addressコマンドであり、それぞれのE
PA装置がアドレス指定されていない場合、EPA装置
は下流側装置をディスエーブルし、ハンドシェークを続
行する。コマンドがEPA Assign Addre
ssコマンドであり、それぞれの装置がすでにアドレス
指定されている場合、EPA装置は、アドレスがそれぞ
れの装置と同じであるかどうか検査し、そうである場合
は、下流側装置をディスエーブルし、ハンドシェーク
は、XFLAGがプロトコル違反であるので、引き続き
事象5中にXFLAGに対する否定応答を返す準備をす
る。アドレスが同じでない場合は、パススルー・モード
のままになり、それ以上ハンドシェークを行わない。コ
マンドがEPA Select Addressコマン
ドであり、それぞれの装置がすでにアドレス指定されて
いる場合、EPA装置は、アドレスがそれぞれの装置と
同じであるかどうか検査し、同じでない場合は、パスス
ルー・モードのままになり、それ以上ハンドシェークを
行わなず、アドレスが同じである場合は、下流側装置を
ディスエーブルし、ハンドシェークを続行する。コマン
ドがEPA Lock Addressコマンドであ
り、それぞれの装置がすでにアドレス指定されている場
合、EPA装置は、アドレスがそれぞれの装置と同じで
あるかどうか検査し、同じでない場合は、パススルー・
モードのままになり、それ以上ハンドシェークを行わな
ず、アドレスが同じである場合は、下流側装置をディス
エーブルし、ハンドシェークを続行する。
【0034】EPA装置がコマンドが有効であると決定
すると、そのコマンドは受け入れられ、ハンドシェーク
は事象2に進む。EPA装置はただちに下流側制御線お
よび状態線をディスエーブルする。ホスト101は次
に、デイジー・チェーン接続された下流側制御線が安定
するのを最低で5ミリ秒待ち、その後事象2を受け入れ
る。
【0035】ホスト101は、事象2が有効であると決
定した直後にTHタイミングで事象3に遷移することが
できる。EPA装置は、EPAコマンドを受け入れる前
に事象3を認識しなければならない。事象3を待つ間に
Hタイミングが満了した場合、EPA装置はプロトコ
ル違反を宣言し、パススルー・モードに戻る。この場
合、EPAコマンドは無視される。
【0036】ホスト101は、EPA装置が有効な論理
ローHostClk(nStrobe)を検出した後、
EPAコマンドがEPA装置から受け入れられたかどう
かにかかわらず事象4に遷移することができる。したが
って、EPA装置は、HostBusy(nAutof
d)およびHostClk(nStrobe)を監視
し、これらが共に論理ハイに戻るのを待ち、次いで事象
4に遷移する。
【0037】EPA装置は、事象5に遷移する際に、事
象1から事象2への遷移時に満たされた上記のケースに
従って、コマンドが受け入れられたかどうか、あるいは
有効であるかどうかを示すためにXFLAG(Sele
ct)をセットまたはクリアする。事象6は交渉プロセ
スを完了し、その時点で、ホストは下記のケースのうち
の1つを選択することができる。完了したEPAコマン
ドがUn−Addressコマンドであった場合、ホス
トは終了事象22ないし28に遷移し、これによってE
PA活動状況モードも終了する。完了したEPAコマン
ドがAssign Addressコマンドであった場
合、ホストは終了事象22ないし28に遷移し、これに
よってEPA活動状況モードも終了する。完了したEP
AコマンドがSelect Addressコマンドで
あった場合、ホストは、事象0ないし6、次いで事象3
0でECPモードを要求することなど他のIEEE12
84交渉を開始することができる。他のIEEE128
4モードが活動状況であるかぎり、EPA接続が維持さ
れる。事象22ないし28でECPモードが終了する
と、EPA接続が終了する。完了したEPAコマンドが
Select Addressコマンドであった場合、
ホストは、他のEPA交渉を開始することができ、この
入れ子状況またはサブリンク状況ではすべてのEPAコ
マンドを受け入れることができる。事象22ないし28
でモードが終了すると、第1のEPA接続およびサブリ
ンクされたEPA接続も終了する。EPA装置の入れ子
ネットワークを図3に示す。図3について下記で詳しく
説明する。完了したEPAコマンドがLock Add
ressコマンドであった場合、ホストは、事象0ない
し6、次いで事象30でEPPモードを要求することな
ど他のIEEE1284交渉を開始することができる。
他のIEEE1284モードが活動状況であるかぎり、
EPP接続が維持される。EPPモードが終了すると、
EPA接続が終了する。完了したEPAコマンドがLo
ck Addressコマンドであった場合、ホスト
は、他のEPA交渉を開始することができ、この入れ子
状況またはサブリンク状況ではすべてのEPAコマンド
を受け入れることができる。モードが終了すると、第1
のEPA接続およびサブリンクされたEPA接続も終了
する。
【0038】次に、図3を参照すると、入れ子ネットワ
ークまたはサブリンク・ネットワークが示されている。
図3では、図1の構成が入れ子ネットワークを含めるよ
うに拡張されている。当業者なら、図3に示したネット
ワークが例示のためだけのものであることが理解されよ
う。ホスト101は、各EPA装置にアドレスを割り当
てる際に、Tボックス301に入れ子ネットワークが取
り付けられていると決定する。アドレス割り当てプロセ
ス中に、Tボックス105には前述のアドレス1.1が
割り当てられる。同様に、Tボックス106にはアドレ
ス1.2が割り当てられる。第3のTボックス301に
はアドレス1.3が割り当てられる。プリンタ104は
Tボックス301のパススルー・ポートに接続される。
Tボックス301のEPAポートはTボックス302に
接続される。Tボックス302のEPAポートは、図3
には示していない入出力装置に接続される。
【0039】ホスト101は、Tボックス301にアド
レスを割り当てた後、Tボックス301のEPAポート
を選択しなければならない。その後のAssign A
ddressコマンドで、アドレス1.3.1をTボッ
クス302に割りあてる。アドレス1.3.1は、Tボ
ックス302が、第3のTボックス(301)からホス
ト101のポート1に接続され、このサブリンク上の第
1の装置になることを示す。その後、Tボックス30
3、305、309にそれぞれ、アドレス1.3.2、
1.3.3、1.3.4が割り当てられる。各Tボック
ス(302ないし309)はパススルー・ポートを通じ
て接続され、特にTボックス303はTボックス302
のパススルー・ポートに接続される。
【0040】Tボックス304はTボックス303のE
PAポートに接続される。Tボックス304に1.3.
2アドレスが割り当てられる。同様に、Tボックス30
6がTボックス305EPAポートに接続される。Tボ
ックス306および307にそれぞれ、1.3.3.1
アドレスおよび1.3.3.2アドレスが割り当てられ
る。Tボックス310は、Tボックス307のEPAポ
ートに接続され、アドレス1.3.3.2.1を有す
る。Tボックス309にはサブリンクが接続される。T
ボックス309のEPAポートはTボックス308に接
続される。Tボックス313はTボックス308のEP
Aポートに接続される。Tボックス311は、Tボック
ス312のパルスルーポートに接続され、Tボックス3
12はTボックス313のパススルー・ポートに接続さ
れる。最後に、Tボックス314はTボックス311の
EPAポートに接続される。図3のネットワークは合計
で16個の入出力装置をサポートすることができる。
【0041】各Tボックスには、ネットワーク内のその
位置を示す固有のアドレスが割り当てられる。それらの
アドレスを図3に示す。この動作を使用することによ
り、RA装置が存在しないと仮定すると、ネットワーク
を制限なしに拡張することができる。前述のように、R
A装置では、RAの後に追加できる装置の数が制限され
る。
【0042】また、ネットワーク内でLAとSAを混ぜ
ることができないことに留意されたい。たとえば、ホス
ト101は、Tボックス302に接続された装置に「ア
ドレス・ロック」したい場合、まず、アドレス1.3
(すなわち、Tボックス301)にLAコマンドを発行
し、それによってTボックス301のEPAポートを活
動化しなければならない。次に、ホスト101はアドレ
ス1.3.1にLAコマンドを発行し、それによってT
ボックス302のEPAポートを活動化する。LAコマ
ンドによってサブネットが選択された後、SAコマンド
はプロトコル違反になる。同様に、ホスト101は、T
ボックス302に接続された装置の「アドレス選択」を
行いたい場合、まず、アドレス1.3にSAコマンドを
発行し、それによってTボックス301のEPAポート
を活動化しなければならない。次に、ホスト103はア
ドレス1.3.1にSAコマンド発行し、それによって
Tボックス302のEPAポートを活動化する。SAコ
マンドによってサブネットが選択された後、LAコマン
ドはプロトコル違反になる。したがって、同じコマンド
を使用しないかぎりサブネットにはアクセスできない。
【0043】次に、図4を参照すると、Tボックス40
0の例示的なブロック図が示されている。パススルー・
モードでは、ポート409はポート410に接続され
る。同様に、EPAモードでは、ポート409はポート
411に接続される。最後に、マスタ・モードでは、ポ
ート411はポート410に接続される。パススルー・
モードでは、バッファ405、406、407がディス
エーブルされ、スイッチ404、402、403がイネ
ーブルされ、それによってポート409とポート410
が接続される。
【0044】マイクロコントローラ408は、着信ポー
ト409上の情報およびEPAコマンドに対する応答を
監視する。たとえば、ホストがTボックス400の「ア
ドレス選択」を行いたいと仮定する。ホストは、バッフ
ァ401および407を通過する制御線を操作する。ス
イッチ403およびバッファ405を通じてデータ線上
にEPAコマンドが与えられる。マイクロコントローラ
408は、妥当なEPAコマンドを見ると、ホストとの
前述の交渉プロセスを実行する。マイクロコントローラ
408は、「アドレス選択」に関する交渉を首尾良く完
了した後、スイッチ404をディスエーブルし、バッフ
ァ409も三状態(トライステート)になる。同時に、
バッファ405、406、407がイネーブルされ、そ
れによってポート409がポート411に接続される。
現在の例が「Select Address」コマンド
を使用するものであり、マイクロコントローラ408
が、EPAモード終了を示す表示がないかどうか128
4active(nSelectIn)線を監視するこ
とを想起されたい。Tボックス400による終了によ
り、バッファ409をスイッチ404、402、403
と共にイネーブルすることによってポート409とポー
ト410が再接続され、バッファ405、406、40
7がディスエーブルされる。
【0045】マイクロコントローラ408は、マスタ・
モードに入る必要がある場合、バスの制御に関してホス
トと交渉しなければならない。マイクロコントローラ4
08は、交渉を首尾良く完了した後、スイッチ402お
よび403をディスエーブルし、バッファ401が三状
態になる。同時に、バッファ405、406、407が
イネーブルされ、それによってポート410がポート4
11に接続される。Tボックス400による終了によ
り、バッファ401をスイッチ402および403と共
にイネーブルすることによってポート409とポート4
10が再接続され、バッファ405、406、407が
ディスエーブルされる。
【0046】次に、図5を参照すると、図4のマイクロ
コントローラ408の状態図が示されている。マイクロ
コントローラ408は、アイドル状態(ID)で待機
し、データ線上でEPAコマンドを探す。前述のよう
に、EPA装置は、「Assign Address」
(AA)、「Select Address」(S
A)、「Lock Address」(LA)、「Un
−Address」(UA)の4つの基本コマンドを受
信することができる。マイクロプロセッサ408は、A
Aコマンドを受信するとAA状態に遷移する。EPA装
置にすでにアドレスが割り当てられており、現AAコマ
ンド中のアドレスがそれとは異なる場合、マイクロコン
トローラ408はID状態に戻る。割り当てられている
アドレスと現AAコマンド中のアドレスが同じである場
合、マイクロコントローラ408はP−TOFF状態に
遷移する。この場合、マイクロコントローラ408はパ
ススルー・ポートをオフにし、次いでERROR状態に
入る。マイクロプロセッサ408は、エラーに肯定応答
した後、ID状態に戻る。EPA装置が割り当て解除さ
れている場合、マイクロプロセッサ408はP−T O
FFに遷移し、パススルー・ポートをオフにする。AC
K状態でAAコマンドが肯定応答される。最後に、ST
ADRS状態で、EPAのアドレスがマイクロコントロ
ーラ408によって記憶される。
【0047】マイクロコントローラ408は、Un−A
ddressコマンドを受信した後UA状態に遷移す
る。EPA装置がすでにアドレス指定解除されている場
合、マイクロコントローラ408はID状態に戻る。E
PAがアドレス指定解除されていない場合、マイクロコ
ントローラ408はP−T OFF状態で下流側装置を
ディスエーブルし、ACK状態でUn−Address
コマンドに肯定応答する。
【0048】コマンドがEPA Select Add
ressコマンドまたはLockAddressコマン
ドである場合、マイクロコントローラ408はそれぞ
れ、SA状態またはLA状態に入る。EPA装置がすで
にアドレス指定されている場合、マイクロコントローラ
408は、現コマンド中のアドレスがEPA装置のアド
レスと同じであるかどうか検査する。アドレスが同じで
ない場合、マイクロコントローラ408はID状態に戻
る。アドレスが同じである場合、EPA装置は下流側装
置をディスエーブルし(P−T OFF状態)、EPA
コマンドに肯定応答する(ACK状態)。次に、マイク
ロコントローラ408はTRAN状態に入り、同時にデ
ータ装置内でデータが転送される。マイクロコントロー
ラ408が、接続を終了する正しい表示を受信した後、
P−T ON状態でパススルー・ポートが再接続され、
マイクロコントローラ408はID状態に戻る。
【0049】当業者なら、図4のTボックス400がマ
イクロコントローラを使用するものとして記載されてい
るが、図4の状態図が、マイクロコントローラ408を
状態マシンと交換できるほど簡単なものであることが理
解されよう。
【0050】図7に、ホストに関する簡略化状態図が示
されている。ホスト101は、SA状態に入った後、E
CP接続に関する交渉(NEG)を行うことも、あるい
はID状態に戻り(LAコマンドを除く)他のEPAコ
マンドを送信することもできる。ホスト101は、LA
状態から、EPP接続に関する交渉を行うことも、ある
いは(SAコマンドを除く)他のEPAコマンドを送信
することもできる。また、ホスト101は、LA状態か
ら、TボックスのEPAポート上の装置とのセントロニ
クス・タイプの通信を可能にする制限順互換性状態(F
C状態)に入ることができる。順互換性モードでは、セ
ントロニクス装置はnInit信号を使用してflus
h bufferコマンドを示すことができる。本発明
は、nInit信号が発生されたときにLA接続を終了
する。したがって、FC状態のままでいるには、EPA
接続の終了にのみnInit信号を使用すればよい。
【0051】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。
【0052】[実施態様1]複数の装置(102、10
3、104)をホスト・コンピュータ(101)のパラ
レル・ポートに論理的に接続する方法であって、前記コ
ンピュータ(101)が、前記複数の装置(102、1
03、104)のそれぞれに固有のアドレスを割り当て
る(図7のAA)ステップと、前記ホスト・コンピュー
タ(101)が、前記複数の装置(102、103、1
04)のうちの1つに割り当てられたアドレスを含む第
1のコマンド(図7のSA、LA)を発行して、前記複
数の装置(102、103、104)のうちの前記1つ
をイネーブルするステップと、前記複数の装置(10
2、103、104)のうちの前記1つによって前記第
1のコマンド(図7のSA、LA)を受け入れるステッ
プと、前記パラレル・ポートを介して前記ホスト(10
1)と前記複数の装置(102、103、104)のう
ちの前記1つとの間に論理接続を確立するステップと、
を備えて成る方法。
【0053】[実施態様2]前記複数の装置(102、1
03、104)のうちの前記1つから第2のコマンドを
発行するステップと、前記パラレル・ポートを介して前
記複数の装置(102、103、104)のうちの前記
1つと前記複数の装置(102、103、104)のう
ちの別の装置との間に論理接続を確立するステップと、
をさらに備えて成る実施態様1に記載の方法。
【0054】[実施態様3]装置(102)を論理的にホ
スト・コンピュータ(101)のパラレル・ポートに接
続するEPA装置(105)であって、前記ホスト・コ
ンピュータ(101)に接続された第1のポート(40
9)と、前記装置(102)に接続された第2のポート
(411)と、第3のポート(410)と、コマンドを
送受信し、前記ホスト・コンピュータ(101)からの
割り当てコマンド(図7のAA)に関して前記第1のポ
ート(409)を監視し、前記割り当てコマンド(図7
のAA)を受信したことに応答して、前記ホスト・コン
ピュータ(101)へ肯定応答を送信し、前記ホスト・
コンピュータ(101)からイネーブル・コマンド(図
7のSA、LA)を受信したことに応答して、前記第1
のポート(409)を前記第2のポート(411)に接
続し、前記ホスト・コンピュータ(101)から終了信
号を受信したことに応答して、前記第1のポート(40
9)と前記第2のポート(411)との間の接続を切り
離して、前記第1のポート(409)を前記第3のポー
ト(410)に接続するコントローラ手段(408)で
あって、該コントローラ手段(408)自体がマスタ・
コマンドを送信したことに応答して、前記第2のポート
411を前記第3のポート(410)に接続するコント
ローラ手段(408)と、を備えて成るEPA装置。
【0055】[実施態様4]前記EPA装置(105)
が、前記装置(102)と一体化されていることを特徴
とする実施態様3に記載のEPA装置。
【0056】[実施態様5]パラレル・ポートを介してホ
スト・コンピュータ(101)を装置(102)に論理
的に接続する方法であって、前記コンピュータ(10
1)が、前記装置(102)に固有のアドレスを割り当
てる(図7のAA)ステップと、前記ホスト・コンピュ
ータ(101)が、アドレスを含むイネーブル・コマン
ド(図7のSA、LA)を前記装置(102)に発行す
るステップと、前記装置(102)が前記イネーブル・
コマンド(図7のSA、LA)を受け入れ、前記パラレ
ル・ポートを介して前記ホスト・コンピュータ(10
1)と前記装置(102)との間に論理的接続を確立す
るステップと、前記ホスト・コンピュータ(101)か
ら終了信号を受信し、前記装置(102)が、前記ホス
ト・コンピュータ(101)と前記装置(102)との
間の前記論理的接続を切り離し、前記ホスト・コンピュ
ータ(101)と下流側の装置(104)との間に論理
的接続を確立するステップと、を備えて成る方法。
【0057】[実施態様6]前記装置(102)が、前記
ホスト・コンピュータ(101)にマスタ・コマンドを
発行するステップと、前記装置(102)が、前記パラ
レル・ポートを介して前記下流側の装置(104)と前
記装置(102)との間に論理的接続を確立するステッ
プと、をさらに備えて成る実施態様5に記載の方法。
【0058】[実施態様7]前記装置(102)が、アド
レス割り当てコマンド(図7のAA)に関して前記パラ
レル・ポート(409)を監視するステップと、前記装
置(102)が割り当て解除されたアドレスを有する場
合、前記アドレス割り当てコマンド(図7のAA)を検
出したことに応答して、前記装置(102)が、前記ホ
スト・コンピュータ(101)と前記下流側の装置(1
04)との間の前記論理的接続をディスエーブルするス
テップと、前記装置(102)が、前記アドレス割り当
てコマンド(図7のAA)を首尾良く受信したことに関
して前記ホスト・コンピュータ(101)に肯定応答す
るステップと、前記装置(102)が、前記ホスト・コ
ンピュータ(101)が前記アドレス割り当てコマンド
(図7のAA)を完了するのを待つステップと、前記装
置(102)が、前記ホスト・コンピュータ(101)
が前記アドレス割り当てコマンド(図7のAA)を完了
したことに応答して、前記固有のアドレスを記憶し、前
記ホスト・コンピュータ(101)と前記下流側の装置
(104)との間の前記論理的接続をイネーブルするス
テップと、を備えて成る実施態様5に記載の方法。
【0059】[実施態様8]前記受け入れステップが、前
記装置(102)が、前記イネーブル・コマンド(図7
のSA、LA)に関して前記パラレル・ポートを監視す
るステップと、前記装置(102)が、前記装置(10
2)に割り当てられた前記固有のアドレスが前記イネー
ブル・コマンド(図7のSA、LA)中の前記アドレス
と同じであるかどうかを検証するステップと、前記装置
(102)が、前記イネーブル・コマンド(図7のS
A、LA)を検出し検証したことに応答して、前記ホス
ト・コンピュータ(101)と前記下流側の装置(10
4)との間の前記論理的接続をディスエーブルするステ
ップと、前記装置(102)が、前記イネーブル・コマ
ンド(図7のSA、LA)を首尾良く受信したことに関
して前記ホスト・コンピュータ(101)に肯定応答す
るステップと、前記装置(102)が、前記ホスト・コ
ンピュータ(101))と前記下流側の装置(104)
との間に前記論理的接続を確立するステップと、をさら
に備えて成ることを特徴とする実施態様5に記載の方
法。
【0060】[実施態様9]前記イネーブル・コマンド
(図7のSA、LA)がアドレス選択コマンド(図7の
SA)であり、前記終了信号が前記パラレル・ポートの
第1の信号(nSelectIn)であることを特徴と
する実施態様5または3に記載の方法。
【0061】[実施態様10]前記イネーブル・コマンド
(図7のSA、LA)がアドレス・ロック・コマンド
(図7のLA)であり、前記終了信号が前記パラレル・
ポートの第2の信号(nInit)であることを特徴と
する実施態様5または3に記載の方法。
【0062】
【発明の効果】以上説明したように、本発明を用いるこ
とにより、パラレル・ポートを介してホスト・コンピュ
ータを論理的に複数の装置に接続することができる。
【図面の簡単な説明】
【図1】本発明によるTボックスを使用する通常の構成
を示す図である。
【図2】EPA互換装置を使用する通常の構成を示す図
である。
【図3】入れ子ネットワークを含む構成を示す図であ
る。
【図4】Tボックス装置のブロック図である。
【図5】Tボックス装置に関する状態図である。
【図6】EPA交渉プロセスの事象を示すタイミング図
である。
【図7】ホストに関する状態図である。
【符号の説明】
101:ホスト・コンピュータ 105、106:Tボックス

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】複数の装置をホスト・コンピュータのパラ
    レル・ポートに論理的に接続する方法であって、 前記コンピュータが、前記複数の装置のそれぞれに固有
    のアドレスを割り当てるステップと、 前記ホスト・コンピュータが、前記複数の装置のうちの
    1つに割り当てられたアドレスを含む第1のコマンドを
    発行して、前記複数の装置のうちの前記1つをイネーブ
    ルするステップと、 前記複数の装置のうちの前記1つによって前記第1のコ
    マンドを受け入れるステップと、 前記パラレル・ポートを介して前記ホストと前記複数の
    装置のうちの前記1つとの間に論理接続を確立するステ
    ップと、 を備えて成る方法。
JP9126623A 1996-05-20 1997-05-16 パラレル・ポートへの複数の装置の論理的接続方法 Pending JPH1049476A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/650,724 US5901325A (en) 1996-05-20 1996-05-20 Extended addressing to multiple devices on a single parallel I/O port
US650,724 1996-05-20

Publications (2)

Publication Number Publication Date
JPH1049476A true JPH1049476A (ja) 1998-02-20
JPH1049476A5 JPH1049476A5 (ja) 2005-04-07

Family

ID=24610026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9126623A Pending JPH1049476A (ja) 1996-05-20 1997-05-16 パラレル・ポートへの複数の装置の論理的接続方法

Country Status (4)

Country Link
US (1) US5901325A (ja)
EP (1) EP0809187B1 (ja)
JP (1) JPH1049476A (ja)
DE (1) DE69620591T2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6073183A (en) * 1995-03-31 2000-06-06 Intel Corporation Transparent communication with multiple devices over a single serial or parallel port of a computer
JPH11168524A (ja) * 1997-12-05 1999-06-22 Canon Inc 通信制御装置および通信制御装置のデータ処理方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体
WO1999061994A1 (en) * 1998-05-23 1999-12-02 Aristocrat Technologies Australia Pty Ltd Secured inter-processor and virtual device communications system
US6240472B1 (en) * 1998-10-22 2001-05-29 Microsoft Corporation Method and system for sharing a communications port
US6282586B1 (en) * 1998-10-28 2001-08-28 3Com Corporation Method in an operating system, a method and system for supporting multiple hardware devices from a single communications port
US6697884B1 (en) * 2000-01-03 2004-02-24 Genesis Microchip, Inc. Communication protocol for serial peripheral devices
US6268745B1 (en) 2000-04-20 2001-07-31 Hewlett-Packard Co. Wired-and bus interface circuit for galvanically isolating nodes
US6609172B1 (en) 2000-04-20 2003-08-19 Hewlett-Packard Development Company, L.P. Breaking up a bus to determine the connection topology and dynamic addressing
US6789182B1 (en) * 2000-11-13 2004-09-07 Kevin Jay Brothers System and method for logging computer event data and physical components of a complex distributed system
CH694899A5 (fr) * 2000-11-29 2005-08-31 Volotek Sa Systeme d'acquisition de donnees et jeu de cartes electroniques pour un tel systeme.
US20020144024A1 (en) * 2001-03-30 2002-10-03 Kumpf David A. Method and system for assigning peripheral devices to logical ports of a network peripheral server
US6973509B2 (en) * 2001-05-14 2005-12-06 International Business Machines Corporation Automatic frame identification, door status, and frame count detection system
US6799235B2 (en) * 2002-01-02 2004-09-28 Intel Corporation Daisy chain latency reduction
US7661026B2 (en) * 2003-05-27 2010-02-09 International Business Machines Corporation Access by distributed computers to a same hardware resource
JP3960278B2 (ja) * 2003-08-13 2007-08-15 ヤマハ株式会社 接続設定プログラム
EP2220849B1 (en) * 2007-12-12 2019-03-13 Nokia Technologies Oy Address assignment protocol
KR20110132055A (ko) * 2010-06-01 2011-12-07 삼성전자주식회사 Id 설정 시스템, id 설정 방법 및 이를 이용한 디스플레이 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794520A (en) * 1987-03-30 1988-12-27 C-Guard Laboratories, Inc. Interface system for computer port sharing of multiple devices
US5276443A (en) * 1991-03-27 1994-01-04 Xircom, Inc. Parallel port multiplexor for PC parallel port
US5457785A (en) * 1993-02-10 1995-10-10 Elonex Technologies, Inc. CPU-independent and device-driver transparent system for translating a computer's internal bus signals onto an intermediate bus and further translating onto an expansion bus
US5555436A (en) * 1993-12-10 1996-09-10 Intel Corporation Apparatus for allowing multiple parallel port devices to share a single parallel port
US5619722A (en) * 1994-01-18 1997-04-08 Teramar Group, Inc. Addressable communication port expander
US5557741A (en) * 1994-04-28 1996-09-17 Dell Usa, L.P. Test apparatus and method for a computer parallel port
US5555374A (en) * 1994-08-26 1996-09-10 Systech Computer Corporation System and method for coupling a plurality of peripheral devices to a host computer through a host computer parallel port
US5623610A (en) * 1994-10-31 1997-04-22 Intel Corporation System for assigning geographical addresses in a hierarchical serial bus by enabling upstream port and selectively enabling disabled ports at power on/reset

Also Published As

Publication number Publication date
DE69620591T2 (de) 2002-09-26
EP0809187A1 (en) 1997-11-26
DE69620591D1 (de) 2002-05-16
EP0809187B1 (en) 2002-04-10
US5901325A (en) 1999-05-04

Similar Documents

Publication Publication Date Title
JPH1049476A (ja) パラレル・ポートへの複数の装置の論理的接続方法
CN1132381C (zh) 用于在集成电路和其它设备之间传递数据的方法和系统
JP5055489B2 (ja) 通信バス用双方向単線式割り込みライン
US6732218B2 (en) Dual-role compatible USB hub device and method
US6415343B1 (en) Apparatus and method for initializing a universal serial bus device
EP1090355B1 (en) Communication bus system and apparatus for use in a communication bus system
US20010032280A1 (en) Interface switching apparatus and switching control method
TW200817973A (en) Method for automatically switching USB peripherals between USB hosts
JP2008536225A (ja) 周辺機器共有usbハブ
JP4377603B2 (ja) バス通信システムおよびその通信制御方法
JP2001156797A (ja) ワイヤレスusbハブ
US5961624A (en) Connection apparatus which facilitates conflict-free interfacing between host apparatuses and one or more peripherals
US5550990A (en) Physical partitioning of logically continuous bus
US6954810B2 (en) Transparent switch
JP2000194649A (ja) 電子機器接続方法および電子機器接続装置
JP2000347980A (ja) 周辺装置、周辺装置の制御方法、記憶媒体、及び、情報処理システム
JP2850282B2 (ja) 通信装置
CN116909975B (zh) 一种串行总线标准多主多从交互控制系统
CN116566761B (zh) Spi双主机共享仲裁系统及方法
JP3014494B2 (ja) デュアルポートディスク制御装置
JP4906158B1 (ja) Kvm切替器、および切替時のusb入力装置接続維持方法
EP1594068A2 (en) PCI Bus system
JP2829740B2 (ja) コネクタ抜け検出回路
JPH09185441A (ja) パラレルインタフェース回路
JP2004153742A (ja) ネットワーク機器及びネットワークシステム

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061226