JPH10501645A - 磁気書込みヘッドを具える装置、及び容量性電流補償を有する書込み増幅器 - Google Patents

Abstract

(57)【要約】 書込み増幅器（４）は四つの電流ミラー（１４，２２，３０及び３８）を具え、これら電流ミラーは、書込みヘッド（２）に交互の極性の書込み電流を発生させるために電流ミラーの入力端子（１６，４０；２４，３２）間に二つの切替自在の変動電流源（４６，４８）により一度に二つターンオンされる。書込みヘッド（２）の両端間の寄生容量及び／又は書込み端子（６，８）における書込み増幅器（４）の寄生容量は、中和キャパシタ（１４２，１４４，１４６，１４８）によって中和される。書込みヘッド（２）の端子（６，８）の高インピーダンスにより、書込みヘッド（２）間の共通モード電圧を、共通モード回路によって任意の所望の電圧値に固定することができる。

Description

【発明の詳細な説明】 磁気書込みヘッドを具える装置、及び容量性電流補償を有する書込み増幅器 本発明は、磁気記録担体に情報信号を記録する情報信号記録装置であって、こ の記録担体に情報を記録する書込みヘッドと、前記情報信号に応答して前記書込 みヘッドを駆動させるために前記書込みヘッドに結合した第１書込み端子及び第 ２書込み端子を有する書込み増幅器とを具える情報信号記録装置に関するもので ある。 また、本発明は、このような装置に用いる書込み増幅器に関するものである。 誘導性書込みヘッドを有する書込み増幅器は、書込みヘッドを流れる書込み電 流の極性が情報信号のパターンに応じて反転するので、デジタル情報信号の記憶 するハードディスクドライブに特に用いられる。ハードディスクドライブの記憶 容量を増大させるために一定の傾向がある。増大したデータ量を記憶するのに必 要な時間を最小にするために、ビットレートを増大させることによってデータ転 送を加速しようという傾向が一般にある。このためには、書込み電流の極性反転 をより急速に行うことが要求される。この際、書込み電流がもはや書込みヘッド に流れなくなるだけでなく、第１書込み端子及び第２書込み端子に寄生容量が存 在するようになるという問題が生じる。これら寄生容量は、書込み増幅器の内部 容量、書込みヘッドそれ自体の両端間の寄生容量、及び書込みヘッドを書込み増 幅器の第１書込み端子及び第２書込み端子に接続するワイヤのワイヤ容量によっ て生じる。書込みヘッドを流れる書込み電流は高ビットレートで歪みが生じ、そ の結果、情報担体への記録が不正確になる。 本発明の目的は、高ビットレートでの情報の記録の正確さを向上させることで ある。このために、本発明によれば、前記書込み増幅器は、前記第１書込み端子 と第２書込み端子のうちの少なくとも一つに負の容量を発生させて、少なくとも 一つの書込み端子を流れる容量性電流と逆方向に指導された容量性補償電流を発 生させる補償手段を更に具えることを特徴とする冒頭で規定したようなタイプの 装置とする。 容量性補償電流は、寄生容量の悪影響を完全に又は部分的に補償し、これによ り、同一の正確さでより高いビットレートを獲得することができる。 本発明によれば、負容量を、前記書込み増幅器は、前記書込み増幅器に電源電 圧を接続するための第１電源端子及び第２電源端子と、 第１電流入力端子、前記第１書込み端子に結合した第１電流出力端子及び前記 第１電流入力端子に接続した第１共通電流端子を有する第１電流ミラーと、 第２電流入力端子、前記第２書込み端子に結合した第２電流出力端子及び前記 第１電源端子に接続した第２共通電流端子を有する第２電流ミラーと、 前記第１電流入力端子と第２電流出力端子との間に接続した第１キャパシタと 、前記第２電流入力端子と第１電流出力端子との間に接続した第２キャパシタの うちの少なくとも一つと、 前記情報信号の第１の値用に、前記第１書込み端子及び第２書込み端子を介し て前記第１電流出力端子と第２電源端子との間に電流経路を確立し、かつ、前記 情報信号の第２の値用に、前記第１書込み端子及び第２書込み端子を介して前記 第２電流出力端子と第２電源端子との間に電流経路を確立する電流切替手段とを 具えることを特徴とする例を用いて達成することができる。 第１及び第２キャパシタは、第１及び第２電流ミラーを介して逆の容量性電流 を第１及び第２書込み端子に注入することにより、寄生容量を中和する。最適な 影響を得るためには、好適にはキャパシタを、対で、すなわち第１キャパシタを 第２キャパシタとともに使用して、装置の対称性を妨害しないようにする。 米国特許出願明細書第5,282,094 号の図１は、書込み端子のうちの一方と第２ 電源端子との間に低インピーダンスを確立する電流切替手段を用いて極性の反転 を行う装置を開示している。この場合、他方の書込み端子を、第１又は第２電流 ミラーの高インピーダンス電流出力端子に接続する。その結果、書込みヘッドの 両端間の共通モード電圧は、固定値を有しなく、情報信号の以前のビットパター ンの１又は０の数に依存する。その結果、これに続くビット変化は、変化の直前 の共通モード電圧によって影響を及ぼされるおそれがあり、これによりビットパ ターンに依存する信号歪みが生じるおそれがある。さらに、共通モード電圧が変 動することにより、感度の良好な他の回路にクロストークが生じるおそれがある 。これらの問題により、記録すべき情報信号のビットレートが制限される。高ビ ットレートにより好適にする構造の書込み増幅器を有する本発明の例は、前記電 流切替手段は、第３電流入力端子、前記第１書込み端子に結合した第３電流出力 端子及び前記第２電源端子に接続した第３共通電流端子を有する第３電流ミラー と、 第４電流入力端子、前記第２書込み端子に結合した第４電流出力端子、及び第 ２電源端子に接続した第４共通電流端子を有する第４電流ミラーと、 前記情報信号の第１の値用に第１電流を発生させるために前記第１電流入力端 子と第４電流入力端子との間に接続した第１の切替自在の電流源と、 前記情報信号の第２の値用に第２電流を発生させるために前記第２電流入力端 子と第３電流入力端子との間に接続した第２の切替自在の電流源とを具えること を特徴とするものである。 この際、書込みヘッドを、切替自在の電流源によって一度に二つターンオンさ れる四つの電流ミラーの高インピーダンス出力間に接続する。第１の切替自在の 電流源が導通すると、第１及び第４電流ミラーを介した第１電源端子から第２電 源端子まで書込みヘッドに電流が流れる。第２の切替自在の電流源が導通すると 、第２及び第３電流ミラーを介した第１電流端子から第２電流端子まで書込みヘ ッドに逆電流が流れる。第４電流ミラーの高インピーダンス電流出力端子間に書 込みヘッドを接続するので、共通モード電圧を、追加の手段によって所望のよう に、好適には電源電圧の半分に固定することができ、かつ、ビットパターンに依 存しないようにすることができる。この際、電流ミラーは、書込みヘッド電圧の ピーク中のみ飽和し、書込み増幅器の出力トランジスタの過飽和を除去するのに クランプ回路が必要なくなる。 所望の場合には、第３及び第４電流ミラーを、寄生容量を中和するのに使用す ることもでき、このために、本発明による装置はさらに、前記書込み増幅器は、 前記第３電流入力端子と第４電流出力端子との間に接続した第３キャパシタと前 記第４電流入力端子と第３電流出力端子との間に接続した第４キャパシタのうち の少なくとも一つを具えることを特徴とするものである。 第４電流ミラーを、任意の好適なタイプとすることができる。書込み増幅器の 最大出力スイングのためには、本発明による装置の好適例は、前記第３電流ミラ ー及び第４電流ミラーはそれぞれ、第３電流入力端子及び第４電流入力端子にそ れぞれ結合した制御電極及び第２主電極並びに前記第２電源端子に結合した第１ 主電極を有するダイオード接続した第１導電型の入力トランジスタと、関連の入 力トランジスタの制御電極に接続した制御電極、前記第２電源端子に結合した第 １主電極並びに前記第３電流出力端子及び第４電流出力端子に接続した第２主電 極を有する第１導電型の出力トランジスタとを具え、 前記第１電流ミラー及び第２電流ミラーはそれぞれ、第１電流入力端子及び第 ２電流入力端子にそれぞれ結合した制御電極及び第２主電極並びに前記第１電源 端子に結合した第１主電極を有するダイオード接続した第２導電型の入力トラン ジスタと、関連の入力トランジスタの制御電極に接続した制御電極、前記第１電 源端子に結合した第１主電極並びに前記第１電流出力端子及び第２電流出力端子 に接続した第２主電極を有する第１導電型の出力トランジスタとを具えることを 特徴とするものである。 このようにして実現される電流ミラーは、最小電圧損失を発生させ、出力スイ ングを電源電圧近くまで許容することができる。さらに、これらは、電流搬送作 用については基本的には単一極性であり、したがって、波形に余分なリンギング が生じない。リンギングにより符号間の干渉が生じるおそれがある。 トランジスタを、バイポーラトランジスタ又はユニポーラトランジスタとする ことができる。制御電極、第１主電極、及び第２主電極は、バイポーラトランジ スタではそれぞれベース、エミッタ、及びコレクタに対応し、ユニポーラトラン ジスタではそれぞれゲート、ソース、及びドレインに対応する。 この例は、前記第１電流ミラー及び第２電流ミラーの入力トランジスタ及び出 力トランジスタの第１主電極を、抵抗を介して前記第１電源端子に接続し、前記 第３電流ミラー及び第４電流ミラーの入力トランジスタ及び出力トランジスタの 第１主電極を、抵抗を介して前記第２電源端子に接続したことを特徴とするもの とすることができる。これら抵抗により電流ミラー間の整合が良好になり、かつ 、温度安定性が向上する。 共通モード制御を有する本発明による装置の第１例は、前記書込み増幅器はさ らに、前記第１書込み端子と第１ノードとの間に接続した第１抵抗と、前記第１ ノードと第２書込み端子との間に接続した第２抵抗と、前記第１電源端子と第１ ノードとの間に接続した第３抵抗と、前記第２電源端子と第１ノードとの間に接 続した第４抵抗とを具えることを特徴とするものである。第１及び第２抵抗を、 書込みヘッドの両端間に直列に配置し、これら抵抗は、書込みヘッドの制動抵抗 も形成する。書込みヘッドの両端間の共通モード電圧は、第１ノードの電圧に等 しく、この第１ノードは、第１及び第２抵抗の中央タップを形成し、電源の両端 間に配置されるとともに第３及び第４抵抗を具える簡単な分圧器によって固定さ れる。分圧器のインピーダンスが減少すると、共通モード電圧の固定が向上され る。分圧器の散逸の観点から、非常に低いインピーダンスを回避すべきである。 散逸を減少させるために、本発明による共通モード制御を有する装置の第２例 は、前記書込み増幅器はさらに、前記第１書込み端子と第１ノードとの間に接続 した第１抵抗と、前記第１ノードと第２書込み端子との間に接続した第２抵抗と 、制御電極、前記第１ノードに接続した第１主電極、及び前記第１電源端子に結 合した第２主電極を有する第１導電型の第１トランジスタと、この第１トランジ スタの制御電極に接続した制御電極、第１主電極、及びその制御電極に接続した 第２主電極を有する第１導電型の第２トランジスタと、前記第１電源端子と第２ トランジスタの第２主電極との間に接続した第３抵抗と、制御電極、前記第１ノ ードに接続した第１主電極、及び前記第２電源端子に結合した第２主電極を有す る第２導電型の第３トランジスタと、前記第３トランジスタの制御電極に接続し た制御電極、前記第２トランジスタの第１主電極に接続した第１主電極、及びそ の制御電極に接続した第２主電極を有する第２導電型の第４トランジスタと、前 記第２電源端子と第４トランジスタの第２主電極との間に接続した第４抵抗とを 具えることを特徴とするものである。 第１及び第２トランジスタは、Ａ／Ｂ級で動作するとともに、第１ノードに低 インピーダンスを発生させる。これは、比較的大きい第３及び第４抵抗で実現す ることができる。 四つの電流ミラーのうちの二つだけ同時に作動させる。電流ミラーのターンオ ンを、四つの電流ミラーに静止電流を流すことができるようにすることにより、 急速にすることができる。この際、電流ミラーの漂遊容量の充放電に必要な電流 は小さくなる。本発明による共通モード制御を有する装置の第３例は、前記書込 み増幅器はさらに、 前記第１書込み端子と第１ノードとの間に接続した第１トランジスタと、前記 第１ノードと第２書込み端子との間に接続した第２抵抗と、前記第１書込み端子 と第２ノードとの間に接続した第３抵抗と、前記第２ノードと第２書込み端子と の間に接続した第４抵抗と、 制御電極、前記第１ノードに接続した第１主電極、及び前記第１電源端子に結 合した第２主電極を有する第１導電型の第１トランジスタと、前記第１トランジ スタの制御電極に接続した制御電極、第１主電極、及びその制御電極に接続した 第２主電極を有する第１導電型の第２トランジスタと、前記第１電源端子及び第 ２トランジスタの第２主電極との間に接続した第５抵抗と、前記第１トランジス タの制御電極に接続した制御電極、前記第１ノードに接続した第１主電極、及び 前記第２電源端子に結合した第２主電極を有する第１導電型の第３トランジスタ と、 制御電極、前記第１ノードに接続した第１主電極、及び前記第３電流入力端子 と第４電流入力端子のうちの一方に結合した第２主電極を有する第２導電型の第 ４トランジスタと、前記第４トランジスタの制御電極に接続した制御電極、前記 第２トランジスタの第１主電極に接続した第１主電極、及びその制御電極に接続 した第２主電極を有する第２導電型の第５トランジスタと、前記第２電源端子と 前記第５トランジスタの第２主電極との間に接続した第６抵抗と、前記第４トラ ンジスタの制御電極に接続した制御電極、前記第２ノードに接続した第１主電極 、及び前記第３電流入力端子と第４電流入力端子のうちの他方に結合した第２主 電極を有する第２導電型の第６トランジスタとを具えることを特徴とするもので ある。 好適には、この例は、共通モード制御及び四つの電流ミラーを設定する静止電 流を組み合わせる。この際、第１及び第２ノードに接続した四つのトランジスタ を流れるバイアス電流は、電源端子に排出されるのではなく、四つの電流ミラー の各電流入力端子に流れ込み、電流ミラーの静止電流として作用する。制動抵抗 は、第１及び第２ノードに中央タップを有する二つの抵抗の二つの直列チェーン からなる。電流ミラーにより、共通モード信号に対する制動抵抗の見かけの抵抗 は、電流ミラーの電流利得によって決定された係数によって減少する。個別の直 列チェーンは、エミッタを第１ノードに接続した第１及び第４抵抗並びにエミッ タを第２ノードに接続した第３及び第６抵抗のエミッタデジェネレーション抵抗 の役割を果たす。これにより、第１及び第４トランジスタ間並びに第３及び第６ トランジスタ間のあり得る不整合の影響を減少させる。他の例は、前記第２ノー ドを前記第１ノードに接続したことを特徴とするものである。 既に説明した第１及び第２の切替自在の電流源は、書込みヘッドに流れる電流 量及びその方向を決定する。これに関して、本発明による装置の例は、前記第１ の切替自在の電流源及び第２の切替自在の電流源は、第３ノードに接続した制御 電極、第１主電極、及び前記第１電流入力端子に結合した第２主電極を有する第 １導電型の第７トランジスタと、この第７トランジスタの制御電極に接続した制 御電極、第１主電極、及び前記第１電源出力端子に結合した第２主電極を有する 第１導電型の第８トランジスタと、第４ノードに接続した制御電極、前記第７ト ランジスタの第１主電極に接続した第１主電極、及び前記第４電流入力端子に結 合した第２主電極を有する第２導電型の第９トランジスタと、前記第８トランジ スタの第１主電極に接続した第１主電極、並びに前記第４ノードに接続した制御 電極及び第２主電極を有するダイオード接続した第２導電型の第１０トランジス タと、 バイアス電流を前記第４ノードに供給するために前記第４ノードに結合したバ イアス電流源と、 第５ノードに接続した制御電極、第１主電極、及び前記第２電流入力端子に結 合した第２主電極を有する第１導電型の第１１トランジスタと、この第１１トラ ンジスタの制御電極に接続した制御電極、第１主電極及び前記第１電源端子に結 合した第２主電極を有する第１導電型の第１２トランジスタと、前記第４ノード に接続した制御電極、前記第１１トランジスタ第１主電極に接続した第１主電極 、及び前記第３電流入力端子に結合した第２主電極を有する第２導電型の第１３ トランジスタとを具えることを特徴とするものである。 バイアス電流源は、書込みヘッドに流れる書込み電流の大きさを決定する。バ イアス電流は、情報信号の値に応じて、第８トランジスタ又は第１２トランジス タを介して電源に排出される。第７、第９及び第１０トランジスタは、第８トラ ンジスタとともにトランスリニア(translinear)ループを形成し、第１１、第１ ３及び第１０トランジスタは、第１２トランジスタとともにトランスリニアルー プを形成する。この際、第８又は第１２トランジスタが導通し、その結果、増幅 電流が、第７及び第９トランジスタを介して第１電流入力端子から第３電流入力 端子に、又は、第２電流入力端子から第４電流入力端子まで流れる。所望の場合 には、適切なバッファを介して供給される第３及び第５ノードの情報信号の直流 レベルは、電流入力端子の直流レベルから十分分離されている。したがって、切 替自在の電源は、自由に選択できる直流レベルを切替信号が有する漂遊切替自在 の電流源を形成する。 情報信号のバッファを、エミッタホロワ又はソースホロワとすることができる 。好適には、これらホロワの静止電流の供給を、切替自在の電流源の電流の供給 に組み合わせる。このために、装置の一例はまた、前記第１の切替自在の電流源 及び第２の切替自在の電流源はさらに、 前記情報信号を受信する制御電極、前記第３ノードに接続した第１主電極、及 び前記第１電源に結合した第２主電極を有する第１導電型の第１４トランジスタ と、前記情報信号を受信する制御電極、前記第５ノードに接続した第１主電極、 及び前記第１電源端子に結合した第２主電極を有する第１導電型の第１５トラン ジスタと、前記第８トランジスタの制御電極に接続した制御電極、前記第８トラ ンジスタの第１主電極に接続した第１主電極、及び前記第５ノードに結合した第 ２主電極を有する第１導電型の第１６トランジスタと、前記第１２トランジスタ の制御電極に接続した制御電極、前記第１２トランジスタの第１主電極に接続し た第１主電極、及び前記第３ノードに結合した第２主電極を有する第１導電型の 第１７トランジスタとを具え、前記第８トランジスタの第２主電極を前記第３ノ ードに接続し、前記第１２トランジスタの第２主電極を前記第５ノードに接続し たことを特徴とするものである。 第１４及び第１５トランジスタは、信号ホロワとして動作するとともに、情報 信号を緩衝する。この際、これらトランジスタを流れる電流はそれぞれ、第８及 び第１２トランジスタを介して第４ノードに流れる。第１６及び第１７トランジ スタにより、常に、バイアス電流源からのバイアス電流の半分が一方の信号ホロ ワに流れ、半分が他の信号ホロワに流れる。 電流切替手段を、例えば米国特許出願明細書第5,282,094 号の図１から既知の 他の方法で設計することもできる。このために、本発明による装置の例は、前記 電流切替手段は、 バイアス電流源からバイアス電流を受信するように各々の第１主電極を結合し 、前記情報信号を受信するように各々の制御電極を接続し、かつ、前記第１電流 入力端子及び第２電流入力端子に各々の第２主電極を結合した第１の導電型の第 １差動対トランジスタ及び第１の導電型の第２差動対トランジスタを具える差動 対と、前記第２電源端子と前記第２電流ミラーの他の第２電流出力端子との間に 接続した第１電流感知抵抗と、前記第２電源端子と前記第１電流ミラーの他の第 １電流出力端子との間に接続した第２電流感知抵抗と、前記第１電流感知抵抗に 接続した制御電極及び第１主電極、並びに前記第１電流出力端子に結合した第２ 主電極を有する第１導電型の第１プルダウントランジスタと、前記第２電流感知 抵抗に接続した制御電極及び第１主電極並びに前記第２電流出力端子に結合した 第２主電極を有する第１導電型の第２プルダウントランジスタとを具えることを 特徴とするものである。 電流ミラーの一つの動作を、電流感知抵抗の一つに流れる電流によって検出す ることができる。関連の電流感知抵抗の両端間の電圧は、関連のプルダウントラ ンジスタをターンオンして、書込み端子の一つを負の電源端子に接続する。 二つの電流ミラーを、任意の適切なタイプとすることができる。書込み増幅器 の最大出力スイングを得るために、本発明による装置の好適例は、前記第１電流 ミラー及び第２電流ミラーはそれぞれ、前記第１電流入力端子及び第２電流入力 端子にそれぞれ接続した制御電極及び第２主電極、並びに前記第１電源端子に結 合した第２主電極を有するダイオード接続した第２導電型のＰＮＰ入力トランジ スタと、前記入力トランジスタの制御電極に接続した制御電極、前記第１電源端 子に結合した第１主電極、並びに前記第１電流出力端子及び第２電流出力端子に 接続した第２主電極を有する第２導電型の出力トランジスタと、関連の入力トラ ンジスタの制御電極に接続した制御電極、前記第１電源端子に結合した第１主電 極、並びに前記他の第１電流出力端子及び他の第２出力端子に接続した第２主電 極を有する第２導電型の他の出力トランジスタとを具えることを特徴とするもの である。 このようにして実現した電流ミラーは、最小電圧損失を発生させ、出力スイン グを電源電圧近くまで許容する。 本発明のこれら及び他の態様を、添付図面を参照して説明する。 図１は、本発明による磁気記録担体に情報信号を記録する装置の実施の形態の ブロック図を示し、 図２は、本発明による磁気記録担体に情報信号を記録する装置の実施の形態の 回路図であり、 図３は、本発明による磁気記録担体に情報信号を記録する装置の実施の形態の 回路図であり、 図４は、本発明による装置に用いる第１の共通モード回路を示し、 図５は、本発明による装置に用いる第２の共通モード回路を示し、 図６は、第３の共通モード回路を含む、本発明による磁気記録担体に情報信号 を記録する装置の実施の形態の回路図を示し、 図７は、本発明による装置に用いる第４の共通モード回路を示し、 図８は、本発明による装置に用いる切替電流源の第１の実現例を示し、 図９は、本発明による装置に用いる切替電流源の第２の実現例を示し、 図１０は、本発明による磁気記録担体に情報信号を記録する装置の実施の形態 の回路図を示し、 図１１は、図１０に図示した装置の実施の形態に用いる電流ミラーを示す。 図面中、同様な素子に同一参照符号を付すものとする。 図１は、本発明による磁気記録担体に情報信号を記録する装置の基本構造を示 す。この装置は、（図示しない）記録担体に情報を記録する書込みヘッド２と、 情報信号に応答して書込みヘッド２を駆動させる書込み増幅器４とを具える。書 込み増幅器は、書込み電流を発生させるために書込みヘッド２に結合した第１書 込み端子６及び第２書込み端子８を有する。第１電源端子１０及び第２電源端子 １２は、書込み増幅器用の電源電圧に接続するよう作用する。この場合、第２電 源端子１２を信号アースに接続する。増幅器４は、第１電流入力端子１６、第１ 書込み端子６に結合した第１電流出力端子１８、及び第１電源端子１０に接続し た第１共通電流端子２０を有する第１電流ミラー１４と、第２電流入力端子２４ 、第２書込み端子８に結合した第２電流出力端子２６、及び第１電源端子１０に 接続した第２共通電流端子２８を有する第２電流ミラー２２と、第３電流入力端 子３２、第１書込み端子６に結合した第３電流出力端子３４、及び第２電源端子 １２に接続した第３共通電流端子３６を有する第３電流ミラー３０と、第４電流 入力端子４０、第２書込み端子８に結合した第４電流出力端子４２、及び第２電 源端子１２に接続した第４共通電流端子４４を有する第１電流ミラー３８とを具 える。第１の切替自在の電流源４６を、第１電流入力端子１６と第４電流入力端 子４０との間に接続する。この第１の切替自在の電流源は、情報信号Ｕ_iの第１ の値の第１電流を発生させ、情報信号Ｕ_iの第２の値の電流を発生させない。情 報信号Ｕ_iを、例えば、ディスクドライブ又は他の磁気記憶媒体の２値データ信 号とすることができる。第２の切替自在の電流源４８を、第２電流入力端子２４ と第３電流入力端子３２との間に接続する。第２の切替自在の電流源４８は、逆 情報信号ＮＵ_iを受信し、第１電流が零又はその付近である場合には第２電流を 発生させる。 第１の切替自在の電流源４６がターンオンされると、電流が、第１電流ミラー １４の第１電流入力端子１６及び第４電流ミラー３８の第４電流入力端子４０を 介して、第１電源端子１０から第２電源端子１２に流れる。Ｍ倍の大きさの電流 が、第１書込み端子６、書込みヘッド２及び第２書込み端子８を介して、第１電 流ミラー１４の第１電流出力端子１８から第４電流ミラー３８の第４電流出力端 子４２の順方向に流れる。ここで、Ｍを電流ミラー１４，２２，３０及び３８の 電流ミラー比とする。第２の切替自在の電流ソース４８がターンオフされて、第 ２電流ミラー２２及び第３電流ミラー３０が不作動状態となる。ここで、書込み 電流は、書込みヘッド２を介して第１書込み端子６から第２書込み端子８に流れ る。 第１の切替自在の電流源４６がターンオフされるとともに、第２の切替自在の 電流源４８がターンオンされると、第２電流ミラー２２及び第３電流ミラー３０ が作動し、他の二つの電流ミラー１４及び３８は不作動状態となる。ここで、書 込み電流が、書込みヘッド２を介して、第２書込み端子８から第１書込み端子６ の逆方向に流れる。電流ミラーの電流ミラー比が全て等しい場合に双方向で等し い書込み電流を獲得するために、第１の切替自在の電流源４６の第１電流及び第 ２の切替自在の電流源４８の第２電流を等しくする必要があることは、明らかで ある。 図２は、第１電流ミラー１４及び第２電流ミラー２２がバイポーラＰＮＰトラ ンジスタを具えるとともに第３電流ミラー３０及び第４電流ミラー３８がバイポ ーラＮＰＮトランジスタを具える実施の形態を示す。しかしながら、開示した回 路配置において、バイポーラトランジスタを、全部又は一部ユニポーラＭＯＳト ランジスタに置き換えることができる。制御電極、第１主電極及び第２主電極は 、バイポーラトランジスタではベース、エミッタ及びコレクタにそれぞれ対応し 、ユニポーラトランジスタではゲート、ソース及びドレインにそれぞれ対応する 。第１電流ミラー１４は、図３に図示したような追加のエミッタ抵抗Ｒ_ip1を介 して第１共通電流端子２０に接続したエミッタ及び第１電流入力端子１６に接続 したコレクタを有するダイオード接続したＰＮＰ入力トランジスタＴ_ip1と、入 力トランジスタＴ_ip1のベースに接続したベース、図３に図示したような追加の エミッタ抵抗Ｒ_op1を介して第１共通電流端子２０に接続したエミッタ、及び第 １電流出力端子１８に接続したコレクタを有するＰＮＰ出力トランジスタＴ_op1 とを具える。追加のエミッタ抵抗は、トランジスタの整合を向上させるとともに 、電流ミラーの熱安定性を増大させる。同様に、第２電流ミラー２２はＰＮＰト ランジスタを具え、同様に、第３電流ミラー３０及び第４電流ミラー３８はＮＰ Ｎトランジスタ及び追加のエミッタ抵抗を具え、各トランジスタの電極を、対応 する電流ミラーの端子に接続する。 図２は、複数の寄生容量も示し、すなわち、ＰＮＰ出力トランジスタＴ_op1及 びＴ_op2のコレクタとウェルとの間の値Ｃ_cwpを有するもの、ＮＰＮ出力トランジ スタＴ_on3及びＴ_on4のコレクタと基板との間の値Ｃ_csnを有するもの、ＰＮ Ｐ出力トランジスタＴ_op1及びＴ_op2のコレクタとベースとの間の値Ｃ_cbpを有す るもの、並びにＮＰＮ出力トランジスタＴ_on3及びＴ_on4のコレクタとベースとの 間の値Ｃ_cbnを有するものも示す。これら全ての寄生容量は、回路端子６及び８ に流れる書込み電流に影響を及ぼす。この影響により、高周波数では、書込み電 流が、書込みヘッドの代わりに寄生容量に流れる。この影響は、書込み電流のビ ットレートを制限する。寄生容量の悪影響を減少又は除去するために、四つの中 和キャパシタ１４２，１４４，１４６及び１４８を設け、これらの容量値をそれ ぞれＣ_np，Ｃ_np，Ｃ_nn及びＣ_nnとする。キャパシタ１４２を、第１電流入力端子 １６と第２電流出力端子２６との間に接続し、キャパシタ１４４を、第２電流入 力端子２４と第１電流出力端子１８との間に接続し、キャパシタ１４６を、第３ 電流入力端子３２と第４電流出力端子４２との間に接続し、キャパシタ１４８を 、第４電流入力端子４０と第３電流出力端子との間に接続する。 四つの電流ミラー１４，２２，３０及び３８の電流ミラー比をＭと仮定すると 、書込み端子６と書込み端子８との間の容量値Ｃ_hは、 C_h=(C_cwp+C_csn+(1+M)(C_cbp+C_cbn)+(1-M)(C_np+C_nn))/2 に等しくなる。これを、例えば、第３電流出力端子３４にキャパシタを接続した 結果どの電流がこの端子を流れるかを決定することにより、次のように説明する ことができる。第３電流出力端子３４の電圧をＶと仮定すると、第４電流出力端 子４２の電圧は−Ｖとなる。この場合、第３電流出力端子３４を流れる電流ｉは 、 i=p*V*C_csn+p*V*C_cbn+p*V*C_nn+M*｛p*V*C_cbn-p*V*C_nn｝= p*V｛C_csn+(M+1)C_cbn-(M-1)C_nn｝ キャパシタ１４６を流れる電流は、逆の符号を有し、電流ミラー係数Ｍによって 増大される。同様な計算は、他の電流出力端子に適用される。 Ｍ＝５の場合、Ｃ_cwp＋Ｃ_csn＝６ｐＦ及びＣ_cbp＋Ｃ_cbn＝４ｐＦは、中和のな い場合には１５ｐＦとなり、Ｃ_np＋Ｃ_nn＝５ｐＦと仮定すると中和により５ｐＦ となる。これにより、３倍の向上となる。 したがって、電流ミラー及び中和キャパシタは、電源電圧にほぼ等しい非常に 大きな出力スイングを有する広帯域の書込み増幅器を提供する。さらに、書込み 増幅器の寄生容量を中和するだけでなく、中和キャパシタを十分大きくすること により（図２に図示しない）書込みヘッドそれ自体の寄生容量を中和する。この 場合、書込み増幅器４は、書込みヘッド２を切り離す際振動する。このために、 書込み増幅器が振動するか否かを検出する検出回路により、書込み増幅器と書込 みヘッドとの間の不完全な接触を検出することができる。 中和の効果を一つの中和キャパシタで既に獲得されるのも明らかである。しか しながら、配置の対称性を維持するとともに共通モード制御回路の不必要なロー ドを回避するために、２対の中和キャパシタを用いるのが好適である。 書込みヘッド２の共通モード電圧は、完全に決定できず、記録すべき情報信号 のデータパターンとともに変動するおそれがある。これは望ましくない。共通モ ード電圧は好適には、利用できる出力スイングの間に存在し、記録すべき信号の 信号成分に依存すべきでない。書込みヘッド２を、専ら電流ミラーの高インピー ダンス出力間に配置するので、共通モード回路を用いて共通モード電圧を固定す ることができる。 図４は、簡単な共通モード回路を示す。第１書込み端子６及び第１ノード５２ 間に接続した第１抵抗５０、第１ノード５２及び第２書込み端子８間に接続した 第２抵抗５４、第１電源端子１０及び第１ノード５２間に接続した第３抵抗５６ 、第２電源端子１２及び第１ノード５２間に接続した第４抵抗５８の直列配置を 、回路ヘッドに並列に配置する。抵抗５０及び５２は、回路ヘッドの制動抵抗と しても作用する。第１ノード５２のインピーダンスを、抵抗５６及び５８によっ て指示する。共通モード電圧を正確に固定するために、最小インピーダンスが望 ましい。しかしながら、抵抗５６及び５８の抵抗値を、これら抵抗を流れる電流 が増大するのを考慮すると、任意に小さく選定することができない。 図５は、この問題を軽減する共通モード回路を示す。この回路は、第１回路端 子６及び第１ノード６２間に接続した第１抵抗６０と、第１ノード６２及び第２ 回路端子８間に接続した第２抵抗６４とを具え、さらに、第１ノード６２に接続 したエミッタ及び第１電源端子１０に結合したコレクタを有する第１ＮＰＮトラ ンジスタ６６と、第１ＮＰＮトランジスタ６６のベースに接続したベースを有す るダイオード接続したＮＰＮトランジスタ６８と、第１電源端子１０及び第２Ｎ ＰＮトランジスタ６８のコレクタ間に接続した第３抵抗７０と、第１ノード６２ に接続したエミッタ及び第２電源端子１２に結合したコレクタを有する第１ＰＮ Ｐトランジスタ７２と、第１ＰＮＰトランジスタ７２のベースに接続したベース 及び第２ＮＰＮトランジスタ６８のエミッタに接続したエミッタを有するダイオ ード接続した第２ＰＮＰトランジスタ７４と、第２電源端子１２及び第２ＰＮＰ トランジスタ７４間に接続した第４抵抗７６とを具える。 回路はＡ／Ｂ級で動作する。ノード６２では、インピーダンスはローであり、 これにより共通ノード電圧は正確に固定される。Ａ／Ｂ級動作により、小静止電 流を獲得することができ、最大電流を、第１ＮＰＮトランジスタ６６又は第１Ｐ ＮＰトランジスタ７２から発生させることができる。抵抗６０及び抵抗６４の抵 抗値は両方ともＲd／２に等しいので、有効な共通ノード抵抗はＲd／４に等しく なる。書込みヘッド２の両端間の全体に亘る制動抵抗は、その結果Ｒdとなる。 図１及び２に図示した装置の電流ミラーの切替速度を上昇させるために、電流 ミラーに静止電流を有することが望ましい。この静止電流の設定及び共通モード 回路を好適に組み合わせることができる。図６は、これを実現する実施の形態を 示す。書込み増幅器４も、図１に図示したような、四つの電流ミラー１４，２２ ，３０及び３８と、書込みヘッド２と、第１の切替自在な電流源４６と、第２の 切替自在な電流源４８とを具える。共通モード回路は、第１書込み端子６及び第 １ノード８０間に接続した第１抵抗７８と、第２ノード８４及び第２書込み端子 ８間の第２抵抗８２と、第１ノード８０に接続したエミッタ及び第１電流入力端 子１６に結合したコレクタを有するＮＰＮタイプの第１トランジスタ８６と、第 １トランジスタ８６のベースに接続したベースを有するダイオード接続したＮＰ Ｎタイプの第２抵抗８８と、第１電源端子１０及び第２トランジスタ８８のコレ クタ間に接続した第３抵抗９０と、第１抵抗８６のベースに接続したベース、第 ２ノード８４に接続したエミッタ及び第２電流入力端子２４に結合したコレクタ を有するＮＰＮタイプの第３トランジスタ９２とを具える。さらに、共通ノード 回路は、第１ノード８０に接続したエミッタ及び第３電流入力端子３２に結合し たコレクタを有するＰＮＰタイプの第４トランジスタ９４と、この第４トランジ スタ９４のベースに接続したベース及び第２トランジスタ８８のエミッタに接続 したエミッタを有するダイオード接続したＰＮＰタイプの第５トランジスタ９６ と、第２電源端子１２及び第５トランジスタ９６のコレクタ間に接続した第５抵 抗９８と、第４トランジスタ９４のベースに接続したベース、第２ノード８４に 接続したエミッタ及び第４電流入力端子４０に結合したコレクタを有するＰＮＰ タイプの第６トランジスタ１００とを具える。第１ノード８０及び第２ノード８ ４を相互接続する。トランジスタ８６及び９４を流れる静止電流はこの際、第１ 電流ミラー１４の第１電流入力端子１６及び第３電流ミラー３０の第３電流入力 端子３２に流れ込む。第２電流ミラー２２及び第４電流ミラー３８に対する静止 電流の設定は、トランジスタ９２及び１００によって同様にして行われる。Ｒd ／２を、第１抵抗７８及び第２抵抗８２の抵抗値とし、Ｍを、電流ミラー１４， ２２，３０及び３８の電流ミラー値とする場合、有効な共通モード抵抗は、Ｒd ／（４（Ｍ＋１））となる。書込み端子６の電圧変動により、同一書込み端子６ に現れる電流のＭ倍の電流が第１抵抗７８に生じる。したがって、第１抵抗７８ の見かけの抵抗値Ｒd／２は、係数（Ｍ＋１）によって減少される。同様なこと が第２抵抗８２についても生じる。トランジスタ９４のコレクタを、第３電流入 力端子３２の代わりに第４電流入力端子４０に結合することができ、トランジス タ１００のコレクタを、第４電流入力端子４０の代わりに第３電流入力端子３２ に結合することができる。これは、静止電流の設定に対しては相違がない。その 理由は、トランジスタ９４及び１００の電流は同一だからである。所望の場合に は、トランジスタ９４及び１００の代わりに、トランジスタ８６及び９２のコレ クタを、電流入力端子１６及び２４に交差して接続することができる。 図７は、図６に図示した第１ノード８０及び第２ノード８４間の接続を行う他 の解決法を示す。この場合、この代わりに、第５抵抗１０２を、書込み端子６と 第２ノード８４との間に接続するとともに、第６抵抗１０４を、第１ノード８０ と書込み端子８との間に接続する。これにより、より正確に解決される。その理 由は、トランジスタ８６及び９２並びにトランジスタ９４及び１００はこの際、 それらのエミッタに直列な個別のデジェネレーション抵抗をそれぞれ見つけるか らである。これにより、抵抗８６及び９２間並びに抵抗９４及び１００間のあり 得る不整合の影響を軽減する。また、トランジスタ９４のコレクタを、第３電流 入力端子３２の代わりに第４電流入力端子４０に結合することができ、かつ、ト ランジスタ１００のコレクタを、第４電流入力端子４０の代わりに第３電流入力 端子３２に結合することができる。 図８は、図１，２及び５に図示した装置の第１の切替電流源４６、第２の切替 電流源４８を実現する回路図を示す。二つの切替自在の電流源を、以下の素子、 すなわち、第３ノード１０８に接続したベース及び第１電流入力端子１６に結合 したコレクタを有するＮＰＮトランジスタ１０６と、トランジスタ１０６のベー スに接続したベース及び第１電源端子１０に結合したコレクタを有するＮＰＮト ランジスタ１１０と、第４ノード１１４に接続したベース、トランジスタ１０６ のエミッタに接続したエミッタ及び第４電流入力端子４０に結合したコレクタを 有するＰＮＰトランジスタ１１２と、トランジスタ１１０のエミッタに接続した エミッタ、第４ノード１１４に接続したベース及びコレクタを有するダイオード 接続したＰＮＰトランジスタ１１６と、バイアス電流Ｉ_cを第４ノード１１４に 供給するために第４ノード１１４に結合したバイアス電流源１１８とを具える一 つの回路に結合する。さらに、この回路は、第５ノード１２２に接続したベース 及び第２電流入力端子２４に結合したコレクタを有するＮＰＮトランジスタ１２ ０と、トランジスタ１２０のベースに接続したベース及び第１電源端子１０に結 合したコレクタを有するＮＰＮトランジスタ１２４と、第４ノード１１４に接続 したベース、トランジスタ１２０のエミッタに接続したエミッタ及び第３電流入 力端子３２に結合したコレクタを有するＰＮＰトランジスタ１２６とを具える。 ノード１０８及び１２２を、バッファ１２８及び１３０を介して、情報信号Ｕ_i 及び逆情報信号ＮＵ_iと逆位相で駆動させる。ノード１０８の電圧がハイである とともに、ノード１２２の電圧がローである場合、トランジスタ１１０を導通さ せるとともに、トランジスタ１２４を遮断する。ベース電流源１１８のバイアス 電流Ｉ_cは、トランジスタ１１６を介して、全体がトランジスタ１１０に流れる 。トランジスタ１０６及び１１２のベース−エミッタ電圧の和がトランジスタ１ １０及び１１６のベース−エミッタ電圧の和に等しいので、トランジスタ１０６ ，１１０，１１６及び１１２のベース−エミッタ接合はトランスリニアループを 形成する。この場合、トランジスタのコレクタ電流とベース−エミッタ電圧との 間の関係に対する既知の式により、Ｉ＝ＳＱＲＴ（Ｍ＊Ｎ）＊Ｉ_cに等しいト ランジスタ１０６及び１１２を流れる電流Ｉを獲得することができる。ここで、 ＳＱＲＴをルート関数とし、Ｍを、トランジスタ１０６及び１１０のエミッタ領 域間の比とし、Ｎを、トランジスタ１１２及び１１６のエミッタ領域間の比とす る。この結果、電流Ｉは端子１６及び４０間を流れ、その大きさは電流Ｉ_cに比 例し、比例係数を、トランジスタ１０６，１１０，１１２及び１１６の幾何学的 配置によって決定する。 同様に、ノード１２２の電圧がハイであるとともにノード１０８の電圧がロー である場合、第２電流入力端子２４と第３電流入力端子３２との間に電流が流れ る。このために、バイアス電流源１１８は、好適には、調整自在なすなわちプロ グラム自在の電流源、例えばＩＤＡＣ（電流出力を有するデジタル−アナログコ ンバータ）とする。電流入力端子１６，２４，３２及び４０を全てコレクタに結 合するので、情報信号Ｕ_i及びＮＵ_iの直流レベルはこの場合、書込み増幅器の電 流ミラーの電流入力端子の直流レベルから分離される。したがって、切替電流源 ４６及び４８は、第１電源端子１０及び第２電源端子１２の電源電圧に対して漂 遊する。 バッファ１２８及び１３０は、エミッタ電流源を有するエミッタホロワを具え ることができる。しかしながら、このためにトランジスタ１１０及び１２４を流 れる電流を用いることにより、電流をセーブすることができる。図９は、これを 実現する方法を示す。この場合、バッファ１２８を、ベースが増幅情報信号を受 信し、エミッタを第３ノード１０８に接続し、かつ、コレクタを第１電源端子１ ０に結合したＮＰＮエミッタホロワ１３２とする。トランジスタ１１０のコレク タを、エミッタホロワ１３２のエミッタに接続する。同様に、バッファ１３０は 、ベースが増幅逆情報信号を受信し、エミッタを第５ノード１２２に接続し、か つ、コレクタを第１電源端子１０に結合したＮＰＮエミッタホロワ１３４を具え る。トランジスタ１２４のコレクタを、エミッタホロワ１３４のエミッタに接続 する。その結果、トランジスタ１１０及び１２４のコレクタ電流も、エミッタホ ロワ１３２及び１３４にそれぞれ流れる。さらに、トランジスタ１１０のベース に接続したベース及びトランジスタ１１０のエミッタに接続したエミッタを有す るＮＰＮトランジスタ１３６と、トランジスタ１２４のベースに接続したベース 、トランジスタ１２４のエミッタに接続したエミッタ及び第３ノード１０８に結 合したコレクタＮＰＮトランジスタ１３８とを設ける。トランジスタ１３６及び １３８により、トランジスタ１１０及び１２４のうちの一つが遮断された場合、 エミッタホロワ１３２及び１３４を流れる電流が零とならないようにする。した がって、トランジスタ１１０，１３６，１３８及び１２４の幾何学的配置を等し く選択した場合、二つのエミッタホロワの各々は常にバイアス電流Ｉ_cの半分を 受信する。 エミッタホロワ１３２及び１３４のベースを、例えば、差動対１４０のトラン ジスタによって駆動し、そのベースを、例えばデータフリップフロップによって 供給される相補足的な情報信号Ｕ_i及びＮＵ_iを受信するよう配置する。 図１０は、既に説明した実施の形態と同様な方法で寄生キャパシタを中和する 本発明による装置の他の実施の形態を示す。この装置は、記録担体（図示せず） に情報を記録する書込みヘッド２と、情報信号に応答して書込みヘッド２を駆動 する書込み増幅器４とを具える。書込み増幅器は第１書込み端子６及び第２書込 み端子８を有し、それら端子を、書込み電流を発生させるために書込みヘッド２ に結合する。第１電源端子１０及び第２電源端子１２は、書込み増幅器の電源電 流を受信するよう作用する。この場合、第２書込み端子１２を信号アースに接続 する。増幅器４は、第１電流入力端子１６、第１書込み端子６に結合した第１電 流出力端子１８及び第１電源端子１０に接続した第１共通電流端子２０を有する 第１電流ミラー１４と、第２電流入力端子２４、第２書込み端子８に結合した第 ２電流出力端子２６及び第１電源端子１０に接続した第２共通電流端子２８を有 する第２電流ミラー２２とを具える。中和キャパシタ１４２を、第１電流入力端 子１６と第２電流出力端子２６との間に接続し、第２中和キャパシタ１４４を、 第２電流入力端子２４と第１電流出力端子１８との間に接続する。第１電流ミラ ー１４及び第２電流ミラー２２並びに中和キャパシタ１４２及び１４４の機能及 び作用は、図１及び２の装置のものと類似している。この装置は、第１ＮＰＮ差 動対トランジスタ１５０及び第２ＮＰＮ差動対トランジスタ１５２を有する差動 対を具え、それらのエミッタを相互接続し、それらエミッタは、バイアス電流源 １５４からバイアス電流を受信する。それらのベースを、情報信号Ｕ_i及びＮＵ_i を受信するために接続し、それらのコレクタを、第１電流入力端子１６及び第 ２電流入力端子２４にそれぞれ結合する。第１電流感知抵抗１５６を、第２電源 端子１２と第２電流ミラー２２の他の第２電流出力端子１５８との間に接続し、 第２電流感知抵抗１６０を、第２電源端子１２と第１電流ミラー１４の他の第１ 電流出力端子１６２との間に接続する。さらに、第１ＰＮＰプルダウントランジ スタ１６４は、第１電流感知抵抗１５６に接続したベース及びエミッタと、第１ 電流出力端子１８に結合したコレクタとを有し、第２ＮＰＮプルダウントランジ スタ１６６は、第２電流感知抵抗１６０に接続したベース及びエミッタと、第２ 電流出力端子２６に結合したコレクタとを有する。 差動対は、バイアス電流源１５４のバイアス電流を、第１電流入力端子１６又 は第２電流入力端子２４に搬送する。第１電流ミラー１４が電流を受信すると第 ２プルダウントランジスタ１６６はターンオンされ、その結果、書込み端子８が 第２電源端子１２に相互接続され、電流が、書込みヘッド２を介して、第１電流 出力端子１８から第２電源端子１２に流れることができる。第２電流ミラー２２ が電流を受信すると、その結果書込みヘッド２を流れる逆方向の電流が生じる。 図１１は、図１０に図示した装置に用いる電流ミラーを示す。第１電流ミラー １４及び第２電流ミラー２２はそれぞれ、第１電流入力端子１６及び２４にそれ ぞれ接続したベース及びコレクタ並びに第１電源端子１０に結合したエミッタを 有するダイオード接続したＰＮＰ入力トランジスタＴ_ipと、入力トランジスタＴ_ip のベースに接続したベース、第１電源端子１０に結合したエミッタ並びに第１ 及び第２電流出力端子１８及び２６に接続したコレクタを有するＰＮＰ出力トラ ンジスタＴ_opと、関連の入力トランジスタＴ_ipのベースに接続したベース、第１ 電源端子１０に結合したエミッタ並びに他の第１及び第２電流出力１６２及び１ ５８に接続したコレクタを有する他のＰＮＰ出力トランジスタＴ’_opとを具える 。所望の場合には、直列抵抗をこれらエミッタに直列に配置することができる。 所望の場合には、ここで図示した例のバイポーラトランジスタを、ユニポーラ トランジスタ、例えばＭＯＳトランジスタに置き換えることができる。この場合 、ベース、エミッタ及びコレクタを、ゲート、ソース及びドレインと読む必要が ある。

Claims (1)

1. 【特許請求の範囲】 １．磁気記録担体に情報信号を記録する情報信号記録装置であって、この記録担 体に情報を記録する書込みヘッド（２）と、前記情報信号に応答して前記書込み ヘッド（２）を駆動させるために前記書込みヘッド（２）に結合した第１書込み 端子（６）及び第２書込み端子（８）を有する書込み増幅器（４）とを具える情 報信号記録装置において、前記書込み増幅器（４）は、前記第１書込み端子（６ ）と第２書込み端子（８）のうちの少なくとも一つに負の容量を発生させて、少 なくとも一つの書込み端子を流れる容量性電流と逆方向に指導された容量性補償 電流を発生させる補償手段（１４，２２，１４２，１４４）を更に具えることを 特徴とする情報信号記録装置。 ２．前記書込み増幅器（４）は、前記書込み増幅器（４）に電源電圧を接続する ための第１電源端子（１０）及び第２電源端子（１２）と、 第１電流入力端子（１６）、前記第１書込み端子（６）に結合した第１電流 出力端子（１８）及び前記第１電流入力端子（１０）に接続した第１共通電流端 子（２０）を有する第１電流ミラー（１４）と、 第２電流入力端子（２４）、前記第２書込み端子（８）に結合した第２電流 出力端子（２６）及び前記第１電源端子（１０）に接続した第２共通電流端子（ ２８）を有する第２電流ミラー（２２）と、 前記第１電流入力端子（１６）と第２電流出力端子（２６）との間に接続し た第１キャパシタ（１４２）と、前記第２電流入力端子（２４）と第１電流出力 端子（１８）との間に接続した第２キャパシタ（１４４）のうちの少なくとも一 つと、 前記情報信号の第１の値用に、前記第１書込み端子（６）及び第２書込み端 子（８）を介して前記第１電流出力端子（１８）と第２電源端子（１２）との間 に電流経路を確立し、かつ、前記情報信号の第２の値用に、前記第１書込み端子 （６）及び第２書込み端子（８）を介して前記第２電流出力端子（２６）と第２ 電源端子（１２）との間に電流経路を確立する電流切替手段（４６，３８，３０ ，３８；１５０，１５２，１６４，１６６）とを具えることを特徴と する請求の範囲１記載の情報信号記録装置。 ３．前記電流切替手段は、第３電流入力端子（３２）、前記第１書込み端子（６ ）に結合した第３電流出力端子（３４）及び前記第２電源端子（１２）に接続し た第３共通電流端子（３６）を有する第３電流ミラー（３０）と、 第４電流入力端子（４０）、前記第２書込み端子（８）に結合した第４電流 出力端子（４２）、及び第２電源端子（１２）に接続した第４共通電流端子（４ ４）を有する第４電流ミラー（３８）と、 前記情報信号の第１の値用に第１電流を発生させるために前記第１電流入力 端子（１６）と第４電流入力端子（４０）との間に接続した第１の切替自在の電 流源（４６）と、 前記情報信号の第２の値用に第２電流を発生させるために前記第２電流入力 端子（２４）と第３電流入力端子（３２）との間に接続した第２の切替自在の電 流源（４６）とを具えることを特徴とする請求の範囲２記載の情報信号記録装置 。 ４．前記書込み増幅器は、前記第３電流入力端子（３２）と第４電流出力端子（ ４２）との間に接続した第３キャパシタ（１４６）と前記第４電流入力端子（４ ０）と第３電流出力端子（３４）との間に接続した第４キャパシタ（１４８）の うちの少なくとも一つを具えることを特徴とする請求の範囲３記載の情報信号記 録装置。 ５．前記第３電流ミラー（３０）及び第４電流ミラー（３８）はそれぞれ、第３ 電流入力端子（３２）及び第４電流入力端子（４０）にそれぞれ結合した制御電 極及び第２主電極並びに前記第２電源端子（１２）に結合した第１主電極を有す るダイオード接続した第１導電型の入力トランジスタ（Ｔ_in）と、関連の入力ト ランジスタ（Ｔ_in）の制御電極に接続した制御電極、前記第２電源端子（１２） に結合した第１主電極並びに前記第３電流出力端子（３４）及び第４電流出力端 子（４２）に接続した第２主電極を有する第１導電型の出力トランジスタ（Ｔ_on ）とを具え、 前記第１電流ミラー（１４）及び第２電流ミラー（２２）はそれぞれ、第１ 電流入力端子（１６）及び第２電流入力端子（２４）にそれぞれ結合した制御 電極及び第２主電極並びに前記第１電源端子（１０）に結合した第１主電極を有 するダイオード接続した第２導電型の入力トランジスタ（Ｔ_ip）と、関連の入力 トランジスタ（Ｔ_ip）の制御電極に接続した制御電極、前記第１電源端子（１０ ）に結合した第１主電極並びに前記第１電流出力端子（１８）及び第２電流出力 端子（２６）に接続した第２主電極を有する第１導電型の出力トランジスタ（Ｔ_op ）とを具えることを特徴とする請求の範囲２，３又は４記載の情報信号記録装 置。 ６．前記第１電流ミラー（１４）及び第２電流ミラー（２２）の入力トランジス タ（Ｔ_ip）及び出力トランジスタ（Ｔ_op）の第１主電極を、抵抗（Ｒ_ip，Ｒ_op） を介して前記第１電源端子（１０）に接続し、前記第３電流ミラー（３０）及び 第４電流ミラー（３８）の入力トランジスタ（Ｔ_in）及び出力トランジスタ（Ｔ_in ）の第１主電極を、抵抗（Ｒ_in，Ｒ_on）を介して前記第２電源端子（１２）に 接続したことを特徴とする請求の範囲５記載の情報信号記録装置。 ７．前記書込み増幅器（４）はさらに、前記第１書込み端子（６）と第１ノード （５２）との間に接続した第１抵抗（５０）と、前記第１ノード（５２）と第２ 書込み端子（８）との間に接続した第２抵抗（５４）と、前記第１電源端子（１ ０）と第１ノード（５２）との間に接続した第３抵抗（５６）と、前記第２電源 端子（１２）と第１ノード（５２）との間に接続した第４抵抗（５８）とを具え ることを特徴とする請求の範囲２，３，４，５又は６記載の情報信号記録装置。 ８．前記書込み増幅器はさらに、前記第１書込み端子（６）と第１ノード（６２ ）との間に接続した第１抵抗（６０）と、前記第１ノード（６２）と第２書込み 端子（８）との間に接続した第２抵抗（６４）と、制御電極、前記第１ノード（ ６２）に接続した第１主電極、及び前記第１電源端子（１０）に結合した第２主 電極を有する第１導電型の第１トランジスタ（６６）と、この第１トランジスタ （６６）の制御電極に接続した制御電極、第１主電極、及びその制御電極に接続 した第２主電極を有する第１導電型の第２トランジスタ（６８）と、前記第１電 源端子（１０）と第２トランジスタ（６８）の第２主電極との間に接続した第３ 抵抗（７０）と、制御電極、前記第１ノード（６２）に接続し た第１主電極、及び前記第２電源端子（１２）に結合した第２主電極を有する第 ２導電型の第３トランジスタ（７２）と、前記第３トランジスタ（７２）の制御 電極に接続した制御電極、前記第２トランジスタ（６８）の第１主電極に接続し た第１主電極、及びその制御電極に接続した第２主電極を有する第２導電型の第 ４トランジスタ（７４）と、前記第２電源端子（１２）と第４トランジスタ（７ ４）の第２主電極との間に接続した第４抵抗（７６）とを具える請求の範囲２， ３，４，５又は６記載の情報信号記録装置。 ９．前記書込み増幅器はさらに、 前記第１書込み端子（６）と第１ノード（８０）との間に接続した第１トラ ンジスタ（７８）と、前記第１ノード（８０）と第２書込み端子（８）との間に 接続した第２抵抗（１０４）と、前記第１書込み端子（６）と第２ノード（８４ ）との間に接続した第３抵抗（１０２）と、前記第２ノード（８４）と第２書込 み端子（８）との間に接続した第４抵抗（８２）と、 制御電極、前記第１ノード（８０）に接続した第１主電極、及び前記第１電 源端子（１６）に結合した第２主電極を有する第１導電型の第１トランジスタ（ ８６）と、前記第１トランジスタ（８６）の制御電極に接続した制御電極、第１ 主電極、及びその制御電極に接続した第２主電極を有する第１導電型の第２トラ ンジスタ（８８）と、前記第１電源端子（１０）及び第２トランジスタ（８８） の第２主電極との間に接続した第５抵抗（９０）と、前記第１トランジスタ（８ ６）の制御電極に接続した制御電極、前記第１ノード（８４）に接続した第１主 電極、及び前記第２電源端子（２４）に結合した第２主電極を有する第１導電型 の第３トランジスタ（９２）と、 制御電極、前記第１ノード（８０）に接続した第１主電極、及び前記第３電 流入力端子（３２）と第４電流入力端子（４０）のうちの一方に結合した第２主 電極を有する第２導電型の第４トランジスタ（９４）と、前記第４トランジスタ （９４）の制御電極に接続した制御電極、前記第２トランジスタ（８８）の第１ 主電極に接続した第１主電極、及びその制御電極に接続した第２主電極を有する 第２導電型の第５トランジスタ（９６）と、前記第２電源端子（１２）と前記第 ５トランジスタ（９６）の第２主電極との間に接続した第６抵抗（ ９８）と、前記第４トランジスタ（９４）の制御電極に接続した制御電極、前記 第２ノード（８４）に接続した第１主電極、及び前記第３電流入力端子（３２） と第４電流入力端子（４０）のうちの他方に結合した第２主電極を有する第２導 電型の第６トランジスタ（１００）とを具えることを特徴とする請求の範囲２， ３，４，５又は６記載の情報信号記録装置。 10．前記第２ノード（８４）を前記第１ノード（８０）に接続したことを特徴と する請求の範囲９記載の情報信号記録装置。 11．前記第１の切替自在の電流源（４６）及び第２の切替自在の電流源（４８） は、第３ノード（１０８）に接続した制御電極、第１主電極、及び前記第１電流 入力端子（１６）に結合した第２主電極を有する第１導電型の第７トランジスタ （１０６）と、この第７トランジスタ（１０６）の制御電極に接続した制御電極 、第１主電極、及び前記第１電源出力端子（１０）に結合した第２主電極を有す る第１導電型の第８トランジスタ（１１０）と、第４ノード（１１４）に接続し た制御電極、前記第７トランジスタ（１０６）の第１主電極に接続した第１主電 極、及び前記第４電流入力端子（４０）に結合した第２主電極を有する第２導電 型の第９トランジスタ（１１２）と、前記第８トランジスタ（１１０）の第１主 電極に接続した第１主電極、並びに前記第４ノード（１１４）に接続した制御電 極及び第２主電極を有するダイオード接続した第２導電型の第１０トランジスタ （１１６）と、 バイアス電流を前記第４ノード（１１４）に供給するために前記第４ノード （１１４）に結合したバイアス電流源（１１８）と、 第５ノード（１２２）に接続した制御電極、第１主電極、及び前記第２電流 入力端子（２４）に結合した第２主電極を有する第１導電型の第１１トランジス タ（１２０）と、この第１１トランジスタ（１２０）の制御電極に接続した制御 電極、第１主電極、及び前記第１電源端子（１０）に結合した第２主電極を有す る第１導電型の第１２トランジスタ（１２４）と、前記第４ノード（１１４）に 接続した制御電極、前記第１１トランジスタ（１２０）第１主電極に接続した第 １主電極、及び前記第３電流入力端子（３２）に結合した第２主電極を有する第 ２導電型の第１３トランジスタ（１２６）とを具えることを特徴 とする請求の範囲２，３，４，５，６，７，８，９又は１０記載の情報信号記録 装置。 12．前記第１の切替自在の電流源（４６）及び第２の切替自在の電流源（４８） はさらに、 前記情報信号を受信する制御電極、前記第３ノード（１０８）に接続した第 １主電極、及び前記第１電源（１０）に結合した第２主電極を有する第１導電型 の第１４トランジスタ（１３２）と、前記情報信号を受信する制御電極、前記第 ５ノード（１２２）に結合した第１主電極、及び前記第１電源端子（１０）に結 合した第２主電極を有する第１導電型の第１５トランジスタ（１３４）と、前記 第８トランジスタ（１１０）の制御電極に接続した制御電極、前記第８トランジ スタ（１１０）の第１主電極に接続した第１主電極、及び前記第５ノード（１２ ２）に結合した第２主電極を有する第１導電型の第１６トランジスタ（１３６） と、前記第１２トランジスタ（１２４）の制御電極に接続した制御電極、前記第 １２トランジスタ（１２４）の第１主電極に接続した第１主電極、及び前記第３ ノード（１０８）に結合した第２主電極を有する第１導電型の第１７トランジス タ（１３８）とを具え、前記第８トランジスタ（１１０）の第２主電極を前記第 ３ノード（１０８）に接続し、前記第１２トランジスタ（１２４）の第２主電極 を前記第５ノード（１２２）に接続したことを特徴とする請求の範囲１１記載の 情報信号記録装置。 13．前記電流切替手段は、 バイアス電流源（１５４）からバイアス電流を受信するように各々の第１主 電極を結合し、前記情報信号を受信するように各々の制御電極を接続し、かつ、 前記第１電流入力端子（１６）及び第２電流入力端子（２４）に各々の第２主電 極を結合した第１の導電型の第１差動対トランジスタ（１５０）及び第１の導電 型の第２差動対トランジスタ（１５２）を具える差動対と、前記第２電源端子（ １２）と前記第２電流ミラー（２２）の他の第２電流出力端子（１５８）との間 に接続した第１電流感知抵抗（１５６）と、前記第２電源端子（１２）と前記第 １電流ミラー（１４）の他の第１電流出力端子（１６２）との間に接続した第２ 電流感知抵抗（１６０）と、前記第１電流感知抵抗（１５６） に接続した制御電極及び第１主電極、並びに前記第１電流出力端子（１８）に結 合した第２主電極を有する第１導電型の第１プルダウントランジスタ（１６４） と、前記第２電流感知抵抗（１６０）に接続した制御電極及び第１主電極、並び に前記第２電流出力端子（２６）に結合した第２主電極を有する第１導電型の第 ２プルダウントランジスタ（１６６）とを具えることを特徴とする請求の範囲２ 記載の情報信号記録装置。 14．前記第１電流ミラー（１４）及び第２電流ミラー（２２）はそれぞれ、前記 第１電流入力端子（１６）及び第２電流入力端子（２４）にそれぞれ接続した制 御電極及び第２主電極、並びに前記第１電源端子（１０）に結合した第２主電極 を有するダイオード接続した第２導電型のＰＮＰ入力トランジスタ（Ｔ_ip）と、 前記入力トランジスタ（Ｔ_ip）の制御電極に接続した制御電極、前記第１電源端 子（１０）に結合した第１主電極、並びに前記第１電流出力端子（１８）及び第 ２電流出力端子（２６）に接続した第２主電極を有する第２導電型の出力トラン ジスタ（Ｔ_op）と、関連の入力トランジスタ（Ｔ_ip）の制御電極に接続した制御 電極、前記第１電源端子（１０）に結合した第１主電極、並びに前記他の第１電 流出力端子（１６２）及び他の第２出力端子（１５８）に接続した第２主電極を 有する第２導電型の他の出力トランジスタ（Ｔ’_op）とを具えることを特徴とす る請求の範囲１３記載の情報信号記録装置。 15．磁気記録担体に情報信号を記録するために、請求の範囲１から１４のうちの いずれかに記載の情報信号記録装置に用いる書込み増幅器（４）。