JPH1050190A - Manufacturing method of chip fuse element - Google Patents

Manufacturing method of chip fuse element

Info

Publication number
JPH1050190A
JPH1050190A JP20081096A JP20081096A JPH1050190A JP H1050190 A JPH1050190 A JP H1050190A JP 20081096 A JP20081096 A JP 20081096A JP 20081096 A JP20081096 A JP 20081096A JP H1050190 A JPH1050190 A JP H1050190A
Authority
JP
Japan
Prior art keywords
overcoat resin
substrate
fuse
conductor film
element region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20081096A
Other languages
Japanese (ja)
Inventor
Hiroyuki Fujimori
博行 藤森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP20081096A priority Critical patent/JPH1050190A/en
Publication of JPH1050190A publication Critical patent/JPH1050190A/en
Pending legal-status Critical Current

Links

Landscapes

  • Fuses (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a chip fuse element excellent in surface smoothness. SOLUTION: In the manufacturing method of the chip fuse lelement, a fuse conductor film and terminal electrodes 2a and 2b are formed in the respective element areas of a large sized substrate, after over-coat resin 61 has been formed, which crosses over a dividing groove 12 extended in the longitudinal direction so as to ride across adjacent element areas 10 and 10, the over-coat resin 61 is separated along the dividing groove 12, after that, the large sized substrate is divided so as to be processed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】本発明は、所定回路の異常電
流に対して回路を保護するためのチップヒューズ素子の
製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a chip fuse element for protecting a circuit against abnormal current of a predetermined circuit.

【0002】[0002]

【従来の技術】チップヒューズ素子は、図7に示すよう
に、絶縁基板1の主面にガラスグレーズ層を形成し、同
時に、絶縁基板1の対向する両端部に端子電極2a、2
bを形成し、端子電極2a、2b間の前記ガラスグレー
ズ層上に、アルミニウムなどの金属材料からなるヒュー
ズ導体膜3を形成し、さらに、ヒューズ導体膜3上にガ
ラス膜5を形成し、さらに、オーバーコート樹脂60を
被覆していた。
2. Description of the Related Art As shown in FIG. 7, a chip fuse element has a glass glaze layer formed on a main surface of an insulating substrate 1 and, at the same time, terminal electrodes 2a, 2a and 2b on opposite ends of the insulating substrate 1.
b, a fuse conductor film 3 made of a metal material such as aluminum is formed on the glass glaze layer between the terminal electrodes 2a and 2b, and a glass film 5 is further formed on the fuse conductor film 3. And the overcoat resin 60.

【0003】このようなチップヒューズ素子は、端子電
極2a、2b間に印加される異常電流によって、ヒュー
ズ導体膜3の溶断部分が発熱する。この時、グレーズ層
は、発熱された熱が過度に絶縁基板側に逃げないよう
に、熱伝導率が適宜設定されている。そして、この発熱
によって、ヒューズ導体膜3が溶断し、ヒューズとして
の作用をする。さらに、溶断した部分に軟化したガラス
膜5が充填され、溶断後の高い絶縁性を維持していた。
In such a chip fuse element, a blown portion of the fuse conductor film 3 generates heat due to an abnormal current applied between the terminal electrodes 2a and 2b. At this time, the thermal conductivity of the glaze layer is appropriately set so that the generated heat does not excessively escape to the insulating substrate side. Then, due to this heat generation, the fuse conductor film 3 is melted and acts as a fuse. Furthermore, the softened glass film 5 was filled in the blown portion, and high insulation after the blow was maintained.

【0004】チップヒューズ素子は、例えば1.6mm
×3.2mmなどのチップ状であるため、プリント配線
基板に、他のチップ状電子部品と同様に、自動実装装置
に実装されてる。具体的には、素子の表面を、自動実装
装置の吸着ノズルに接触させて、吸引してプリント配線
基板の所定位置まで搬送し、吸引を解除して、チップヒ
ューズ素子を配置していた。
The chip fuse element is, for example, 1.6 mm
Since it has a chip shape of × 3.2 mm or the like, it is mounted on an automatic mounting apparatus on a printed wiring board, like other chip-shaped electronic components. Specifically, the surface of the element is brought into contact with a suction nozzle of an automatic mounting apparatus, sucked, conveyed to a predetermined position on a printed wiring board, suction is released, and a chip fuse element is arranged.

【0005】[0005]

【発明が解決しようとする課題】しかし、チップヒュー
ズ素子は、特に異常電流に対して、ヒューズ導体膜が溶
断するとともに、安定して絶縁特性を維持することが非
常に重要となる。例えば数十アンペアという過度の異常
電流が端子電極間に印加すると、大きなエネルギーとな
り、ヒューズ導体膜が溶断ではなく破裂してしまう。こ
のような事態に備え、オードーコート樹脂60は、厚み
を厚くしたり、ガラス膜5とオーバーコート樹脂60と
の間に弾性体膜を形成したりしていた。
However, in the chip fuse element, it is very important that the fuse conductor film is blown and that the insulating property is stably maintained, especially against an abnormal current. For example, when an excessive abnormal current of several tens of amperes is applied between the terminal electrodes, the energy becomes large, and the fuse conductor film ruptures instead of fusing. In order to prepare for such a situation, the thickness of the odor coat resin 60 is increased, or an elastic film is formed between the glass film 5 and the overcoat resin 60.

【0006】このため、オーバーコート樹脂60の表面
の平坦性は非常に低下してしまい、その結果、プリント
配線基板への実装時、吸着不良が発生することが多かっ
た。
For this reason, the flatness of the surface of the overcoat resin 60 is greatly reduced, and as a result, poor suction often occurs when the overcoat resin 60 is mounted on a printed wiring board.

【0007】本発明は、上述の課題を解決するために案
出されたものであり、その目的は、オーバーコート樹脂
の表面の平坦性に優れたチップヒューズ素子を製造する
方法を提供するものである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and an object of the present invention is to provide a method for manufacturing a chip fuse element having an excellent overcoat resin surface flatness. is there.

【0008】[0008]

【課題を解決するための手段】本発明によれば、互いに
直交しあう複数の縦方向に延びる分割溝と横方向に延び
る分割溝とによって、複数の四角形状のチップヒューズ
素子となる素子領域に区画された大型基板を準備する工
程と、前記大型基板の各素子領域に、縦方向に延びるヒ
ューズ導体膜を形成する工程と、前記大型基板の各素子
領域の縦方向の両端部に、前記ヒューズ導体膜と接続す
る端子電極を形成する工程と、前記大型基板の横方向に
延びる分割溝に平行に、各々の素子領域の端子電極をを
露出させるようにして、オーバーコート樹脂を連続して
形成する工程と、前記縦方向に延びる分割溝上のオーバ
ーコート樹脂を分離する工程と、前記大型絶縁基板を横
方向に延びるの分割溝と縦方向に延びるの分割溝と縦方
向とで分割する工程とを、含むことを特徴とするチップ
ヒューズ素子の製造方法である。
According to the present invention, a plurality of square-shaped chip fuse elements are formed in a plurality of square-shaped chip fuse elements by a plurality of vertically extending divided grooves and a laterally extending divided groove. A step of preparing a partitioned large substrate; a step of forming a fuse conductor film extending in a longitudinal direction in each element region of the large substrate; and a step of forming the fuse at both ends in a vertical direction of each element region of the large substrate. Forming a terminal electrode to be connected to the conductive film, and forming an overcoat resin continuously so as to expose the terminal electrode of each element region in parallel with the dividing groove extending in the lateral direction of the large substrate. And separating the overcoat resin on the vertically extending dividing groove, and dividing the large-sized insulating substrate into a laterally extending dividing groove, a vertically extending dividing groove, and a longitudinal direction. Preparative, a method of manufacturing a chip fuse element which comprises.

【0009】[0009]

【作用】本発明のチップヒューズ素子では、オーバーコ
ート樹脂が、大型基板において端子電極を形成しない側
(絶縁基板の幅方向)の分割溝に跨がって、隣接する素
子領域にまで一連に形成される。即ち、分割した後のチ
ップヒューズ素子においては、絶縁基板の幅方向の全幅
に渡って、オーバーコート樹脂が形成されることにな
る。
In the chip fuse element of the present invention, the overcoat resin is formed in a series on the large-sized substrate on the side where the terminal electrode is not formed (in the width direction of the insulating substrate) in the adjacent element region. Is done. That is, in the chip fuse element after the division, the overcoat resin is formed over the entire width in the width direction of the insulating substrate.

【0010】従って、幅方向においては、オーバーコー
ト樹脂のダレがなく、全体として、オーバーコート樹脂
の平坦性に優れたものとなり、素子の吸着信頼性が大き
く向上する。
Accordingly, there is no sagging of the overcoat resin in the width direction, so that the overcoat resin has excellent flatness as a whole, and the adsorption reliability of the element is greatly improved.

【0011】また、製造工程、特に大型基板を分割で
は、一方向に延びる分割溝を覆うようにオーバーコート
樹脂が形成されているが、このオーバーコート樹脂を分
割溝上で分離した状態で、分割処理を行うため、分割時
の応力によって、一方側の素子領域でオーバーコート樹
脂の剥離が一切ない。
In the manufacturing process, particularly in the case of dividing a large substrate, an overcoat resin is formed so as to cover a dividing groove extending in one direction. Is performed, there is no peeling of the overcoat resin in the element region on one side due to the stress at the time of division.

【0012】尚、オーバーコート樹脂の分離とは、完全
に分離していることが望ましいが、オーバーコート樹脂
の表面から必ずしも基板に到達していなくともよい。
The overcoat resin is preferably separated completely from the overcoat resin, but does not necessarily have to reach the substrate from the surface of the overcoat resin.

【0013】[0013]

【発明の実施の態様】以下、本発明のチップヒューズ素
子の製造方法を図面に基づいて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a chip fuse element according to the present invention will be described below with reference to the drawings.

【0014】図1は、本発明に係るチップヒューズ素子
の平面図であり、図2は縦方向(基板の長手方向)の断
面構造図であり、図3は、横方向(幅方向)の断面構造
図である。
FIG. 1 is a plan view of a chip fuse element according to the present invention, FIG. 2 is a sectional structural view in a vertical direction (longitudinal direction of a substrate), and FIG. 3 is a sectional view in a horizontal direction (width direction). FIG.

【0015】図において、1は絶縁基板、2a、2bは
端子電極、3はヒューズ導体膜、4a、4bは端面電
極、5は低融点ガラス膜、6オーバーコート樹脂であ
る。
In the figure, 1 is an insulating substrate, 2a and 2b are terminal electrodes, 3 is a fuse conductor film, 4a and 4b are end electrodes, 5 is a low melting point glass film, and 6 is an overcoat resin.

【0016】絶縁基板1は、例えばアルミナセラミック
などからなり、その形状は例えば1.6mm×3.2m
mの矩形状となっている。この絶縁基板1の表面にガラ
スグレーズ層15が形成されている。ガラスグレーズ層
15は、通常、10〜20μmであるが、回路の開閉時
の突入電流に対して感度を鈍くするために、例えば40
μmなどの厚みとしてもよい。
The insulating substrate 1 is made of, for example, alumina ceramic and has a shape of, for example, 1.6 mm × 3.2 m.
m. A glass glaze layer 15 is formed on the surface of the insulating substrate 1. The glass glaze layer 15 usually has a thickness of 10 to 20 μm.
It may be a thickness such as μm.

【0017】ヒューズ導体膜3は、Alなどの金属薄膜
からなり、絶縁基板1の長手方向(一方向)に延び、そ
の中央部が極細状となっており、溶断部3aを構成す
る。そして、ヒューズ導体膜3の両端に接続するように
端子電極2a、2bが重畳接続している。この端子電極
2a、2bは、Ag系厚膜導体膜からなり、その表面の
一部分に必要に応じてNiメッキ、半田や錫メッキが施
されている。
The fuse conductor film 3 is made of a metal thin film such as Al, extends in the longitudinal direction (one direction) of the insulating substrate 1 and has a very thin central portion to form a fusing portion 3a. The terminal electrodes 2 a and 2 b are connected to each other so as to be connected to both ends of the fuse conductor film 3. The terminal electrodes 2a and 2b are made of an Ag-based thick conductor film, and a part of the surface thereof is plated with Ni, solder or tin as needed.

【0018】また、ヒューズ導体膜3、特に、溶断部分
3a上には、低融点ガラス膜5が形成され、さらに、低
融点ガラス膜5を含むヒューズ導体膜3上には、オーバ
ーコート樹脂6が被覆される。
A low-melting glass film 5 is formed on the fuse conductor film 3, especially on the blown portion 3a, and an overcoat resin 6 is formed on the fuse conductor film 3 including the low-melting glass film 5. Coated.

【0019】低融点ガラス膜5は、ホウ珪酸鉛系ガラス
からなり、ヒューズ導体膜3の溶断によって形成された
溶断溝内に、軟化して充填するものであり、これによっ
て、溶断後に高い絶縁性を達成する。
The low-melting glass film 5 is made of lead borosilicate glass and softens and fills a fusing groove formed by fusing the fuse conductor film 3, thereby providing a high insulating property after fusing. To achieve.

【0020】オーバーコート樹脂6は、例えばエポキシ
系樹脂などから成り、主に、耐湿信頼性の向上のため、
絶縁基板1上において、一方向(長手方向)側では、端
子電極2a、2bの端部を露出するように、また、他方
向(幅方向)側では、絶縁基板1の全幅に渡って形成さ
れている。
The overcoat resin 6 is made of, for example, an epoxy resin, and is mainly used for improving moisture resistance reliability.
On the insulating substrate 1, on one side (longitudinal direction) side, the end portions of the terminal electrodes 2a and 2b are exposed, and on the other direction (width direction) side, it is formed over the entire width of the insulating substrate 1. ing.

【0021】また、低融点ガラス膜5とオーバーコート
樹脂6との間には、必要に応じて、過度の異常電流によ
って、ヒューズ導体膜3が破裂し、低融点ガラス膜5が
吹き飛んでしまうことを防止するためシリコンなどの弾
性を有する弾性体層7が配置されている。
If necessary, an excessive abnormal current may cause the fuse conductor film 3 to rupture between the low-melting glass film 5 and the overcoat resin 6, causing the low-melting glass film 5 to blow off. In order to prevent this, an elastic layer 7 having elasticity such as silicon is disposed.

【0022】また、絶縁基板1の長手方向の一対の対向
する端面部分には、端子電極2a、2bと接続する端面
電極4a、4bが形成されている。この端面電極4a、
4bは、例えば、Agなどの導電性金属粉末を含む導電
性樹脂を硬化して形成される。
Further, end face electrodes 4a and 4b connected to the terminal electrodes 2a and 2b are formed on a pair of opposed end face portions in the longitudinal direction of the insulating substrate 1. This end face electrode 4a,
4b is formed by curing a conductive resin containing a conductive metal powder such as Ag, for example.

【0023】次に、上述のチップヒューズ素子の製造方
法を説明する。
Next, a method of manufacturing the above-described chip fuse element will be described.

【0024】まず、複数のチップヒューズ素子となる領
域を区画する分割溝が形成された大型基板を用意する。
この分割溝は、縦方向に延びる分割溝と横方向に延びる
分割溝とが互いに交差するように形成されている。尚、
分割性を向上させるために、大型基板の両主面に分割溝
を形成することが望ましい。尚、2つの縦方向に延びる
分割溝、2つの横方向に延びる分割溝で形成された領域
を素子領域という。
First, a large substrate is prepared in which a dividing groove for dividing a region to be a plurality of chip fuse elements is formed.
The dividing groove is formed such that the dividing groove extending in the vertical direction and the dividing groove extending in the lateral direction cross each other. still,
In order to improve the dividing property, it is desirable to form dividing grooves on both main surfaces of the large-sized substrate. A region formed by two vertically extending divided grooves and two horizontally extending divided grooves is called an element region.

【0025】次に、大型基板の各素子領域の表面に、ガ
ラスグレーズ層15を被着形成する。具体的には、ホウ
珪酸鉛系ガラスペーストを印刷し、焼成することによっ
て形成され、その膜厚は、10〜20μmである。
Next, a glass glaze layer 15 is formed on the surface of each element region of the large substrate. Specifically, it is formed by printing and firing a lead borosilicate glass paste, and its film thickness is 10 to 20 μm.

【0026】次に、大型基板の各素子領域の表面に、A
lのヒューズ導体膜3を形成する。
Next, on the surface of each element region of the large substrate, A
1 is formed.

【0027】具体的には、金属薄膜の被着、フォトレジ
スト膜の塗布、選択的な露光、フォトレジスト膜の選択
的な現像、Al薄膜の選択的なエッチング、フォトレジ
スト膜の剥離によるフォトリソグラフィー技術によって
所定パターンに形成する。
Specifically, deposition of a metal thin film, application of a photoresist film, selective exposure, selective development of a photoresist film, selective etching of an Al thin film, and photolithography by peeling the photoresist film It is formed in a predetermined pattern by a technique.

【0028】次に、大型基板の各素子領域の表面長手方
向の両端部に、端子電極2a、2bを形成する。具体的
には、ヒューズ導体膜3の端部に重畳し、且つ縦方向に
延びる分割溝にまで到達する形状であり、Ag系導電性
ペーストを印刷、焼成により形成する。尚、表面側の端
子電極2a、2bに対向するように、各素子領域の裏面
側の長手方向の両端部も導体膜を焼きつけ形成してもよ
い。
Next, terminal electrodes 2a and 2b are formed at both ends in the longitudinal direction of the surface of each element region of the large substrate. Specifically, it has a shape that overlaps with the end of the fuse conductor film 3 and reaches the vertically extending dividing groove, and is formed by printing and firing an Ag-based conductive paste. Note that the conductor film may also be formed by burning both end portions in the longitudinal direction on the back surface side of each element region so as to face the terminal electrodes 2a and 2b on the front surface side.

【0029】次に、大型基板の各素子領域のヒューズ導
体膜3の溶断部3aを覆うように、低融点ガラス膜5を
形成する。具体的には、ホウ珪酸鉛系ガラスなどの低融
点ガラスペーストの印刷・焼成によって形成する。その
膜厚は、10〜20μmである。
Next, a low-melting glass film 5 is formed so as to cover the fusing portion 3a of the fuse conductor film 3 in each element region of the large substrate. Specifically, it is formed by printing and firing a low melting point glass paste such as lead borosilicate glass. Its film thickness is 10 to 20 μm.

【0030】次に、大型基板の各素子領域のヒューズ導
体膜3を覆うように、シリコン弾性体層7を形成する。
即ち、シリコン弾性被膜7は、低融点ガラス膜5を完全
に覆って形成される。尚、シリコン弾性被膜7は、例え
ばシンエツ社製#8130のシリコンペーストを塗布
し、120℃1時間の熱処理によって硬化されて形成さ
れる。その膜厚は、10〜30μmである。
Next, a silicon elastic layer 7 is formed so as to cover the fuse conductor film 3 in each element region of the large substrate.
That is, the silicon elastic film 7 is formed so as to completely cover the low melting point glass film 5. The silicon elastic film 7 is formed, for example, by applying a silicon paste of # 8130 manufactured by Shin-Etsu Co., Ltd., and curing it by heat treatment at 120 ° C. for 1 hour. Its film thickness is 10 to 30 μm.

【0031】ここまでの大型基板を図4に示す。図4に
おいて、100は大型基板、11・・・は横方向に延び
る分割溝、12・・・は縦方向に延びる分割溝、10・
・・は各素子領域である。
FIG. 4 shows the large substrate thus far. In FIG. 4, 100 is a large-sized substrate, 11... Are horizontally extending dividing grooves, 12.
.. denotes each element region.

【0032】次に、図5に示すように、大型基板100
の各素子領域のヒューズ導体膜3を完全に被い、かつ縦
方向に延びる分割溝12を境界とする隣接する素子領域
10、10に跨がるように、オーバーコート樹脂61を
形成する。即ち、オーバーコート樹脂61は、各素子領
域10の端子電極2a、2bを露出するように、横方向
に延びる分割溝11に平行に形成される。
Next, as shown in FIG.
The overcoat resin 61 is formed so as to completely cover the fuse conductor film 3 in each element region and to straddle the adjacent element regions 10 and 10 with the dividing groove 12 extending in the vertical direction as a boundary. That is, the overcoat resin 61 is formed in parallel with the dividing groove 11 extending in the lateral direction so as to expose the terminal electrodes 2a and 2b of each element region 10.

【0033】オーバーコート樹脂6は、例えばエポキシ
系樹脂などの熱硬化性樹脂や紫外線硬化樹脂などが例示
でき、エポキシ系樹脂の塗布・所定方法、例えば熱処理
や紫外線照射などによって硬化形成する。この厚みは、
例えば20〜50μmの厚みを有する。
The overcoat resin 6 can be, for example, a thermosetting resin such as an epoxy resin or an ultraviolet curable resin. The overcoat resin 6 is formed by application of an epoxy resin and a predetermined method such as heat treatment or ultraviolet irradiation. This thickness is
For example, it has a thickness of 20 to 50 μm.

【0034】次に、図6に示すように、大型基板100
の縦方向に延びる分割溝12に沿って、その表面に形成
された連続されたオーバーコート樹脂61に分離する。
具体的には、縦方向に延びる分割溝12の形状に合致す
る切断治具(カッター)13を用いて行うが、これは、
縦方向に延びる分割溝12に沿って基板100を分割す
る際、連続したオーバーコート樹脂61が安定して分割
されるようにするためのものであり、分割時、分離溝1
2を境界に隣接する一方の素子側にオーバーコート樹脂
6が余分に取られることを防止するものである。従っ
て、この分離の切り込み深さは、オーバーコート樹脂6
の厚み全厚みに渡って分離する必要はなく、上述のオー
バーコート樹脂6が余分に取られることを防止し得る程
度の深さで充分である。
Next, as shown in FIG.
Along the dividing groove 12 extending in the vertical direction of the resin, the resin is separated into a continuous overcoat resin 61 formed on the surface thereof.
Specifically, the cutting is performed using a cutting jig (cutter) 13 that matches the shape of the dividing groove 12 extending in the vertical direction.
When the substrate 100 is divided along the division grooves 12 extending in the vertical direction, the continuous overcoat resin 61 is intended to be divided stably.
The overcoat resin 6 is prevented from being excessively removed on one element side adjacent to the boundary 2. Therefore, the cutting depth of this separation is the overcoat resin 6
It is not necessary to separate the overcoat resin 6 over its entire thickness, and a depth sufficient to prevent the above-mentioned overcoat resin 6 from being excessively removed is sufficient.

【0035】次に、大型基板の各素子領域を区画する横
方向に延びる分割溝11に沿って1次分割処理を行う。
これによって、大型基板は、短冊状の基板となり、端面
電極4a、4bを形成する面が分割によって現れること
になる。
Next, the primary division processing is performed along the division grooves 11 extending in the lateral direction which divide each element region of the large substrate.
Thus, the large-sized substrate becomes a strip-shaped substrate, and the surfaces on which the end surface electrodes 4a and 4b are formed appear by division.

【0036】次に、短冊状の基板の各素子領域の分割面
に、端面電極4a、4bを形成する。これによって、各
素子領域の端子電極2aと端面電極4a、端子電極2b
と端面電極4bとが互いに接続する。
Next, the end face electrodes 4a and 4b are formed on the divided surface of each element region of the strip-shaped substrate. Thereby, the terminal electrode 2a, the end face electrode 4a, and the terminal electrode 2b in each element region are formed.
And the end face electrode 4b are connected to each other.

【0037】次に、短冊状の基板の各素子領域を区画す
る縦方向に延びる分割溝に沿って、2次分割処理を行
う。これによって、各素子領域は、完全に個々に分割さ
れることになる。この時、縦方向に延びる分割溝上に被
着されているオーバーコート樹脂6は、既に縦方向に延
びる分割溝に沿って分離されているため、オーバーコー
ト樹脂6は素子領域の形状に沿って安定して分割される
ことになる。
Next, secondary division processing is performed along division grooves extending in the vertical direction that divide each element region of the strip-shaped substrate. As a result, each element region is completely divided individually. At this time, since the overcoat resin 6 applied on the vertically extending divisional grooves is already separated along the vertically extending divisional grooves, the overcoat resin 6 is stable along the shape of the element region. Will be divided.

【0038】最後に、必要に応じて、端子電極2a、2
bの露出部分、及び端面電極4a、4bの表面に、Ni
メッキ、錫または半田メッキ処理を施す。
Finally, if necessary, the terminal electrodes 2a, 2a
b and the surfaces of the end face electrodes 4a and 4b
Apply plating, tin or solder plating.

【0039】尚、上述の実施例において、端子電極2
a、2bを、ヒューズ導体膜3を形成した直後に形成し
ているが、ガラス膜5、オーバーコート樹脂6を形成し
た後に導電性樹脂の塗布及びその熱(約200℃)硬化
によって形成しても構わない。
In the above embodiment, the terminal electrode 2
a and 2b are formed immediately after the fuse conductor film 3 is formed. However, after the glass film 5 and the overcoat resin 6 are formed, a conductive resin is applied and cured by heat (about 200 ° C.). No problem.

【0040】また、オーバーコート樹脂6を、1次分割
処理前に、切断処理している。これは、大型基板の状態
で切断することが生産性から有効であるためで、例え
ば、1次分割処理によって、短冊状基板とした後に、オ
ーバーコート樹脂6の切断を行ってもよし、2次分割処
理時に同時にオーバーコート樹脂6の切断を行ってもよ
い。
Further, the overcoat resin 6 is cut before the primary division. This is because it is effective to cut in the state of a large substrate from the viewpoint of productivity. For example, the overcoat resin 6 may be cut after forming a strip-shaped substrate by a primary division process, The overcoat resin 6 may be cut at the same time as the dividing process.

【0041】このようにして製造したチップヒューズ素
子は、オーバーコート樹脂6が絶縁基板1の幅方向の全
幅に渡って形成されることになる。従って、1素子領域
内に、オーバーコート樹脂を島状に形成した場合(図
7)に比較して、オーバーコート樹脂6を塗布した際に
発生する周囲のダレがなくなり、その結果、オーバーコ
ート樹脂6の表面の平坦性が大幅に向上する。そして、
プリント配線基板に、吸着によって実装した場合に、吸
着信頼性が大きく向上する。
In the chip fuse element manufactured in this manner, the overcoat resin 6 is formed over the entire width of the insulating substrate 1 in the width direction. Accordingly, as compared with the case where the overcoat resin is formed in an island shape in one element region (FIG. 7), there is no sagging around when the overcoat resin 6 is applied. The surface flatness of No. 6 is greatly improved. And
When mounted on a printed wiring board by suction, suction reliability is greatly improved.

【0042】[0042]

【実験例】本発明者は、本発明品によるオーバーコート
樹脂6の平坦性を測定した。尚、比較品は、絶縁基板
(素子領域)にオーバーコート樹脂を島状に形成したの
である。尚、オーバーコート樹脂6の厚みは、40μm
とした。
EXPERIMENTAL EXAMPLE The inventor measured the flatness of the overcoat resin 6 according to the present invention. In the comparative product, an overcoat resin was formed in an island shape on an insulating substrate (element region). In addition, the thickness of the overcoat resin 6 is 40 μm.
And

【0043】平坦性は、図3のように、基板の幅方向
(全幅L)において、オーバーコート樹脂の最高高さ部
分から4μm以内(Δh)の領域の幅(l)とした時
に、l/L(平坦度)で表した。尚、L=3.2mmで
ある。
As shown in FIG. 3, when the width (l) of the region within 4 μm (Δh) from the maximum height of the overcoat resin in the width direction of the substrate (total width L) as shown in FIG. It was represented by L (flatness). In addition, L = 3.2 mm.

【0044】その結果、本発明品では、l=1.4mm
であり、平坦度が0.87であった。これに対して、比
較品は、l=0.3mmであり、平坦度が0.19であ
った。
As a result, in the product of the present invention, l = 1.4 mm
And the flatness was 0.87. On the other hand, the comparative product had l = 0.3 mm and the flatness was 0.19.

【0045】又、プリント配線基板への自動実装装置に
おける吸着度(正常実装数/全実装数)は、本発明品で
は99.9999%であり、比較品では、99.7%で
あった。
The degree of adsorption (the number of normal mountings / the total number of mountings) in the automatic mounting apparatus on the printed wiring board was 99.9999% for the product of the present invention and 99.7% for the comparative product.

【0046】通常、プリント配線基板への自動実装装置
における吸着度は、99.99%以上が要求されている
が、比較品では大きく下回ってしまう。
Normally, the degree of adsorption in an automatic mounting apparatus for a printed wiring board is required to be 99.99% or more, but it is much lower than that of a comparative product.

【0047】尚、本発明者が種々検討した結果、吸着度
の99.99%以上を達成するためには、平坦度は、
0.25以上必要であることが判ったが、本発明の製造
方法では、オーバーコート樹脂6の膜厚をどんなに変化
しても、0.25以上の平坦度が得られることを確認し
た。
Incidentally, as a result of various studies by the present inventors, in order to achieve 99.99% or more of the adsorption degree, the flatness must be:
It was found that 0.25 or more was required, but it was confirmed that the manufacturing method of the present invention could provide a flatness of 0.25 or more regardless of the thickness of the overcoat resin 6 no matter how the thickness was changed.

【0048】尚、上述の製造方法において、ヒューズ導
体膜3のAlは酸化されやすい材料であり、端子電極2
a、2bを形成する前、さらに、端子電極2a、2bを
形成している最中に、ヒューズ導体膜3の表面に酸化被
膜が形成されてしまい、端子電極2a、2bとヒューズ
導体膜3との接続信頼性が低下してしまう。
In the above-mentioned manufacturing method, Al of the fuse conductor film 3 is a material which is easily oxidized, and the terminal electrode 2
Before the formation of the terminal electrodes 2a and 2b, and during the formation of the terminal electrodes 2a and 2b, an oxide film is formed on the surface of the fuse conductor film 3, so that the terminal electrodes 2a and 2b and the fuse conductor film 3 The connection reliability is reduced.

【0049】このため、本発明のオーバーコート樹脂6
を分離治具によって切断する際に、端子電極2a、2b
とヒューズ導体膜3との重畳部分に、先端が鋭い刃先の
押圧治具によって押圧して、ヒューズ導体膜3の表面の
数十Åの酸化被膜を破壊して、ヒューズ導体膜3と端子
電極2a、2bとの接続信頼性を高めることが重要であ
る。
For this reason, the overcoat resin 6 of the present invention
Are cut by the separation jig, the terminal electrodes 2a, 2b
Of the fuse conductor film 3 and the terminal electrode 2a by pressing the overlapped portion of the fuse conductor film 3 and the terminal electrode 2a. It is important to improve the connection reliability with the second and second wires.

【0050】従って、本発明のオーバーコート樹脂6を
切断治具の形状を、先端がが鋭い刃先を有する井桁状の
切断・押圧治具を用いれば、オーバーコート樹脂6の切
断とヒューズ導体膜3表面の酸化被膜の破壊とを同時に
行うことができる。
Therefore, if the jig for cutting the overcoat resin 6 of the present invention is used as a jig-shaped cutting / pressing jig having a sharp edge, the cutting of the overcoat resin 6 and the fuse conductor film 3 can be performed. Destruction of the oxide film on the surface can be performed simultaneously.

【0051】[0051]

【発明の効果】以上のように、本発明のチップヒューズ
素子の製造方法によれば、オーバーコート樹脂を平滑性
を高めて形成することができるため、プリント配線基板
への実装効率が非常に向上する。
As described above, according to the method for manufacturing a chip fuse element of the present invention, the overcoat resin can be formed with improved smoothness, so that the efficiency of mounting on a printed wiring board is greatly improved. I do.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るチップヒューズ素子の平面図であ
る。
FIG. 1 is a plan view of a chip fuse element according to the present invention.

【図2】本発明に係るチップヒューズ素子の長手方向の
断面構造図である。
FIG. 2 is a longitudinal sectional structural view of a chip fuse element according to the present invention.

【図3】本発明に係るチップヒューズ素子の幅方向の断
面構造図である。
FIG. 3 is a cross-sectional structural view in the width direction of the chip fuse element according to the present invention.

【図4】本発明の製造方法の主要工程を示す平面図であ
る。
FIG. 4 is a plan view showing main steps of the manufacturing method of the present invention.

【図5】本発明の製造方法の主要工程を示す平面図であ
る。
FIG. 5 is a plan view showing main steps of the manufacturing method of the present invention.

【図6】本発明の製造方法の主要工程を示す断面構造図
である。
FIG. 6 is a sectional structural view showing main steps of the manufacturing method of the present invention.

【図7】従来のチップヒューズ素子の平面図である。FIG. 7 is a plan view of a conventional chip fuse element.

【符号の説明】[Explanation of symbols]

1・・・・・・・絶縁基板 15・・・・・・グレーズ層 2a、2b・・・端子電極 3・・・・・・・ヒューズ導体膜 4a、4b・・・端面電極 5・・・・・・・低融点ガラス膜 6・・・・・・・オーバーコート樹脂 1 ... Insulating substrate 15 ... Glaze layer 2a, 2b ... Terminal electrode 3 ... Fuse conductor film 4a, 4b ... End face electrode 5 ... .... Low melting point glass film 6 ..... Overcoat resin

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 互いに直交しあう複数の縦方向に延びる
分割溝と横方向に延びる分割溝とによって、複数の四角
形状のチップヒューズ素子となる素子領域に区画された
大型基板を準備する工程と、 前記大型基板の各素子領域に、縦方向に延びるヒューズ
導体膜を形成する工程と、 前記大型基板の各素子領域の縦方向の両端部に、前記ヒ
ューズ導体膜と接続する端子電極を形成する工程と、 前記大型基板の横方向に延びる分割溝に平行に、各々の
素子領域の端子電極を露出させるようにして、オーバー
コート樹脂を連続して形成する工程と、 前記縦方向に延びる分割溝上のオーバーコート樹脂を分
離する工程と、 前記大型絶縁基板を横方向に延びるの分割溝と縦方向に
延びるの分割溝と縦方向とで分割する工程とを、 含むことを特徴とするチップヒューズ素子の製造方法。
A step of preparing a large-sized substrate partitioned into a plurality of quadrangular chip fuse elements by a plurality of vertically extending divisional grooves and a plurality of laterally extending divisional grooves orthogonal to each other; Forming a vertically extending fuse conductor film in each element region of the large substrate; and forming terminal electrodes connected to the fuse conductor film at both longitudinal ends of each element region of the large substrate. A step of forming an overcoat resin continuously so as to expose terminal electrodes of each element region in parallel with the laterally extending divisional groove of the large-sized substrate; and Separating the overcoat resin, and dividing the large-sized insulating substrate into a laterally extending dividing groove, a longitudinally extending dividing groove, and a vertical direction. A method for manufacturing a fuse element.
JP20081096A 1996-07-30 1996-07-30 Manufacturing method of chip fuse element Pending JPH1050190A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20081096A JPH1050190A (en) 1996-07-30 1996-07-30 Manufacturing method of chip fuse element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20081096A JPH1050190A (en) 1996-07-30 1996-07-30 Manufacturing method of chip fuse element

Publications (1)

Publication Number Publication Date
JPH1050190A true JPH1050190A (en) 1998-02-20

Family

ID=16430582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20081096A Pending JPH1050190A (en) 1996-07-30 1996-07-30 Manufacturing method of chip fuse element

Country Status (1)

Country Link
JP (1) JPH1050190A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2478114A (en) * 2010-02-24 2011-08-31 James Thomas Charles Godden Coin Stacker

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2478114A (en) * 2010-02-24 2011-08-31 James Thomas Charles Godden Coin Stacker

Similar Documents

Publication Publication Date Title
US4873506A (en) Metallo-organic film fractional ampere fuses and method of making
US6153256A (en) Chip resistor and method of making the same
JP2000512066A (en) Surface mount fuse and its manufacturing method
JP3846312B2 (en) Method for manufacturing multiple chip resistors
JPH0433230A (en) Chip type fuse
JPH1050190A (en) Manufacturing method of chip fuse element
JP2002140975A (en) Fuse element and its manufacturing method
JPH0963454A (en) Chip fuse
JP4037248B2 (en) Circuit protection element and manufacturing method thereof
JP2002367801A (en) Chip resistor and its manufacturing method
JPH04245132A (en) Base for chip fuse and chip fuse using it
JPH08102244A (en) Chip fuse
JP4306892B2 (en) Method for manufacturing circuit protection element
JP2006319260A (en) Chip resistor
JPH08236004A (en) Chip fuse and manufacturing method thereof
JPH1050191A (en) Manufacturing method of chip fuse element
JP3913121B2 (en) Method for manufacturing a chip resistor having a low resistance value
JPH08129950A (en) Chip fuse
JP2024176691A (en) Resistors
JP3812442B2 (en) Method for manufacturing multiple chip resistors
JP3846311B2 (en) Method for manufacturing multiple chip resistors
JP2000331590A (en) Circuit protection element and its manufacture
JPH07211509A (en) Chip resistor and manufacturing method thereof
JPH09153328A (en) Chip fuse
JPS6255832A (en) Small fuse resistor