JPH10503062A - 低漏洩非ヒューズ構造及び組立方法 - Google Patents
低漏洩非ヒューズ構造及び組立方法Info
- Publication number
- JPH10503062A JPH10503062A JP9501608A JP50160897A JPH10503062A JP H10503062 A JPH10503062 A JP H10503062A JP 9501608 A JP9501608 A JP 9501608A JP 50160897 A JP50160897 A JP 50160897A JP H10503062 A JPH10503062 A JP H10503062A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- fuse
- silicon nitride
- silicon
- conductor electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/491—Antifuses, i.e. interconnections changeable from non-conductive to conductive
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
下部導体電極及び上部導体電極間に配設された非ヒューズ。この非ヒューズ材料は2つのシリコンナイトライドレイヤー間に設けられた1層のアモルファスシリコンレイヤーよりなる。二酸化シリコンの1つの薄いレイヤーが上記アモルファスシリコン及び上記シリコンナイトライドレイヤーの1層の間に設けられている。
Description
【発明の詳細な説明】
低漏洩非ヒューズ構造及び組立方法
発明の背景
1.発明の技術分野
本発明は非ヒューズ(antifuse)の改良に関する。更に詳しくは、金属−金属ア
モルファスシリコンの非ヒューズ構造並びにその組立方法に関する。
2.先行技術
アモルファスシリコンの非ヒューズに共通した問題は意図しない非ヒューズに
より惹き起こされる高レベルの漏洩である。この漏洩は適用電圧5ボルトに於い
て典型的には数ナノアンペアである。絶縁に於いて、単一の非ヒューズによって
惹き起こされるこのような漏洩はとるに足りないものと考えられるかも知れない
。大型のFPGA集積回路は数ミリアンペアの集合漏洩を有する100万以上の
非ヒューズを採用している。この漏洩は温度、とりわけ通常の操作条件下のFP
GAアレイ中に発生する70乃至125℃の高温によって急速に悪化する。
シリコンナイトライドレイヤーを非ヒューズレイヤー(通常はシリコンナイト
ライド−アモルファスシリコン−シリコンナイトライドの非ヒューズ材料)に加
えることはこの漏洩を有意義に低減しない。かくしてこの問題を回避する非ヒュ
ーズ構造の要求がある。加えて、非ヒューズアレー中の問題はこれ迄のところ意
図した非ヒューズのプログラミングの過程での意図しない非ヒューズのプログラ
ミングにあった。意図しないプログラミングの非ヒューズの漏洩を実質的に低減
する間に意図しない非ヒューズのプログラミングを防止する上で助けとなる非ヒ
ューズ構造もまた要求される所である。
本発明の目的の一つは、従って、プログラムしていない状態で低減された漏洩
を示す非ヒューズを提供することにある。
本発明の更なる目的の一つは、如何なる非ヒューズアレイ中にも配置され且つ
先行技術による非ヒューズに較べて意図しないプログラミングによる影響を受け
にくい非ヒューズを提供するにある。
発明の簡単な記述
本発明の非ヒューズは下部導体電極と上部導体電極間に配置された非ヒューズ
よりなる。この非ヒューズは2つのシリコンナイトライド間に配備されたアモル
ファスシリコンレイヤーを含む。二酸化シリコンの薄いレイヤー(すなわち、約
1〜300オングストローム、望ましくは約30オングストローム)は、アモル
ファスシリコンのレイヤーとシリコンナイトライドレイヤーの一つとの間に配置
される。
本発明の第1の実施態様に於いて、二酸化シリコンのレイヤーはアモルファス
シリコンと、下側のシリコンナイトライドレイヤーとの間に配置される。第2の
実施態様では二酸化シリコンレイヤーはアモルファスシリコンレイヤーと上部、
シリコンナイトライドレイヤーとの間に配備される。第1の実施態様の非ヒュー
ズは正のVppポテンシャルが下部電極に付加される方向に高いBVGを示す。第
2の実施態様の非ヒューズは正のVppポテンシャルが上部電極に加えられる方向
に高いBVGを示す。両者のBVGの量差は約0.5乃至3V、典型的には約2
Vである。
本発明の非ヒューズは約5Vで約数乃至数10ピコアンペアの未プログラム状
態に於ける漏洩を示すことが発明者等によって決定付けられた。これは従来技術
の非ヒューズの漏洩に較べて率にして100だけ低い。
図面の簡単な説明
図1は本発明の第1実施例の非ヒューズの1つの断面図。
図2は本発明の第2実施例の非ヒューズの1つの断面図。
図3a−3eは組立方法から選ばれた工程を完結した后の図1同様の非ヒューズ
を備えた非ヒューズの断面図。
図4a−4bは組立方法から選ばれた工程を完了した后の図2同様の非ヒューズ
を備えた非ヒューズの断面図である。
望ましい実施例の詳細な説明
通常の知識を有する者なら本発明の以下の記述は単に図を採って説明したもの
にすぎず、どのみち限定的なものではないことが判るであろう。本発明の他の実
施態様も当業者にとって同様なものであることを示している。
先づ図1及び図2を参照するに、本発明の2つの実施態様になる非ヒューズの
断面図で示されている。当業者なら図1及び図2は図示の非ヒューズを含む種々
のレイヤーの相対位置を単に示していること並びに本発明を実施する上での種々
の非ヒューズの幾何学的配列が採用され、例えば下部電極及び非ヒューズ材料が
開口を備えた内部レイヤーの下に配置されること、非ヒューズ材料を含むレイヤ
ーズが当該内部レイヤーである誘電体レイヤー中の非ヒューズ開口内に配置され
ること、非ヒューズ材料を含むレイヤーが当該非ヒューズの1つのプラグ上に設
けられること、及びこれらの着想を組み合わせることが判るであろう。
図1を参照すると、本発明の第1実施態様になる非ヒューズ10が断面図で示
されている。非ヒューズはサブストレート12上に組立てられている。通常の技
倆を有する者なら、サブストレート12は能動装置を含む半導体サブストレート
の上もしくは導体サブストレート上に設けられている絶縁レイヤーよりなること
、或はサブストレート12はそれ自体が絶縁材料より形成されていること、が判
るであろう。
非ヒューズ10用の導体電極14はサブストレート12の上方に配備され、チ
タニウムナイトライド/アルミニウムの如き材料から構成されている。通常、必
ずしも必要ではないが、下部電極14は集積回路内の金属製内部接続レイヤーの
1部分によって範囲が定められていて、通常の技倆を有するものなら、下部導体
電極14はこのような目的のために用いられる既知の材料のいづれかより構成さ
れていることが判るであろう。このようなレイヤーは約5,000オングストロ
ームから約2000オングストローム、典型的には9000オングストロームに
至る標準厚みを有している。
第1シリコンナイトライドレイヤー16は下部導体電極14の上面に設けられ
ている。二酸化シリコンレイヤー18(すなわち約1乃至300オングストロー
ム、望ましくは約30オングストローム)は第1シリコンナイトライドレイヤー
16の上面に設けられている。約100オングストロームから約1,500オン
グストローム、典型的には約450オングストロームに至る厚みをもった二酸化
シリコンの薄いレイヤー18(すなわち、約1から約300オングストローム、
望ましくは約30オングストローム)が第1シリコンナイトライドレイヤー16
の上面に設けられている。約100オングストロームから約1500オングスト
ロームに至る厚みを持ったアモルファスシリコンレイヤー20がシリコンナイト
ライドレイヤー18の上面に配置されている。アモルファスシリコンレイヤー2
0はドープなしかもしくはリン、ヒ素もしくは酸素をドープ種として用い1e1
8未満の濃度でドープすることもできる。第2のシリコンナイトライドレイヤー
22はアモルファスシリコンレイヤー20の上面に設けられている。第2シリコ
ンナイトライドレイヤー22は典型的には約1オングストロームから約300オ
ングストローム、好ましくは約65オングストロームに至る厚みを有する。レイ
ヤー16,18,20及び22はともども、複合非ヒューズ材料24を含む。
図1の非ヒューズ10の最終エレメントは第2のシリコンナイトライドレイヤ
ー22の上面上方に配置されている上部導体電極26である。下部導体電極14
をもってするように、上部導体電極26は内部接続レイヤーの1部を含むように
してもよくまた当目的のために知られた材料によって構成してもよい。本技術に
ついての当業者によって評価され得るように、下部、上部両方の導体電極14,
26はバリヤーレイヤー(図1には不図示)を含んでいてもよい。当業者であれば
、他のレイヤー、例えばパッシベーション(passivation…不動態化)、も本発明
の非ヒューズを含む実際の装置の組立に採用できることは評価されるであろう。
これらのレイヤー、それらの目的及び形成工程は当業上良く知られた所であるが
、その記述はあまりにもやゝこしく且つ本発明の開示を不明瞭とするのでこれを
避けるためこゝでは記述しない。
本発明の非ヒューズの第2の実施態様は図2の断面図に図示する所である。図
2の非ヒューズ10は薄いオキサイドレイヤー18を除けば図1の非ヒューズ1
0と類似している。この開示の理解を容易とするために、非ヒューズ10に在る
非ヒューズ30のエレメンツは図1の対応物と同一符号番号を付することにする
。当業者なら図2の非ヒューズ30中の種々なレイヤーは図1の非ヒューズ10
の対応レイヤーと同様な材料を含むこと及び同一もしくは類似の厚みを持ち得る
ことも評価できるであろう。
図2でみてきた所から、非ヒューズ30はまたサブストレート12上に組み立
てられることは判るであろう。非ヒューズ30の下部導体電極14はサブストレ
ート12上に形成される。図1の実施態様の如く、下部導体電極14は通常集積
回路の内部接続レイヤーの1部分により範囲が定められる。
第1のシリコンナイトライドレイヤー16は下部導体電極14の上面に配置さ
れる。図2の非ヒューズ30は図1の非ヒューズ10と全く同一である。
構造中のこの点について、図1及び図2の非ヒューズは違っている。図1の非
ヒューズ10とは違ってアモルファスシリコン20のレイヤーは、図2の非ヒュ
ーズ30に於ける第1シリコンナイトライドレイヤー16の上面に設けられてい
る。アモルファスシリコンレイヤー20はドープなしとすることもできればリン
、ヒ素、窒素乃至酸素をドープ種として用いて1e18未満の濃度のものでドー
プすることもできる。
シリコンオキサイドの薄いレイヤー18(すなわち、約1乃至約300オング
ストローム、好ましくは約30オングストローム)はアモルファスシリコンレイ
ヤー20の上面に配備される。第2のシリコンナイトライドレイヤー22は二酸
化シリコンの薄いレイヤーの上面に設けられる。
図2の非ヒューズ30の最終エレメントは第2シリコンナイトライドレイヤー
22の上面に配置された上部導体電極26である。下部導体電極14をもってす
るの同様、上部導体電極26が内部接続金属レイヤーの一部をなすことも可能で
あり、また、本目的のために知られた材料をもって構成することも可能である。
図1の非ヒューズの如く、図2の非ヒューズ30に於ける下部及び上部の導体電
極14,16がともどもバリヤーレイヤー(図2には不図示)を含んでいてもよい
。
図1の非ヒューズ10のように、当業者なら他のレイヤー、例えば、不動態化
のレイヤーが、図2に示した本発明の非ヒューズ30を含む実際の装置の組立に
採用するであろう。これらのレイヤーや、夫々の目的及び形成方法は当業上よく
知られているので開示を煩雑にし本発明の開示をわかりにくくするのを避けるた
めにこゝでは触れないことにする。
レイヤー16,18,20及び22はともども図1及び図2の非ヒューズ10及
び30の非ヒューズ材料24を夫々形成している。構成レイヤーの組合せ厚みは
、非ヒューズ10及び30がプログラムを作る電圧、すなわち、高インピーダン
ス状態から低インピーダンス状態に変わる際の電圧を決定する。一例として本発
明の図1の非ヒューズ10は、約65オングストロームの厚みの第1のシリコン
ナイトライドレイヤー16、約30オングストロームの二酸化シリコンの薄いレ
イヤー18、約450オングストロームの厚みのアモルファスシリコンレイヤー
20及び約65オングストロームの厚みの第2のシリコンナイトライドレイヤー
22を含んでいるが、これは下部導体電極14に正のポテンシャルが付加された
場合は約12ボルトのプログラム電圧を、上部導体電極26に正のポテンシャル
が支えられた場合は約10.5ボルトのプログラム電圧を示す。図2の非ヒュー
ズが上掲の厚みのレイヤーを用いて組立てられた場合で正のポテンシャルが上部
導体電極26に付加されると約12ボルト、正のポテンシャルが下部導体電極1
4に支えられると約10.5ボルトのプログラム電圧を示す。
図1の非ヒューズ10及び図2の非ヒューズ30の両者に於いて、シリコンナ
イトライドレイヤー16及び22の1つとアモルファスシリコンレイヤー20と
の間に薄い酸化シリコンのレイヤー18を挿入すると、非ヒューズ10及び30
の漏洩を約100の倍率をもって劇的に低減する。この漏れの著減は、ナイトラ
イド(窒化物)が一つの正孔(hole)導体であり、酸化物が電子導体であると云う事
実によるためと、信ぜられている。これは導通が電子によって制約されているた
めに低い漏れでもナイトライドをしてより高電圧に耐えさせる結果となる。
本発明の非ヒューズ10及び30では漏洩の減少は両方向ともども影響を受け
、BVGでは一方向のみに影響を受ける。斯様にどの方向の電流が低い絶縁破壊
電圧を持つのかを調整することができる。こゝに図1の非ヒューズ10及び図2
の非ヒューズ30の間に横在する実施上の理由の差がある。シリコンナイトライ
ドレイヤー16とアモルファスシリコンレイヤー20との間或いはアモルファス
シリコンレイヤー20と第2のシリコンナイトライドレイヤー22との間に酸化
物18を入れたり入れないかを選択することにより、プログラムすべきではない
がプログラミングの間、大きな電圧をもって強調される(stress)非ヒューズのプ
ログラミングのチャンスを減らすことによってプログラミングの歩留りを改善す
ることが可能となる。
本発明の非対称プログラミング電圧特性による利益はプログラミングパスを横
切って逆極性のプログラミング電圧を設定する偽りのプログラミングパスによっ
てどのアレイ中に於いても意図しない非ヒューズプログラミングを避けることが
できる、と云う点である。
既に述べたように、上述の複合非ヒューズ材料24は内部レイヤー絶縁レイヤ
ー中に形成された非ヒューズ開口内に配置されるか或は導体プラグ技術もしくは
類似の技術を用いることにより上述のような開口について全体が上方乃至下方に
或は一部分が上方乃至下方に形成され得る。本発明の非ヒューズを用いることに
より、特異な非ヒューズの幾何学的配列が本発明の範域内に置かれている。
本発明の非ヒューズを実施するには種々の方法が採用可能である。その工程の
正しい順序は望む非ヒューズの特異な幾何学的配列に依拠している。例えば、本
発明の技術によってプラグタイプの非ヒューズが組立てられる場合は、内部誘電
体レイヤーを形成する工程、その内部に開口を形成する工程及びプラグを形成す
る工程が、多数のレイヤーの複合非ヒューズ24を形成するために使われる工程
に先立つであろう。この他の平坦な非ヒューズ構造に於いては、多数のレイヤー
の複合非ヒューズを形成するために使われる工程が、内部誘電体レイヤーの形成
に使われる工程、その内部に開口を設ける工程及び上部非ヒューズ電極を形成す
る工程に先立って完遂される。
本発明の非ヒューズ組立方法に於いて、マルチレイヤー複合非ヒューズ材料2
4中の酸化物のレイヤー18は、プラズマ酸化、プラズマ堆積、その他のCVD
方法及び酸素雰囲気下の熱酸化を含む種々の方法によって形成される。本発明の
目下の所、望ましい実施例によれば、酸化物レイヤー18はO2中でのプラズマ
酸化によって形成される。この方法はホトレジスト(photoresist)なしで通常、
装置内で行なわれる。当業者ならばこの方法はまたナイトライド及びシリコンが
同様な装置のピースに堆積する間に本来の位置で行なわれ、これによって非ヒュ
ーズ方法を簡略化することが評価されるであろう。
さて図3a−3eを参照するに本発明の第1の実施例になる非ヒューズの2つの
違った断面図が提示され組立方法から選出された工程を終えて得られた構造物を
示している。図3a−3eに図示した特殊な非ヒューズの幾何学的配列はプラグ非
ヒューズを示しているが、当業者なら本発明のコンセプトは当該図に示した特殊
な非ヒューズに限定されないことが判るであろう。事実、当業者なら本発明は、
例えば複合非ヒューズ材料が内部誘電体レイヤーに内設された通路(via)内に形
成されたもの或は全体的もしくは部分的にこれらの通路上方もしくは下方に形成
されるものなど、如何なる形の非ヒューズにも適用される。
先づ図3aでは下部導体電極14はサブストレート12の上面に形成されてい
て、これは通常、たゞし必須ではないが、マイクロ回路の他のレイヤーの上方に
配置されている複合絶縁レイヤーを含んでいる。下部導体電極14は最も多くの
場合集積回路内の内部連結レイヤーの1部でありかくして標準的加工技術を用い
てこれらのレイヤーに採用される材料より形成され得るのであるが、当業者なら
多くの他の導体材料がこれに代わって使用できることが判るであろう。
内部レイヤーの誘電体レイヤー32は下部導体レイヤー14の上面に形成され
ている。内部誘電体レイヤー32は典型的にはCVD二酸化シリコンの如き材料
にて形成され、その厚みは約5000オングストローム乃至約15000オング
ストロームの範囲、通常は約9000オングストロームである。通常のマスキン
グ及びエッチングがこれに続き内部誘電体レイヤー32を介して下部電極14の
上面に連通する非ヒューズ開口34を形成する。
タングステンの如き材料を含む導体36は、全面堆積(blanket deposition)
及びこれに従属するエッチング工程を用いて導体プラグ36の頂部及び内部誘電
体レイヤー32の上面を平坦化する(planarize)ことにより非ヒューズ開口34
内に形成される。
タングステンプラグ技術は当業上良く知られる所である。図3aは上掲工程の
遂行后の得られた構造物を示す。
図3bを参照するに、複合非ヒューズレイヤー24が形成されている。本発明
の当今望ましいとする実施例によれば、シリコンナイトライドの第1のレイヤー
は約1オングストローム乃至約300オングストロームの範囲、典型的には約6
5オングストロームの厚みに達するようCVD技術を使って形成される。次に約
1オングストローム乃至約300オングストロームの範囲、望ましくは約30オ
ングストロームの厚みを持った二酸化シリコンの薄いレイヤー18が形成される
。アモルファスシリコンのレイヤー20がこれに続いて二酸化シリコンの上面に
形成されその厚みは約100オングストローム乃至約1500オングストローム
の範囲、好ましくは約450オングストロームに達するようCVD技術を適用す
る。このアモルファスシリコンレイヤー20はドープなしか或はリン、ヒ素、窒
素もしくは酸素を用いて望ましくは約1e18未満のレベルをもってドープして
もよい。約1オングストローム乃至約300オングストローム、典型的には約6
5オングストロームの厚みのある第2のシリコンナイトライドレイヤー22がC
VD技術を用いてアモルファスシリコンレイヤー20の上面に形成される。約5
00オングストローム乃至約3000オングストローム、典型的には約2000
オングストロームの厚みを持ったバリヤーレイヤー28が第2のシリコンナイト
ライドレイヤー22上に続いて形成される。当業者ならばバリヤーレイヤー28
は金属電極材料が非ヒューズ材料に内部拡散するのを防止するのみならず、次工
程で遂行される非ヒューズのスタック(積重ね)のエッチングのエッチング停止機
能をも発揮することが理解されよう。
スタック非ヒューズ材料構造物24及びバリヤーレイヤー28の完成后、マス
キングレイヤー38がバリヤーレイヤー28の上面に置かれ、スタックエッチン
グ工程を用いてスタックが郭定される。RIEもしくはプラズマのような幾ばく
かのエッチング方法がこの工程を完遂するのに採用される。図3bはスタックエ
ッチングの完遂后でマスキングレイヤー38の除去前の得られた構造物を示す。
図3cを参照するに、マスキングレイヤー38が続いて除去され、酸化物スペ
ーサ40が二酸化シリコンの全面堆積により形成され(すなわち、約3000オ
ングストローム)、プラズマエッチング工程が之に続く。当業者によって評価さ
れるように、スペーサー40は完成された非ヒューズのスタックと重なり合うレ
イヤーのステップカバレージ(step coverage)を改善すると共に、上部電極より
の原子が複合非ヒューズ材料24内へ拡散するのを防ぐのに用益する。図3cは
スペーサーエッチング工程の完了后の得られた構造物を示す。
次に図3dを参照すると、上部導体電極26はスタック構造物、酸化物スペー
サー40及び内部誘電体レイヤー32の上に形成されている。上部導体電極26
は集積回路の交叉メタルレイヤーの1点から形成されていること並びにこのレイ
ヤーの組立は当業者にとってよく知られていることは、当業者の評価の及ぶ所で
あろう。これに加えて通常のバック−エンドステップ(back−end step…不図示
)がこれに続いて使用され不動態化(passivate)するかさもなければ集積回路を完
成させる。
酸化スペーサー40の使用に代わって、当業者であれば、バリヤーレイヤー2
8が、スタック工程及びホスレジストレイヤー38の除去の后形成され、このバ
リヤーレイヤー28がスタック非ヒューズ構造物をカプセルに内包するのに役立
つことが判るであろう。本発明の非ヒューズのバリエーションが図3eに、すな
わち工程をやり遂げてブランケットバリヤーレイヤー28及び重なり合う上部電
極26を構成した非ヒューズの断面図で示されている。
図3eの実施例のバリヤーレイヤー28はスペーサー40を除去するに適切な
ステップカバレージを備えると共に、メタルイオンが複合非ヒューズ材料24内
へ拡散するのを防止する作用を確実に果たすのである。スペーサーもしくはブラ
ンケットバリヤーレイヤーのいづれが用いられるべきかの選択は集積回路が製造
されるウエハー組立能力(wafer fabrication facility)の如何に大いに依拠し
ている。
図3a及び4a−4dを参照するに、本発明の第2の実施態様(図2)による非ヒ
ューズの2つのバリエーションを示す断面図が提示され、組立工程で選出された
工程を終えた后の得られた構造物が図示されている。図3a−3dの手順で順次組
立てられた非ヒューズをもってする如く、図3a及び4a−4dに図示された非ヒ
ューズの幾何学的配列はプラグ非ヒューズであるが、当業者なら本発明はこの特
別な非ヒューズの幾何学的配列に限定されるものではないことが理解され得よう
。更に、材料、形成方法及びエッチング方法その他についての組立工程は、図1
に示した非ヒューズの組立に掲記したものと同様であってこゝでは反復の必要は
ない。
図3aに再度戻って参照するに、図2に示したような複合非ヒューズ材料構造
は図1の複合非ヒューズ材料構造をもったプラグタイプの非ヒューズの組立に用
いられるものと同様の工程を使用することから始まる。下部導体電極14はサブ
ストレート12の上面に既に形成されている。内部誘電体レイヤー32は下部導
体電極の上面に形成され、通常のマスキング及びエッチングシーケンスが次に採
用され、内部レイヤー誘電体レイヤー32を介して下部導体電極14の上面に通
ずる非ヒューズ開口34を形成している。
タングステンの如き材料を含む導体プラグ36は全面堆積、後続するエッチン
グ工程を用いて形成され、当該プラグ36の頂部及び内部誘電体レイヤー32の
上面が平坦化される。タングステンプラグ技術は当業上良く知られている。図3
aは上記工程の実施の后の得られた構造物を示している。
図4aを参照するに、図1の複合非ヒューズを有する非ヒューズと図2の複合
非ヒューズを備えた非ヒューズの組立上の違いは容易に判るであろう。シリコン
ナイトライド16の第1のレイヤーが形成される。続いてアモルファスシリコン
レイヤー20がこの第1のシリコンナイトライドレイヤー16上に形成される。
次に二酸化シリコンの薄いレイヤー18がアモルファスシリコンレイヤー20の
上に形成される。第2のシリコンナイトライドのレイヤー22がこれに続いて薄
い二酸化シリコンレイヤー18の上に形設される。最後に、チタニウムナイトラ
イドの如き材料をもってバリヤーレイヤー28が第2シリコンナイトライドレイ
ヤー22上に設けられる。
スタック非ヒューズ材料構造24を完成した后、マスキングレイヤー38がバ
リヤーレイヤー28上に設けられ、当該スタックがエッチング工程によって郭定
される。図4aはスタックのエッチング工程を終えた後の、しかしマスキングレ
イヤー38の除去前の得られた構造物を示している。
図4bを参照するに、マスキングレイヤー38はこれに続いて除去され、酸化
物スペーサー40がスタック構造体の端部に沿って形成され、重ね合うレイヤー
のステップカバーレージが改良されると共に、メタル電極からの原子が非ヒュー
ズ材料内へ拡散するのが防止される。図4bはスペーサーのエッチング工程完了
后の得られた構造物を示す。
次に図4cを参照すると、上部導体電極26がスタック構造体、酸化物スペー
サー40及び内部誘電体レイヤー32の上に形設される。前に述べた実施例の場
合、これに加えて通常のバック−エンドステップ(back−end steps)が続いて使
用され不動態化するか或は集積回路構造体を完成する。付言すると、当業者であ
れば、図1の実施例の如く、スペーサーは好ましくは全面バリヤーレイヤー堆積
工程により、フォトマーク38の除去の后、取除かれる。
図4dは本発明のバリエーションによる非ヒューズの断面図であり、こゝでは
チタニウムナイトライドの如き材料をもって得た全面バリヤーレイヤー28が、
マスキングレイヤー38の除去の后、設けられる。上部導体電極26はこれに続
いてバリヤーレイヤー28の上面に形成される。図4dはこれらの工程の完了后
、しかし通常のバック−エンド加工工程によって集積回路を完成する以前の得ら
れた構造物を示している。
本発明の数ある実施例及び適用例がこれまで示され且つ記述された所から、当
業者にとって掲記のもの以外により多くの改良態様が、本発明の着想を逸脱しな
い限り可能であることが明白である。本発明は、それ故、添付の請求の範囲の着
想内のものを除いて、限定されるものではない。
Claims (1)
- 【特許請求の範囲】 1.非ヒューズで以下より成る: 下部導体電極; 上部導体電極; 上記の下部導体電極及び上部導体電極間に配設され、シリコンナイトライドの 第1のレイヤー及びシリコンナイトライドの第2のレイヤー間に設けられたアモ ルファスシリコンのレイヤーを含み、更に当該アモルファスシリコンのレイヤー と前記第1及び第2のシリコンナイトライドレイヤーの1層との間に設けられた 薄い二酸化シリコンの薄いレイヤーを含む非ヒューズ材料。 2.上記二酸化シリコンの薄いレイヤーが上記のアモルファスシリコンレイヤー と上記の第1のシリコンナイトライドレイヤーとの間に設けられている第1項記 載の非ヒューズ。 3.上記シリコンナイトライドの薄いレイヤーが上記アモルファスシリコンレイ ヤーと、上記第2のシリコンナイトライドレイヤーとの間に設けられている第1 項記載の非ヒューズ。 4.非ヒューズで以下より成る: 上面を有し誘電体レイヤーの上面に設けられた下部導体電極; 上記の下部導体電極の上面に設けられ、上面を有し且つ上記の下部導体電極に 開通し当該電極内に形設された開口を備えた中間誘電体レイヤー; 上記開口内に配設され、前記中間誘電体レイヤーの上面とほゞ平面をなす上面 を有する導体プラグ; 上面を有し前記導体プラグの上面に且つ上記中間誘電体レイヤーの上面の少な くとも1部分に配備され、シリコンナイトライドより構成された第1のレイヤー 、二酸化シリコンより構成され厚みが約1オングストロームと300オングスト ロームとの間にある第2のレイヤー、アモルファスシリコーンより形成された第 3のレイヤー及びシリコンナイトライドより形成された第4のレイヤーからなる 非ヒューズレイヤー; 及び上記非ヒューズレイヤーの上面に配備された上部電極。 5.上記第1,第2及び第3のレイヤーの外側端部がほゞ垂直な壁を形成すると 共に、当該垂直壁に接する酸化物スペーサーを有してなる第4項記載の非ヒュー ズ。 6.非ヒューズで以下より成る: 上面を有し絶縁レイヤーの上面に設けられた下部導体電極; 上記の下部導体電極の上面に設けられ、上面を有し且つ上記の下部導体電極に 開通し当該電極内に形設された開口を備えた中間誘電体レイヤー; 上記開口内に配設され、前記中間誘電体レイヤーの上面とほゞ平面をなす上面 を有する導体プラグ; 上面を有し前記導体プラグの上面に且つ上記中間誘電体レイヤーの上面の少な くとも1部分に配備され、シリコンナイトライドより構成された第1のレイヤー 、アモルファスシリコンより構成された第2のレイヤー、二酸化シリコンより形 成され厚みが約1オングストロームと300オングストロームとの間にある第3 のレイヤー及びシリコンナイトライドより形成された第4のレイヤーからなる非 ヒューズレイヤー; 及び上記非ヒューズレイヤーの上面に配備された上部電極。 7.上記第1,第2及び第3レイヤーの外側端部がほゞ垂直な壁を形成すると共 に当該垂直壁に接して酸化物のスペーサーを有してなる第6項記載の非ヒューズ 。 8.非ヒューズの組立方法で以下の工程より成る: 下部導体電極を形成すること; 当該下部導体電極の上面にアモルファスシリコンレイヤーを形成すること; 当該アモルファスシリコンレイヤーの上面に二酸化シリコンの薄いレイヤーを 形成すること; この二酸化シリコンの薄いレイヤーの上面に第2のシリコンナイトライドのレ イヤーを形成すること;及びこの第2のシリコンナイトライドのレイヤーの上面 に上部導体電極を形成すること。 9.上記シリコンナイトライドの第1のレイヤー、上記アモルファスシリコンレ イヤー、上記二酸化シリコンの薄いレイヤー及び上記のシリコンナイトライドの 第2のレイヤーの外側端部を重ねエッチングしてほゞ垂直な壁及びこの垂直壁に 接する酸化物のスペーサーを形成する工程を、前記上部導体電極を形成するに先 立って更に含む第8項記載の方法。 10.非ヒューズの組立方法で以下の工程より成る: 下部導体電極を形成すること; 当該下部導体電極の上面に二酸化シリコンの薄いレイヤーを形成すること; 当該二酸化シリコンの薄いレイヤーの上面にアモルファスシリコンのレイヤー を形成すること; このアモルファスシリコンのレイヤーの上面に第2のシリコンナイトライドの レイヤーを形成すること; 及びこの第2のシリコンナイトライドレイヤーの上面に上部導体電極を形成す ること。 11.上記シリコンナイトライドの第1のレイヤー、上記二酸化シリコンの薄いレ イヤー、上記アモルファスシリコンのレイヤー及び上記のシリコンナイトライド の第2のレイヤーの外側端部を重ねエッチングしてほゞ垂直な壁及びこの垂直壁 に接する酸化物のスペーサーを形成する工程を、前記上部導体電極を形成するに 先立って更に含む第10項記載の方法。 12.第1及び第2の導体電極を含む非ヒューズに使用するものであって、第1及 び第2の導体電極の間に配設され以下より成る複合非ヒューズ: 第1のシリコンナイトライドレイヤーと第2のシリコンナイトライドのレイヤ ーとの間に設けられたアモルファスシリコンのレイヤーを含み、上記非ヒューズ 材料は、上記アモルファスシリコンレイヤーと前記第1及び第2のシリコンナイ トライドレイヤーとの間に設けられた二酸化シリコンの薄いレイヤーを含む。 13.上記の二酸化シリコンの薄いレイヤーがアモルファスシリコンと前記の第1 のシリコンナイトライドのレイヤーとの間に設けられている第12項記載の非ヒ ューズ。 14.上記の二酸化シリコンの薄いレイヤーが、前記アモルファスシリコンのレイ ヤーと上記第2のシリコンナイトライドレイヤーとの間に設けられている第12 項記載の非ヒューズ。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/472,050 US5986322A (en) | 1995-06-06 | 1995-06-06 | Reduced leakage antifuse structure |
| US08/472,050 | 1995-06-06 | ||
| US472,050 | 1995-06-06 | ||
| PCT/US1996/009235 WO1996039717A1 (en) | 1995-06-06 | 1996-06-05 | Reduced leakage antifuse structure and fabrication method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10503062A true JPH10503062A (ja) | 1998-03-17 |
| JP3051454B2 JP3051454B2 (ja) | 2000-06-12 |
Family
ID=23874005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9501608A Expired - Fee Related JP3051454B2 (ja) | 1995-06-06 | 1996-06-05 | 低漏洩非ヒューズ、その組立方法及び非ヒューズ材料 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US5986322A (ja) |
| EP (1) | EP0774163B1 (ja) |
| JP (1) | JP3051454B2 (ja) |
| KR (1) | KR100230158B1 (ja) |
| CA (1) | CA2196307A1 (ja) |
| DE (1) | DE69617169T2 (ja) |
| WO (1) | WO1996039717A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10361212B2 (en) | 2017-01-17 | 2019-07-23 | Samsung Electronics Co., Ltd. | Semiconductor memory devices |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5581111A (en) * | 1993-07-07 | 1996-12-03 | Actel Corporation | Dielectric-polysilicon-dielectric antifuse for field programmable logic applications |
| US5856234A (en) * | 1993-09-14 | 1999-01-05 | Actel Corporation | Method of fabricating an antifuse |
| US5485031A (en) | 1993-11-22 | 1996-01-16 | Actel Corporation | Antifuse structure suitable for VLSI application |
| US5789764A (en) * | 1995-04-14 | 1998-08-04 | Actel Corporation | Antifuse with improved antifuse material |
| JP3027195B2 (ja) | 1995-06-02 | 2000-03-27 | アクテル・コーポレイション | 隆起タングステンプラグ アンチヒューズ及びその製造方法 |
| US5986322A (en) * | 1995-06-06 | 1999-11-16 | Mccollum; John L. | Reduced leakage antifuse structure |
| JPH1056066A (ja) * | 1996-08-08 | 1998-02-24 | Matsushita Electron Corp | アンチヒューズ素子およびその製造方法 |
| US6016001A (en) * | 1997-06-18 | 2000-01-18 | Vlsi Technology, Inc. | Metal to amorphous silicon to metal anti-fuse structure |
| US5989718A (en) * | 1997-09-24 | 1999-11-23 | Micron Technology | Dielectric diffusion barrier |
| US5904507A (en) * | 1998-02-23 | 1999-05-18 | National Semiconductor Corporation | Programmable anti-fuses using laser writing |
| US5955751A (en) * | 1998-08-13 | 1999-09-21 | Quicklogic Corporation | Programmable device having antifuses without programmable material edges and/or corners underneath metal |
| US6107165A (en) * | 1998-08-13 | 2000-08-22 | Quicklogic Corporation | Metal-to-metal antifuse having improved barrier layer |
| US6249010B1 (en) * | 1998-08-17 | 2001-06-19 | National Semiconductor Corporation | Dielectric-based anti-fuse cell with polysilicon contact plug and method for its manufacture |
| US7157314B2 (en) | 1998-11-16 | 2007-01-02 | Sandisk Corporation | Vertically stacked field programmable nonvolatile memory and method of fabrication |
| US6515343B1 (en) | 1998-11-19 | 2003-02-04 | Quicklogic Corporation | Metal-to-metal antifuse with non-conductive diffusion barrier |
| US6436839B1 (en) * | 1999-06-01 | 2002-08-20 | Taiwan Semiconductor Manufacturing Company | Increasing programming silicide process window by forming native oxide film on amourphous Si after metal etching |
| US6362102B1 (en) | 1999-12-27 | 2002-03-26 | Chartered Semiconductor Manufacturing Ltd | Method of forming top metal contact to antifuse |
| US8575719B2 (en) | 2000-04-28 | 2013-11-05 | Sandisk 3D Llc | Silicon nitride antifuse for use in diode-antifuse memory arrays |
| US20050090047A1 (en) * | 2000-12-20 | 2005-04-28 | Actel Corporation, A California Corporation. | Method of making a MOS transistor having improved total radiation-induced leakage current |
| US20050090073A1 (en) * | 2000-12-20 | 2005-04-28 | Actel Corporation, A California Corporation | MOS transistor having improved total radiation-induced leakage current |
| US6773967B1 (en) * | 2002-01-04 | 2004-08-10 | Taiwan Semiconductor Manufacturing Company | Method to prevent antifuse Si damage using sidewall spacers |
| US6657277B1 (en) * | 2002-07-19 | 2003-12-02 | United Microelectronics Corporation | Method for forming antifuse via structure |
| US8269204B2 (en) | 2009-07-02 | 2012-09-18 | Actel Corporation | Back to back resistive random access memory cells |
| US10270451B2 (en) | 2015-12-17 | 2019-04-23 | Microsemi SoC Corporation | Low leakage ReRAM FPGA configuration cell |
| US9990993B2 (en) | 2016-09-29 | 2018-06-05 | Microsemi SoC Corporation | Three-transistor resistive random access memory cells |
| US10147485B2 (en) | 2016-09-29 | 2018-12-04 | Microsemi Soc Corp. | Circuits and methods for preventing over-programming of ReRAM-based memory cells |
| US9704573B1 (en) | 2016-09-30 | 2017-07-11 | Microsemi SoC Corporation | Three-transistor resistive random access memory cells |
| WO2018106450A1 (en) | 2016-12-09 | 2018-06-14 | Microsemi Soc Corp. | Resistive random access memory cell |
| WO2019032249A1 (en) | 2017-08-11 | 2019-02-14 | Microsemi Soc Corp. | MOUNTING CIRCUITS AND METHODS FOR PROGRAMMING RESISTIVE LIVE MEMORY DEVICES |
| KR102018318B1 (ko) * | 2018-09-11 | 2019-09-04 | 주식회사 유진테크 | 박막 형성 방법 |
| US11541204B2 (en) | 2018-09-26 | 2023-01-03 | W. L. Gore & Associates, Inc. | Cyclic expansion tissue treatment programs and associated systems |
| US10763210B2 (en) * | 2019-01-03 | 2020-09-01 | International Business Machines Corporation | Circular ring shaped antifuse device |
Family Cites Families (103)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4099069A (en) * | 1976-10-08 | 1978-07-04 | Westinghouse Electric Corp. | Circuit producing a common clear signal for erasing selected arrays in a mnos memory system |
| US4177473A (en) * | 1977-05-18 | 1979-12-04 | Energy Conversion Devices, Inc. | Amorphous semiconductor member and method of making the same |
| US4276557A (en) * | 1978-12-29 | 1981-06-30 | Bell Telephone Laboratories, Incorporated | Integrated semiconductor circuit structure and method for making it |
| JPS5998971A (ja) * | 1982-11-30 | 1984-06-07 | 株式会社ナカ技術研究所 | 天井点検口の軸受構造 |
| US4847732A (en) * | 1983-09-15 | 1989-07-11 | Mosaic Systems, Inc. | Wafer and method of making same |
| US4796075A (en) * | 1983-12-21 | 1989-01-03 | Advanced Micro Devices, Inc. | Fusible link structure for integrated circuits |
| GB8400959D0 (en) * | 1984-01-13 | 1984-02-15 | British Petroleum Co Plc | Semiconductor device |
| US4651409A (en) * | 1984-02-09 | 1987-03-24 | Ncr Corporation | Method of fabricating a high density, low power, merged vertical fuse/bipolar transistor |
| US4870302A (en) * | 1984-03-12 | 1989-09-26 | Xilinx, Inc. | Configurable electrical circuit having configurable logic elements and configurable interconnects |
| JPS6249651A (ja) * | 1985-06-25 | 1987-03-04 | テキサス インスツルメンツインコ−ポレイテツド | アンチヒユ−ズ、その製法、電気的にプログラム可能なメモリ・セル、メモリ・セルをプログラムする方法 |
| JPS63500555A (ja) * | 1985-07-29 | 1988-02-25 | アメリカン テレフオン アンド テレグラフ カムパニ− | 集積回路のための3レベル相互接続法 |
| US4748490A (en) * | 1985-08-01 | 1988-05-31 | Texas Instruments Incorporated | Deep polysilicon emitter antifuse memory cell |
| AU6596286A (en) * | 1985-10-29 | 1987-05-19 | 4C Electronics, Inc. | Progammable integrated crosspoint switch |
| US4899205A (en) * | 1986-05-09 | 1990-02-06 | Actel Corporation | Electrically-programmable low-impedance anti-fuse element |
| US5134457A (en) * | 1986-05-09 | 1992-07-28 | Actel Corporation | Programmable low-impedance anti-fuse element |
| US4943538A (en) * | 1986-05-09 | 1990-07-24 | Actel Corporation | Programmable low impedance anti-fuse element |
| US5266829A (en) * | 1986-05-09 | 1993-11-30 | Actel Corporation | Electrically-programmable low-impedance anti-fuse element |
| US4822753A (en) * | 1988-05-09 | 1989-04-18 | Motorola, Inc. | Method for making a w/tin contact |
| US4933576A (en) * | 1988-05-13 | 1990-06-12 | Fujitsu Limited | Gate array device having macro cells for forming master and slave cells of master-slave flip-flop circuit |
| GB2222024B (en) * | 1988-08-18 | 1992-02-19 | Stc Plc | Improvements in integrated circuits |
| DE3927033C2 (de) * | 1988-08-23 | 2000-12-21 | Seiko Epson Corp | Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung |
| US4914055A (en) * | 1989-08-24 | 1990-04-03 | Advanced Micro Devices, Inc. | Semiconductor antifuse structure and method |
| US5989943A (en) * | 1989-09-07 | 1999-11-23 | Quicklogic Corporation | Method for fabrication of programmable interconnect structure |
| US5780323A (en) * | 1990-04-12 | 1998-07-14 | Actel Corporation | Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug |
| US5070384A (en) * | 1990-04-12 | 1991-12-03 | Actel Corporation | Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer |
| US5181096A (en) * | 1990-04-12 | 1993-01-19 | Actel Corporation | Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayer |
| US5272101A (en) * | 1990-04-12 | 1993-12-21 | Actel Corporation | Electrically programmable antifuse and fabrication processes |
| US5381035A (en) * | 1992-09-23 | 1995-01-10 | Chen; Wenn-Jei | Metal-to-metal antifuse including etch stop layer |
| US5866937A (en) * | 1990-04-12 | 1999-02-02 | Actel Corporation | Double half via antifuse |
| US5552627A (en) * | 1990-04-12 | 1996-09-03 | Actel Corporation | Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers |
| US5541441A (en) * | 1994-10-06 | 1996-07-30 | Actel Corporation | Metal to metal antifuse |
| US5404029A (en) * | 1990-04-12 | 1995-04-04 | Actel Corporation | Electrically programmable antifuse element |
| KR910019241A (ko) * | 1990-04-30 | 1991-11-30 | 리챠드 데이빗 라우만 | 안티퓨즈를 갖는 집적회로 |
| US5194759A (en) * | 1990-05-18 | 1993-03-16 | Actel Corporation | Methods for preventing disturbance of antifuses during programming |
| US5095362A (en) * | 1990-10-23 | 1992-03-10 | Instant Circuit Corporation | Method for reducing resistance for programmed antifuse |
| WO1992013359A1 (en) * | 1991-01-17 | 1992-08-06 | Crosspoint Solutions, Inc. | An improved antifuse circuit structure for use in a field programmable gate array and method of manufacture thereof |
| US5163180A (en) * | 1991-01-18 | 1992-11-10 | Actel Corporation | Low voltage programming antifuse and transistor breakdown method for making same |
| US5166556A (en) * | 1991-01-22 | 1992-11-24 | Myson Technology, Inc. | Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits |
| DE69231858T2 (de) * | 1991-02-19 | 2002-03-28 | Texas Instruments Inc., Dallas | Antischmelzsicherungsstruktur mit Seitenwand und Herstellungsverfahren |
| US5219782A (en) * | 1992-03-30 | 1993-06-15 | Texas Instruments Incorporated | Sublithographic antifuse method for manufacturing |
| US5100827A (en) * | 1991-02-27 | 1992-03-31 | At&T Bell Laboratories | Buried antifuse |
| US5322812A (en) * | 1991-03-20 | 1994-06-21 | Crosspoint Solutions, Inc. | Improved method of fabricating antifuses in an integrated circuit device and resulting structure |
| US5196724A (en) * | 1991-04-26 | 1993-03-23 | Quicklogic Corporation | Programmable interconnect structures and programmable integrated circuits |
| US5233217A (en) * | 1991-05-03 | 1993-08-03 | Crosspoint Solutions | Plug contact with antifuse |
| US5290734A (en) * | 1991-06-04 | 1994-03-01 | Vlsi Technology, Inc. | Method for making anti-fuse structures |
| US5120679A (en) * | 1991-06-04 | 1992-06-09 | Vlsi Technology, Inc. | Anti-fuse structures and methods for making same |
| US5242851A (en) * | 1991-07-16 | 1993-09-07 | Samsung Semiconductor, Inc. | Programmable interconnect device and method of manufacturing same |
| US5258643A (en) * | 1991-07-25 | 1993-11-02 | Massachusetts Institute Of Technology | Electrically programmable link structures and methods of making same |
| US5302546A (en) * | 1991-07-31 | 1994-04-12 | Quicklogic Corporation | Programming of antifuses |
| US5327024A (en) * | 1992-07-02 | 1994-07-05 | Quicklogic Corporation | Field programmable antifuse device and programming method therefor |
| US5241496A (en) * | 1991-08-19 | 1993-08-31 | Micron Technology, Inc. | Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells |
| WO1993004499A1 (en) * | 1991-08-19 | 1993-03-04 | Crosspoint Solutions, Inc. | An improved antifuse and method of manufacture thereof |
| WO1993005514A1 (en) * | 1991-09-04 | 1993-03-18 | Vlsi Technology, Inc. | Anti-fuse structures and methods for making same |
| US5126290A (en) * | 1991-09-11 | 1992-06-30 | Micron Technology, Inc. | Method of making memory devices utilizing one-sided ozone teos spacers |
| US5272666A (en) * | 1991-10-18 | 1993-12-21 | Lattice Semiconductor Corporation | Programmable semiconductor antifuse structure and method of fabricating |
| EP0539197A1 (en) * | 1991-10-23 | 1993-04-28 | Fujitsu Limited | Semiconductor device with anti-fuse and production method |
| JPH05243385A (ja) * | 1992-02-27 | 1993-09-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US5250464A (en) * | 1992-03-11 | 1993-10-05 | Texas Instruments Incorporated | Method of making a low capacitance, low resistance sidewall antifuse structure |
| US5298784A (en) * | 1992-03-27 | 1994-03-29 | International Business Machines Corporation | Electrically programmable antifuse using metal penetration of a junction |
| US5329153A (en) * | 1992-04-10 | 1994-07-12 | Crosspoint Solutions, Inc. | Antifuse with nonstoichiometric tin layer and method of manufacture thereof |
| US5475253A (en) * | 1992-08-21 | 1995-12-12 | Xilinx, Inc. | Antifuse structure with increased breakdown at edges |
| US5293133A (en) * | 1992-08-27 | 1994-03-08 | Quicklogic Corporation | Method of determining an electrical characteristic of an antifuse and apparatus therefor |
| US5284788A (en) * | 1992-09-25 | 1994-02-08 | Texas Instruments Incorporated | Method and device for controlling current in a circuit |
| US5248632A (en) * | 1992-09-29 | 1993-09-28 | Texas Instruments Incorporated | Method of forming an antifuse |
| US5308795A (en) * | 1992-11-04 | 1994-05-03 | Actel Corporation | Above via metal-to-metal antifuse |
| US5395797A (en) * | 1992-12-01 | 1995-03-07 | Texas Instruments Incorporated | Antifuse structure and method of fabrication |
| TW232091B (ja) * | 1992-12-17 | 1994-10-11 | American Telephone & Telegraph | |
| US5373169A (en) * | 1992-12-17 | 1994-12-13 | Actel Corporation | Low-temperature process metal-to-metal antifuse employing silicon link |
| JPH06204341A (ja) * | 1992-12-28 | 1994-07-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5387311A (en) * | 1993-02-16 | 1995-02-07 | Vlsi Technology, Inc. | Method for manufacturing anti-fuse structures |
| US5270251A (en) * | 1993-02-25 | 1993-12-14 | Massachusetts Institute Of Technology | Incoherent radiation regulated voltage programmable link |
| US5332929A (en) * | 1993-04-08 | 1994-07-26 | Xilinx, Inc. | Power management for programmable logic devices |
| US5300456A (en) * | 1993-06-17 | 1994-04-05 | Texas Instruments Incorporated | Metal-to-metal antifuse structure |
| US5390141A (en) * | 1993-07-07 | 1995-02-14 | Massachusetts Institute Of Technology | Voltage programmable links programmed with low current transistors |
| KR960015326B1 (ko) * | 1993-07-26 | 1996-11-07 | 재단법인 한국전자통신연구소 | 프로그램가능한 안티-퓨즈소자(Antifuse element) 및 그 제조방법 |
| US5391518A (en) * | 1993-09-24 | 1995-02-21 | Vlsi Technology, Inc. | Method of making a field programmable read only memory (ROM) cell using an amorphous silicon fuse with buried contact polysilicon and metal electrodes |
| US5523612A (en) * | 1993-11-19 | 1996-06-04 | Crosspoint Solutions, Inc. | Method of manufacturing an antifuse with doped barrier metal layer and resulting antifuse |
| US5485031A (en) * | 1993-11-22 | 1996-01-16 | Actel Corporation | Antifuse structure suitable for VLSI application |
| US5391513A (en) * | 1993-12-22 | 1995-02-21 | Vlsi Technology, Inc. | Wet/dry anti-fuse via etch |
| US5403778A (en) * | 1994-01-06 | 1995-04-04 | Texas Instruments Incorporated | Limited metal reaction for contact cleaning and improved metal-to-metal antifuse contact cleaning method |
| US5412593A (en) * | 1994-01-12 | 1995-05-02 | Texas Instruments Incorporated | Fuse and antifuse reprogrammable link for integrated circuits |
| US5834824A (en) * | 1994-02-08 | 1998-11-10 | Prolinx Labs Corporation | Use of conductive particles in a nonconductive body as an integrated circuit antifuse |
| US5440167A (en) * | 1994-02-23 | 1995-08-08 | Crosspoint Solutions, Inc. | Antifuse with double via contact and method of manufacture therefor |
| US5572062A (en) * | 1994-03-31 | 1996-11-05 | Crosspoint Solutions, Inc. | Antifuse with silicon spacers |
| US5521440A (en) * | 1994-05-25 | 1996-05-28 | Crosspoint Solutions, Inc. | Low-capacitance, plugged antifuse and method of manufacture therefor |
| US5756367A (en) * | 1994-11-07 | 1998-05-26 | Advanced Micro Devices, Inc. | Method of making a spacer based antifuse structure for low capacitance and high reliability |
| US5789764A (en) * | 1995-04-14 | 1998-08-04 | Actel Corporation | Antifuse with improved antifuse material |
| US5610084A (en) * | 1995-04-21 | 1997-03-11 | U.S. Phillips Corporation | Method of manufacturing an antifuse utilizing nitrogen implantation |
| JP3027195B2 (ja) * | 1995-06-02 | 2000-03-27 | アクテル・コーポレイション | 隆起タングステンプラグ アンチヒューズ及びその製造方法 |
| US5986322A (en) * | 1995-06-06 | 1999-11-16 | Mccollum; John L. | Reduced leakage antifuse structure |
| US5844297A (en) * | 1995-09-26 | 1998-12-01 | Symbios, Inc. | Antifuse device for use on a field programmable interconnect chip |
| US5708291A (en) * | 1995-09-29 | 1998-01-13 | Intel Corporation | Silicide agglomeration fuse device |
| US5759876A (en) * | 1995-11-01 | 1998-06-02 | United Technologies Corporation | Method of making an antifuse structure using a metal cap layer |
| US5658819A (en) * | 1995-11-01 | 1997-08-19 | United Technologies Corporation | Antifuse structure and process for manufacturing the same |
| US5783467A (en) * | 1995-12-29 | 1998-07-21 | Vlsi Technology, Inc. | Method of making antifuse structures using implantation of both neutral and dopant species |
| US5602053A (en) * | 1996-04-08 | 1997-02-11 | Chartered Semidconductor Manufacturing Pte, Ltd. | Method of making a dual damascene antifuse structure |
| JPH1056066A (ja) * | 1996-08-08 | 1998-02-24 | Matsushita Electron Corp | アンチヒューズ素子およびその製造方法 |
| US5831325A (en) * | 1996-08-16 | 1998-11-03 | Zhang; Guobiao | Antifuse structures with improved manufacturability |
| JPH1084043A (ja) * | 1996-09-09 | 1998-03-31 | Matsushita Electron Corp | 半導体装置 |
| US6023431A (en) * | 1996-10-03 | 2000-02-08 | Micron Technology, Inc. | Low current redundancy anti-fuse method and apparatus |
| US5852323A (en) * | 1997-01-16 | 1998-12-22 | Xilinx, Inc. | Electrically programmable antifuse using metal penetration of a P-N junction |
| JPH10284604A (ja) * | 1997-04-08 | 1998-10-23 | Matsushita Electron Corp | アンチヒューズ素子およびその製造方法 |
| US5811870A (en) * | 1997-05-02 | 1998-09-22 | International Business Machines Corporation | Antifuse structure |
-
1995
- 1995-06-06 US US08/472,050 patent/US5986322A/en not_active Expired - Lifetime
-
1996
- 1996-03-12 US US08/614,282 patent/US5763299A/en not_active Expired - Fee Related
- 1996-06-05 EP EP96918237A patent/EP0774163B1/en not_active Expired - Lifetime
- 1996-06-05 CA CA002196307A patent/CA2196307A1/en not_active Abandoned
- 1996-06-05 JP JP9501608A patent/JP3051454B2/ja not_active Expired - Fee Related
- 1996-06-05 DE DE69617169T patent/DE69617169T2/de not_active Expired - Fee Related
- 1996-06-05 WO PCT/US1996/009235 patent/WO1996039717A1/en not_active Ceased
- 1996-06-05 KR KR1019970700794A patent/KR100230158B1/ko not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10361212B2 (en) | 2017-01-17 | 2019-07-23 | Samsung Electronics Co., Ltd. | Semiconductor memory devices |
| US10868021B2 (en) | 2017-01-17 | 2020-12-15 | Samsung Electronics Co., Ltd. | Semiconductor memory devices |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69617169T2 (de) | 2002-04-18 |
| WO1996039717A1 (en) | 1996-12-12 |
| EP0774163A1 (en) | 1997-05-21 |
| CA2196307A1 (en) | 1996-12-12 |
| DE69617169D1 (de) | 2002-01-03 |
| US5763299A (en) | 1998-06-09 |
| US5986322A (en) | 1999-11-16 |
| KR970705175A (ko) | 1997-09-06 |
| EP0774163B1 (en) | 2001-11-21 |
| KR100230158B1 (ko) | 1999-11-15 |
| JP3051454B2 (ja) | 2000-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10503062A (ja) | 低漏洩非ヒューズ構造及び組立方法 | |
| US6124193A (en) | Raised tungsten plug antifuse and fabrication processes | |
| US6534841B1 (en) | Continuous antifuse material in memory structure | |
| US6812122B2 (en) | Method for forming a voltage programming element | |
| JP2825245B2 (ja) | スタックトキャパシタdramセル及びその製造方法 | |
| US5218218A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0722513A (ja) | 半導体装置及びその製造方法 | |
| JP2004193563A (ja) | Mimキャパシタを有する半導体素子 | |
| US6197675B1 (en) | Manufacturing method for semiconductor device having contact holes of different structure | |
| JP2005026641A (ja) | 半導体装置およびその製造方法 | |
| US20020100907A1 (en) | Metal-to-metal antifuse structure and fabrication method | |
| JP4400626B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6700474B1 (en) | High value polysilicon resistor | |
| JPH06302766A (ja) | 集積回路用抵抗の形成方法および複数の多値抵抗を含む集積回路 | |
| US6245629B1 (en) | Semiconductor structures and manufacturing methods | |
| US6674113B2 (en) | Trench capacitor and method for manufacturing the same | |
| US7084463B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100308369B1 (ko) | 집적회로용 캐패시터구조 및 그 제조 방법 | |
| JP2000058781A (ja) | 半導体装置及びその製造方法 | |
| JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 | |
| JPH03106064A (ja) | 電界効果トランジスタ半導体メモリ用キャパシタンス装置 | |
| JPH10189897A (ja) | 半導体装置の製造方法 | |
| JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 | |
| JP2004128280A (ja) | 半導体装置およびその製造方法 | |
| JPH06204425A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |