JPH1050724A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、イオン線照射により低ライフタイム
化が図られてなるＩＧＢＴにおいて、耐圧の劣化や漏れ
電流およびオン電圧の増大を招くことなく、低電源電圧
時のテール電流を抑制できるようにすることを最も主要
な特徴とする。 【解決手段】たとえば、非空乏化領域の幅が４０μｍ以
上となるようにして、Ｎ^- 型ベース層１１を形成する。
そして、１回目のＨ²⁺の照射により、Ｎ^- 型ベース層１
１内の、Ｐ型コレクタ層１８より２０μｍほどのところ
に比較的深い再結合順位を有する第１の低ライフタイム
層２１を、２回目のＨ²⁺の照射により、上記Ｐ型コレク
タ層１８より６０μｍほどのところに比較的浅い再結合
順位を有する第２の低ライフタイム層２２をそれぞれ形
成する。こうして、過多に残る非空乏化領域１１ａのほ
ぼ全域を低ライフタイム化する構成とされている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、たとえば伝導度
変調型の半導体装置に関するもので、特に、ＩＧＢＴ
（Insulated Gate Bipolar Transistor ）と称される絶
縁ゲート型バイポーラトランジスタに用いられるもので
ある。

【０００２】

【従来の技術】従来より、ＩＧＢＴは、ＭＯＳ−ＦＥＴ
とＢＪＴとが複合化した構造として把えることができ、
当該構造および基本動作についてはよく知られている
（たとえば、特開昭５７−１２０３６９号公報参照）。

【０００３】図６は、Ｎチャネル型を例にＩＧＢＴの概
略構成を示すものである。たとえば、Ｐ型コレクタ層１
０１上に、低不純物濃度の高抵抗Ｎ^- 型ベース層１０２
が形成されている。このＮ^- 型ベース層１０２の表面に
はＤＳＡ（DoubleDiffusion Self Align ）法によりＰ
型ベース層１０３が、また、このＰ型ベース層１０３の
表面にはＮ⁺ 型エミッタ層１０４が、それぞれ選択的に
形成されている。

【０００４】そして、上記Ｎ^- 型ベース層１０２および
上記Ｐ型ベース層１０３の表面には、薄い絶縁膜１０５
を介して、ポリシリコンゲート電極１０６が設けられて
いる。また、上記Ｎ⁺ 型エミッタ層１０４および上記Ｐ
型ベース層１０３の表面には、それぞれを短絡するよう
に金属エミッタ電極１０７が設けられている。

【０００５】さらに、上記ポリシリコンゲート電極１０
６に接続されて金属ゲート電極１０８が、また、Ｐ型コ
レクタ層１０１に接続されて金属コレクタ電極１０９
が、それぞれ設けられている。

【０００６】次に、上記Ｎチャネル型ＩＧＢＴの一般的
な製造方法について説明する。まず、Ｐ型コレクタ層１
０１をＰ⁺ 型基板として、その上に、Ｎ^- 型ベース層１
０２を気相成長させてＰ⁺ −Ｎ^- ウェーハを形成する。

【０００７】その後、Ｎ^- 型ベース層１０２の表面に絶
縁膜１０５を形成し、さらに、その上にポリシリコンゲ
ート電極１０６を形成する。次に、ポリシリコンゲート
電極１０６を部分的に開孔し、これをマスクとしてＰ型
ベース層１０３を形成する。また、Ｐ型ベース層１０３
上の絶縁膜１０５を部分的に開孔し、ポリシリコンゲー
ト電極１０６と絶縁膜１０５とをマスクとして、Ｎ⁺ 型
エミッタ層１０４を形成する。

【０００８】そして、ポリシリコンゲート電極１０６お
よびＰ型ベース層１０３上に、再度、絶縁膜１０５を形
成し、それを部分的に除去した後、ポリシリコンゲート
電極１０６およびＮ⁺ 型エミッタ層１０４を含むＰ型ベ
ース層１０３の露出部に金属を堆積させて、金属ゲート
電極１０８および金属エミッタ電極１０７をそれぞれ形
成する。

【０００９】この後、Ｐ⁺ 型コレクタ層１０１の下に金
属コレクタ電極１０９を形成して、図６に示したＩＧＢ
Ｔが得られる。なお、Ｎ^- 型ベース層１０２をＮ^- 型基
板とし、不純物拡散によりＰ型コレクタ層１０１を設け
てなるＰ⁺ −Ｎ^- ウェーハを用いても、同様に、ＩＧＢ
Ｔは得られる。

【００１０】次に、上記したＮチャネル型ＩＧＢＴの動
作原理について説明する。ＩＧＢＴのターンオンは、金
属エミッタ電極１０７が接地され、金属コレクタ電極１
０９に正電圧が印加された状態で、金属ゲート電極１０
８に金属エミッタ電極１０７に対して正の電圧を印加す
ることにより実現される。

【００１１】すなわち、金属ゲート電極１０８に正電圧
が印加されると、ＭＯＳ−ＦＥＴと同様、Ｐ型ベース層
１０３の表面に反転チャネルが形成され、この反転チャ
ネルを通して、Ｎ⁺ 型エミッタ層１０４からＮ^- 型ベー
ス層１０２内にエレクトロンが流入される。

【００１２】これに対して、Ｐ型コレクタ層１０１から
Ｎ^- 型ベース層１０２内に電荷中性条件を満たすように
ホールの注入が起こり、Ｐ型コレクタ層１０１とＮ^- 型
ベース層１０２とのＰＮ接合が順バイアス状態となる。
これにより、Ｎ^- 型ベース層１０２が伝導度変調を起こ
し、素子を導通状態へと導く。

【００１３】ＩＧＢＴのオン状態は、以上のように、高
抵抗であるＮ^- 型ベース層１０２が伝導度変調により、
その抵抗成分が極めて小さくなる。このため、Ｎ^- 型ベ
ース層１０２の濃度が低く、かつ、厚い高耐圧素子にお
いても、オン抵抗の極めて小さい特性が得られる。

【００１４】一方、ＩＧＢＴのターンオフは、金属ゲー
ト電極１０８に、金属エミッタ電極１０７に対して負の
電圧を印加することによって実現される。すなわち、金
属ゲート電極１０８に負電圧が印加されると、反転チャ
ネルは消滅し、Ｎ⁺ 型エミッタ層１０４からのエレクト
ロンの流入は止まる。しかし、Ｎ^- 型ベース層１０２内
には、依然として、エレクトロンが存在する。

【００１５】Ｎ^- 型ベース層１０２内に蓄積したホール
の大部分は、Ｐ型ベース層１０３を通って金属エミッタ
電極１０７へ流出するが、一部は、Ｎ^- 型ベース層１０
２内に存在するエレクトロンと再結合して消滅する。

【００１６】Ｎ^- 型ベース層１０２内に蓄積したホール
がすべて消滅した時点で素子は阻止状態となり、ターン
オフが完了する。さて、ＩＧＢＴは、高耐圧素子の中で
も、極めて低いオン抵抗を示す優れた素子であるが、少
数キャリア素子であるため、ターンオフ時間がＭＯＳ−
ＦＥＴなどのユニポーラ素子に比べて長い。

【００１７】そこで、ＩＧＢＴのターンオフ時間の高速
化のため、従来は、たとえば図７に示すように、Ａｕや
Ｐｔなどの重金属拡散、もしくは、中性子線、ガンマ
線、電子線などの放射線照射により、Ｎ^- 型ベース層１
０２内全域に再結合中心となる欠陥１１０を発生させる
ことによって、キャリアライフタイムを小さくする方法
が取られている。

【００１８】しかしながら、この方法では、ターンオフ
時間は改善されるが、同時に、Ｎ^-型ベース層１０２内
全域のキャリアライフタイムが短縮化されてしまうた
め、Ｎ^- 型ベース層１０２内全域での伝導度変調の度合
いも低下してしまい、ＩＧＢＴの最大の利点である低オ
ン抵抗特性を悪化させるという不具合があった。

【００１９】近年、上記の重金属拡散もしくは放射線照
射によるライフタイムコントロール法に代わり、たとえ
ば図８に示すように、Ｈｅ³⁺やＨ²⁺などのイオン種を照
射することにより、Ｎ^- 型ベース層１０２内の深さ方向
において、局所的にライフタイムを短縮化することが試
みられている。

【００２０】Ｈｅ³⁺やＨ²⁺などのイオン種は、照射時の
加速電圧を変えるか、または、加速電圧一定で、Ａｌ薄
膜をアブソーバとして照射することにより、Ｎ^- 型ベー
ス層１０２内の任意の深さに再結合中心となる欠陥１１
０を局所的に発生させることができる。

【００２１】このイオン線照射によるライフタイムコン
トロール法の場合、Ｎ^- 型ベース層１０２内の深さ方向
に対して任意に局在化した欠陥１１０を形成できるの
で、Ｎ^- 型ベース層１０２中のホール分布を最適にコン
トロールする（つまり、伝導度変調の度合いを最適化す
る）ことができ、放射線照射などによるライフタイムコ
ントロール法の場合よりも、オン抵抗の増大を招くこと
なく、高速化できる。

【００２２】しかしながら、上記したイオン線照射によ
るライフタイムコントロール法においても、依然とし
て、次のような問題点がある。ＩＧＢＴの阻止耐圧は、
ＩＧＢＴ内に寄生しているＰＮＰ−Ｔｒのベース開放降
伏電圧Ｖ_CBO により実質的に決定されている。このた
め、阻止状態では、たとえば図９に示すように、空乏層
１１１が成長して寄生ＰＮＰ−Ｔｒのベース層（Ｎ^- 型
ベース層１０２）が空乏化されていく。

【００２３】このとき、ＰＮＰ−Ｔｒはアーリ効果が生
じ、実効ベース幅Ｗ_B が変調（短縮）する。実効ベース
幅Ｗ_B が短くなることにより、寄生ＰＮＰ−Ｔｒのエミ
ッタ接地電流利得β_o は、下式の数２にもとづいて増加
する。

【００２４】

【数２】

【００２５】ただし、Ｌ_P はホールの拡散長、Ｗ_B は実
効ベース幅、Ｎ_E ，Ｎ_B はそれぞれエミッタ濃度，ベー
ス濃度である。ところで、ＰＮＰ−Ｔｒのベース開放降
伏電圧Ｖ_CBO およびその漏れ電流Ｉ_{CB O} と、エミッタ開
放降伏電圧Ｖ_CEO およびその漏れ電流Ｉ_CEO には、下式
の数３，数４のような関係がある。

【００２６】

【数３】

【００２７】

【数４】

【００２８】ここで、上記実効ベース幅Ｗ_B の変調にと
もなう寄生ＰＮＰ−Ｔｒのエミッタ接地電流利得β_o の
増加は、エミッタ開放降伏電圧Ｖ_CEO の低下およびその
漏れ電流Ｉ_CEO の増大、つまり、ＩＧＢＴのＶ_CES の低
下およびＩ_CES の増大を招くことを示唆しており、信頼
性の面で不安定である。

【００２９】先に述べたように、電子線の照射などによ
ってＮ^- 型ベース層１０２内全域を低ライフタイム化し
た場合、空乏化が進み、実効ベース幅Ｗ_B が小さくなっ
ても、非空乏化領域でのホールの拡散長Ｌ_P が十二分に
低いため、寄生ＰＮＰ−Ｔｒのエミッタ接地電流利得β
_o はほとんど増加しない。

【００３０】これに対し、イオン線照射によりＮ^- 型ベ
ース層１０２内に局在化した低ライフタイム層（欠陥１
１０）を形成した場合では、局在化した低ライフタイム
層が空乏層１１１内に取り込まれてしまうと、急激に寄
生ＰＮＰ−Ｔｒのエミッタ接地電流利得β_o が増加す
る。これが、Ｖ_CES の低下およびＩ_CES の増大を引き起
こし、素子を熱暴走させたり、時には、熱破壊にいたら
せる。次に、スイッチング動作時における問題点につい
て説明する。ＩＧＢＴのコレクタ電流Ｉ_C は、下式の数
５により示される。

【００３１】

【数５】

【００３２】ただし、Ｚはチャネル周囲長、Ｌはチャネ
ル長、μｎは移動度、Ｃ_o はゲート絶縁膜容量、Ｖ_G は
ゲート電圧、Ｖ_T はしきい値電圧、Ｖ_C はコレクタ電圧
である。

【００３３】このスイッチング動作時においても、上記
の場合と同様に、スイッチングターンオフ時に局在化し
た低ライフタイム層が空乏層１１１内に取り込まれる
と、寄生ＰＮＰ−Ｔｒのエミッタ接地電流利得β_o の増
加にともなって、ＩＧＢＴのコレクタ電流Ｉ_C が変曲し
てしまい、スイッチングオフ時の電流・電圧積である、
スイッチングターンオフロスが増大してしまうという不
具合があった（図１０参照）。

【００３４】これらの問題に関しては、たとえば、Ｎ^-
型ベース層１０２の厚さおよび濃度を、下式の数６を満
足するように設計することによって、ある程度は解決で
きる。

【００３５】

【数６】

【００３６】ただし、Ｗ_B は実効ベース幅、ε_S ，ε_O
はそれぞれシリコンの誘電率および真空誘電率、Ｖbiは
Ｐ型ベース層１０３とＮ^- 型ベース層１０２とのＰＮ接
合の内部電圧、Ｖはコレクタ電圧（（所望の耐圧値）逆
バイアスの場合は負の値を取る）、Ｎ_B はベース濃度、
ｑは電荷量である。

【００３７】また、上記数６の式の第１項は、ある印加
電圧における空乏層１１１の幅を示すものであり、第２
項は、イオン線照射によって形成される欠陥１１０の分
布幅である。

【００３８】シリコン中への、Ｈｅ³⁺，Ｈ²⁺などのイオ
ン種を照射した場合の欠陥分布幅は、たとえば図１１に
示すように、ＳＲ（Spreding Resistance ）法によると
４０μｍ程度であり、イオン種のドーズ量や基板濃度の
依存をほとんど受けない。

【００３９】よって、上記の数６の式を満足させるよう
に、実効ベース幅Ｗ_B を所望の耐圧になるように設定し
てやれば、イオン線の照射によって形成された、局在化
した低ライフタイム層はブレークダウンしても非空乏化
領域内におさまるため、十二分に低いエミッタ接地電流
利得β_o を維持する。

【００４０】すなわち、実効ベース幅Ｗ_B を４０μｍ以
上に設定すれば、寄生ＰＮＰ−Ｔｒのエミッタ接地電流
利得β_o の変調（増加）を抑えることができ、耐圧の劣
化や漏れ電流の増大、および、スイッチングターンオフ
ロスの増大といった問題を回避できる。

【００４１】しかし、上記した数６の式の条件を満足す
るようにした場合にも、なお、次のような問題を有して
いた。すなわち、ＩＧＢＴのターンオフは、前述したよ
うに、大半はキャリアライフタイムにより律速されてい
るが、ＢＪＴなどの他のバイポーラ素子と同様に、ター
ンオフ時にＰ型ベース層１０３とＮ^- 型ベース層１０２
とのＰＮ接合が逆バイアスされることによって形成され
る空乏層により、Ｎ^- 型ベース層１０２内の少数キャリ
ア（ホール）が強制的に掃き出されることにも大きく左
右される。

【００４２】このため、電源電圧が素子耐圧以下（通常
は、規格の約半分程度で使用されることが多い）の場
合、たとえば図１２に示すように、低ライフタイム化さ
れていない非空乏化領域が過多に残り、過剰少数キャリ
アが多く残存することにより、テール電流が増大する。

【００４３】この問題は、単純にイオン線照射の際のド
ーズ量を増やすことで解決できるが、当然の如く、オン
電圧が急激に悪化する。なお、従来においては、たとえ
ば図１３に示すように、Ｐ型コレクタ層１０１とＮ^- 型
ベース層１０２との間にＮ⁺ 型バッファ層１２０を設け
た構成（Ｐ⁺ −Ｎ⁺ −Ｎ^- ウェーハ）のＩＧＢＴも実用
化されているが、このＩＧＢＴにおいても、上記ＩＧＢ
Ｔと同様の問題があった。

【００４４】

【発明が解決しようとする課題】上記したように、従来
においては、耐圧の劣化や漏れ電流の増大、および、ス
イッチングターンオフロスの増大を、実効ベース幅Ｗ_B
の耐圧の設定により回避するようにした場合、電源電圧
が低いとテール電流が増大するという問題があった。

【００４５】そこで、この発明は、耐圧の劣化や漏れ電
流の増大を招くことなく、高信頼性で、かつ、電源電圧
が比較的低い場合にもテール電流が小さく、しかも、オ
ン電圧およびターンオフ時間のトレードオフを改善する
ことが可能な半導体装置を提供することを目的としてい
る。

【００４６】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、第１導電型の
半導体層からなる第１の領域と、この第１の領域の一主
面に選択的に形成された第２導電型の半導体層からなる
第２の領域と、この第２の領域の一主面に選択的に形成
された第１導電型の半導体層からなる第３の領域と、前
記第１の領域の他主面に形成された第２導電型の半導体
層からなる第４の領域と、前記第２の領域上の少なくと
も一部を含んで、前記第１の領域上に絶縁膜を介して形
成された制御電極と、前記第３の領域上の少なくとも一
部を含んで、前記第２の領域上に形成された第１電極
と、前記第４の領域上に形成された第２の電極と、前記
第１の領域内に局在化して配置された複数の再結合中心
格子欠陥とから構成されている。

【００４７】この発明の半導体装置によれば、非空乏化
領域のほぼ全域を実質的に低ライフタイム化できるよう
になる。これにより、外部電源電圧が比較的低く、非空
乏化領域が過多に残る場合にも、非空乏化領域内の過剰
少数キャリアを減らすことが可能となるものである。

【００４８】

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、本発明の実施の
一形態にかかる、伝導度変調型の半導体装置、いわゆ
る、ＩＧＢＴ（Insulated Gate Bipolar Transistor ）
の概略構成を示すものである。なお、ここでは、Ｎチャ
ネル型を例に、１２００Ｖ系のＩＧＢＴについて説明す
る。

【００４９】たとえば、低不純物濃度の高抵抗Ｎ^- 型ベ
ース層（第１の領域）１１の表面には、Ｐ型ベース層
（第２の領域）１２が選択的に形成されている。このＰ
型ベース層１２の表面には、Ｎ⁺ 型エミッタ層（第３の
領域）１３が選択的に形成されている。

【００５０】そして、上記Ｎ^- 型ベース層１１、およ
び、このＮ^- 型ベース層１１に隣接する上記Ｐ型ベース
層１２の表面には、薄い絶縁膜１４を介して、ポリシリ
コンゲート電極（制御電極）１５が設けられている。

【００５１】また、上記Ｎ⁺ 型エミッタ層１３、およ
び、このＮ⁺ 型エミッタ層１３に挟まれた上記Ｐ型ベー
ス層１２の表面には、それぞれを短絡するようにして、
金属エミッタ電極（第１電極）１６が設けられている。

【００５２】さらに、上記ポリシリコンゲート電極１５
上には、これに接続されて、金属ゲート電極１７が設け
られている。一方、上記Ｎ^- 型ベース層１１の裏面に
は、Ｐ型コレクタ層（第４の領域）１８が形成されてい
るとともに、これに接続されて、金属コレクタ電極（第
２電極）１９が設けられている。

【００５３】そして、上記Ｎ^- 型ベース層１１内には、
たとえば、上記Ｐ型コレクタ層１８との接面より２０μ
ｍほどのところに欠陥ピークを有する第１の低ライフタ
イム層（再結合中心格子欠陥）２１と、上記Ｐ型コレク
タ層１８との接面より６０μｍほどのところに欠陥ピー
クを有する第２の低ライフタイム層２２とが、それぞれ
配置されている。

【００５４】上記第１，第２の低ライフタイム層２１，
２２の形成は、たとえば、金属コレクタ電極１９側よ
り、厚さの異なるＡｌ薄膜をアブソーバとして、Ｈ²⁺の
イオン種をそれぞれ照射することによって行われる。

【００５５】次に、上記したＮチャネル型ＩＧＢＴの製
造方法について説明する。まず、たとえば、シリコンに
リンなどの不純物をドーピングし、不純物濃度が低く
て、比抵抗が７０Ω・ｃｍとされた、２８０μｍ厚の基
板（Ｎ^- 型ベース層１１）を用意する。

【００５６】そして、その基板の裏面にＢＳＧ膜をＣＶ
Ｄ（Chemical Vapor Deposition ）法により形成した
後、これを拡散源として、Ｐ型コレクタ層１８を８０μ
ｍの厚さで拡散形成する。

【００５７】ＢＳＧ膜を除去した後、Ｎ^- 型ベース層１
１の表面を酸化して絶縁膜１４を１０００オングストロ
ーム程度の膜厚で形成し、その上に、約５０００オング
ストロームの厚さでポリシリコンを形成する。

【００５８】この後、ポリシリコンを部分的に開孔して
ポリシリコンゲート電極１５を形成するとともに、この
ポリシリコンゲート電極１５をマスクにボロンを８μｍ
程度の厚さで拡散してＰ型ベース層１２を形成する。

【００５９】次いで、ポリシリコンゲート電極１５間の
絶縁膜１４を部分的に開孔し、それをエミッタ形成用の
マスクとし、ドーズ量５×１０¹⁵ｃｍ^-2程度の条件に
て、Ａｓのイオン注入を行い、熱処理して、Ｐ型ベース
層１２内にＮ⁺ 型エミッタ層１３を形成する。

【００６０】再度、表面にＣＶＤ法により絶縁膜１４を
１５０００オングストローム程度の厚さで形成した後、
この絶縁膜１４を選択的に除去し、上記ポリシリコンゲ
ート電極１５上、上記Ｐ型ベース層１２および上記Ｎ⁺
型エミッタ層１３上の一部がそれぞれ露出するように開
孔する。

【００６１】そして、その開孔内を埋め込むように表面
上にＡｌなどの金属膜を形成し、それをパターニングし
て、上記金属エミッタ電極１６および上記金属ゲート電
極１７をそれぞれ形成する。

【００６２】一方、Ｎ^- 型ベース層１１の裏面に形成さ
れた、上記Ｐ型コレクタ層１８の表面にはＶまたはＡｕ
などの金属膜を形成し、これを、金属コレクタ電極１９
とする。

【００６３】また、金属コレクタ電極１９上に、７５μ
ｍ程度の厚さのＡｌ薄膜をアブソーバとして形成して素
子の裏面を保護するとともに、この裏面から、加速電圧
４．５ＭｅＶ、ドーズ量１×１０¹⁰〜１×１０¹²ｃｍ^-2
の条件にて、１回目のＨ²⁺の照射を行って、Ｎ^- 型ベー
ス層１１内に第１の低ライフタイム層２１を形成する。
このとき、第１の低ライフタイム層２１は、Ｐ型コレク
タ層１８より２０μｍ付近のところに欠陥ピークが形成
され、そのピーク位置に対して±２０μｍの分布幅をと
る。

【００６４】続いて、３５μｍ程度の厚さのＡｌ薄膜を
アブソーバとして素子の裏面を保護し、この裏面から、
加速電圧４．５ＭｅＶ、ドーズ量１×１０⁹ 〜１×１０
¹¹ｍ^-2の条件にて、２回目のＨ²⁺の照射を行って、Ｎ^-
型ベース層１１内に第２の低ライフタイム層２２を形成
する。このとき、第２の低ライフタイム層２２は、Ｐ型
コレクタ層１８より６０μｍ付近のところに欠陥ピーク
が形成され、そのピーク位置に対して±２０μｍの分布
幅をとる。

【００６５】以上のようにして、図１に示した構造の、
Ｎチャネル型のＩＧＢＴが完成される。図２は、上記し
たＮチャネル型のＩＧＢＴにおける、低ライフタイム層
２１，２２の形成にともなう、Ｎ^- 型ベース層１１中で
のホールの分布の状態を示すものである。

【００６６】このような構成によれば、電源電圧が比較
的低く、非空乏化領域１１ａが過多に残ったとしても、
非空乏化領域１１ａは１回目および２回目のＨ²⁺の照射
により実質的にほぼ全域が低ライフタイム化されている
ため、非空乏化領域１１ａ内での過剰少数キャリアが少
なく、テール電流を効率的に低減できる。

【００６７】すなわち、このＩＧＢＴの場合、実効ベー
ス幅Ｗ_B が約１９０μｍになるように、Ｎ^- 型ベース層
１１の厚さが上記数６の式の条件を満足する２８０μｍ
に設定されている。これにより、たとえば電源電圧が６
００Ｖのとき、空乏層１１ｂの延び幅は約１１０μｍと
なり、非空乏化領域１１ａの残り幅が約８０μｍとなる
が、６０μｍ付近には局在化した第２の低ライフタイム
層２２が存在するため、非空乏化領域１１ａ内全域が完
全に低ライフタイム化される。

【００６８】また、２回目のＨ²⁺の照射量は１回目より
も１オーダ低い、つまり、２回目のイオン線照射による
低ライフタイム層２２は、１回目のイオン線照射による
低ライフタイム層２１の再結合順位よりも浅いため、オ
ン電圧の極端な増大を招くこともない。

【００６９】しかも、１回目のＨ²⁺の照射によって局在
化して形成された低ライフタイム層２１により、寄生Ｐ
ＮＰ−Ｔｒのエミッタ接地電流利得β_o は律速されるた
め、電源電圧が上り、２回目のＨ²⁺の照射により局在化
して形成された低ライフタイム層２２が空乏層１１ｂ内
に取り込まれたとしても、エミッタ接地電流利得β_oの
変調は無視でき、耐圧の低下やＩ_CES およびスイッチン
グターンオフロスの増大を招くこともない。

【００７０】図３は、上記した構造のＩＧＢＴ（本発明
素子）におけるトレードオフカーブを、従来素子と比較
して示すものである。なお、ここでは、１回のイオン線
照射により局在化した低ライフタイム層を形成してなる
ＩＧＢＴを従来素子として示している。

【００７１】この図からも明らかなように、本発明素子
によれば、電源電圧が素子耐圧以下（６００Ｖ）の場合
においても、フォールタイム（スイッチング特性）ｔｆ
に対するコレクタ〜エミッタ間飽和電圧Ｖ_CE（オン電圧
特性）が従来素子よりも小さくなって、トレードオフが
改善されていることが分かる。

【００７２】上記したように、Ｎ^- 型ベース層中の非空
乏化領域内のほぼ全域を実質的に低ライフタイム化でき
るようにしている。すなわち、Ｎ^- 型ベース層内のＰ型
コレクタ層より２０μｍ付近のところと６０μｍ付近の
ところとに、それぞれ局在化した低ライフタイム層を形
成するようにしている。これにより、外部電源電圧が比
較的低く、非空乏化領域が過多に残る場合にも、非空乏
化領域内全域を完全に低ライフタイム化できるようにな
る。したがって、非空乏化領域内の過剰少数キャリアを
減らすことが可能となり、テール電流を効率的に低減で
きるようになるものである。

【００７３】しかも、６０μｍ付近のところに局在化し
て形成される低ライフタイム層は、２０μｍ付近のとこ
ろに局在化して形成される低ライフタイム層の再結合順
位よりも浅いため、オン電圧の極端な増大を招くことも
ない。

【００７４】さらに、２０μｍ付近のところに局在化し
て形成された低ライフタイム層が空乏層内に取り込まれ
ることがないように設計されているため、耐圧の低下や
漏れ電流の増大、および、スイッチングターンオフロス
の増大を招くこともない。

【００７５】なお、上記した本発明の実施の一形態にお
いては、低ライフタイム層の形成にＨ²⁺を照射するよう
にした場合について説明したが、これに限らず、たとえ
ばＨｅ³⁺や重陽子（Deuteron）などを照射することによ
っても同様に実施できる。

【００７６】また、２回のイオン線照射によらず、必要
に応じて、飛程の異なる複数回のイオン線照射を施すよ
うにしても良い。また、イオン線照射のみに限らず、軽
度の電子線照射を組み合わせるようにすることも可能で
ある。

【００７７】また、図４に示すように、凹凸形状を有し
てＰ型コレクタ層１８´を形成するようにしても良い。
この場合、実効ベース幅Ｗ_B をＰ型コレクタ層１８´の
凸状部分によって決定するようにすれば、図１に示した
構造のＩＧＢＴとほぼ同等の効果が期待できる。

【００７８】しかも、凹状部分については、実効ベース
幅Ｗ_B が長くなる分、この領域でのエミッタ接地電流利
得β_o が大きくなり、耐圧の劣化や漏れ電流に関しては
図１に示した構造のＩＧＢＴよりも有利である。

【００７９】また、図５に示すように、Ｎ^- 型ベース層
１１とＰ型コレクタ層１８との間にＮ⁺ 型バッファ層３
０を設けてなる構成のＩＧＢＴにも適用可能である。さ
らに、１２００Ｖ系のＮチャネル型ＩＧＢＴに限らず、
たとえばＰチャネル型のＩＧＢＴにも同様に適用できる
ことはいうまでもなく、また、１２００Ｖ系以外のＩＧ
ＢＴにも同様に適用可能である。その他、この発明の要
旨を変えない範囲において、種々変形実施可能なことは
勿論である。

【００８０】

【発明の効果】以上、詳述したようにこの発明によれ
ば、耐圧の劣化や漏れ電流の増大を招くことなく、高信
頼性で、かつ、電源電圧が比較的低い場合にもテール電
流が小さく、しかも、オン電圧およびターンオフ時間の
トレードオフを改善することが可能な半導体装置を提供
できる。

【図面の簡単な説明】

【図１】この発明の実施の一形態にかかる、Ｎチャネル
型のＩＧＢＴの概略構成を示す断面図。

【図２】同じく、Ｎチャネル型のＩＧＢＴにおける、Ｎ
^- 型ベース層中でのホールの分布の状態を示す概略図。

【図３】同じく、Ｎチャネル型のＩＧＢＴにおけるトレ
ードオフカーブを、従来素子と比較して示す概略図。

【図４】この発明の実施の他の形態にかかる、Ｎチャネ
ル型のＩＧＢＴの概略断面図。

【図５】この発明の実施のさらに他の形態にかかる、Ｎ
チャネル型のＩＧＢＴの概略断面図。

【図６】従来技術とその問題点を説明するために示す、
Ｎチャネル型のＩＧＢＴの概略断面図。

【図７】同じく、電子線の照射による、低キャリアライ
フタイム法について説明するために示す概略図。

【図８】同じく、イオン線の照射による、低キャリアラ
イフタイム法について説明するために示す概略図。

【図９】同じく、ＩＧＢＴの阻止状態における空乏層の
成長とその等価回路について示す概略図。

【図１０】同じく、ＩＧＢＴのターンオフ波形を示す概
略図。

【図１１】同じく、イオン線照射による欠陥分布プロフ
ァイルの、ドーズ量の依存性を説明するために示す概略
図。

【図１２】同じく、テール電流の電源電圧に対する依存
性を説明するために示す概略図。

【図１３】同じく、Ｎチャネル型のＩＧＢＴの他の構成
を示す概略断面図。

【符号の説明】

１１…Ｎ^- 型ベース層 １１ａ…非空乏化領域 １１ｂ…空乏層 １２…Ｐ型ベース層 １３…Ｎ⁺ 型エミッタ層 １４…絶縁膜 １５…ポリシリコンゲート電極 １６…金属エミッタ電極 １７…金属ゲート電極 １８…Ｐ型コレクタ層 １９…金属コレクタ電極 ２１…第１の低ライフタイム層 ２２…第２の低ライフタイム層

Claims (8)

【特許請求の範囲】
1. 【請求項１】 第１導電型の半導体層からなる第１の領
   域と、 この第１の領域の一主面に選択的に形成された第２導電
   型の半導体層からなる第２の領域と、 この第２の領域の一主面に選択的に形成された第１導電
   型の半導体層からなる第３の領域と、 前記第１の領域の他主面に形成された第２導電型の半導
   体層からなる第４の領域と、 前記第２の領域上の少なくとも一部を含んで、前記第１
   の領域上に絶縁膜を介して形成された制御電極と、 前記第３の領域上の少なくとも一部を含んで、前記第２
   の領域上に形成された第１電極と、 前記第４の領域上に形成された第２の電極と、 前記第１の領域内に局在化して配置された複数の再結合
   中心格子欠陥とを具備したことを特徴とする半導体装
   置。
2. 【請求項２】 前記各再結合中心格子欠陥は、前記第４
   の領域に近いほど、深い再結合順位を有することを特徴
   とする請求項１に記載の半導体装置。
3. 【請求項３】 前記各再結合中心格子欠陥のうち、最も
   深い再結合順位を有する再結合中心格子欠陥は、その再
   結合中心のピーク値が、非空乏化領域の幅が少なくとも
   ４０μｍ以上とされた前記第１の領域の、他主面から２
   ０μｍ付近のところにあることを特徴とする請求項１に
   記載の半導体装置。
4. 【請求項４】 前記各再結合中心格子欠陥は、Ｈｅ³⁺、
   Ｈ²⁺、重陽子などのイオン種の照射により形成されるこ
   とを特徴とする請求項１に記載の半導体装置。
5. 【請求項５】 前記第１の領域は、その非空乏化領域の
   ほぼ全面が、実質的に低ライフタイム化されていること
   を特徴とする請求項１に記載の半導体装置。
6. 【請求項６】 前記第１の領域の実効幅（Ｗ_B ）とその
   濃度（Ｎ_B ）およびブレークダウン電圧（Ｖ）が次式の
   数１ 【数１】 を実質的に満足することを特徴とする請求項１に記載の
   半導体装置。
7. 【請求項７】 前記第４の領域は、前記第１の領域との
   接面が凹凸を有して形成されていることを特徴とする請
   求項１に記載の半導体装置。
8. 【請求項８】 前記第１の領域と前記第４の領域との間
   には、さらに、第１導電型の半導体層からなる第５の領
   域が形成されていることを特徴とする請求項１に記載の
   半導体装置。