JPH1050964A - 半導体基板に水素を拡散させるプラグを有する半導体装置およびその製造方法 - Google Patents

半導体基板に水素を拡散させるプラグを有する半導体装置およびその製造方法

Info

Publication number
JPH1050964A
JPH1050964A JP9133760A JP13376097A JPH1050964A JP H1050964 A JPH1050964 A JP H1050964A JP 9133760 A JP9133760 A JP 9133760A JP 13376097 A JP13376097 A JP 13376097A JP H1050964 A JPH1050964 A JP H1050964A
Authority
JP
Japan
Prior art keywords
plug
region
semiconductor substrate
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9133760A
Other languages
English (en)
Inventor
Tetsuya Kamigaki
哲也 神垣
Mutsuo Morikado
六月生 森門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JPH1050964A publication Critical patent/JPH1050964A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/94—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明は、半導体基板上に形成され、水素に
対するバリア層で覆われている半導体装置の基板内に水
素を拡散させて接合リークを低減させることを目的とす
る。 【解決手段】 半導体装置を覆っている窒化シリコン層
のような水素に対してバリアとして機能する層9 を貫通
した開口部11に配置されて半導体基板の表面、例えばソ
ース領域2 と接触しているプラグ12を備え、このプラグ
12は多結晶シリコン、アモルファスシリコンのような水
素を拡散することができる材料から成り、半導体装置に
電気的に接続されていないことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、水素の拡散に対し実質的に
バリアを形成する１層以上の層によって覆われた半導体
基板に水素を拡散するためのプラグを有する半導体装置
に関する。
【０００２】
【従来の技術】接合リークは、トランジスタ等の半導体
装置ではよく知られた問題であり、装置の動作および性
能に悪影響を及ぼす。接合リークを低減する１つの技術
は、半導体装置が形成される半導体基板に水素を拡散さ
せることである。この拡散は、水素を含んでいる大気中
において（典型的には約４００℃乃至６００℃の範囲の
温度で）アニーリング処理を行うことによって達成され
る。水素源は、Ｈ2 およびＮ2 から成るガスである。ま
た、純粋なＨ2 （１００％のＨ2 ）が用いられることも
ある。拡散された水素によって表面の状態が終結し、接
合リークが低減される。
【０００３】図１8 は、半導体基板1 上に形成されたト
ランジスタ10を含む従来の半導体装置の一部分の断面図
である。トランジスタ10は、例えば、ダイナミック・ラ
ンダム・アクセス・メモリ装置（ＤＲＡＭ）等の半導体
メモリ装置の周辺回路領域に、あるいは論理回路に、形
成される。トランジスタ10は、チャンネル領域4 によっ
て間隔を隔てられたソース／ドレイン拡散領域2 および
ドレイン／ソース拡散領域3 を含んでいる。ゲート電極
6 は、ゲート絶縁層5 によってチャンネル領域4 から絶
縁されて間隔を隔てられている。ソース／ドレイン領域
2 およびドレイン／ソース領域3 は、例えばゲート電極
6 をマスクとして用いてイオン注入を行うことによって
形成される。二酸化シリコン（ＳｉＯ2 ）等の絶縁物か
らなる分離領域7 は、半導体基板1 上に形成された他の
素子から電気的にトランジスタ10を分離する。
【０００４】
【発明が解決しようとする課題】６４メガビットおよび
２５６メガビットのＤＲＡＭ等の大規模集積回路（ＬＳ
Ｉ）装置においては、装置のコンタクトを形成するため
に、しばしば自己整合コンタクト（ＳＡＣ）プロセスが
用いられる。ＳＡＣプロセスを用いることにより、コン
タクト間の間隔が低減され、高密度の集積が達成され
る。多くのＳＡＣプロセスにおいて、窒化シリコン層が
ＬＳＩ装置領域上に形成され、エッチング停止層として
機能する。その結果、図１８においては、窒化シリコン
層９が、分離領域7 、ソース／ドレイン領域2 、ドレイ
ン／ソース領域3 、およびゲート電極6 上に形成されて
いる。しかしながら、窒化シリコン層９は、実質的に拡
散バリアであり、従って半導体基板1 への水素の拡散が
妨げられる。従って、ＳＡＣプロセスの期間中に窒化シ
リコン層が形成される高密度ＬＳＩにおいては、接合リ
ークを低減するための半導体基板1 への水素の拡散は窒
化シリコン層によって妨げられる。このことは、例え
ば、ＤＲＡＭの周辺回路領域におけるトランジスタある
いは論理回路におけるトランジスタに対する大きな問題
である。水素は、窒化シリコン層が形成される前に基板
に拡散されることができるが、一方、窒化シリコン層の
形成に続く高温のＬＳＩプロセス工程によって表面準位
から容易に除去されてしまう。従って、水素の拡散は、
ＬＳＩ製造プロセスの高温工程の後に実行されることが
最も効果的である。しかしながら、上述のように、その
時には、窒化シリコン層がすでに形成されており、形成
された窒化シリコン層は水素の拡散に対するバリアとし
て機能してしまう。
【０００５】
【課題を解決するための手段】本発明によれば、半導体
基板上に形成された半導体装置は、水素に対し実質的に
バリア層として機能する層を半導体基板上に含んでい
る。水素を拡散することのできる材料で形成されたプラ
グが層を貫通した開口部に設けられ、半導体基板の表面
と接触する。プラグは、半導体装置に電気的に接続され
ていない。
【０００６】本発明によればまた、半導体基板上に形成
され、水素の拡散に対し実質的にバリアとして機能する
材料から成る層を半導体基板上に有する、半導体メモリ
装置の周辺回路回路領域に水素を拡散する方法が提供さ
れる。開口部は層を貫通して形成され、それによって、
周辺回路領域における半導体基板の一部分が露出され
る。その後、プラグが開口部に形成される。プラグは水
素を拡散することができる材料で形成される。水素は、
プラグを通して周辺回路領域における半導体基板内に拡
散される。
【０００７】本発明によればさらに、第１の導電型の半
導体基板を含んでいる半導体装置が提供される。分離領
域が半導体基板上に形成され、それによって、分離され
た素子領域が定められる。トランジスタは、分離された
素子領域において形成されており、トランジスタは、半
導体基板内に形成され、チャンネル領域によって間隔を
隔てられた第２の導電型のソースおよびドレイン領域
と、チャンネル領域から絶縁して間隔を隔てられたゲー
ト電極とを有している。層は、ソースおよびドレイン領
域、ゲート電極、および分離領域上に形成される。層
は、水素の拡散に対する実質的なバリアである。開口部
が層に形成され、それによって、ソース領域、ドレイン
領域、および分離領域の少なくとも１つが露出され、プ
ラグが開口部に形成される。プラグは水素を拡散するこ
とができる材料で作られ、プラグは半導体装置に電気的
に接続されていない。
【０００８】本発明によればさらにまた、半導体基板上
に水素の拡散に対し実質的にバリアとなる層が形成され
ている半導体装置を製造する方法が提供される。開口部
は層を貫通して形成され、それによって半導体基板の一
部分を露出させる。プラグは開口部に形成され、プラグ
は水素を拡散することのできる材料で形成される。水素
はプラグを通して半導体基板内に拡散される。半導体装
置は、プラグが半導体装置に電気的接続されないように
つくられる。
【０００９】本発明によればまた、第１の導電型の半導
体基板上にメモリセル領域および周辺回路領域を含む半
導体メモリ装置が提供される。メモリセルはメモリセル
領域に形成される。メモリセルは、データ記憶キャパシ
タと、チャンネル領域によって間隔を隔てられたソース
およびドレイン領域とチャンネル領域から絶縁して間隔
を隔てられたゲート電極とを有するスイッチングトラン
ジスタとを含んでいる。第１のプラグは、ソースおよび
ドレイン領域の１つと接触し、そのソースまたはドレイ
ン領域をデータ記憶キャパシタに電気的に接続する。第
２のプラグは、周辺回路領域における半導体基板と接触
し、半導体メモリ装置には電気的に接続されていない。
【００１０】本発明によればさらに、第１の導電型の半
導体基板上に半導体メモリ装置を製造する方法は、メモ
リセル領域および周辺回路領域を有しているメモリセル
を形成する工程を含んでいる。メモリセルは、メモリセ
ル領域に形成され、データ記憶キャパシタと、チャンネ
ル領域によって間隔を隔てられた第２の導電型のソース
およびドレイン領域とチャンネル領域から絶縁して間隔
を隔てられたゲート電極とを有するスイッチングトラン
ジスタとを含んでいる。実質的に水素の拡散に対するバ
リアとして機能する層が、メモリセル領域および周辺回
路領域を覆って形成されている。第１の開口部は、ソー
スおよびドレイン領域の１つを露出するために層を貫通
して形成され、第２の開口部は、周辺回路領域における
半導体基板の一部分を露出するために層を貫通して形成
される。第１および第２のプラグは、それぞれ第１およ
び第２の開口部に形成される。水素は第１および第２の
プラグを通して半導体基板内に拡散される。半導体メモ
リ装置が完成し、第２のプラグは半導体メモリ装置に電
気的に接続されていない。
【００１１】本発明の上述のおよびその他の特徴および
利点は、添付の図面に参照してなされる以下の詳細な説
明からさらに十分に理解されるであろう。
【００１２】
【発明の実施の形態】図１乃至４に示される半導体装置
において、図１８に示されている半導体装置の部分と同
じ部分については同じ参照番号で示している。
【００１３】図１には、第１の導電型（例えばＰ型ある
いはＮ型）の半導体基板1 上に形成されたトランジスタ
10を含む半導体装置の一部分が示されている。トランジ
スタ10は、例えば、半導体メモリ装置の周辺回路の部分
（例えばデコーダ回路等）あるいは論理回路の部分であ
るが、それに限定されるものではない。トランジスタ10
は、半導体基板1 の上部表面に配置され、チャンネル領
域4 によって間隔を隔てられた第２の導電型のソース／
ドレイン拡散領域2 およびドレイン／ソース拡散領域3
を含んでいる。ゲート電極6 は、ゲート絶縁層5 によっ
てチャンネル領域4 から絶縁されて間隔を隔てられてい
る。例えば、二酸化シリコン（ＳｉＯ2）等の絶縁物か
ら成る分離領域7 は、半導体基板1 の上部表面に形成さ
れ、半導体基板1 上に形成された他の素子からトランジ
スタ10を電気的に分離する。水素の拡散に対し実質的に
バリアである材料の層9 は、ソース／ドレイン拡散領域
2、ドレイン／ソース拡散領域3 、ゲート電極6 、およ
び分離領域7 上に、それらを覆って形成されている。層
9 は、例えば、自己整合コンタクト処理中に形成される
窒化シリコン（Ｓｉ3 Ｎ4 ）層のみで構成される非多孔
質層である。しかしながら、本発明は層9 が窒化シリコ
ン層であることに限定されるものではないことを理解す
べきである。本発明は、一般的に、層9 が半導体基板内
への水素の拡散を実質的に阻止あるいはブロックする層
であればどのような層であっても用いられる。さらに、
図１に示されている層9 はソース／ドレイン領域2 、ド
レイン／ソース領域3 、ゲート電極6 、および絶縁領域
7 上に直接形成されているが、本発明はこれに限定され
るものではない。層9 を貫通する開口部11が形成され、
それによって、ソース／ドレイン領域2 の上部表面が露
出されている。多結晶シリコンプラグ12が開口部11内に
形成され、ソース／ドレイン領域2 の露出された上部表
面と接触している。シリコン内における水素拡散距離Ｌ
は、次式（１）によって与えられる。
【００１４】 Ｌ＝（Ｄｔ）1/2 （１） ここで、 Ｄ＝Ｄo ｅｘｐ（−Ｅa ／ＫＴ）［ｃｍ2 ／秒］ （２） ｔ＝時間［秒］ （３） Ｄo （水素）＝９．４×１０-3［ｃｍ2 ／秒］ （４） Ｅa （水素）＝０．４８［ｅｖ］ （５） Ｋ＝８．６３×１０-5［ｅｖ／分子−Ｋ］ （６） Ｔ＝温度（Ｋ） （７） である。
【００１５】上述のＤo に対する値は、単結晶シリコン
に対して規定されている。単結晶シリコン、多結晶シリ
コン、およびアモルファスシリコンのＤo における差
は、比較的小さいと考えられている。従って、４００℃
でガスアニールを１５分間行うことによって、シリコン
基板内に水素が約４５０マイクロメートル（μｍ）拡散
される。従って、多結晶シリコンプラグ12が本発明によ
って開示される方法で形成された場合、層9 が実質的に
水素の拡散に対するバリアとして機能したとしても、水
素は図２に示されるように半導体基板1 に拡散すること
ができる。したがって、接合リークは低減される。多結
晶シリコンプラグ12を半導体装置に電気的に接続する必
要はない。従って、図２の多結晶シリコンプラグ12は、
ソース／ドレイン領域2 にだけ電気的に接続される。そ
のため、プラグ12を介して電気信号が流れることはな
い。従って、図２のトランジスタがＤＲＡＭ等の半導体
メモリ装置の周辺回路の一部分であるか、あるいは論理
回路の一部分である場合、多結晶シリコンプラグ12が装
置に電気的に接続される必要はない。プラグ12は多結晶
シリコンで形成されたものとして先に説明されてきた
が、本発明は、これに制限されるものではない。プラグ
12は、水素を拡散する他の材料、例えば、アモルファス
シリコン、ＳｉＯ2 、ＳｉＯＮ等で形成されることもで
きる。
【００１６】シリコン内における水素の拡散距離は比較
的長い。従って、半導体基板1 上に形成された全てのト
ランジスタに対してプラグが配置される必要はない。例
えば、約１００マイクロメートル毎に１個のプラグが配
置されれば十分である。この間隔で配置されたプラグが
半導体装置の密度に著しく影響を及ぼすことはない。従
って、プラグを含んで成る本発明の半導体装置の集積密
度は、従来の半導体装置の集積密度とほぼ同じである。
【００１７】図３において、本発明の他の実施の形態に
よる半導体装置の一部分が示されている。半導体基板1
上に形成されたトランジスタ10は、半導体基板1 の上部
表面に配置され、チャンネル領域4 によって間隔を隔て
られたソース／ドレイン領域2 およびドレイン／ソース
領域3 を含んでいる。ゲート電極6 は、ゲート絶縁層5
によってチャンネル領域4 から絶縁されて間隔を隔てら
れている。二酸化シリコン等の絶縁物から成る分離領域
7 は、半導体基板1 の上部表面に配置され、半導体基板
1 上に形成された他の素子からトランジスタ10を電気的
に分離している。水素の拡散に対するバリアとなる材料
の層9 は、ソース／ドレイン領域2 、ドレイン／ソース
領域3 、ゲート電極6 、および分離領域7 上に形成され
ている。例えば、層9 は自己整合コンタクト処理中に形
成された窒化シリコン層である。開口部14は、層9 に形
成され、分離領域7 の上部表面を露出させる。多結晶シ
リコンプラグ15は開口部14に形成され、分離領域7 の露
出された上部表面と接触している。水素は二酸化シリコ
ンの分離領域7 内を拡散することができるので、水素は
図４に示されているように半導体基板内1 に導入するこ
とができる。この方法において、図１の実施の形態に関
して述べたのと同様にして接合リークを低減する効果が
達成される。図１の実施の形態のように、多結晶シリコ
ンプラグ15は、いずれの回路素子にも電気的に接続され
る必要がなく、従って、電気信号がプラグを流れること
はない。また、多結晶プラグ15は、例えば、アモルファ
スシリコン、ＳｉＯ2 、ＳｉＯＮ等の、水素を拡散させ
る他の材料であってもよい。図１の実施の形態のよう
に、１００マイクロメートル毎に１個のプラグが配置さ
れることで十分である。
【００１８】本発明による半導体装置の製造方法は、概
略的に図５乃至図１１において示されている。図５を参
照すると、ソース／ドレイン領域22、ドレイン／ソース
領域23、ゲート絶縁層25、およびゲート電極26を含んで
成るトランジスタ20が半導体基板21上に形成されてい
る。トランジスタ20は、従来技術において知られている
任意の方法で形成することができる。例えば、約２０ナ
ノメートルの窒化シリコン層29が、図６において示され
ているようにソース／ドレイン領域22, ドレイン／ソー
ス領域23、およびゲート電極26上に形成される。次に、
図７において示されているように、例えば約４５０ナノ
メートルの層31が窒化シリコン層29上に形成される。層
31は、例えばＢＰＳＧ（リン化ホウ素ケイ酸塩ガラス）
層あるいは二酸化シリコン（ＳｉＯ2 ）層である。ソー
ス／ドレイン領域2 の上部表面を露出している開口部33
が、図８において示されているようにフォトリソグラフ
ィ処理およびそれに続くエッチング処理を用いて層31お
よび窒化シリコン層29を通って形成される。開口部33
は、１６メガビットのＤＲＡＭ装置においては０．５０
マイクロメートルの幅を有し、６４メガビットのＤＲＡ
Ｍ装置においては０．４０マイクロメートルの幅を有
し、２５６メガビットのＤＲＡＭ装置においては０．２
５マイクロメートルの幅を有している。もちろん、これ
らの値は例示の目的のためだけに示されている。次に、
図９において示されているように、多結晶シリコン層35
が層31上および開口部33内に堆積される。多結晶シリコ
ン層35は、開口部33の直径の１／２よりも大きい厚さに
形成される。図１０を参照すると、多結晶シリコン層35
はエッチングあるいは研磨され、開口部３３に埋め込ま
れた多結晶シリコンプラグ３６が形成される。エッチン
グあるいは研磨は、例えば、反応性イオンエッチングも
しくは化学機械的研磨等の任意の従来の技術を用いて行
われる。次に、図１１において示されているように、開
口部33内に形成された多結晶シリコンプラグ３６を通し
て水素を拡散することによって、水素を半導体基板21に
導入する。この拡散はガスアニールを例えば４００℃で
１５分間行うことによって行われる。
【００１９】本発明によるダイナミック・ランダム・ア
クセス・メモリ（ＤＲＡＭ）装置の製造方法が図１２乃
至図１６を参照して説明される。図１２において示され
ているように、半導体基板41は、メモリセル領域42およ
び周辺回路領域43を含んでいる。多結晶シリコン45を有
しているトレンチキャパシタは、メモリセル領域42内に
形成され、例えば二酸化シリコンの浅いトレンチ分離領
域47は、周辺回路領域43に形成される。これらのトレン
チキャパシタは従来技術において知られている任意の方
法で形成されるものであり、本発明は特定の方法に限定
されるものではない。トレンチキャパシタを形成する１
つの方法は、米国特許出願第08/412,442号明細書に記載
されており、本明細書において参照文献とされる。図１
３を参照すると、複数のゲート電極49は、半導体基板41
上に形成される。ゲート電極49の構造は、多結晶シリコ
ン層51、タングステンシリコン層53、および窒化シリコ
ン層55を含む多層構造である。ゲート電極の側壁は、第
１の窒化シリコン層57によって覆われる。ゲート電極49
の形成の後、ゲート電極構造49をマスクとして用いてイ
オン注入することによってソースおよびドレイン領域59
が形成される。
【００２０】図１４を参照すると、半導体基板の上部表
面およびゲート電極構造49を覆って第２の窒化シリコン
層61が形成される。その後、第２の窒化シリコン層61を
覆ってＢＰＳＧ（リン化ホウ素ケイ酸塩ガラス）層63が
形成される。図１５を参照すると、トレンチキャパシタ
のスイッチングトランジスタへの接続および他の配線の
ための自己整合ストラッププラグのための表面ストラッ
プ孔62がフォトリソグラフィ処理および反応性イオンエ
ッチング処理を使用してＢＰＳＧ層63および第２の窒化
シリコン層61に形成される。その後、多結晶シリコン層
65が、表面ストラップ孔を充填し、ＢＰＳＧ層63を覆う
ように堆積される。この実施の形態においては、付加的
な表面ストラップ孔62' がＢＰＳＧ層63および第２の窒
化シリコン層61において形成され、それによって、周辺
回路領域43に多結晶シリコンプラグを提供する。図１６
を参照すると、多結晶シリコン層65は、反応性イオンエ
ッチングあるいは化学的機械的エッチングによってエッ
チングされ、このエッチング処理によって、トレンチキ
ャパシタのスイッチングトランジスタへの接続および他
の配線のための多結晶シリコンプラグ67および水素の拡
散のための多結晶シリコンプラグ67' が形成される。水
素アニールがＬＳＩ処理の終了時に行われる。水素は、
プラグ67を通ってメモリセル領域に拡散することができ
る。さらに、水素は、プラグ67' を通って周辺回路領域
に拡散することができる。上述の本発明の実施の形態に
よれば、プラグ67' は、メモリセルのためのストラップ
プラグ67と同じ処理工程において形成され、従って、余
分な処理工程は要求されない。上述のように、プラグ6
7' を半導体装置に電気的に接続する必要はない。
【００２１】水素を拡散するための多結晶シリコンプラ
グ67' を提供するためには、従来の表面ストラップ孔62
に加えて付加的な表面ストラップ孔62' を作る必要があ
るだけである。従って、本発明の技術は、例えば６４メ
ガビット用のＤＲＡＭのための通常のＤＲＡＭ製造プロ
セスに容易に組み込むことができる。というのは、ＢＰ
ＳＧ層63のエッチングのためのマスクを変える必要があ
るだけだからである。従来のＤＲＡＭ装置の製造と比較
して、図１２ないし図１６のＤＲＡＭの製造には付加的
な製造工程は要求されない。さらに、付加的な表面スト
ラップ孔62' は、周辺回路領域43の任意の領域（例え
ば、拡散地域あるいは分離地域）に位置されることがで
きる。ストラッププラグはメモリセル地域に形成される
が、所望に応じて、水素をメモリセル領域に拡散するた
めの付加的なプラグが設けられてもよい。さらに、水素
の拡散のための多結晶シリコンプラグの形成はチップ面
積を増加させずに達成されることができる。
【００２２】図１７において、本発明の実施の形態によ
り形成された半導体装置の関連した部分の一例が示され
ている。図１７において、メモリセル領域142 および周
辺回路領域143 が示されている。メモリセル領域142
は、トレンチキャパシタをスイッチングトランジスタに
接続するためのストラッププラグ167 を含んでいる。周
辺回路領域143 は、水素を拡散させるためのストラップ
プラグ167'を含んでいる。図示されているように、スト
ラッププラグ167'は、拡散領域の例えば拡散170、ある
いは分離領域の例えば分離領域172 に形成される。限定
されるものではないが、図示の例において、プラグ167'
はメモリ装置には電気的に接続されていない。メモリ装
置150 はさらに、図示されたメモリセルのソース／ドレ
イン領域159 と接触するために自己整合コンタクト180
を含んでいる。ビットライン182 は、コンタクト180 上
に形成されている。
【００２３】本発明の技術は、例えば論理回路装置等
の、ＤＲＡＭ以外の半導体装置に適用されることができ
る。しかしながら、従来の装置の製造と比較して、これ
らの装置には付加的な製造工程が必要であり、それは、
ＤＲＡＭ装置以外の半導体装置には一般的に表面ストラ
ップ孔は必要とされないからである。さらに、図１２な
いし図１６の製造プロセスにおいて示されたストラップ
プラグを使用しないＤＲＡＭ装置には付加的な製造工程
が必要となる。それ故に、本発明の技術を半導体装置に
実施するために、コンタクト孔のエッチング、多結晶シ
リコン層のコンタクト孔への堆積、および多結晶シリコ
ンのエッチング等の付加的な工程が必要とされるであろ
う。製造工程数は増加するが、これらの装置が形成され
る半導体基板に水素が導入され、従って、接合リークは
低減される。すなわち、半導体装置における本発明の適
用は、製造工程数の増加が要求される場合であっても有
効であり、有用である。従来のＤＲＡＭ装置の製造と比
較して、本発明による図１２ないし図１６のＤＲＡＭ装
置の製造には付加的な処理工程は必要とされず、ＤＲＡ
Ｍにおいて水素を拡散するためのプラグを製造するため
にマスクを変更する必要があるだけである。本発明は、
添付の図面を参照して詳細に説明されてきたが、本発明
は、特許請求の範囲に記載された技術的範囲にのみ限定
されるものである。さらに、本明細書において参照され
た文献は、本発明の開示に実質的と見做される主題に関
する参照文献と考えられるべきである。
【００２４】
【発明の効果】上述のように、多結晶シリコンプラグ
が、水素を半導体基板に拡散させるために用いられる。
この方法によって、水素の拡散に対するバリアとなる層
が半導体基板上に形成される装置においても、接合リー
クを避けることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による半導体装置の一部
分の断面図。
【図２】図１において示された半導体基板1 への水素の
導入の説明図。
【図３】本発明の第２の実施の形態による半導体装置の
一部分の断面図。
【図４】図３に示された半導体基板への水素の導入の説
明図。
【図５】本発明による半導体装置の製造段階における断
面図。
【図６】本発明による半導体装置の製造段階における断
面図。
【図７】本発明による半導体装置の製造段階における断
面図。
【図８】本発明による半導体装置の製造段階における断
面図。
【図９】本発明による半導体装置の製造段階における断
面図。
【図１０】本発明による半導体装置の製造段階における
断面図。
【図１１】本発明による半導体装置の製造段階における
断面図。
【図１２】本発明によるダイナミック・ランダム・アク
セス・メモリ（ＤＲＡＭ）の製造段階における断面図。
【図１３】本発明によるダイナミック・ランダム・アク
セス・メモリ（ＤＲＡＭ）の製造段階における断面図。
【図１４】本発明によるダイナミック・ランダム・アク
セス・メモリ（ＤＲＡＭ）の製造段階における断面図。
【図１５】本発明によるダイナミック・ランダム・アク
セス・メモリ（ＤＲＡＭ）の製造段階における断面図。
【図１６】本発明によるダイナミック・ランダム・アク
セス・メモリ（ＤＲＡＭ）の製造段階における断面図。
【図１７】本発明により製造される半導体メモリ装置の
断面図。
【図１８】従来の半導体装置の一部分の断面図。
【符号の説明】
１、２１、４１…半導体基板、 ２、２２…ソース／ドレイン拡散領域、 ３、２３…ドレイン／ソース拡散領域、 ５、２５…ゲート絶縁層、 ６、２６、４９…ゲート電極、 ７、１７２…分離領域、 ９…層、 １０、２０…トランジスタ、 １２、１５、３６、67、６７’…多結晶シリコンプラ
グ、 ２９…窒化シリコン層、 ３１…層、 ３５、６５…多結晶シリコン層、 ４５…多結晶シリコン、 ４７…トレンチ分離領域、 ５７…第1 の窒化シリコン層、 ６１…第２の窒化シリコン層、 ６３…ＢＰＳＧ層、 １５０…メモリ装置、 １６７、１６７’…ストラッププラグ、 １７０…拡散領域

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成され、かつ水素の拡
    散に対し実質的にバリアとして機能する層を半導体基板
    上に形成されて有する、半導体装置において、 前記水素に対するバリアである層を貫通した開口部に配
    置されて前記半導体基板の表面と接触している、水素を
    拡散することのできる材料から成るプラグを具備し、プ
    ラグが前記半導体装置に電気的に接続されていないこと
    を特徴とする半導体装置。
  2. 【請求項２】 前記プラグは多結晶シリコンプラグであ
    る請求項１記載のプラグ。
  3. 【請求項３】 前記プラグはアモルファスシリコンプラ
    グである請求項１記載のプラグ。
  4. 【請求項４】 半導体基板上に形成され、かつ水素の拡
    散に対し実質的にバリアとして機能する材料から成る層
    を半導体基板上に形成されて有する、半導体メモリ装置
    の周辺回路領域に水素を拡散する方法において、 前記周辺回路領域における前記半導体基板の一部分を露
    出させるために前記層を貫通して開口部を形成する工程
    と、 水素を拡散することのできる材料で前記開口部にプラグ
    を形成する工程と、 前記プラグを通して前記周辺回路領域における前記半導
    体基板に水素を拡散させる工程とを有していることを特
    徴とする半導体メモリ装置の周辺回路領域に水素を拡散
    する方法。
  5. 【請求項５】 前記プラグは多結晶シリコンで作られて
    いることを特徴とする請求項４記載の方法。
  6. 【請求項６】 前記プラグはアモルファスシリコンで作
    られている請求項４記載の方法。
  7. 【請求項７】 前記半導体基板中に水素を拡散させる工
    程は約４００℃で約１５分間ガスアニールを行う処理を
    含んでいる請求項４記載の方法。
  8. 【請求項８】 前記層は窒化シリコン層である請求項４
    記載の方法。
  9. 【請求項９】 前記開口部は前記半導体基板の表面上に
    形成された拡散領域を露出させ、前記プラグは露出され
    た拡散領域と接触している請求項４記載の方法。
  10. 【請求項１０】 前記開口部は前記半導体基板の表面上
    に形成された分離領域を露出させ、前記プラグは露出さ
    れた分離領域と接触している請求項４記載の方法。
  11. 【請求項１１】 前記分離領域は二酸化シリコンで作ら
    れている請求項１０記載の方法。
  12. 【請求項１２】 第１の導電型の半導体基板と、 分離された素子領域を規定するために前記半導体基板上
    に形成された分離領域と、 前記半導体基板の前記分離された素子領域に形成され、
    チャンネル領域によって間隔を隔てられた第２の導電型
    のソースおよびドレイン領域と、前記チャンネル領域か
    ら絶縁されて間隔を隔てられたゲート電極とを具備して
    いるトランジスタと、 前記ソースおよびドレイン領域、前記ゲート電極、およ
    び前記分離領域の上に形成され、水素の拡散に対し実質
    的にバリアとなる層と、 前記層に形成され、前記ソース領域、前記ドレイン領
    域、および前記分離領域の１つを露出させる開口部と、 前記開口部に形成され、水素を拡散させる材料から成
    り、前記半導体装置に電気的に接続されていないプラグ
    とを具備していることを特徴とする半導体装置。
  13. 【請求項１３】 前記プラグは多結晶シリコンプラグで
    ある請求項１２記載の半導体装置。
  14. 【請求項１４】 前記層は窒化シリコン層である請求項
    １２記載の半導体装置。
  15. 【請求項１５】 前記開口部によって前記分離領域が露
    出される請求項１２記載の半導体装置。
  16. 【請求項１６】 前記分離領域は二酸化シリコンの分離
    領域である請求項１２記載の半導体装置。
  17. 【請求項１７】 前記プラグはアモルファスシリコンプ
    ラグである請求項１２記載の半導体装置。
  18. 【請求項１８】 水素の拡散に対し実質的にバリアとな
    る層が形成されている半導体基板上に半導体装置を製造
    する方法において、 前記半導体基板の一部分を露出させるために前記層を貫
    通して開口部を形成する工程と、 水素を拡散することのできる材料で前記開口部にプラグ
    を形成する工程と、 前記プラグを通して前記半導体基板中に水素を拡散させ
    る工程とを含み、 前記プラグが前記半導体装置に電気的に接続されないで
    前記半導体装置を完成させる半導体装置の製造方法。
  19. 【請求項１９】 前記層を貫通して開口部を形成する工
    程によって前記半導体基板の表面上に形成された拡散領
    域が露出され、前記プラグは前記露出された拡散領域と
    接触するように形成される請求項１８記載の方法。
  20. 【請求項２０】 前記層を貫通して開口部を形成する工
    程によって前記半導体基板に形成された分離領域が露出
    され、前記プラグは前記露出された分離領域と接触する
    ように形成される請求項２０記載の方法。
  21. 【請求項２１】 前記プラグは多結晶シリコンから形成
    される請求項１８記載の方法。
  22. 【請求項２２】 前記プラグはアモルファスシリコンか
    ら形成される請求項１８記載の方法。
  23. 【請求項２３】 自己整合コンタクトを形成する工程を
    さらに含み、層を形成する工程は自己整合コンタクトを
    形成する工程の一部である請求項１８記載の方法。
  24. 【請求項２４】 メモリセル領域および周辺回路領域を
    含んでいる第１の導電型の半導体基板と、 前記メモリセル領域において形成され、データ記憶キャ
    パシタと、チャンネル領域によって間隔を隔てられたソ
    ースおよびドレイン領域と前記チャンネル領域から絶縁
    されて間隔を隔てられたゲート電極とを有するスイッチ
    ングトランジスタとを具備しているメモリセルと、 前記ソース／ドレイン領域の１つと接触してソースまた
    はドレイン領域を前記データ記憶キャパシタに電気的に
    接続している第１のプラグと、 前記周辺回路領域における前記半導体基板と接触し、前
    記半導体メモリ装置に電気的に接続されていない第２の
    プラグとを具備していることを特徴とする半導体メモリ
    装置。
  25. 【請求項２５】 前記第１および第２のプラグは多結晶
    シリコンプラグである請求項２４記載の半導体メモリ装
    置。
  26. 【請求項２６】 前記データ記憶キャパシタは前記半導
    体基板に形成されたトレンチ中に配置される請求項２４
    記載の半導体メモリ装置。
  27. 【請求項２７】 第１の導電型の半導体基板上にメモリ
    セル領域および周辺回路領域を有しているメモリセルを
    形成し、前記メモリセル領域に形成された前記メモリセ
    ルは、データ記憶キャパシタと、チャンネル領域によっ
    て間隔を隔てられた第２の導電型のソースおよびドレイ
    ンと前記チャンネル領域から絶縁されて間隔を隔てられ
    ているゲート電極とを有するスイッチングトランジスタ
    とを具備し、 前記メモリセル領域および前記周辺回路領域を覆って水
    素の拡散に対するバリアとなる層を形成し、 前記ソースおよびドレイン領域の１つを露出させるため
    の前記層を貫通する第１の開口部と、前記周辺回路領域
    における前記半導体基板の一部分を露出させるための前
    記層を貫通する第２の開口部とを形成し、 前記第１および第２の開口部に第１および第２のコンタ
    クトプラグをそれぞれ形成し、 前記第１および第２のプラグを通して前記半導体基板に
    水素を拡散する工程を含み、 前記第２のコンタクトプラグが前記半導体メモリ装置に
    電気的に接続されないで前記半導体メモリ装置を完成さ
    せることを特徴とする半導体メモリ装置の製造方法。
  28. 【請求項２８】 前記第１および第２のプラグは多結晶
    シリコンプラグである請求項２７記載の方法。
  29. 【請求項２９】 水素を拡散させる工程は、約４００℃
    で約１５分間ガスアニールを行う処理を含んでいる請求
    項２７記載の方法。
  30. 【請求項３０】 前記データ記憶キャパシタは、前記半
    導体基板に形成されたトレンチ中に形成される請求項２
    ７記載の方法。
JP9133760A 1996-05-23 1997-05-23 半導体基板に水素を拡散させるプラグを有する半導体装置およびその製造方法 Pending JPH1050964A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/652,405 US5866946A (en) 1996-05-23 1996-05-23 Semiconductor device having a plug for diffusing hydrogen into a semiconductor substrate
US652405 1996-05-23

Publications (1)

Publication Number Publication Date
JPH1050964A true JPH1050964A (ja) 1998-02-20

Family

ID=24616714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9133760A Pending JPH1050964A (ja) 1996-05-23 1997-05-23 半導体基板に水素を拡散させるプラグを有する半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US5866946A (ja)
JP (1) JPH1050964A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3144367B2 (ja) * 1997-12-19 2001-03-12 日本電気株式会社 Ｃｏｂ型ｄｒａｍ半導体装置及びその製造方法
US6350673B1 (en) * 1998-08-13 2002-02-26 Texas Instruments Incorporated Method for decreasing CHC degradation
JP2003133437A (ja) * 2001-10-24 2003-05-09 Hitachi Ltd 半導体装置の製造方法および半導体装置
US6611449B1 (en) * 2002-09-24 2003-08-26 Infineon Technologies Aktiengesellschaft Contact for memory cells
US6858442B2 (en) * 2003-02-25 2005-02-22 Infineon Technologies Aktiengesellschaft Ferroelectric memory integrated circuit with improved reliability
JP4254430B2 (ja) * 2003-08-07 2009-04-15 ソニー株式会社 半導体装置の製造方法
JP2008108761A (ja) * 2006-10-23 2008-05-08 Elpida Memory Inc ダイナミックランダムアクセスメモリの製造方法
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687503B2 (ja) * 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
JP2589327B2 (ja) * 1987-11-14 1997-03-12 株式会社リコー 薄膜トランジスタの製造方法
US4857080A (en) * 1987-12-02 1989-08-15 Membrane Technology & Research, Inc. Ultrathin composite metal membranes
US5055427A (en) * 1987-12-02 1991-10-08 Advanced Micro Devices, Inc. Process of forming self-aligned interconnects for semiconductor devices
KR920008886B1 (ko) * 1989-05-10 1992-10-10 삼성전자 주식회사 디램셀 및 그 제조방법
US5250444A (en) * 1992-02-21 1993-10-05 North American Philips Corporation Rapid plasma hydrogenation process for polysilicon MOSFETs
JP3197064B2 (ja) * 1992-07-17 2001-08-13 株式会社東芝 半導体記憶装置
US5281548A (en) * 1992-07-28 1994-01-25 Micron Technology, Inc. Plug-based floating gate memory
KR960010338B1 (ko) * 1992-12-30 1996-07-30 현대전자산업 주식회사 폴리실리콘 박막트랜지스터의 수소화처리방법
KR960005761A (ko) * 1994-07-27 1996-02-23 이데이 노부유끼 반도체장치
JP2621821B2 (ja) * 1995-03-06 1997-06-18 日本電気株式会社 半導体記憶装置の容量素子の製造方法

Also Published As

Publication number Publication date
US5866946A (en) 1999-02-02

Similar Documents

Publication Publication Date Title
US5843818A (en) Methods of fabricating ferroelectric capacitors
JP3434488B2 (ja) Ｄｒａｍセルの製造方法
US6451708B1 (en) Method of forming contact holes in a semiconductor device
US20100013048A1 (en) Interconnect line selectively isolated from an underlying contact plug
US6207574B1 (en) Method for fabricating a DRAM cell storage node
US7061115B2 (en) Interconnect line selectively isolated from an underlying contact plug
US6010955A (en) Electrical connection forming process for semiconductor devices
US5518947A (en) Method of forming a semiconductor memory device having silicon nitride overlying only in peripheral circuit area
US5240872A (en) Method of manufacturing semiconductor device having interconnection layer contacting source/drain regions
US5173752A (en) Semiconductor device having interconnection layer contacting source/drain regions
JPH03218626A (ja) 半導体装置の配線接触構造
KR19980032088A (ko) 신뢰성이 높은 접촉 구조를 갖는 반도체 장치
US7078307B2 (en) Method for manufacturing single-sided buried strap in semiconductor devices
US6548348B1 (en) Method of forming a storage node contact hole in a porous insulator layer
JPH04317358A (ja) 半導体装置の製造方法
US5866946A (en) Semiconductor device having a plug for diffusing hydrogen into a semiconductor substrate
US6969649B2 (en) Method of manufacturing semiconductor integrated circuit devices having a memory device with a reduced bit line stray capacity and such semiconductor integrated circuit devices
US6372641B1 (en) Method of forming self-aligned via structure
US6479355B2 (en) Method for forming landing pad
US7122855B2 (en) Semiconductor memory device and method of manufacturing the same
JP3180760B2 (ja) 半導体装置の製造方法
KR20010062665A (ko) 단일 반도체 기판상에 트랜지스터 소자의 고밀도 영역 및저밀도 영역을 구비한 반도체 소자, 및 그 반도체 소자의제조방법
US6483140B1 (en) DRAM storage node with insulating sidewalls
KR100487915B1 (ko) 반도체소자의캐패시터형성방법
US20260068136A1 (en) Memory device and manufacturing method thereof