JPH03218626A - 半導体装置の配線接触構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置の配線接触構造およびその製造
方法に関し、特に半導体集積回路装置において、半導体
基板に形成された導電領域にコンタクトホールを通じて
配線層を電気的に接触させるための配線接触構造および
その製造方法の改良に関するものである。

［従来の技術］ 第９Ａ図〜第９Ｆ図は、従来の半導体装置の製造方法に
おいて、特に配線接触構造の形成方法を工程順に示す部
分断面図である。第１０Ａ図は第９Ｂ図に対応する平面
図であり、第９Ｂ図は第１０Ａ図のＩＸ−ＩＸ線におけ
る断面を示している。第１０Ｂ図は第９Ｅ図に対応する
平面図であり、第９Ｅ図は第１０Ｂ図のＩＸ−ＩＸ線に
おける断面を示している。これらの図を参照して、従来
の半導体装置における配線接触構造の製造方法について
説明する。ここでは、半導体装置の一例として平面キャ
パシタ構造を有するダイナミック型ランダム幸アクセス
・メモリ（ＤＲＡＭ）における配線接触構造の形成方法
について説明する。

まず、第９Ａ図を参照して、ｐ型のシリコン基板１の上
に選択的に、ｐ型不純物イオンが注入された後、熱酸化
されることにより、反転防止のためのｐ型不純物拡散領
域１５と厚い分離酸化膜１４が形成される。イオン注入
法等によりｎ型の不純物イオンが注入され、熱処理が施
されることにより、ｎ型不純物拡散領域１６が形成され
る。熱酸化法または化学的気相薄膜成長法（ＣＶＤ法）
によって薄いキャパシタゲート絶縁膜１７が形成される
。このキャパシタゲート絶縁膜１７の上には、所定の導
電型の不純物を含有する多結晶シリコン層がＣＶＤ法等
により堆積され、フォトリソグラフィ技術によって選択
的に除去されることによりセルプレート１８が形成され
る。このようにして、ｎ型不純物拡散領域ｌ６とセルプ
レート１８とからなるキャパシタが形成される。

ｐ型シリコン基板１の上に熱酸化法等により、ゲート酸
化膜１２が形成される。このゲート酸化膜１２の上には
、ＣＶＤ法等により多結晶シリコン単層膜、あるいは多
結晶シリコンと高融点金属シリサイドとの２層膜が堆積
される。その後、フォトリソグラフィ技術によってこれ
らの膜が選択的に除去され、ゲート電極１１が間隔を隔
てて形成される。このゲート電極１１およびセルプレー
ト１８をマスクとして用いて、シリコン基板１にはイオ
ン注入法等によりｎ型の不純物であるリンイオンが注入
される。その後、熱処理が行なわれることによって、Ｍ
ＯＳトランジスタのソースまたはドレイン領域としての
ｎ型不純物拡散領域１３が形成される。このとき、一方
のｎ型不純物拡散領域１３は、キャパシタを構成するｎ
型不純物拡散領域１６に接続するように形成される。

次に、第９Ｂ図を参照して、全面に絶縁酸化膜２が減圧
ＣＶＤ法等によって堆積される。その後、フォトリソグ
ラフィ技術を用いて絶縁酸化膜２が選択的に除去される
ことによって、コンタクトホール３が形成される。この
コンタクトホール３は、絶縁酸化膜２の上に形成された
所定のレジストパターンをマスクとして用いて、等方性
のウエットエッチングと異方性の反応性イオンエッチン
グ（Ｒ　Ｉ　Ｅ）とによる選択的エッチングによって形
成される。このようにして形成されたコンタクトホール
３の平面的な配置は第１０Ａ図に示される。

第９Ｃ図に示すように、ドレインまたはソース領域とな
るべき不純物拡散領域１３の露出された表面および絶縁
酸化膜２の表面上に、減圧ＣＶＤ法を用いてノンドープ
の多結晶シリコン膜９が１０００〜１５００人の膜厚で
形成される。

第９Ｄ図に示すように、このノンドープの多結晶シリコ
ン膜９の低抵抗化を図るために、矢印７で示される方向
にｎ型の不純物であるリンがノンドープの多結晶シリコ
ン膜９の表面から熱拡散される。このとき、施される熱
拡散処理は、温度９００℃において、多結晶シリコン膜
９１中の不純物濃度が１０２２／ｃｍ３程度になるよう
に行なわれる。これと同時に、シリコン基板１にも多結
晶シリコン膜９１を通じて、不純物拡散領域１３とのコ
ンタクトのための不純物拡散領域１０が形成される。こ
のようにして、配線層としての、不純物を含有する多結
晶シリコン膜９１が、コンタクトのための不純物拡散領
域１０を介して、ソースまたはドレイン領域としての不
純物拡散領域１３との電気的接触が図られ得る。

なお、第９Ｃ図で示される工程において、ドープト多結
晶シリコン膜が形成されてもよい。この場合、第９Ｄ図
で示されるｎ型の不純物の多結晶シリコン膜への熱拡散
処理は行なわれない。多結晶シリコン膜にドープされた
不純物は後工程の熱処理によって熱拡散することにより
、不純物拡散領域１３とのコンタクトのための不純物拡
散領域１０が形成される。

第９Ｅ図を参照して、多結晶シリコン膜９１の上に高融
点金属シリサイド膜９２が形成される。

このようにして、多結晶シリコン膜９１と高融点金属シ
リサイド膜９２とからなるビット線が他方の不純物拡散
領域１３に接続される。その後、厚い層間絶縁膜２０が
形成される。ビット線の平面的な配置は第１０Ｂ図に示
される。

最後に第９Ｆ図を参照して、層間絶縁膜２０の上にスパ
ッタリング法を用いてアルミニウム層が堆積される。そ
の後、フォトリソグラフィ技術を用いてアルミニウム層
をパターニングすることにより、ワード線としてのゲー
ト電極１１に一致する方向に補助ワード線としてのアル
ミニウム配線層５０が形成される。

［発明が解決しようとする課題］ しかしながら、従来の配線接触構造においては、多結晶
シリコン膜から不純物の熱拡散を行なう場合、シリコン
基板への拡散、特に横方向への拡散が大きくなる。たと
えば、第９Ｆ図において、上述のような条件で不純物の
熱拡散処理が行なわれた場合、コンタクトのための不純
物拡散領域１０の大きさとしてｔ１が０．２μｍ程度、
ｄが０．５μｍ程度となる。このように、コンタクトの
ための不純物拡散領域１０の横方向への広がりが、コン
タクトホールの孔径以上になる場合がある。

このことは、近年、ますます微細化が進む半導体装置に
とって重大な問題となっている。すなわち、第９Ｆ図に
おいて、半導体装置の微細化につれて、ゲート電極１１
間の距離が縮小され、コンタクトホールの大きさを規定
する絶縁酸化膜２の側壁面とゲート電極１１の側壁面と
の間の距離見２が０．５μｍ程度となる。そのため、コ
ンタクトのための不純物拡散領域１０の横方向の広がり
ｔ１が、ＭＯＳ｝ランジスタのソースまたはドレイン領
域としての不純物拡散領域１３に悪影響を及ぼす場合が
ある。その結果、ＭＯＳトランジスタの所定の特性を維
持する上で、必要とされる平面的な余裕としてのマージ
ン領域を確保することが困難になるという問題点があっ
た。

上記のマージン領域を確保することが困難になるという
問題点は、コンタクトホールを形成するためのパターニ
ングに誤差が生じた場合において容易に理解される。第
１１図は、コンタクトホールを形成するためのパターニ
ングに誤差がない場合の配線接触構造を示す断面図と、
その断面図に対応して示す不純物濃度分布のグラフであ
る。第１２図はコンタクトホールを形成するためのパタ
ニングに誤差が生じた場合の配線接触構造を示す断面図
と、その断面図に対応して示す不純物濃度分布のグラフ
である。これらの図を参照して、パターニングに誤差が
発生した場合の問題点について説明する。

第１１図に示すように、ｐ型シリコン基板１の上にはゲ
ート酸化膜１１２を介在させてゲート電極１１１が形成
されている。ゲート電極１１１の側壁には側壁絶縁膜２
１０が形成されている。この側壁絶縁膜２１０の下のシ
リコン基板１には１０１９／Ｃｍ３以下の低濃度の不純
物拡散領域２１３が形成されている。この低濃度の不純
物拡散領域２１３に接続するように１０２０／ｃｍ３程
度の高濃度の不純物拡散領域１１３が形成されている。

このような不純物拡散領域の構造はＬＤＤ（Ｌｉｇｈｔ
ｌｙ　　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造と呼ばれる。こ
のＬＤＤ構造はＭＯＳ｝ランジスタのドレイン近傍にお
ける電界強度を緩和するために採用されている。高濃度
の不純物拡散領域１１３にコンタクトホール１０３を通
じて接触するように不純物を含有する多結晶シリコン膜
１０９が形成されている。多結晶シリコン膜１０９と不
純物拡散領域１１３との電気的接触は、コンタクトのた
めの不純物拡散領域１０を介して図られる。

この場合、フォトリソグラフィ技術によるパターニング
に誤差が発生していないので、コンタクトのための不純
物拡散領域１０の領域は高濃度の不純物拡散領域１１３
内に存在する。そのため、第１１図の不純物濃度分布に
示されるように、このコンタクトのための不純物拡散領
域１０が形成されても、ＭＯＳトランジスタのチャネル
領域およびその近傍における不純物濃度の変化はその影
響を受けない。このため、ＭＯＳ・トランジスタのチャ
ネル領域およびその近傍における不純物濃度が緩やかに
変化した状態が維持され得る。これにより、ＬＤＤ構造
によるＭＯＳ｝ランジスタの電界強度緩和効果が不純物
拡散領域１０の存在によって阻害されない。

しかしながら、第１２図に示すようにパターニングに誤
差が生じた場合、コンタクトのための不純物拡散領域１
０が低濃度の不純物拡散領域２１３に重複するように形
成される可能性がある。このとき、不純物拡散領域１０
の存在により、ＭＯＳトランジスタのチャネル領域およ
びその近傍において不純物濃度の変化が急峻になる。そ
の結果、ＬＤＤ構造によるＭＯＳ｝ランジスタの電界強
度緩和効果が阻害される。このように、不純物拡散領域
１０の横方向の広がりがＭＯＳ｝ランジスタのソースま
たはドレイン領域に悪影響を及ぼすことにより、ＭＯＳ
トランジスタの所定の特性が維持され得なくなる。

上述においては配線層が不純物を含有する多結晶シリコ
ン膜１０９から形成される場合について説明したが、配
線層が高融点金属、たとえばタングステンを含む金属層
から形成される場合についても以下のような問題が発生
する。第１３図はコンタクトホールを形成するためのパ
ターニングに誤差が生じた場合における配線接触構造を
示す断面図である。配線層としてチタン、タングステン
等の高融点金属を含む高融点金属層１９１が形成されて
いる。この場合、パターニング誤差により、高融点金属
層１９１が低濃度の不純物拡散領域２１３の表面１０３
ａで直接接触するように形成される。このとき、高融点
金属層１９１に含まれる高融点金属のシリサイド化反応
がシリコン基板１の表面１０３ａにおいて起こる。特に
このシリサイド化反応は高融点金属層１９１が接触する
不純物拡散領域の不純物濃度が低い場合に起こりやすい
。このシリサイド化反応が起こると、コンタクト部の電
気抵抗の増大、不純物拡散領域の接合破壊等の問題が発
生する。このように、配線層を高融点金属層で形成した
場合においてもパターニング誤差により上記のような問
題が発生する。

そこで、この発明の目的は、上記のような問題点を解消
することであり、半導体基板に設けられた導電領域と高
融点材料を主材料とする配線層との接触部において、配
線層を構成する材料が導電領域の特性に悪影響を及ぼさ
ないように制御することができるとともに、微細化され
た半導体装置に適用することが可能な配線接触構造およ
びその製造方法を提供することである。

［課題を解決するための手段］ この発明の１つの局面に従った半導体装置の配線接触構
造は、半導体基板に形成された導電領域にコンタクトホ
ールを通じて配線層を電気的に接触させるためのもので
あり、半導体基板と、導電領域と、絶縁層と、配線層と
、相互作用抑制手段とを備える。半導体基板は主表面を
有する。導電領域は半導体基板に形成されている。絶縁
層は、半導体基板の主表面の上に形成され、それを通じ
て導電領域の表面に達するように形成されたコンタクト
ホールを有する。配線層は、導電領域の表面および絶縁
層の上に形成され、高融点材料を主材料とする。相互作
用抑制手段は、配線層と導電領域との半導体基板内での
横方向への相互作用を抑制するためのものである。

この発明のもう１つの局面に従った配線接触構造の製造
方法によれば、まず、導電領域が半導体基板に形成され
る。絶縁層が半導体基板の主表面の上に形成される。そ
の絶縁層は、それを通じて導電領域の表面に達するコン
タクトホールを有する。高融点材料を主材料とする配線
層は導電領域の表面および絶縁層の上に形成される。配
線層と導電領域との半導体基板内での横方向への相互作
用を抑制するための手段が形成される。

なお、ここで高融点材料とは、７００℃以上の融点を有
する材料をいう。

［作用］ この発明においては、配線層と導電領域との半導体基板
内での横方向の相互作用が抑制される。

そのため、配線層に含まれる不純物が熱処理等によって
熱拡散したとしても、導電領域の特性に悪影響を及ぼす
ほど不純物が半導体基板内で横方向へ拡散することはな
い。また、配線層に含まれる高融点金属も導電領域との
接触部において、導電領域の特性を阻害するほど半導体
基板と反応することはない。このことにより、微細化さ
れた半導体装置において、配線層に電気的に接触される
導電領域を備えたトランジスタ等の特性に悪影響がもた
らされることはない。

［実施例］ この発明に従った配線接触構造が半導体装置の一例とし
て平面キャパシタ構造を有するダイナミック型ランダム
・アクセス●メモリ（ＤＲＡＭ）に適用されたー実施例
について説明する。第４図はこの発明の配線接触構造が
適用された半導体記憶装置の一例を示す部分断面図であ
る。第ＩＡ図〜第ＩＥ図は、第４図に示される配線接触
構造において、特にコンタクト領域の形成方法を工程順
に示す部分断面図である。

まず、第ＩＡ図を参照して、ｐ型のシリコン基板１に熱
酸化法等によりゲート酸化膜１２が形成される。このゲ
ート酸化膜１２の上にはＣＶＤ法等により多結晶シリコ
ンの単層膜、あるいは多結晶シリコンと高融点金属シリ
サイドとの２層膜が堆積される。これらの膜がフォトリ
ソグラフィ技術によって選択的に除去されることにより
、ゲート電極１１が間隔を隔てて形成される。その後、
ゲート電極１１の間のシリコン基板１には、イオン注入
法等によってｎ型の不純物としてのリンイオンが注入さ
れる。その後、熱処理が行なわれることによって、ＭＯ
Ｓトランジスタのソースまたはドレイン領域としてのｎ
型不純物拡散領域１３が形成される。全面上に絶縁酸化
膜２が減圧ＣｖＤ法により形成される。その後、所定の
フォトレジストパターンが絶縁酸化膜２の上に形成され
る。

等方性のウエットエッチングと異方性のＲＩＥとにより
選択的エッチング処理が施されることにより、テーパ部
分を有するコンタクトホール３が形成される。このとき
、たとえば、コンタクトホールの孔径ｔ４は１μｍ程度
であり、アスペクト比（ｈ／見４）は１以上である。

次に、第ＩＢ図を参照して、不純物拡散領域１３の表面
が露出されたシリコン基板１と絶縁酸化膜２との上に、
ノンドープの多結晶シリコン膜４が膜厚１５００〜２０
００Ａで形成される。この多結晶シリコン膜４の形成は
減圧ＣＶＤ法を用いて行なわれる。

第ＩＣ図を参照して、この多結晶シリコン膜４に、選択
性の高い、かつ異方性のエッチング技術、たとえば、反
応性イオンエッチング（ＲＩＥ）を用いて、全面にわた
って均一のエッチング処理が施される。たとえば、この
ときのエッチング条件は、膜厚２０００人の多結晶シリ
コン膜４に対して、エッチングガスがＳＦ６ガスとＣＬ
２ガスとの混合ガス、エッチング速度が約３０００人／
ｍｉｎ１多結晶シリコン膜のシリコン酸化膜に対する選
択比が８０対１である。このように、極めて異方性の強
いエッチング処理が施されることにより、コンタクトホ
ールの底部周縁部に残存した側壁多結晶シリコン層４１
が形成される。このとき、第ＩＣ図においてコンタクト
ホールの大きさを規定する絶縁酸化膜２の側壁面から、
側壁多結晶シリコン層４１の端縁までの距離ｌ３は、堆
積される多結晶シリコン膜４の膜厚に応じて１５００〜
２０００人程度である。

上述のような多結晶シリコン膜のエッチング経過は第３
Ａ図〜第３Ｄ図に詳細に示されている。

この場合、絶縁酸化膜２の上には膜厚２０００人の多結
晶シリコン膜４０が形成される。コンタクトホールの垂
直深さｈは１μｍである。エッチング条件は上記のとお
りである。これらの図に示されるように、多結晶シリコ
ン膜４０は、４０ａ，４０ｂを経てコンタクトホールの
底部周縁部に側壁多結晶シリコン層４０ｃが残存するよ
うに選択性の高い、かつ異方性のエッチングにより除去
される。

その後、第ＩＤ図に示すように、側壁多結晶シリコン層
４１、露出された不純物拡散領域１３の表面および絶縁
酸化膜２の表面の上に、再び減圧ＣＶＤ法を用いてノン
ドープの多結晶シリコン膜６が１０００〜１５００Ａ程
度の膜厚で形成される。このとき、側壁多結晶シリコン
層４１はノンドープの多結晶シリコン膜６と一体化され
る。

第ＩＥ図を参照して、多結晶シリコン膜６の低抵抗化を
図るために、矢印７で示すように不純物としてのリンの
熱拡散処理が行なわれる。このとき、施される熱拡散処
理は、温度９００℃において、多結晶シリコン膜６１中
の不純物濃度が１０２　２　／　ｃ　ｍ３程度になるよ
うに行なわれる。側壁多結晶シリコン層４１にもリンが
熱拡散する。これと同時に、シリコン基板１にコンタク
トのための不純物拡散領域８が形成される。このとき、
第ＩＥ図において、予め形成された側壁多結晶シリコン
層４１の存在により、ｔ２＞ｔ　１＝１０００〜１５０
０人程度である。そのため、多結晶シリコン膜６の表面
上から不純物の熱拡散処理が行なわれたとしても、コン
タクトホール底部周縁から外側に広がるようにシリコン
基板１に不純物拡散領域が形成されることはない。すな
わち、第９Ｆ図に示されるＬ１が±０．１μｍ程度に制
御され得る。これは不純物の熱拡散が距離ｔ２以上に行
なわれ得ないからである。

このようにして、ソースまたはドレイン領域としての不
純物拡散領域１３に悪影響を与えることのない、コンタ
クトのための不純物拡散領域８が形成される。したがっ
て、ＭＯＳトランジスタ間の平面的な余裕、マージン領
域が確保され得る。

以上の実施例においては、第ＩＤ図に示される工程でノ
ンドープの多結晶シリコン膜６が形成される場合につい
て述べたが、予め不純物がドープされた多結晶シリコン
膜が形成されてもよい。このとき、第ＩＥ図で示される
不純物の熱拡散処理は行なわれない。多結晶シリコン膜
に予めドープされた不純物は後工程の熱処理によってシ
リコン基板１に熱拡散し、コンタクトのための不純物拡
散領域８が形成される。

また、以上の実施例においては、コンタクトホールの底
部周縁部に多結晶シリコンからなる側壁層が形成されて
いるが、全面エッチングにおいて絶縁酸化膜２に対して
十分高い選択性が得られる膜であれば、多結晶シリコン
に限る必要はない。

第２図に示すように、たとえば、シリコン酸化膜、シリ
コン窒化膜等の側壁絶縁膜５１が、不純物を含有する多
結晶シリコン膜６１と不純物拡散領域１３との間に形成
されてもよい。このような構造においても、距離ｔ２が
距離ｔ１よりも大きくなるように配線層が形成され得る
。

第６図は第２図のコンタクトホールの底部周縁部を拡大
して示す断面図である。この図を参照して、従来の配線
接触構造によれば、不純物の拡散の出発点がコンタクト
ホールの周縁Ｐであるのに対し、本発明の配線接触構造
によれば、不純物の拡散の出発点が側壁絶縁膜５１と配
線層としての多結晶シリコン膜６１との界面の位置Ｑで
ある。

そのため、不純物の熱拡散が距離Ｌだけ行なわれたとし
ても、本発明によれば、コンタクトのための不純物拡散
領域８が形成され、シリコン基板１内において不純物が
横方向に拡散しない。これに対し、従来の構造によれば
、不純物の熱拡散が点Ｐから距離Ｌだけ行なわれるため
、シリコン基板１内において横方向に広がりを持った不
純物拡散領域１０が形成される。

次に、この発明に従った配線接触構造が電荷蓄積用のキ
ャパシタを有するダイナミック型ランダム・アクセス・
メモリ（ＤＲＡＭ）に適用された場合の構造の一例につ
いて説明する。第４図を参照して、ｐ型のシリコン基板
１の上に選択的に、ｐ型不純物イオンが注入された後、
熱酸化されるコトニより、反転防止のためのｐ型不純物
拡散領域１５と厚い分離酸化膜１４とが形成される。イ
オン注入法等によりｎ型の不純物イオンが注入され、熱
処理が施されることにより、ｎ型不純物拡散領域１６が
形成される。熱酸化法またはＣＶＤ法によって薄いキャ
パシタゲート絶縁膜１７が形成される。このキャパシタ
ゲート絶縁膜１７の上には、所定の導電型の不純物を含
有する多結晶シリコン層がＣＶＤ法等により堆積され、
フォトリソグラフィ技術によって選択的に除去されるこ
とによりセルプレート１８が形成される。このようにし
て、ｎ型不純物拡散領域１６とセルプレート１８とから
キャパシタが形成される。このキャパシタにはＭＯＳ｝
ランジスタが接続される。ＭＯＳトランジスタは、ワー
ド線としてのゲート電極１ｌと、ｌ対のソースまたはド
レイン領域としてのｎ型不純物拡散領域１３とを有する
。ゲート電極１１はゲート酸化膜１２の上に形成される
。

方の不純物拡散領域１３にはビット線が接続されている
。ビット線は、不純物を含有する多結晶シリコン膜６１
と高融点金属シリサイド膜６２とがら構成される。この
ビット線と不純物拡散領域１３との電気的な接触は、コ
ンタクトホール３の下部に形成された不純物拡散領域８
を介して行なわれる。このようにして、この発明に従っ
た配線接触構造が、半導体記憶装置の一例としてダイナ
ミック型ランダム・アクセス・メモリに適用され得る。

なお、第４図に示される構造は平面キャパシタ構造を有
する。

第５図は、ＬＤＤ構造を有するＭｏｓトランジスタにこ
の発明の配線接触構造が適用された場合の断面を示す部
分断面図と、その断面に対応して示す不純物濃度分布の
グラフである。第５図は、従来の配線接触構造を示す第
１２・図に対応して、コンタクトホールを形成するため
のパターニングに誤差が生じた場合を示している。不純
物を含有する多結晶シリコン膜１６１は、第ＩＡ図〜第
ＩＥ図に従った工程により形成されている。第５図に示
される不純物濃度の分布は、第１２図の不純物濃度分布
と比較すると、不純物拡散領域８の存在によって不純物
濃度の変化が悪影響を受けることはない。言い換えれば
、第１２図の不純物濃度分布のように不純物拡散領域１
０の存在により不純物濃度の変化が急峻になることはな
く、なだらかな不純物濃度の変化が維持され得る。これ
により、ＭＯＳトランジスタのＬＤＤ構造による電界強
度緩和効果がコンタクトのための不純物拡散領域の存在
により阻害されることはない。また、第５図と第１１図
の不純物濃度分布を比較すれば、従来のパターニング誤
差がない場合の配線接触構造と同様の不純物濃度分布が
得られることがわかる。このことは、本発明の配線接触
構造によれば、パターニング誤差の有無にかかわらず、
不純物濃度分布に変化がないことを示している。

一方、配線層の材料として高融点金属、たとえば、タン
グステン、チタン等を含む材料が用いられた場合につい
て説明する。第７図はコンタクトホールを形成するため
のパターニングに誤差が生じた場合の高融点金属配線の
接触構造を示す部分断面図である。第１３図で示された
構造と同様にＭＯＳトランジスタはＬＤＤ構造を有する
。チタンやタングステン等を含む高融点金属層１９１が
コンタクトホール１０３を通じて高濃度の不純物拡散領
域１１３に接触するように形成されている。

しかしながら、第１３図に示された構造と異なり、側壁
絶縁層１５１の存在により、高融点金属層１９１は、シ
リコン基板１の表面１０３ａで低濃度の不純物拡散領域
２１３と直接接触しないように形成されている。そのた
め、高融点金属層１９１に含まれる高融点金属とシリコ
ン基板１との間でおこるシリサイド化反応がコンタクト
ホール１０３の底部周縁で起こりにくくなる。これによ
り、コンタクト部の電気抵抗の増大および接合破壊等の
問題が発生しがたくなる。言い換えれば、側壁絶縁層１
５１の存在により、高融点金属層１９１がシリコン基板
１に接触する部分の径がＤｉ（第１３図）からＤ２（第
７図）と小さくなっている。

これにより、高融点金属層１９１が低濃度の不純物拡散
領域２１３に接触するのが防止される。

第８図は高融点金属配線層を２層で構成した場合の配線
接触構造を示す部分断面図である。配線層は高融点金属
層１９１と、ＴｉＮ等の高融点金属化合物からなるバリ
アメタル層１９２とから構成される。この場合、バリア
メタル層１９２は高融点金属層１９１とシリコン基板１
との反応を抑制するために形成される。しかしながら、
バリアメタル層１９２とシリコン基板１との間において
も上述のようなシリサイド化反応がおこる可能性がある
。そのため、側壁絶縁層１５１の存在により、バリアメ
タル層１９２とシリコン基板１との間のシリサイド化反
応がコンタクトホール１０３の底部周縁の表面１０３ａ
において抑制される。

これにより、コンタクト部の電気抵抗の増大および接合
破壊等の問題が発生しがたくなる。

以上の実施例においては、この発明の配線接触構造が平
面キャパシタ構造を有するダイナミック型ランダム・ア
クセス・メモリに適用される例を示しているが、スタッ
クト・キャパシタ構造を有するＤＲＡＭにも適用され得
る。また、この発明の配線接触構造は、半導体記憶装置
に限定されることはなく、少なくともコンタクトホール
を通じて配線層を半導体基板に形成された導電領域に電
気的に接触させるための構造を有する種々の半導体装置
に利用され得る。

［発明の効果コ 以上のように、この発明によれば、高融点材料を主材料
とする配線層と、半導体基板に形成された導電領域との
横方向への相互作用が抑制され得る。そのため、配線層
が不純物を含有する多結晶シリコンから構成される場合
、その不純物の熱拡散がコンタクトホールの外側へ横方
向に広がらないように制御され得る。これにより、多結
晶シリコンからなる配線層と導電領域との電気的な接触
を図るために半導体基板に形成される不純物拡散領域が
コンタクトホールの大きさよりも大きくならないように
制御され得る。また、配線層が高融点金属を含む金属層
から構成される場合、配線層に含まれる高融点金属と導
電領域との半導体基板内での横方向への反応が抑制され
る。

したがって、コンタクトホールを形成するためのパター
ニングに誤差が生じた場合においても、配線層と導電領
域との横方向への相互作用が抑制されるため、配線層が
トランジスタ等の半導体装置の特性に悪影響を及ぼすこ
とが効果的に防止され得る。

【図面の簡単な説明】

第ＩＡ図、第ＩＢ図、第ＩＣ図、第ＩＤ図、第Ｅ図は、
この発明に従った半導体装置の配線接触構造の製造方法
の一実施例を工程順に示す部分断面図である。 第２図は、この発明に従った半導体装置の配線接触構造
の別の実施例を示す部分断面図である。 第３Ａ図、第３Ｂ図、第３Ｃ図、第３Ｄ図は、この発明
の配線接触構造の製造工程において側壁多結晶シリコン
層を形成するためのエッチングの経過を示す部分断面図
である。 第４図は、この発明の配線接触構造が適用される半導体
装置の一例としてダイナミック型ランダム・アクセス・
メモリを示す部分断面図である。 第５図は、この発明の配線接触構造の一実施例を示す断
面図と、その断面図に対応して示す不純物濃度分布のグ
ラフである。 第６図は、配線層の材料として不純物を含有する多結晶
シリコンが用いられた場合において不純物の拡散を示す
模式的な拡大断面図である。 第７図は、配線層の材料として高融点金属が用いられた
場合の配線接触構造の一実施例を示す部分断面図である
。 第８図は、配線層が高融点金属層とバリアメタル層とか
ら構成される場合について配線接触構造の一実施例を示
す部分断面図である。 第９Ａ図、第９Ｂ図、第９Ｃ図、第９Ｄ図、第９Ｅ図、
第９Ｆ図は、従来の半導体装置の配線接触構造の製造方
法を工程順に示す部分断面図である。 第１０Ａ図、第１０Ｂ図は、それぞれ第９Ｂ図第９Ｅ図
に対応して示す平面図である。 第１１図は、パターニング誤差がない場合において、従
来の配線接触構造を示す断面図と、その断面図に対応し
て示す不純物濃度分布のグラフである。 第１２図は、パターニング誤差が生じた場合において、
従来の配線接触構造を示す断面図と、その断面図に対応
して示す不純物濃度分布のグラフである。 第１３図は、パターニング誤差が生じた場合において、
従来の高融点金属配線層の接触構造を示す部分断面図で
ある。 図において、１はシリコン基板、２は絶縁酸化膜、３は
コンタクトホール、４は多結晶シリコン膜、６はノンド
ープの多結晶シリコン膜、８は不純物拡散領域、１３は
不純物拡散領域、４１は側壁多結晶シリコン層、５１は
側壁絶縁膜、６１は不純物を含有する多結晶シリコン膜
である。 なお、各図中、同一符号は同一または相当部分を示す。 （ほか２名） 第ＩＡ図 ４：多絽鳥シリコン膜 第ＩＣ図 ４１：ｌり璧％ＭＢ”ｚ’ｌ：７４ 駕月図 第６図 第ｒ７図 第Ｂ図 第１３図

Claims (2)

【特許請求の範囲】
1. （１）主表面を有する半導体基板と、 前記半導体基板に形成された導電領域と、 前記半導体基板の主表面の上に形成され、それを通じて
   前記導電領域の表面に達するように形成されたコンタク
   トホールを有する絶縁層と、前記導電領域の表面および
   前記絶縁層の上に形成され、高融点材料を主材料とする
   配線層と、前記配線層と前記導電領域との前記半導体基
   板内での横方向への相互作用を抑制するための手段とを
   備えた、半導体装置の配線接触構造。
2. （２）半導体基板に導電領域を形成する工程と、 前記半導体基板の主表面の上に、それを通じて前記導電
   領域の表面に達するコンタクトホールを有する絶縁層を
   形成する工程と、 前記導電領域の表面および前記絶縁層の上に高融点材料
   を主材料とする配線層を形成する工程と、前記配線層と
   前記導電領域との前記半導体基板内での横方向への相互
   作用を抑制するための手段を形成する工程とを備えた、
   半導体装置の配線接触構造の製造方法。