JPH10512063A - 力率訂正回路のためのダンピングされたｅｍｉ入力フィルタ - Google Patents

Abstract

(57)【要約】 感知ライン（２２）の電流に従ってアクティブに変動するライン・ダンピング・インピーダンズをシミュレートする、力率訂正回路用の電磁干渉フィルタのための能動的ダンピング回路が提供される。この能動的ダンピング回路は、パワー演算増幅器（２０）を用いてシミュレートされた入力直列ダンピング・インピーダンス（Ｚｄ）を有するｎ次のカウア−チェビシェフ形のローパスフィルタと、２つの高周波絶縁変成器（Ｔ１及びＴ２）とを備えている。シミュレートされたダンピング・インピーダンスによって、典型的にはダンピングのために大きなインピーダンス素子を必要とする従来の受動方式と比較して、サイズと電力消費とを大幅に削減することができる。ダンピング抵抗と並列の代替的な誘導電流経路を設けた受動的ダンピング回路も提供され、それによって、比較的低周波の電流は代替的な電流経路を流れ、比較的高周波の電流はダンピング抵抗を流れるように分流される。このようにして、ダンピング抵抗のダンピング作用は、低周波に対しては低下し、高周波に対しては、影響を受けないままに維持されることになる。

Description

【発明の詳細な説明】 力率訂正回路のためのダンピングされたＥＭＩ入力フィルタ 発明の背景 発明の分野 本発明は、一般には、力率訂正（ＰＦＣ）回路のための電磁干渉（ＥＭＩ）入 力フィルタに関し、更に詳しくは、インピーダンス・ダンピング回路を用いるＰ ＦＣ回路のためのＥＭＩ入力フィルタに関する。 従来技術の説明 力率訂正（ＰＦＣ）回路のための電磁干渉（ＥＭＩ）入力フィルタの設計は、 ますます重要になってきている。これは、少なくとも部分的には、ＥＭＩによる 妨害に対する電力線の感度の上昇が原因であり、更に重要なことであるが、政府 及び産業界によって課されているＥＭＩ及びＰＦＣの基準（標準）が厳格になっ たことにも起因している。パワー・エレクトロニクス技術の急速な発展によって 、スイッチング・パワー・コンバータの大きさは、ますます小型化してきている 。しかしながら、不都合なことに、比較的高電力のＰＦＣ回路ではコンバータの 重量及び体積の大部分を占める入力フィルタのサイズに関しては、小型化が十分 になされていない。 ＰＦＣ回路のためのＥＭＩフィルタは、３つの主な要件を満足するように設計 されなければならない。第１に、ＥＭＩ入力フィルタは、予め設定されたガイド ラインの範囲内にあるスイッチング・ノイズの減衰を提供しなければならない。 このガイドラインは、典型的には、例えば、ＶＤＥ０８７１、ＦＣＣ、Ｍｉｌ． Ｓｔｄ．４６１ＣなどのＥＭＩ制御基準によって定められている。ほとんどの基 準では、非常に低いＥＭＩレベルが要求され、従って、６０ｋＨｚレンジでの通 常の１ｋＷ／１０ｋＷコンバータのスイッチングに対して要求されるスイッチン グ周波数減衰は、コンバータのパワーと幾何学的配置（トポロジ）にも左右され るが、６０〜１２０ｄＢの間である。 第２に、ＰＦＣ回路の入力フィルタの設計では、フィルタ入力電圧と電流との 間の入力偏位角が小さくなければならない（すなわち、力率がほぼ１でなければ ならない）。図１Ａには、単純なＬＣネットワーク入力フィルタを備えたＰＦＣ コンバータの概略図が示されている。図１Ｂには、このシステムの電流と電圧と の位相図が示されている。典型的なＰＦＣ回路は、コンバータ電流ｉ_aとコンバ ータ電圧ｖ_aとが同相になるように動作する。ライン周波数では入力フィルタの インダクタＬの両端での電圧降下は非常に小さいので、コンバータの入力におけ る電圧は、ライン電圧ｖ_Aとほぼ等しい。電圧ｖ_aによって、無効電流ｉ_cがフィ ルタ・コンデンサＣを流れる。ラインから得られる全体の電流ｉ_Aは、従って、 入力電圧に対して、角度θだけ位相がシフトしており、その結果、力率を低下さ せてしまう。電圧及び電流の振幅をそれぞれＶ_m及びＩ_mで表すとき、ｖ_aとｉ_aと が ｖ_a＝ｖ_A＝Ｖ_mｃｏｓωｔ ｉ_a＝Ｉ_mｃｏｓωｔ （１） によって与えられる場合には、図１における入力電流Ｉ_Aは、次のようになる。 ｉ_A＝ｉ_a＋ｉ_c＝Ｉ_mｃｏｓωｔ−ωＣＶ_mｓｉｎωｔ （２） 従って、電流ｉ_Aは、電圧ｖ_Aに対して、以下の位相角θだけ先行している。 θ＝ｔａｎ^-1（ωＣＶ_m／Ｉ_m） （３） 位相シフトはフィルタのキャパシタンス値に比例するので、高い入力偏位ファク タ（ＩＤＦ）を維持するためには、キャパシタのサイズは最小でなければならな い。なお、入力偏位ファクタＩＤＦは、ＩＤＦ≡ｃｏｓθと定義される。これは 通常、フィルタのキャパシタの上限の値に変換することができ、数式（３）より 、次のように表すことができる。 Ｃ_max＝（Ｉ_m／ωＶ_m）ｔａｎ（ｃｏｓ^-1ＩＤＦ） （４） 多段（マルチステージ）フィルタの場合には、Ｃ_maxは、フィルタにおけるすべ てのキャパシタンスの和の上限を表すものである。キャパシタのサイズの制限は 、ＰＦＣ回路のフィルタ設計に大きく影響する。要求される減衰仕様を満たすた めには、フィルタのインダクタのサイズは大きくなり、その結果として、フィル タ全体的のサイズが大きくなる。ｄｃ−ｄｃコンバータ・フィルタにおいて通常 用いられるフィルタ・ダンピング方法は、用いることができない。フィルタのキ ャパシタンス全体によって決定される入力フィルタの出力インピーダンスは、更 に制御が困難であり、結果として、コンバータを潜在的に不安定にしてしまう。 第３に、フィルタが、システム全体の安定性を損なうことは許されない。これ により、入力フィルタとコンバータとの間のインピーダンスの相互作用を制御す ることにつながる。一般的に、フィルタの出力インピーダンスは、コンバータの 入力インピーダンスと比較して、可能な限り低くあるべきである。フィルタ制御 インピーダンスは、フィルタのキャパシタのサイズを大きくすることによって、 小さくすることができる。インピーダンスの相互作用を制約することによって、 フィルタのキャパシタ値の下限が実際に決定される。フィルタの出力インピーダ ンスを低く保ちシステム全体の安定性を実現するためには、フィルタのポール（ 極；ｐｏｌｅ）が適切にダンピングすることが、非常に重要である。以下で論じ るように、ＰＦＣ入力フィルタにおいて用いられるダンピング方法は、ｄｃ−ｄ ｃコンバータのフィルタにおいて用いられるものとは、やや異なっている。 以上で概略を説明した要件から得られる結論は、ＰＦＣ回路においては、高い ストップ・バンド伝達特性を有する高次のフィルタが用いられなければならない 、ということである。そのような特性を有するフィルタを用いることにより、フ ィルタの折点周波数（ｃｏｒｎｅｒ ｆｒｅｑｕｅｎｃｙ）に対するスイッチン グ周波数の比が比較的低いフィルタの設計が可能になり、それによって、フィル タの素子値とフィルタのサイズとを小さくできる。 これらの特徴を備えたフィルタのタイプの１つとして、カウア-チェビシェフ （Ｃａｕｅｒ-Ｃｈｅｂｙｓｈｅｖ；ＣＣ）形のフィルタが知られている。この フィルタは、また、楕円積分フィルタとしても知られている。正規化された素子 値を有する２段のＣＣフィルタと、典型的な減衰特性とが、図２Ａ及び図２Ｂに それぞれ示されている。図２Ａに示されたＣＣフィルタは、単相又は３相のＰＦ Ｃシステムのいずれかにおいて、用いることができる。３相のシステムでは、図 ２Ａのフィルタは、ライン（線）とニュートラル（中立）点との間に接続された パーフェーズ（ｐｅｒ−ｐｈａｓｅ）フィルタになる。 図３には、可能な４種類のフィルタのポール・ダンピング方法が示されている 。図３Ａに示されたダンピング方法は、典型的には、ｄｃ−ｄｃコンバータで用 いられている。しかしながら、この方法は、交流電力コンバータには応用できず 、その理由は、ダンピング抵抗Ｒ_dがその作用効果を奏するためには、Ｒ_dと直列 に接続されているキャパシタが、フィルタの他方のキャパシタよりも、少なくと も１０倍大きくなければならないからである。これによって、典型的には、並列 のＲ−Ｃダンピング分岐を流れる交流電流に起因する、ライン周波数でのダンピ ング抵抗の過剰な消費（ｄｉｓｓｉｐａｔｉｏｎ）が生じてしまう。 図３Ｂのダンピング方法では、並列のＲ−Ｌ分岐１０を用いる。この方法によ って、過剰な抵抗での消費が回避されるので、交流電力コンバータでのフィルタ において、広く用いられている。この方法の短所は、並列のＲ−Ｌ分岐１０が高 周波電流に対する代替的な経路を提供し、従って、フィルタの高周波減衰能力を 損なってしまう点である。このダンピング方法を使用すると、極めて大きなフィ ルタ素子を用いることなってしまうが、その理由は、高周波減衰特性を満足する ためには、フィルタは通常、他のフィルタと比べて５０％以上の余分な設計が必 要になるからである。 図３Ｃに示されているダンピング方法は、最適なフィルタの減衰特性を与え、 低電力の電子回路において広く用いられている。しかし、この方法は、ダンピン グ抵抗Ｒ_dにおける電力消費が大きいので、パワー・エレクトロニクス回路では 、用いることができない。 発明の概要 従って、本発明の目的は、スイッチモード電源（ＳＭＰＳ）の入力段で通常用 いられる力率訂正（ＰＦＣ）回路のための、ダンピングされたＥＭＩ入力フィル タを提供することである。 本発明の別の目的は、重量と体積とを小さくしたＳＭＰＳ用の安価なＥＭＩ入 力フィルタを提供することである。 本発明によれば、力率訂正（ＰＦＣ）回路のための電磁干渉（ＥＭＩ）フィル タの能動的ダンピング回路が提供され、この回路により、感知されたライン電流 に従って能動的に変動するライン・ダンピング・インピーダンスのシミュレーシ ョンを実行する。この能動的ダンピング回路は、電力演算増幅器と高周波絶縁変 圧器とを用いてシミュレートされた入力直列ダンピング・インピーダンス（Ｒ_d ）を有するｎ次のカウア-チェビシェフ形のローパスフィルタを有している。こ のシミュレートされたダンピング・インピーダンスによれば、典型的にはダンピ ングのために大きなインピーダンス素子を必要とする従来技術による能動的回路 と比較して、サイズと電力の散逸とを、著しく減少させることができる。 更に、受動的ダンピング回路が提供され、この回路では、ダンピング抵抗と並 列の別の誘導電流の経路が与えられ、それによって、低周波の電流はこの別の電 流経路を流れ、高周波の電流はそのままダンピング抵抗を流れるように、分流さ れる。このようにして、ダンピング抵抗のダンピング動作は、低周波では弱めら れ、高周波では影響を受けずにそのまま維持されることになる。 図面の簡単な説明 以上で述べた及びそれ以外の目的、特徴及び効果は、以下の本発明の好適実施 例の詳細な説明から、添付の図面を参照することによって、より良く理解されよ う。 図１Ａは、簡略化された力率訂正回路と入力フィルタとを示す図である。 図１Ｂは、図１Ａに示した回路のための電流及び電圧の位相（ｐｈａｓｏｒ） 図である。 図２Ａ及び図２Ｂは、カウア・チェビシェフ形フィルタ及び典型的なフィルタ 減衰グラフである。 図３Ａ〜図３Ｃは、３つの受動的フィルタ・ダンピング回路である。 図３Ｄは、本発明の１実施例による受動的フィルタ・ポール・ダンピング回路 である。 図４Ａは、本発明の１実施例による能動的ダンピング回路である。 図４Ｂは、図４Ａに示した能動的アクティブ・ダンピング回路に対するインピ ーダンス特性図である。 図５Ａ〜図５Ｃは、本発明の利点を図解するのに用いられる３つの例示的なフ ィルタである。 図６は、本発明の能動的ダンピングと抵抗ダンピングとを比較する伝達関数の 図である。 図７は、電流遷移に対するフィルタ応答である。 発明の好適実施例の詳細な説明 次に、図面の特に図３Ｄには、ＳＭＰＳ用のＰＦＣ回路のための入力フィルタ として用いられる新規な受動的フィルタが示されており、このフィルタは、高周 波において抵抗のダンピング作用に影響を与えることなく、図３Ｃに示した回路 において生じるダンピング抵抗の電力消費が大きくなるという問題点を解消する 。これは、インダクタＬ_pを通る代替的なライン電流経路１２を提供することに よって、達成される。比較的低周波の電流はこの代替的な電流経路を流れ、一方 、比較的高周波の電流はそのままダンピング抵抗を流れる。このダンピング方法 の主な短所は、ｆ_d＝Ｒ／（２πＬ）によって与えられるダンピング・ネットワ ークのコーナー（折点）周波数が、フィルタ・ポールの最も低い周波数よりも極 めて小さくしなければならない点である。この必要条件により、通常インダクタ Ｌ_dの値が大きくなる。しかしながら、それよりも小さなインダクタのサイズを 設計上で想定している場合には、能動的インピーダンス・シミュレーション方式 が用いられる。 次に、図４Ａを参照すると、図３Ｄの点ａと点ｂとの間に接続されているＲ_d 及びＬ_dを、ｎ次のカウア／チェビシェフ（ＣＣ）形のローパスフィルタに代え た能動的ダンピング回路が示されている。入力直列ダンピング・インピーダンス 、すなわちＲ_d及びＬ_dは、パワー演算増幅器２０と２つの高周波絶縁変成器とに よって、実現されている。図４Ａでは、第１の変成器はＴ１として、第２の変成 器 はＴ２として示している。Ｔ１の一次巻線は、ライン２２を流れる電流を感知す るのに用いられ、その二次巻線は、演算増幅器２０に接続されている。Ｔ１によ って感知された低周波の電流成分は、インダクタＬを介して接地されるようにバ イパスされる。高周波の電流成分は、キャパシタＣと抵抗Ｒとを流れ、演算増幅 器２０の出力に電圧を発生する。高周波の電圧ｖ_dは、ライン電流に比例し、ｖ_d ＝Ｒ（Ｉ／ｎ₁）となる。ただし、ｎ₁は、Ｔ１の巻数である。この電圧は、変成 器Ｔ２の二次巻線の両端に印加され、それによって、一次巻線での有効抵抗は、 次のようになる。 Ｒ_d＝Ｖ／Ｉ＝Ｒ／（ｎ₁ｎ₂） （５） Ｌ及びＣの折点周波数は、ライン周波数よりもはるかに高く、かつ、最も低い入 力フィルタのポール（極）周波数よりもはるかに低く、設定されなければならな い。Ｌと並列の抵抗Ｒ’は、Ｌ及びＣによって形成された共振回路にダンピング を与えるものである。Ｔ１から見た理論的なインピーダンス特性Ｚ（ｆ）は、図 ４Ｂのグラフに示されている。このグラフは、ライン周波数における低損失の誘 導特性と、フィルタのポールに近い周波数における抵抗性の性質とを示している 。本発明による能動回路では、受動的ダンピング回路としての実現例と比較して 、サイズを著しく小さくできる。この回路によって処理される電力は、典型的に は、コンバータの全体の電力の０．１％よりも少ない。 本発明のためのカウア-チェビシェフ（ＣＣ）形のローパス入力フィルタの素 子値を計算する方法は、以下のように実行される。 １．適用可能なＥＭＩ基準からそのスイッチング周波数で許容されるＥＭＩ電 圧（Ｖ_emi）を、決定しなければならない。Ｖ_emiは、典型的には、コンバータ電 流Ｉ_lineによる抵抗Ｒ_lisn（ライン・インピーダンス安定化ネットワーク）上で の電圧降下として、特定される。 ２．コンバータによって生じるスイッチング周波数電流Ｉ_swを、決定しなけれ ばならない。これは、分析的に、又は、実験的行われる。 ３．このスイッチング周波数で要求されるフィルタ減衰Ａ_minは、次の通りで ある。 Ａ_min＝Ｒ_lisnＩ_sw／Ｖ_emi （６） ４．入力偏位ファクタの制約条件（ｃｏｎｓｔｒａｉｎｔ）を選択する。この 制約条件は、典型的には高いラインで部分的な負荷であるライン電圧Ｖ_line及び 電流Ｉ_lineの条件の下での望ましい最小のＩＤＦとして、選択される。 ５．Ｉ_m＝Ｉ_line及びＶ_m＝Ｖ_lineとして、数式（４）を用いて、全体の最大フ ィルタ・キャパシタンスを計算する。 ６．合理的な通過帯域リプル（Ａ_max≒２ｄＢ）を用い、コンバータが負荷の ない条件（Ｋ²＝∞）で動作していると想定して、フィルタの次数を選択する。 この選択は、Ａ．Ｉ．Ｚｖｅｒｅｖによる”Ｈａｎｄｂｏｏｋ ｏｆ Ｆｉｌｔ ｅｒ Ｓｙｎｔｈｅｓｉｓ”（１９６７）に記載されているようなフィルタ次数 のノモグラフを用いるか、又は、フィルタ・テーブルを用いて、行う。この文献 は、本明細書において援用している。このステップには、いくらかの自由度があ る。比較的高次のフィルタは、比較的低次のものよりも小型になる。 ７．前のステップにおけるフィルタ・テーブルからのフィルタ・パラメータを 正規化する。 ８．基準周波数ω_rを、次の数式（７）に従って計算する。 ω_r＝０．８・２Πｆ_sw／Ω_s （７） ただし、ここで、ｆ_swは、コンバータのスイッチング周波数であり、Ω_sは、図 ２Ｂで定義されている。このようにして計算された基準周波数を用いると、フィ ルタの伝達関数の最初のノッチ周波数は、スイッチング周波数よりも２０％低く なる。スイッチング周波数は、遷移領域（ｔｒａｎｓｉｔｉｏｎ ｒｅｇｉｏｎ ）から十分に離れた位置に配置することが重要であり、それにより、フィルタの 素子値がどのように変動しても、スイッチング周波数におけるその減衰特性にそ れほど影響しなくなる。 ９．減衰抵抗Ｒ_dを次の数式（８）に従って計算する。 Ｒｄ＝ΣＣ′／（ω_rＣ_max） （８） １０．次の数式（９）を用いて、残りのフィルタ成分の正規化を解く（デノー マライズ）する。 Ｌ＝Ｌ′Ｒ_d／ω_r Ｃ＝Ｃ′／（ω_rＲ_d） （９） １１．変成器の巻数比ｎ₁及びｎ₂を、最大のライン電流と演算増幅器の電圧容 量及び電流容量とに従って、選択する。Ｒを、数式（５）を用いて計算する。Ｔ １の磁化インダクタンスをＬとして用い、Ｃを、１／（２π√ＬＣ）がライン周 波数よりもはるかに高く最も低いフィルタのポール（極）周波数よりもはるかに 低くなるように、計算する。 実例 この例では、１ｋＷ用のパーフェーズ・フィルタ（１００ｋＨｚでの３相バッ ク（ｂｕｃｋ）整流器スイッチング）は、次のように設計される。 １．このフィルタは、ＶＤＥ０８７１の「クラスＡ」の仕様に従って設計され る。この仕様によると、Ｒ_lisn＝５０Ωで１００ｋＨｚでのスイッチング・ノイ ズはＶ_emi＝７４ｄＢμＶを超えてはならない。 ２．コンバータは、Ｉ_sw＝１Ａを出力する。 ３．これによって、フィルタのスイッチング周波数減衰は、Ａ_min＝８０ｄＢ が必要になる。 ４．ＩＤＥは、Ｖ_max＝１７０ＶでかつＩ_max＝３．５Ａである場合に、０．９ ４以上であることが要求される。 ５．これにより、Ｃ_max＝１４μＦとなる。 ６．Ａ_max＝１．２５ｄＢとして、フィルタの次数は、ｎ＝４に選択される。 ７．正規化されたフィルタ・パラメータは、上掲のＡ．Ｉ．Ｚｖｅｒｅｖによ るハンドブックの２００〜２０１ページに示されているように、Ω_s＝４．４６ 、Ｌ′₁=１．１１、Ｌ′₂＝０．０３、Ｌ′₃＝１．９６、Ｃ′₂＝１．３６、Ｃ ′₄ ＝１．２５である。 ８．基準周波数は、ω＝１１２７００ｒａｄ／ｓである。 ９．ダンピング抵抗は、Ｒ_d＝１．７Ωである。 １０．正規化が解かれた（ｄｅｎｏｒｍａｌｉｚｅｄ）フィルタ・パラメータ は、Ｌ₁＝１７μＦ、Ｌ₂＝０．５μＦ、Ｌ₃＝３０μＦ、Ｃ₂＝Ｃ₄＝１７μＦで ある。 １１．能動的ダンピングは、ｎ₁＝ｎ₂＝５０とすることにより実現され、それ により、Ｒ＝４．３ｋΩとなる。インダクタンスの値は、Ｌ＝１６ｍＨに選択さ れるが、これは、実際、Ｔ１の磁化インダクタンスである。最も低いフィルタ・ ポールが５ｋＨｚの位置にあるので、Ｌ-Ｃ折点周波数は、１ｋＨｚに選択され 、これにより、Ｃ＝１．５μＦが得られる。このダンピング方式は、ＰＡ２６パ ワー演算増幅器を用いて実現される。 図５Ａには、上述の実例で設計された２段のフィルタが示されている。説明さ れた手順は、任意の次数のフィルタの設計にも適用できる。この実例の仕様を満 たす入力フィルタの３段の実現例が、図５Ｂに示されている。これらの２段及び ３段のフィルタは、フィルタの段数を増やすことによってフィルタ全体のサイズ を小さくできることを示している。 図５Ｃは、実例の仕様を満たしながら標準的な並列のＲ-Ｌダンピング方法を 用いるように設計された３段のフィルタを示している。このフィルタにおける全 体のインダクタンスは、能動的にダンピングされたフィルタの場合の僅か１８μ Ｈと比較して、６０μＨ程度である。インダクタのサイズを削減することにより 、フィルタのサイズを著しく小さくすることができ、同時に、フィルタの出力イ ンピーダンスも減少されるので、システム全体の安定性が向上する。 上述の設計例で説明したフィルタを、実際に作成してテストを実行した。図６ には、実現されたフィルタの測定された伝達関数が示され、１．７Ωの直列抵抗 だけを用いて受動的にダンピングがなされており（図３Ｃに示された回路）、ま た、能動的なダンピングを伴うフィルタの伝達関数も示されている。これは、能 動的な方式によれば、理想的なフィルタの伝達関数に影響せずに、要求されるダ ンピングが得られることを示している。 図７は、フィルタ入力電流（図４Ａの回路におけるｉ）がダンピングされてい ない、すなわち、能動的ダンピング回路がオフ状態である場合の大信号過渡状態 の下でのダンピング回路の性能を示している。フィルタは、１Ａの矩形波電流の 遷移状態で動作しているコンバータに接続されている。高周波の振動が、ダンピ ングされていない５ｋＨｚのフィルタ・ポールから発生する。図７Ｂは、本発明 による能動的ダンピング回路が動作している場合の同じ電流を示している。図７ Ｃには、演算増幅器の出力電圧（図４Ａのｖ_d）が示されている。フィルタ電流 の中に大きな６０Ｈｚの電流成分がある場合でも、電圧ｖ_dに含まれる６０Ｈｚ の成分は、非常に小さいことがわかる。 以上で、本発明を１つの好適実施例を用いて説明したが、当業者であれば、本 発明が、次に掲げる請求の範囲の思想と範囲の中での修正を伴う実現も可能であ ることを理解するであろう。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 リー，フレッド・シー アメリカ合衆国ヴァージニア州24060，ブ ラックスバーグ，ストラッドフォード・レ ーン 2909 (72)発明者 ボロジェヴィック，ドゥザーン アメリカ合衆国ヴァージニア州24060，ブ ラックスバーグ，セミノール・ドライブ 423

Claims (1)

1. 【特許請求の範囲】 １．電源の入力フィルタのための能動的ダンピング回路において、 演算増幅器と、 前記演算増幅器をフィルタ入力ラインに接続する第１の絶縁変成器であって、 前記演算増幅器の入力端子に容量的に接続された第１の巻線と、前記入力線にお けるライン電流を感知する第２の巻線と、を有する第１の絶縁変成器と、 前記演算増幅器の出力端子に接続された第１の巻線と、前記ライン電流に比例 する電圧を前記入力ライン上の２つの点の間に印加してインピーダンスのシミュ レーションを行う第２の巻線と、を有する第２の絶縁変成器と を備えることを特徴とする能動的ダンピング回路。 ２．請求項１記載の能動的ダンピング回路において、 前記第１の絶縁変成器においては、前記第１の巻線は二次巻線であり、前記第 ２の巻線は一次巻線であり、 前記第２の絶縁変成器においては、前記第１の巻線は一次巻線であり、前記第 ２の巻線は二次巻線である ことを特徴とする能動的ダンピング回路。 ３．請求項１記載の能動的ダンピング回路において、該回路はさらに、 前記一次巻線に接続された第１の抵抗と、 前記第１の抵抗と並列に接続されたインダクタと、 前記演算増幅器の前記出力端子と前記演算増幅器の前記入力端子との間の帰還 経路に挿入された第２の抵抗と を備えていることを特徴とする能動的ダンピング回路。 ４．請求項１記載の能動的ダンピング回路において、前記絶縁変成器の前記一 次巻線は、前記演算増幅器の反転入力に容量的に結合されることを特徴とする能 動的ダンピング回路。 ５．請求項１記載の能動的ダンピング回路において、該回路は、カウア-チェ ビシェフ形フィルタの入力と直列に接続されることを特徴とする能動的ダンピン グ回路。 ６．電源の入力フィルタのための受動的ダンピング回路において、 ローパスフィルタの入力ラインに接続されたダンピング抵抗と、 前記ダンピング抵抗と並列に接続された別の電流経路であって、低周波の電流 はこの別の電流経路を流れ、高周波の電流は前記ダンピング抵抗を流れるように するためのインダクタを含む電流経路と を備えていることを特徴とする受動的ダンピング回路。