JPH1051300A - Ｐｌｌ周波数シンセサイザ - Google Patents
Ｐｌｌ周波数シンセサイザInfo
- Publication number
- JPH1051300A JPH1051300A JP8214978A JP21497896A JPH1051300A JP H1051300 A JPH1051300 A JP H1051300A JP 8214978 A JP8214978 A JP 8214978A JP 21497896 A JP21497896 A JP 21497896A JP H1051300 A JPH1051300 A JP H1051300A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- controlled oscillator
- frequency synthesizer
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 15
- 230000002238 attenuated effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 位相比較器が不感帯で動作しているときにお
ける電圧制御発振器のＣ／Ｎを改善したＰＬＬ周波数シ
ンセサイザを提供する。 【解決手段】 位相比較器４から出力される位相比較出
力を入力とするループフィルタ５とループフィルタ５の
出力電圧に基づいて発振周波数が制御される電圧制御発
振器２とを備えたＰＬＬ周波数シンセサイザにおいて、
ループフィルタ５の出力を入力とし、かつ出力で電圧制
御発振器２の発振周波数を制御する減衰回路１０を備え
て、減衰回路１０の出力電圧を電圧制御発振器２の周波
数制御電圧とした。
ける電圧制御発振器のＣ／Ｎを改善したＰＬＬ周波数シ
ンセサイザを提供する。 【解決手段】 位相比較器４から出力される位相比較出
力を入力とするループフィルタ５とループフィルタ５の
出力電圧に基づいて発振周波数が制御される電圧制御発
振器２とを備えたＰＬＬ周波数シンセサイザにおいて、
ループフィルタ５の出力を入力とし、かつ出力で電圧制
御発振器２の発振周波数を制御する減衰回路１０を備え
て、減衰回路１０の出力電圧を電圧制御発振器２の周波
数制御電圧とした。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＬＬ周波数シン
セサイザに関する。
セサイザに関する。
【０００２】
【従来の技術】従来のＰＬＬ周波数シンセサイザは図３
に示すごとく、基準信号発振器１からの発振出力の位相
と分周器３によって分周された電圧制御発振器２の発振
出力の位相とを位相比較器４において位相比較し、位相
比較出力をローパスフィルタからなるループフィルタ５
に供給して電圧に変換し、ループフィルタ５の出力電圧
を周波数制御電圧として電圧制御発振器２に印加して電
圧制御発振器２の発振周波数を制御し、分周器３によっ
て分周された電圧制御発振器２の発振出力の位相が基準
信号発振器１からの発振出力の位相と所定の関係になる
ように制御している。
に示すごとく、基準信号発振器１からの発振出力の位相
と分周器３によって分周された電圧制御発振器２の発振
出力の位相とを位相比較器４において位相比較し、位相
比較出力をローパスフィルタからなるループフィルタ５
に供給して電圧に変換し、ループフィルタ５の出力電圧
を周波数制御電圧として電圧制御発振器２に印加して電
圧制御発振器２の発振周波数を制御し、分周器３によっ
て分周された電圧制御発振器２の発振出力の位相が基準
信号発振器１からの発振出力の位相と所定の関係になる
ように制御している。
【０００３】ＰＬＬ周波数シンセサイザをＦＭ受信機の
局部発振器として用いたフロントエンドの場合、ＰＬＬ
周波数シンセサイザを構成する電圧制御発振器２のＣ／
ＮがＦＭ受信機のＳ／Ｎに関係している。一方、ＦＭ受
信機における放送受信において同調時、すなわちＰＬＬ
周波数シンセサイザがロックしているとき、ＰＬＬ周波
数シンセサイザが位相比較器４の不感帯で動作している
ために、位相比較器４は位相比較動作を行っておらず、
図３におけるループフィルタ５から出力されるノイズ成
分Ｖｎに対して位相同期動作していない。この結果、ル
ープフィルタ５から出力されるノイズ成分Ｖｎは電圧制
御発振器に周波数制御電圧として直接加えられる。
局部発振器として用いたフロントエンドの場合、ＰＬＬ
周波数シンセサイザを構成する電圧制御発振器２のＣ／
ＮがＦＭ受信機のＳ／Ｎに関係している。一方、ＦＭ受
信機における放送受信において同調時、すなわちＰＬＬ
周波数シンセサイザがロックしているとき、ＰＬＬ周波
数シンセサイザが位相比較器４の不感帯で動作している
ために、位相比較器４は位相比較動作を行っておらず、
図３におけるループフィルタ５から出力されるノイズ成
分Ｖｎに対して位相同期動作していない。この結果、ル
ープフィルタ５から出力されるノイズ成分Ｖｎは電圧制
御発振器に周波数制御電圧として直接加えられる。
【０００４】一方、電圧制御発振器２の発振周波数を制
御するために可変容量ダイオードが使用されており、印
加電圧に対する可変容量ダイオードの静電容量の特性は
直線的ではなく、図４に示すように、印加電圧の変化に
基づいて異なる。したがって、受信ＦＭ周波数帯域の低
い周波数側（国内の場合には７６ＭＨｚの方の周波数
側）において電圧制御発振器２の感度が高くなる。
御するために可変容量ダイオードが使用されており、印
加電圧に対する可変容量ダイオードの静電容量の特性は
直線的ではなく、図４に示すように、印加電圧の変化に
基づいて異なる。したがって、受信ＦＭ周波数帯域の低
い周波数側（国内の場合には７６ＭＨｚの方の周波数
側）において電圧制御発振器２の感度が高くなる。
【０００５】
【発明が解決しようとする課題】しかるに、上記したよ
うにＰＬＬ周波数シンセサイザが位相比較器の不感帯で
動作していて、ループフィルタのノイズが電圧制御発振
器に直接印加されると、電圧制御発振器のＣ／Ｎが悪化
すると言う問題点があり、ＦＭ受信機の局部発振器に使
用した場合、ＦＭ受信機のＳ／Ｎを悪化させるという問
題点があった。
うにＰＬＬ周波数シンセサイザが位相比較器の不感帯で
動作していて、ループフィルタのノイズが電圧制御発振
器に直接印加されると、電圧制御発振器のＣ／Ｎが悪化
すると言う問題点があり、ＦＭ受信機の局部発振器に使
用した場合、ＦＭ受信機のＳ／Ｎを悪化させるという問
題点があった。
【０００６】本発明は、位相比較器が不感帯で動作して
いるときにおける電圧制御発振器のＣ／Ｎを改善したＰ
ＬＬ周波数シンセサイザを提供することを目的とする。
いるときにおける電圧制御発振器のＣ／Ｎを改善したＰ
ＬＬ周波数シンセサイザを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明にかかるＰＬＬ周
波数シンセサイザは、位相比較器から出力される位相比
較出力を入力とするループフィルタと該ループフィルタ
の出力電圧に基づいて発振周波数が制御される電圧制御
発振器とを備えたＰＬＬ周波数シンセサイザにおいて、
ループフィルタの出力を入力とし、かつ出力で電圧制御
発振器の発振周波数を制御する減衰回路を備えたことを
特徴とする。
波数シンセサイザは、位相比較器から出力される位相比
較出力を入力とするループフィルタと該ループフィルタ
の出力電圧に基づいて発振周波数が制御される電圧制御
発振器とを備えたＰＬＬ周波数シンセサイザにおいて、
ループフィルタの出力を入力とし、かつ出力で電圧制御
発振器の発振周波数を制御する減衰回路を備えたことを
特徴とする。
【０００８】本発明にかかるＰＬＬ周波数シンセサイザ
における減衰回路は、エミッタフォロワからなることを
特徴とする。
における減衰回路は、エミッタフォロワからなることを
特徴とする。
【０００９】本発明にかかるＰＬＬ周波数シンセサイザ
によれば、ループフィルタの出力は減衰回路によって減
衰させられて、電圧制御発振器に周波数制御電圧として
印加されるため、位相比較器が不感帯で動作していると
きにおいて、電圧制御発振器に減衰させられた周波数制
御電圧が印加されることになり、電圧制御発振器のＣ／
Ｎが改善される。
によれば、ループフィルタの出力は減衰回路によって減
衰させられて、電圧制御発振器に周波数制御電圧として
印加されるため、位相比較器が不感帯で動作していると
きにおいて、電圧制御発振器に減衰させられた周波数制
御電圧が印加されることになり、電圧制御発振器のＣ／
Ｎが改善される。
【００１０】
【発明の実施の形態】以下、本発明にかかるＰＬＬ周波
数シンセサイザを実施の形態により説明する。図１は本
発明の実施の一形態にかかるＰＬＬ周波数シンセサイザ
の構成を示すブロック図である。
数シンセサイザを実施の形態により説明する。図１は本
発明の実施の一形態にかかるＰＬＬ周波数シンセサイザ
の構成を示すブロック図である。
【００１１】本発明の実施の一形態にかかるＰＬＬ周波
数シンセサイザは、基準信号発振器１からの発振出力の
位相と分周器３によって分周された電圧制御発振器２の
発振出力の位相とを位相比較器４において位相比較し、
位相比較出力をローパスフィルタからなるループフィル
タ５に供給して電圧に変換し、ループフィルタ５の出力
電圧を減衰回路１０に供給して減衰させる。
数シンセサイザは、基準信号発振器１からの発振出力の
位相と分周器３によって分周された電圧制御発振器２の
発振出力の位相とを位相比較器４において位相比較し、
位相比較出力をローパスフィルタからなるループフィル
タ５に供給して電圧に変換し、ループフィルタ５の出力
電圧を減衰回路１０に供給して減衰させる。
【００１２】減衰回路１０において減衰されたループフ
ィルタ５からの出力電圧を周波数制御電圧として電圧制
御発振器２に印加して電圧制御発振器２の発振周波数を
制御し、分周器３によって分周された電圧制御発振器２
の発振出力の位相が基準信号発振器１からの発振出力の
位相と所定の関係になるように制御する。
ィルタ５からの出力電圧を周波数制御電圧として電圧制
御発振器２に印加して電圧制御発振器２の発振周波数を
制御し、分周器３によって分周された電圧制御発振器２
の発振出力の位相が基準信号発振器１からの発振出力の
位相と所定の関係になるように制御する。
【００１３】ここで、図２に示すように、ループフィル
タ５はコンデンサ５２と抵抗５３との直列回路が帰還路
に接続され、かつ抵抗５４を介して入力が印加される演
算増幅器５１から構成したアクテイブローパスフィルタ
で構成し、減衰回路１０はループフィルタ５の出力電圧
によって駆動されるトランジスタ１１とトランジスタ１
１のエミッタに直列接続された抵抗１２と１３からなる
エミッタフォロワで構成し、抵抗１２の抵抗値と抵抗１
３の抵抗値とに基づく比によってループフィルタ５の出
力電圧を減衰させ、減衰させた電圧を周波数制御電圧と
して電圧制御発振器２に供給する。
タ５はコンデンサ５２と抵抗５３との直列回路が帰還路
に接続され、かつ抵抗５４を介して入力が印加される演
算増幅器５１から構成したアクテイブローパスフィルタ
で構成し、減衰回路１０はループフィルタ５の出力電圧
によって駆動されるトランジスタ１１とトランジスタ１
１のエミッタに直列接続された抵抗１２と１３からなる
エミッタフォロワで構成し、抵抗１２の抵抗値と抵抗１
３の抵抗値とに基づく比によってループフィルタ５の出
力電圧を減衰させ、減衰させた電圧を周波数制御電圧と
して電圧制御発振器２に供給する。
【００１４】上記のように構成される本発明の実施の一
形態にかかるＰＬＬ周波数シンセサイザにおいて、ルー
プフィルタ５の出力電圧は抵抗１２の抵抗値と抵抗１３
の抵抗値によって定まる分圧比に基づいて減衰させられ
て、電圧制御発振器２に周波数制御電圧として印加され
る。
形態にかかるＰＬＬ周波数シンセサイザにおいて、ルー
プフィルタ５の出力電圧は抵抗１２の抵抗値と抵抗１３
の抵抗値によって定まる分圧比に基づいて減衰させられ
て、電圧制御発振器２に周波数制御電圧として印加され
る。
【００１５】そこで、ＰＬＬ周波数シンセサイザの位相
比較器４が不感帯で動作しているときにおいても、電圧
制御発振器２に印加される周波数制御電圧は減衰されて
いるため、電圧制御発振器２に印加されるノイズ成分も
同様に減衰させられて、電圧制御発振器２のＣ／Ｎは改
善されることになる。
比較器４が不感帯で動作しているときにおいても、電圧
制御発振器２に印加される周波数制御電圧は減衰されて
いるため、電圧制御発振器２に印加されるノイズ成分も
同様に減衰させられて、電圧制御発振器２のＣ／Ｎは改
善されることになる。
【００１６】
【発明の効果】以上説明したように本発明にかかるＰＬ
Ｌ周波数シンセサイザによれば、ＰＬＬ周波数シンセサ
イザの位相比較器が不感帯で動作しているときにループ
フィルタにおいて発生するノイズは減衰回路によって減
衰されて、電圧制御発振器の周波数制御電圧として印加
されるため、電圧制御発振器のＣ／Ｎが改善されるとい
う効果が得られる。
Ｌ周波数シンセサイザによれば、ＰＬＬ周波数シンセサ
イザの位相比較器が不感帯で動作しているときにループ
フィルタにおいて発生するノイズは減衰回路によって減
衰されて、電圧制御発振器の周波数制御電圧として印加
されるため、電圧制御発振器のＣ／Ｎが改善されるとい
う効果が得られる。
【００１７】また、本発明にかかるＰＬＬ周波数シンセ
サイザを局部発振器として用いた受信機のＳ／Ｎが改善
されるという効果が得られる。
サイザを局部発振器として用いた受信機のＳ／Ｎが改善
されるという効果が得られる。
【図１】本発明の実施の一形態にかかるＰＬＬ周波数シ
ンセサイザの構成を示すブロック図である。
ンセサイザの構成を示すブロック図である。
【図２】本発明の実施の一形態にかかるＰＬＬ周波数シ
ンセサイザにおけるループフィルタおよび減衰回路の構
成を示す回路図である。
ンセサイザにおけるループフィルタおよび減衰回路の構
成を示す回路図である。
【図３】従来のＰＬＬ周波数シンセサイザの構成を示す
ブロック図である。
ブロック図である。
【図４】電圧制御発振器に用いられる可変容量ダイオー
ドの特性図である。
ドの特性図である。
１ 基準信号発振器 ２ 電圧制御発振器 ３ 分周器 ４ 位相比較器 ５ ループフィルタ １０ 減衰回路 １１ トランジスタ １２および１３ 抵抗
Claims (2)
- 【請求項１】位相比較器から出力される位相比較出力を
入力とするループフィルタと該ループフィルタの出力電
圧に基づいて発振周波数が制御される電圧制御発振器と
を備えたＰＬＬ周波数シンセサイザにおいて、ループフ
ィルタの出力を入力とし、かつ出力で電圧制御発振器の
発振周波数を制御する減衰回路を備えたことを特徴とす
るＰＬＬ周波数シンセサイザ。 - 【請求項２】請求項１記載のＰＬＬ周波数シンセサイザ
において、減衰回路はエミッタフォロワからなることを
特徴とするＰＬＬ周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8214978A JPH1051300A (ja) | 1996-07-29 | 1996-07-29 | Ｐｌｌ周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8214978A JPH1051300A (ja) | 1996-07-29 | 1996-07-29 | Ｐｌｌ周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1051300A true JPH1051300A (ja) | 1998-02-20 |
Family
ID=16664702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8214978A Pending JPH1051300A (ja) | 1996-07-29 | 1996-07-29 | Ｐｌｌ周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1051300A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016996A (ja) * | 2007-07-02 | 2009-01-22 | Kawasaki Microelectronics Kk | 位相ロックループ回路 |
-
1996
- 1996-07-29 JP JP8214978A patent/JPH1051300A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016996A (ja) * | 2007-07-02 | 2009-01-22 | Kawasaki Microelectronics Kk | 位相ロックループ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4061973A (en) | Synthesizer | |
| JPH04119705A (ja) | 電圧制御発振器 | |
| WO1999030416A1 (en) | An amplifier for continuous high gain, narrowband signal amplification | |
| US5893030A (en) | Dual-function double balanced mixer circuit | |
| US4355413A (en) | Phase locked loop circuit | |
| US4977613A (en) | Fine tuning frequency synthesizer with feedback loop for frequency control systems | |
| US6262609B1 (en) | Closed-loop voltage-to-frequency converter | |
| KR940005139A (ko) | 입력 및 출력 신호용 공통 라인을 갖는 부궤환 제어 회로 | |
| US4453138A (en) | Broadband injection locked oscillator system | |
| US5221911A (en) | Receiver having pll frequency synthesizer with rc loop filter | |
| JP3715335B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| US5838207A (en) | Voltage controlled oscillator with partial load-pull tuning | |
| KR860000270B1 (ko) | Pll 회로 | |
| JPH0156580B2 (ja) | ||
| KR200291723Y1 (ko) | 튜너의비트주파수방지장치 | |
| KR910003751Y1 (ko) | 전자식 튜닝라디오의 저역필터 병렬회로 | |
| JPH07101816B2 (ja) | 超高周波ダイオード発振器の位相同期回路 | |
| JPH0974315A (ja) | 変調回路 | |
| JPH0423962B2 (ja) | ||
| JPH07260923A (ja) | レーダ装置用送信源 | |
| JP2023100306A (ja) | シンセサイザ | |
| JPS624016B2 (ja) | ||
| JPH07131344A (ja) | Ｐｌｌ回路 | |
| JP2000022532A (ja) | 周波数シンセサイザ | |
| JPS5820170B2 (ja) | 信号受信方式 |