JPH1051978A - 電源バックアップ回路 - Google Patents

Abstract

(57)【要約】 【課題】 論理回路がメモリに対して出力するコントロ
ール信号の電圧とメモリの電源電圧との間に生じる電圧
差がメモリの入力端子電圧許容値を越えると、メモリを
安定に動作させることができない。 【解決手段】 ダイオード１０をダイオード８、ダイオ
ード９の直列接続回路と並列に接続し、装置電源１とメ
モリ３を接続することにより、論理回路２がメモリ３に
対して出力するコントロール信号の電圧とメモリ３の電
源電圧との間に生じる電圧差をメモリ３の入力端子電圧
許容値以内とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はメモリやタイマー等
をバックアップするための電源回路に関するものであ
る。

【０００２】

【従来の技術】半導体のメモリやタイマー等をバックア
ップするための電源としてリチウム電池等の一次電池を
組み込んだものがあり、上記一次電池では電池切れに伴
う交換が必要である。従って、上記一次電池の交換まで
の期間を長くする、または交換を不要にするために大容
量コンデンサを電源回路に組み込んだものがある。

【０００３】図３は従来のバックアップ機能付き電源回
路を示す回路図である。図３において装置電源１は論理
回路２及びメモリ３へ電力を供給する電源である。論理
回路２は電源が遮断されている時にはバックアップが不
要な回路であり、一方、メモリ３は電源が遮断されてい
る時にもバックアップが必要なメモリである。

【０００４】電源が遮断されている時メモリ３をバック
アップするための電力を供給するため一次電池４が一次
電池への充電防止のためダイオード７を介してメモリ３
に接続されている。また、メモリ３への電力の供給及び
一次電池４の消耗を遅らすための大容量コンデンサ５が
保護用の抵抗６及び一次電池４から充電されないように
するためのダイオード９を介してメモリ３に接続されて
いる。ダイオード８は大容量コンデンサ５の消耗を防ぐ
目的から装置電源１及び論理回路２に電流が流れないよ
うにするための逆流防止用ダイオードである。

【０００５】図３の電源回路によれば電源が遮断されて
いない時には装置電源１から論理回路２及びメモリ３に
直接電力を供給すると共にダイオード８、抵抗６を介し
て大容量コンデンサ５を充電する。また、停電、電源Ｏ
ＦＦ等により電源が遮断された時には先ず大容量コンデ
ンサ５からメモリ３に電力を供給し、大容量コンデンサ
５の電圧が低下した後は一次電池４により電力を供給し
てメモリ３の内容を保持している。

【０００６】

【発明が解決しようとする課題】従来の技術において
は、図４の従来の電源回路の動作を説明するための波形
図に示す如く電源が遮断されていない時メモリ３にはダ
イオード８及びダイオード９を介して電力が供給される
ため、ダイオードの順電圧をＶｆとすると２倍のＶｆの
電圧降下が発生する。

【０００７】例えば、装置電源１の出力電圧を５．０
Ｖ、Ｖｆを０．５Ｖとするとメモリ３の電源電圧は４．
０Ｖとなる。一方、装置電源１と直接接続されている論
理回路２の電源電圧は５Ｖとなり、論理回路２がメモリ
３に対して出力するコントロール信号の電圧はＣＭＯＳ
出力であれば４．９Ｖである。従って、メモリ３の入力
端子電圧許容値が電源電圧＋０．５Ｖであるとすると、
電源電圧が４．０Ｖのメモリ３に４．９Ｖの入力端子電
圧がかかり、入力端子電圧許容値を０．４Ｖ越えるた
め、メモリの誤動作、場合によってはメモリの破壊とい
う問題があった。

【０００８】本発明が解決しようとする課題は論理回路
がメモリに対して出力するコントロール信号の電圧とメ
モリの電源電圧との間に生じる電圧差をメモリの入力端
子電圧許容値以内にし、メモリの誤動作、破壊という問
題を解決することにある。

【０００９】

【課題を解決するための手段】本発明は半導体のメモリ
やタイマー等をバックアップするための電源回路におい
て、装置電源からのみ、電源の供給を受けるバックアッ
プ不要な素子と、装置電源またはバッテリまたは大容量
コンデンサから電源の供給を受けるバックアップの必要
な素子と、前記装置電源と前記大容量コンデンサを接続
する第１のダイオードと、前記第１のダイオードと直列
に接続され前記大容量コンデンサと前記バックアップの
必要な素子を接続する第２のダイオードと、前記バッテ
リと前記バックアップの必要な素子の電源を接続する第
３のダイオードにより構成される電源バックアップ回路
と、前記第１のダイオードと前記第２のダイオードの直
列接続回路と並列に接続し、前記装置電源と前記バック
アップの必要な素子を接続する第４のダイオードを備え
るものである。

【００１０】

【実施の形態】図１は本発明の一実施形態を示す電源回
路であり、従来技術に示す図３と同一番号にて示されて
いる構成要素についての機能は同一であるので説明を省
略する。ダイオード１０はダイオード８とダイオード９
とに並列に接続し、装置電源１とメモリ３を接続するダ
イオードであり、大容量コンデンサ５及び一次電池４の
消耗を防ぐ目的から装置電源１及び論理回路２に電流が
流れないようにするための逆流防止用のダイオードであ
る。

【００１１】図２の本発明の電源回路の動作を説明する
ための波形図に示す如く、電源が遮断されていない時に
は装置電源１とメモリ３はダイオード１０により接続さ
れているため、ダイオード１個分の順電圧Ｖｆの電圧降
下となる。例えば、発明が解決しようとする課題に示す
と同様の出力電圧値ではメモリ３の電源電圧は４．５Ｖ
であり、入力端子電圧は４．９Ｖで入力端子電圧許容値
以内となる。

【００１２】従って、ダイオード１０をダイオード８と
ダイオード９とに並列に接続し、装置電源１とメモリ３
を接続することにより論理回路２がメモリ３に対して出
力するコントロール信号の電圧とメモリ３の電源電圧と
の間に生じる電圧差をメモリの入力端子電圧許容値以内
とすることができ、メモリ３の誤動作、破壊を防止でき
る。

【００１３】

【発明の効果】本発明によればメモリへのバックアップ
手段と並列にダイオードを接続することにより、論理回
路がメモリに対して出力するコントロール信号の電圧と
メモリの電源電圧との間に生じる電圧差をメモリの入力
端子電圧許容値以内とすることができるので、メモリは
誤動作、破壊されることなく安定に動作させることがで
きる。

【図面の簡単な説明】

【図１】 本発明の一実施形態を示すバックアップ機能
付き電源回路の回路図である。

【図２】 本発明の電源回路の動作を説明するための波
形図である。

【図３】 従来のバックアップ機能付き電源回路の回路
図である。

【図４】 従来の電源回路の動作を説明するための波形
図である。

【符号の説明】

１ 装置電源、２ 論理回路、３ メモリ、４ 一次電
池、５ 大容量コンデンサ、６ 抵抗、７〜１０ ダイ
オード。

Claims (1)

【特許請求の範囲】
1. 【請求項１】半導体のメモリやタイマー等をバックアッ
   プするための電源回路において、装置電源からのみ、電
   源の供給を受けるバックアップ不要な素子と、装置電源
   またはバッテリまたは大容量コンデンサから電源の供給
   を受けるバックアップの必要な素子と、 前記装置電源と前記大容量コンデンサを接続する第１の
   ダイオードと、前記第１のダイオードと直列に接続され
   前記大容量コンデンサと前記バックアップの必要な素子
   を接続する第２のダイオードと、前記バッテリと前記バ
   ックアップの必要な素子の電源を接続する第３のダイオ
   ードにより構成される電源バックアップ回路と、 前記第１のダイオードと前記第２のダイオードの直列接
   続回路と並列に接続し、前記装置電源と前記バックアッ
   プの必要な素子を接続する第４のダイオードを備えるこ
   とを特徴とする電源バックアップ回路。