JPH1055453A - マルチプロセッサグラフィックスシステム - Google Patents
マルチプロセッサグラフィックスシステムInfo
- Publication number
- JPH1055453A JPH1055453A JP9064845A JP6484597A JPH1055453A JP H1055453 A JPH1055453 A JP H1055453A JP 9064845 A JP9064845 A JP 9064845A JP 6484597 A JP6484597 A JP 6484597A JP H1055453 A JPH1055453 A JP H1055453A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- sub
- data
- graphics system
- engine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1438—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【課題】 ピクセルリンク構造を有するマルチプロセッ
サグラフィックスシステムを提供する。 【解決手段】 ディスプレイスクリ−ン領域を複数のサ
ブスクリ−ンに区分し、複数のサブスクリ−ンのそれぞ
れに一つずつ割り当てられたサブグラフィックスシステ
ムと、前記複数のサブグラフィックスシステムを連結す
るリングネットワ−クとからなり、各サブグラフィック
スシステムはジオメトリエンジンと、ラスタエンジン
と、ロ−カルフレ−ムバッファ−と、ピクセル分散器と
を含む。イメ−ジ並列性とオブジェクト並列性を維持し
ながら、ラスタエンジンとフレ−ムバッファ−との相互
接続網のボトルネック現象を解決するため、ラスタエン
ジンとフレ−ムバッファ−とのデ−タ伝送回数を減少し
て従来のメモリシステム構造を用いることができる。
サグラフィックスシステムを提供する。 【解決手段】 ディスプレイスクリ−ン領域を複数のサ
ブスクリ−ンに区分し、複数のサブスクリ−ンのそれぞ
れに一つずつ割り当てられたサブグラフィックスシステ
ムと、前記複数のサブグラフィックスシステムを連結す
るリングネットワ−クとからなり、各サブグラフィック
スシステムはジオメトリエンジンと、ラスタエンジン
と、ロ−カルフレ−ムバッファ−と、ピクセル分散器と
を含む。イメ−ジ並列性とオブジェクト並列性を維持し
ながら、ラスタエンジンとフレ−ムバッファ−との相互
接続網のボトルネック現象を解決するため、ラスタエン
ジンとフレ−ムバッファ−とのデ−タ伝送回数を減少し
て従来のメモリシステム構造を用いることができる。
Description
【０００１】
【発明の属する技術分野】本発明はグラフィックスシス
テムに係り、特に、それぞれのラスタエンジンごとにロ
−カルフレ−ムバッファ−を割当てることにより、イメ
−ジ並列性とオブジェクト並列性を維持しながら、ラス
タエンジンとフレ−ムバッファ−との間のデ−タ伝送回
数を減少してラスタエンジンとフレ−ムバッファ−との
相互接続網のボトルネック現象を解決し、従来のメモリ
システムが用いられるピクセルリンク構造を有するマル
チプロセッサグラフィックスシステムに関する。
テムに係り、特に、それぞれのラスタエンジンごとにロ
−カルフレ−ムバッファ−を割当てることにより、イメ
−ジ並列性とオブジェクト並列性を維持しながら、ラス
タエンジンとフレ−ムバッファ−との間のデ−タ伝送回
数を減少してラスタエンジンとフレ−ムバッファ−との
相互接続網のボトルネック現象を解決し、従来のメモリ
システムが用いられるピクセルリンク構造を有するマル
チプロセッサグラフィックスシステムに関する。
【０００２】
【従来の技術】一般に、グラフィックスシステムはジオ
メトリエンジン、ラスタエンジン及びフレ−ムバッファ
−が順次に配置しているパイプライン構造を有する。前
記ジオメトリエンジンは、変換、クリッピング、ライト
（light ）計算、プロジェックションなどの浮動素数点
演算を行う。
メトリエンジン、ラスタエンジン及びフレ−ムバッファ
−が順次に配置しているパイプライン構造を有する。前
記ジオメトリエンジンは、変換、クリッピング、ライト
（light ）計算、プロジェックションなどの浮動素数点
演算を行う。
【０００３】ラスタエンジンは前記ジオメトリエンジン
で処理された各ピクセルのカラ−値、Ｚ値及び座標を計
算し、スパン生成器及びスパン補間器から構成される。
スパン生成器はポリゴン（polygon)を入力として複数の
スパンに分割する。かつ、スパン生成器は、ポリゴンの
各頂点に対するＲ，Ｇ，Ｂ，Ｚ値と、頂点の間のＲ，
Ｇ，Ｂ，Ｚ値の差、すなわち、△ｘＲ，△ｘＧ，△ｘ
Ｂ，△ｘＺ，△ｙＲ，△ｙＧ，△ｙＢ，△ｙＺとを受け
入れてスパンデ−タを生成する。スパン補間器は、スパ
ンの左側点のＲ，Ｇ，Ｂ，Ｚ値、スパンの大きさに対す
るデ−タ及び△ｘＲ，△ｘＧ，△ｘＢ，△ｘＺをスパン
生成器から受け入れて前記スパン内の各ピクセルに対す
るＲ，Ｇ，Ｂ，Ｚ値を補間する。
で処理された各ピクセルのカラ−値、Ｚ値及び座標を計
算し、スパン生成器及びスパン補間器から構成される。
スパン生成器はポリゴン（polygon)を入力として複数の
スパンに分割する。かつ、スパン生成器は、ポリゴンの
各頂点に対するＲ，Ｇ，Ｂ，Ｚ値と、頂点の間のＲ，
Ｇ，Ｂ，Ｚ値の差、すなわち、△ｘＲ，△ｘＧ，△ｘ
Ｂ，△ｘＺ，△ｙＲ，△ｙＧ，△ｙＢ，△ｙＺとを受け
入れてスパンデ−タを生成する。スパン補間器は、スパ
ンの左側点のＲ，Ｇ，Ｂ，Ｚ値、スパンの大きさに対す
るデ−タ及び△ｘＲ，△ｘＧ，△ｘＢ，△ｘＺをスパン
生成器から受け入れて前記スパン内の各ピクセルに対す
るＲ，Ｇ，Ｂ，Ｚ値を補間する。
【０００４】フレ−ムバッファ−は前記ラスタエンジン
で計算されたピクセルに対するデ−タを貯蔵するメモリ
である。このようなマルチプロセッサグラフィックスシ
ステムの構造に対する研究開発は、ジオメトリエンジン
におけるプリミティブの変換とクリッピングなどを加速
化する浮動素数点ジオメトリ処理過程と、ラスタエンジ
ンにおける高速読出し及び書込みを可能にするより大き
い帯域幅を有するフレ−ムバッファ−を提供すること
と、ジオメトリエンジンとラスタエンジンとの間、ラス
トエンジンとフレ−ムバッファ−との間で発生する相互
接続網のボトルネック現象の解決などに関心が集中して
いる。
で計算されたピクセルに対するデ−タを貯蔵するメモリ
である。このようなマルチプロセッサグラフィックスシ
ステムの構造に対する研究開発は、ジオメトリエンジン
におけるプリミティブの変換とクリッピングなどを加速
化する浮動素数点ジオメトリ処理過程と、ラスタエンジ
ンにおける高速読出し及び書込みを可能にするより大き
い帯域幅を有するフレ−ムバッファ−を提供すること
と、ジオメトリエンジンとラスタエンジンとの間、ラス
トエンジンとフレ−ムバッファ−との間で発生する相互
接続網のボトルネック現象の解決などに関心が集中して
いる。
【０００５】開発されている現在のマルチプロセッサグ
ラフィックスシステムは、イメ−ジ並列構造、オブジェ
クト並列構造及びハイブリッド構造の３種のものに大別
される。イメ−ジ並列構造は、現在の大部分の常用のグ
ラフィックスシステムで採択される。この構造は、基本
的にフレ−ムバッファ−（１２８０＊１０２４）を分割
してフレ−ムバッファ−のアクセスボトルネック現象を
解決しようとする。例えば、Silicon Graphics社のＩＲ
ＩＳ ４Ｄ ＧＴＸシステムは、２０−ウェイインタリ
−ビング方式でフレ−ムバッファ−を分割してフレ−ム
バッファ−のアクセスボトルネック現象を解決する。し
かしながら、このような構造は秒当たり数百万個以上の
ポリゴンを処理するとき、ジオメトリエンジンとラスタ
エンジンとの相互接続網のボトルネック現象を引き起こ
す。
ラフィックスシステムは、イメ−ジ並列構造、オブジェ
クト並列構造及びハイブリッド構造の３種のものに大別
される。イメ−ジ並列構造は、現在の大部分の常用のグ
ラフィックスシステムで採択される。この構造は、基本
的にフレ−ムバッファ−（１２８０＊１０２４）を分割
してフレ−ムバッファ−のアクセスボトルネック現象を
解決しようとする。例えば、Silicon Graphics社のＩＲ
ＩＳ ４Ｄ ＧＴＸシステムは、２０−ウェイインタリ
−ビング方式でフレ−ムバッファ−を分割してフレ−ム
バッファ−のアクセスボトルネック現象を解決する。し
かしながら、このような構造は秒当たり数百万個以上の
ポリゴンを処理するとき、ジオメトリエンジンとラスタ
エンジンとの相互接続網のボトルネック現象を引き起こ
す。
【０００６】オブジェクト並列構造の大部分は実験用と
して開発されつつある。この構造の例としては、Genera
l Electric社のＮＡＳＡ ＩＩがある。しかしながら、
一般にこの構造は特定のプロセッサを求める。その上、
イメ−ジ並列構造のように秒当たり数百万個以上のポリ
ゴンを処理するとき、ラスタエンジンとフレ−ムバッフ
ァ−との相互接続網のボトルネック現象を発生させる。
これにより、高い帯域幅を得るため、高密度のメモリと
デ−タ処理装置を結合させた特殊なメモリが求められ
る。
して開発されつつある。この構造の例としては、Genera
l Electric社のＮＡＳＡ ＩＩがある。しかしながら、
一般にこの構造は特定のプロセッサを求める。その上、
イメ−ジ並列構造のように秒当たり数百万個以上のポリ
ゴンを処理するとき、ラスタエンジンとフレ−ムバッフ
ァ−との相互接続網のボトルネック現象を発生させる。
これにより、高い帯域幅を得るため、高密度のメモリと
デ−タ処理装置を結合させた特殊なメモリが求められ
る。
【０００７】ハイブリッド構造はイメ−ジ並列構造とオ
ブジェクト並列構造との混合形態である。その代表例と
しては、スクリ−ン分割方法を用いる Pixel-Planes ５
である。図１に示したように、 Pixel-Planes ５はリン
グ構造を用いてジオメトリエンジンとラスタエンジとの
相互接続網のボトルネック現象を解決する。しかしなが
ら、ジオメトリエンジンとラスタエンジンとは強く結合
していないため、ジオメトリエンジンで処理したオブジ
ェクトはサブスクリ−ンに割当てられたラスタエンジン
で処理するように分類するためのオ−バ−ヘッドが必要
である。かつ、ラスタエンジンの間の負荷バランスを取
るため、それぞれのラスタエンジンがサブスクリ−ンに
動的に割当てられる機構を用いているが、これを制御す
ることは困難である。
ブジェクト並列構造との混合形態である。その代表例と
しては、スクリ−ン分割方法を用いる Pixel-Planes ５
である。図１に示したように、 Pixel-Planes ５はリン
グ構造を用いてジオメトリエンジンとラスタエンジとの
相互接続網のボトルネック現象を解決する。しかしなが
ら、ジオメトリエンジンとラスタエンジンとは強く結合
していないため、ジオメトリエンジンで処理したオブジ
ェクトはサブスクリ−ンに割当てられたラスタエンジン
で処理するように分類するためのオ−バ−ヘッドが必要
である。かつ、ラスタエンジンの間の負荷バランスを取
るため、それぞれのラスタエンジンがサブスクリ−ンに
動的に割当てられる機構を用いているが、これを制御す
ることは困難である。
【０００８】
【発明が解決しようとする課題】上述した問題点を解決
するため、本発明はそれぞれのラスタエンジンごとにロ
−カルフレ−ムバッファ−を割当てることにより、イメ
−ジ並列性とオブジェクト並列性を維持しながら、ラス
タエンジンとフレ−ムバッファ−との間のデ−タ伝送回
数を減少してラスタエンジンとフレ−ムバッファ−との
相互接続網のボトルネック現象を解決し、従来のメモリ
システムが用いられるピクセルリンク構造を有するマル
チプロセッサグラフィックスシステムを提供することに
その目的がある。
するため、本発明はそれぞれのラスタエンジンごとにロ
−カルフレ−ムバッファ−を割当てることにより、イメ
−ジ並列性とオブジェクト並列性を維持しながら、ラス
タエンジンとフレ−ムバッファ−との間のデ−タ伝送回
数を減少してラスタエンジンとフレ−ムバッファ−との
相互接続網のボトルネック現象を解決し、従来のメモリ
システムが用いられるピクセルリンク構造を有するマル
チプロセッサグラフィックスシステムを提供することに
その目的がある。
【０００９】
【課題を解決するための手段】前記目的を達成するため
に本発明によるピクセルリンク構造を有するマルチプロ
セッサグラフィックスシステムは、ディスプレイスクリ
−ン領域を区分して形成された複数のサブスクリ−ンの
それぞれに一つずつ割当てられたサブグラフィックスシ
ステムと、前記複数のサブグラフィックスシステムを連
結するリングネットワ−クとからなり、前記サブグラフ
ィックスシステムは、ホストプロセッサから３次元のオ
ブジェクトデ−タを受け入れて、変換、光の影響をカラ
−値に反映するライティング、クリッピング、遠近投影
及び三角形分割などの浮動素数点演算を行うジオメトリ
エンジンと、前記ジオメトリエンジンで処理された各ピ
クセルのカラ−値、Ｚ値及び座標を計算し、三角形ラス
タ化、補間及びビットブロック伝送を行うラスタエンジ
ンと、自分の割り当てられたスクリ−ンに属するデ−タ
を貯蔵するロ−カルフレ−ムバッファ−と、前記ラスタ
エンジンで処理されたデ−タを受け入れてピクセルアド
レスを検査して自分のロ−カルフレ−ム領域に属する
と、前記ロ−カルフレ−ムバッファ−に貯蔵し、そうで
なければ、リングネットワ−クを通して他のサブグラフ
ィックスシステムに伝送するピクセル分散器とを含むこ
とが望ましい。
に本発明によるピクセルリンク構造を有するマルチプロ
セッサグラフィックスシステムは、ディスプレイスクリ
−ン領域を区分して形成された複数のサブスクリ−ンの
それぞれに一つずつ割当てられたサブグラフィックスシ
ステムと、前記複数のサブグラフィックスシステムを連
結するリングネットワ−クとからなり、前記サブグラフ
ィックスシステムは、ホストプロセッサから３次元のオ
ブジェクトデ−タを受け入れて、変換、光の影響をカラ
−値に反映するライティング、クリッピング、遠近投影
及び三角形分割などの浮動素数点演算を行うジオメトリ
エンジンと、前記ジオメトリエンジンで処理された各ピ
クセルのカラ−値、Ｚ値及び座標を計算し、三角形ラス
タ化、補間及びビットブロック伝送を行うラスタエンジ
ンと、自分の割り当てられたスクリ−ンに属するデ−タ
を貯蔵するロ−カルフレ−ムバッファ−と、前記ラスタ
エンジンで処理されたデ−タを受け入れてピクセルアド
レスを検査して自分のロ−カルフレ−ム領域に属する
と、前記ロ−カルフレ−ムバッファ−に貯蔵し、そうで
なければ、リングネットワ−クを通して他のサブグラフ
ィックスシステムに伝送するピクセル分散器とを含むこ
とが望ましい。
【００１０】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施の形態を詳しく説明する。特に、本発明はハイ
ブリッド構造を有するグラフィックスシステムにおい
て、ト−クンリング構造を用いる。すなわち、ジオメト
リエンジンでオブジェックトを各サブスクリ−ンに整列
するのに必要なオ−バ−ヘッドをジオメトリエンジンと
ラスタエンジンを強く結合させることにより取り除いて
オブジェクト並列構造の長所を用いる。かつ、ラスタエ
ンジンとロ−カルフレ−ムバッファ−を一つのユニット
に採用することにより、従来のイメ−ジ並列構造の長所
も用いる。
明の実施の形態を詳しく説明する。特に、本発明はハイ
ブリッド構造を有するグラフィックスシステムにおい
て、ト−クンリング構造を用いる。すなわち、ジオメト
リエンジンでオブジェックトを各サブスクリ−ンに整列
するのに必要なオ−バ−ヘッドをジオメトリエンジンと
ラスタエンジンを強く結合させることにより取り除いて
オブジェクト並列構造の長所を用いる。かつ、ラスタエ
ンジンとロ−カルフレ−ムバッファ−を一つのユニット
に採用することにより、従来のイメ−ジ並列構造の長所
も用いる。
【００１１】図２は、本発明によるピクセルリンク構造
を有するマルチプレクサグラフィックスシステムを示
す。前記マルチプロセッサグラフィックスシステムは、
複数のサブグラフィックスシステム２００と、前記サブ
グラフィックスシステムを連結するリングネットワ−ク
２５０とを含む。前記サブグラフィックスシステム２０
０はディスプレイスクリ−ン領域を複数の領域に区分し
て形成された複数のサブスクリ−ンのそれぞれに一つず
つ割当てられる。かつ、前記サブグラフィックスシステ
ム２００は、ジオメトリエンジン（ＧＥ）２１０と，ラ
スタエンジン（ＲＥ）２２０と、ピクセル分散器（Ｐ
Ｄ）２３０と、ロ−カルフレ−ムバッファ−（ＦＤ）２
４０とから構成される。
を有するマルチプレクサグラフィックスシステムを示
す。前記マルチプロセッサグラフィックスシステムは、
複数のサブグラフィックスシステム２００と、前記サブ
グラフィックスシステムを連結するリングネットワ−ク
２５０とを含む。前記サブグラフィックスシステム２０
０はディスプレイスクリ−ン領域を複数の領域に区分し
て形成された複数のサブスクリ−ンのそれぞれに一つず
つ割当てられる。かつ、前記サブグラフィックスシステ
ム２００は、ジオメトリエンジン（ＧＥ）２１０と，ラ
スタエンジン（ＲＥ）２２０と、ピクセル分散器（Ｐ
Ｄ）２３０と、ロ−カルフレ−ムバッファ−（ＦＤ）２
４０とから構成される。
【００１２】前記ジオメトリエンジン２１０は、ホスト
プロセッサ（図示せず）から３次元のオブジェクトデ−
タを受け入れて、変換、光の影響をカラ−値に反映する
ライティング、クリッピング、遠近投影、三角形分割な
どの浮動素数点演算を行い、相当量のロ−カルコ−ド及
びデ−タを有する。ラスタエンジン２２０はそれ自体の
コントロ−ラを有するピクセル処理器である。このエン
ジン２２０は、前記ジオメトリエンジン２１０で処理さ
れた各ピクセルのカラ−値、Ｚ値及び座標を計算し、三
角形ラスト化、補間及びビットブロック伝送を行う。
プロセッサ（図示せず）から３次元のオブジェクトデ−
タを受け入れて、変換、光の影響をカラ−値に反映する
ライティング、クリッピング、遠近投影、三角形分割な
どの浮動素数点演算を行い、相当量のロ−カルコ−ド及
びデ−タを有する。ラスタエンジン２２０はそれ自体の
コントロ−ラを有するピクセル処理器である。このエン
ジン２２０は、前記ジオメトリエンジン２１０で処理さ
れた各ピクセルのカラ−値、Ｚ値及び座標を計算し、三
角形ラスト化、補間及びビットブロック伝送を行う。
【００１３】ロ−カルフレ−ムバッファ−２４０は通常
の二重バッファ−ビデオラムから構成されており、自分
の割当てられたスクリ−ンに属するデ−タを貯蔵する。
図２に示したように、マルチプロセッサグラフィックス
システムが８つのサブシステムから構成される場合、イ
ンタラクティブ実時間応用において１４４Ｍビット（１
２８０＊１０２４＊３２ビット／ピクセル＊２４フレ−
ム／秒＊１／８（ＲＧＢ）＋１２８０＊１０２４＊１６
ビット／ピクセル＊２４フレ−ム／秒＊１／８（Ｚ）＝
１４４Ｍ）のデ−タ伝送が求められるが、通常のビデオ
ラムは１０ＭＨｚで動作するとき、３２ビットのデ−タ
バスを通して秒当たり３２０Ｍビットの資料伝送が可能
であるため、フレ−ムバッファ−の入出力と関するボト
ルネック現象は発生しなくなる。
の二重バッファ−ビデオラムから構成されており、自分
の割当てられたスクリ−ンに属するデ−タを貯蔵する。
図２に示したように、マルチプロセッサグラフィックス
システムが８つのサブシステムから構成される場合、イ
ンタラクティブ実時間応用において１４４Ｍビット（１
２８０＊１０２４＊３２ビット／ピクセル＊２４フレ−
ム／秒＊１／８（ＲＧＢ）＋１２８０＊１０２４＊１６
ビット／ピクセル＊２４フレ−ム／秒＊１／８（Ｚ）＝
１４４Ｍ）のデ−タ伝送が求められるが、通常のビデオ
ラムは１０ＭＨｚで動作するとき、３２ビットのデ−タ
バスを通して秒当たり３２０Ｍビットの資料伝送が可能
であるため、フレ−ムバッファ−の入出力と関するボト
ルネック現象は発生しなくなる。
【００１４】ピクセル分散器２３０は、前記ラスタエン
ジン２２０で処理されたデ−タを受け入れてピクセルア
ドレスを検査する。前記ピクセルアドレスが自分のロ−
カルフレ−ム領域に属すると、デ−タを前記ロ−カルフ
レ−ムバッファ−２４０に貯蔵する。そうでなければ、
リングネットワ−クを通して他のサブグラフィックスシ
ステムに伝送する。
ジン２２０で処理されたデ−タを受け入れてピクセルア
ドレスを検査する。前記ピクセルアドレスが自分のロ−
カルフレ−ム領域に属すると、デ−タを前記ロ−カルフ
レ−ムバッファ−２４０に貯蔵する。そうでなければ、
リングネットワ−クを通して他のサブグラフィックスシ
ステムに伝送する。
【００１５】さらに、前記ピンセル分散器２３０は他の
サブグラフィックスシステムにデ−タを伝送するとき、
前記両方向リンクネットワ−クであるリングネットワ−
クで伝達距離の短い経路を通してデ−タが伝送されるよ
うにデ−タ伝送を制御するためにピクセルト−クンを生
成・消滅させる。前記ピクセルト−クンは、ジオメトリ
エンジン（ＧＥ）２１０、ラスタエンジン（ＲＥ）２２
０、ピクセル分散器（ＰＤ）２３０及びロ−カルフレ−
ムバッファ−（ＦＢ）２４０を含むサブグラフィックス
システム２００から他のサブグラフィックスシステムに
カラ−値、Ｚ値などのデ−タを伝送するとき、ピクセル
アドレステストの結果に応じてデ−タの伝達方向を指示
するために用いる命令ヘッダである。ピクセルト−クン
は、それぞれのサブグラフィックスシステム当たり有効
／無効ビットと、同行するデ−タの大きさ値とから構成
される。
サブグラフィックスシステムにデ−タを伝送するとき、
前記両方向リンクネットワ−クであるリングネットワ−
クで伝達距離の短い経路を通してデ−タが伝送されるよ
うにデ−タ伝送を制御するためにピクセルト−クンを生
成・消滅させる。前記ピクセルト−クンは、ジオメトリ
エンジン（ＧＥ）２１０、ラスタエンジン（ＲＥ）２２
０、ピクセル分散器（ＰＤ）２３０及びロ−カルフレ−
ムバッファ−（ＦＢ）２４０を含むサブグラフィックス
システム２００から他のサブグラフィックスシステムに
カラ−値、Ｚ値などのデ−タを伝送するとき、ピクセル
アドレステストの結果に応じてデ−タの伝達方向を指示
するために用いる命令ヘッダである。ピクセルト−クン
は、それぞれのサブグラフィックスシステム当たり有効
／無効ビットと、同行するデ−タの大きさ値とから構成
される。
【００１６】前記リングネックワ−ク２５０は、時計方
向及び反時計方向にデ−タを伝送する両方向リンクリン
グ構造を有する。ピクセル分散器２３０を通してロ−カ
ルフレ−ムバッファ−（ＦＢ）２４０を連結するリング
ネットワ−ク２５０は、より高い帯域幅を有するマルチ
チャンネルト−クンリングネットワ−クであって、ピク
セル分散器（ＰＤ）２３０により制御され、ト−クンを
用いてデ−タ伝送を行う。
向及び反時計方向にデ−タを伝送する両方向リンクリン
グ構造を有する。ピクセル分散器２３０を通してロ−カ
ルフレ−ムバッファ−（ＦＢ）２４０を連結するリング
ネットワ−ク２５０は、より高い帯域幅を有するマルチ
チャンネルト−クンリングネットワ−クであって、ピク
セル分散器（ＰＤ）２３０により制御され、ト−クンを
用いてデ−タ伝送を行う。
【００１７】一般に、実時間インタラクティブ応用のた
めにＺバッファ−アルゴリズムを用いるシステムで、１
Ｍポリゴンを処理するためには、４８００Ｍビット／秒
（１Ｍ＊１００ピクセル／ポリゴン＊４８ビット／ピク
セル／秒＝４８００Ｍビット／秒）の帯域幅を有するリ
ングネックワ−クが必要である。かつ、ピクセルリンク
構造を図２に示したように８つのサブシステムで構成す
る場合、８つの同時ト−クン（又はメッセ−ジ）が求め
られる。したがって、８つのマルチチャンネルのとき、
一つのチャンネル当たり６００Ｍビット／秒の帯域幅の
ネットワ−クが求められる。
めにＺバッファ−アルゴリズムを用いるシステムで、１
Ｍポリゴンを処理するためには、４８００Ｍビット／秒
（１Ｍ＊１００ピクセル／ポリゴン＊４８ビット／ピク
セル／秒＝４８００Ｍビット／秒）の帯域幅を有するリ
ングネックワ−クが必要である。かつ、ピクセルリンク
構造を図２に示したように８つのサブシステムで構成す
る場合、８つの同時ト−クン（又はメッセ−ジ）が求め
られる。したがって、８つのマルチチャンネルのとき、
一つのチャンネル当たり６００Ｍビット／秒の帯域幅の
ネットワ−クが求められる。
【００１８】本発明の動作を説明すると、次のとおりで
ある。図２を参照するに、ジオメトリエンジン（ＧＥ）
２１０はホストプロセッサ（図示せず）から３次元のオ
ブジェクトデ−タを受け入れて、変換、光の影響をカラ
−値に反映するライティング、クリッピング、遠近投
影、三角形分割などを行う。その後、生成されたデ−タ
を隣接するラスタエンジン（ＲＥ）に伝達する。ラスタ
エンジン（ＲＥ）２２０は前記ジオメトリエンジン２１
０で処理された各ピクセルのカラ−値、Ｚ値及び座標を
計算し、三角形ラスタ化、補間及びビットブロック伝送
などを行い、生成されたデ−タを隣接するピクセル分散
器（ＰＤ）に伝達する。前記ピクセル分散器（ＰＤ）２
３０はデ−タを受け入れてピクセルアドレス検査を行っ
た後、現在のデ−タが自分のロ−カルフレ−ムバッファ
−２４０に属するデ−タであれば、そのデ−タをロ−カ
ルフレ−ムバッファ−に伝送する。一方、現在のデ−タ
が自分のロ−カルフレ−ムバッファ−２４０に属するデ
−タでなければ、ト−クンを生成し、有効／無効ビット
と次に伝送すべき資料の大きさを設定した後、ト−クン
をリングネットワ−ク２５０に伝送する。
ある。図２を参照するに、ジオメトリエンジン（ＧＥ）
２１０はホストプロセッサ（図示せず）から３次元のオ
ブジェクトデ−タを受け入れて、変換、光の影響をカラ
−値に反映するライティング、クリッピング、遠近投
影、三角形分割などを行う。その後、生成されたデ−タ
を隣接するラスタエンジン（ＲＥ）に伝達する。ラスタ
エンジン（ＲＥ）２２０は前記ジオメトリエンジン２１
０で処理された各ピクセルのカラ−値、Ｚ値及び座標を
計算し、三角形ラスタ化、補間及びビットブロック伝送
などを行い、生成されたデ−タを隣接するピクセル分散
器（ＰＤ）に伝達する。前記ピクセル分散器（ＰＤ）２
３０はデ−タを受け入れてピクセルアドレス検査を行っ
た後、現在のデ−タが自分のロ−カルフレ−ムバッファ
−２４０に属するデ−タであれば、そのデ−タをロ−カ
ルフレ−ムバッファ−に伝送する。一方、現在のデ−タ
が自分のロ−カルフレ−ムバッファ−２４０に属するデ
−タでなければ、ト−クンを生成し、有効／無効ビット
と次に伝送すべき資料の大きさを設定した後、ト−クン
をリングネットワ−ク２５０に伝送する。
【００１９】デ−タの伝送に先立ち、ト−クンをリング
ネットワ−ク２５０に送ることは、所望の受信機に対し
て排他的なアクセスを与えるためである。かつ、本発明
のピクセルリンクリングネットワ−クは時計方向と反時
計方向にデ−タの伝送が行われる両方向リンクリングか
ら構成されるので、リンクネットワ−クの伝送遅延時間
を低減する。
ネットワ−ク２５０に送ることは、所望の受信機に対し
て排他的なアクセスを与えるためである。かつ、本発明
のピクセルリンクリングネットワ−クは時計方向と反時
計方向にデ−タの伝送が行われる両方向リンクリングか
ら構成されるので、リンクネットワ−クの伝送遅延時間
を低減する。
【００２０】
【発明の効果】上述したように、本発明は、ジオメトリ
エンジンで処理したオブジェクトをサブスクリ−ンに割
当てられたラスタエンジンにより処理するように分類す
べき負担を取り除く。かつ、従来はラスタエンジンをロ
−カルフレ−ムバッファ−に動的に割当てることによ
り、制御は困難であった。しかしながら、本発明におい
ては、それぞれのラスタエンジンごとにロ−カルフレ−
ムバッファ−を静的に割当てることにより、制御の困難
は取り除いた。
エンジンで処理したオブジェクトをサブスクリ−ンに割
当てられたラスタエンジンにより処理するように分類す
べき負担を取り除く。かつ、従来はラスタエンジンをロ
−カルフレ−ムバッファ−に動的に割当てることによ
り、制御は困難であった。しかしながら、本発明におい
ては、それぞれのラスタエンジンごとにロ−カルフレ−
ムバッファ−を静的に割当てることにより、制御の困難
は取り除いた。
【００２１】その上、本発明はロ−カルフレ−ムバッフ
ァ−をリングネットワ−ク構造で連結し、通常のメモリ
システムを用いる。これにより、特定のメモリを必要と
しない。さらに、ジオメトリエンジンとラスタエンジン
を一つのユニット内に装着してオブジェクト並列性を容
易にする。
ァ−をリングネットワ−ク構造で連結し、通常のメモリ
システムを用いる。これにより、特定のメモリを必要と
しない。さらに、ジオメトリエンジンとラスタエンジン
を一つのユニット内に装着してオブジェクト並列性を容
易にする。
【図１】Pixel-Planes 5システムの概略構造図である。
【図２】本発明によるピクセルリンク構造を有するマル
チプロセッサグラフィックスシステム構造を示す。
チプロセッサグラフィックスシステム構造を示す。
２００ サブグラフィックスシステム ２１０ ジオメトリエンジン（ＧＥ） ２２０ ラスタエンジン（ＲＥ） ２３０ ピクセル分散器（ＰＤ） ２４０ ローカルフレームバッファー（ＦＤ） ２５０ リングネットワーク
Claims (3)
- 【請求項１】 ディスプレイスクリ−ン領域を区分して
形成された複数のサブスクリ−ンのそれぞれに一つずつ
割当てられたサブグラフィックスシステムと、 前記複数のサブグラフィックスシステムを連結するリン
グネットワ−クとからなり、 前記サブグラフィックスシステムは、 ホストプロセッサから３次元のオブジェクトデ−タを受
け入れて、変換、光の影響をカラ−値に反映するライテ
ィング、クリッピング、遠近投影及び三角形分割などの
浮動素数点演算を行うジオメトリエンジンと、 前記ジオメトリエンジンで処理された各ピクセルのカラ
−値、Ｚ値及び座標を計算し、三角形ラスタ化、補間及
びビットブロック伝送を行うラスタエンジンと、 自分の割り当てられたスクリ−ンに属するデ−タを貯蔵
するロ−カルフレ−ムバッファ−と、 前記ラスタエンジンで処理されたデ−タを受け入れてピ
クセルアドレスを検査して自分のロ−カルフレ−ム領域
に属すると、前記ロ−カルフレ−ムバッファ−に貯蔵
し、そうでなければ、リングネットワ−クを通して他の
サブグラフィックスシステムに伝送するピクセル分散器
とを含むことを特徴とするピクセルリンク構造を有する
マルチプロセッサグラフィックスシステム。 - 【請求項２】 前記リングネットワ−クは、時計方向及
び反時計方向にデ−タを伝送する両方向リンクリングネ
ットワ−クであり、 前記ピクセル分散器は、他のサブグラフィックスシステ
ムへデ−タを伝送するとき、前記両方向リンクネットワ
−クで伝達距離の短い経路を通してデ−タが伝送される
ようにデ−タ伝送を制御することを特徴とする請求項１
に記載のピクセルリンク構造を有するマルチプロセッサ
グラフィックスシステム。 - 【請求項３】 前記リングネットワ−クは、ト−クンを
用いてデ−タを伝送することを特徴とする請求項１又は
２に記載のピクセルリンク構造を有するマルチプロセッ
サグラフィックスシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR7730/1996 | 1996-03-21 | ||
| KR1019960007730A KR100269106B1 (ko) | 1996-03-21 | 1996-03-21 | 멀티프로세서 그래픽스 시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1055453A true JPH1055453A (ja) | 1998-02-24 |
| JP2901934B2 JP2901934B2 (ja) | 1999-06-07 |
Family
ID=19453622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9064845A Expired - Fee Related JP2901934B2 (ja) | 1996-03-21 | 1997-03-18 | マルチプロセッサグラフィックスシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5841444A (ja) |
| JP (1) | JP2901934B2 (ja) |
| KR (1) | KR100269106B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0962383A2 (en) | 1998-06-03 | 1999-12-08 | Ishikawajima-Harima Heavy Industries Co., Ltd. | Method for analyzing friction reduction effects of bubbles in a ship |
| JP2003528394A (ja) * | 2000-03-23 | 2003-09-24 | 株式会社ソニー・コンピュータエンタテインメント | 画像処理装置及び画像処理方法 |
| JP2007503059A (ja) * | 2003-08-18 | 2007-02-15 | エヌビディア・コーポレーション | マルチプロセッサ・グラフィックス処理システムの適応型負荷分散 |
Families Citing this family (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997021192A1 (en) * | 1995-12-06 | 1997-06-12 | Intergraph Corporation | Peer-to-peer parallel processing graphics accelerator |
| US5933855A (en) | 1997-03-21 | 1999-08-03 | Rubinstein; Richard | Shared, reconfigurable memory architectures for digital signal processing |
| US6895452B1 (en) * | 1997-06-04 | 2005-05-17 | Marger Johnson & Mccollom, P.C. | Tightly coupled and scalable memory and execution unit architecture |
| US6377266B1 (en) * | 1997-11-26 | 2002-04-23 | 3Dlabs Inc., Ltd. | Bit BLT with multiple graphics processors |
| AU3638699A (en) * | 1998-04-08 | 1999-10-25 | Stellar Technologies, Ltd. | Architecture for graphics processing |
| US7616200B1 (en) | 1998-06-12 | 2009-11-10 | 3Dlabs Inc. Ltd. | System for reducing aliasing on a display device |
| US6650327B1 (en) | 1998-06-16 | 2003-11-18 | Silicon Graphics, Inc. | Display system having floating point rasterization and floating point framebuffering |
| US6480913B1 (en) | 1998-07-17 | 2002-11-12 | 3Dlabs Inc. Led. | Data sequencer with MUX select input for converting input data stream and to specific output data stream using two exclusive-or logic gates and counter |
| WO2000004495A1 (en) | 1998-07-17 | 2000-01-27 | Intergraph Corporation | System for processing vertices from a graphics request stream |
| US6518971B1 (en) | 1998-07-17 | 2003-02-11 | 3Dlabs Inc. Ltd. | Graphics processing system with multiple strip breakers |
| US6181355B1 (en) | 1998-07-17 | 2001-01-30 | 3Dlabs Inc. Ltd. | Graphics processing with transcendental function generator |
| US6459453B1 (en) | 1998-07-17 | 2002-10-01 | 3Dlabs Inc. Ltd. | System for displaying a television signal on a computer monitor |
| US6577316B2 (en) | 1998-07-17 | 2003-06-10 | 3Dlabs, Inc., Ltd | Wide instruction word graphics processor |
| US7518616B1 (en) | 1998-07-17 | 2009-04-14 | 3Dlabs, Inc. Ltd. | Graphics processor with texture memory allocation system |
| US6157393A (en) * | 1998-07-17 | 2000-12-05 | Intergraph Corporation | Apparatus and method of directing graphical data to a display device |
| WO2000004482A2 (en) | 1998-07-17 | 2000-01-27 | Intergraph Corporation | Multi-processor graphics accelerator |
| US6292200B1 (en) * | 1998-10-23 | 2001-09-18 | Silicon Graphics, Inc. | Apparatus and method for utilizing multiple rendering pipes for a single 3-D display |
| US6487606B1 (en) * | 1998-11-18 | 2002-11-26 | Nortel Networks Limited | System and method for delivering messages through a totem communications system |
| US6567092B1 (en) * | 1999-02-10 | 2003-05-20 | Microsoft Corporation | Method for interfacing to ultra-high resolution output devices |
| US6806885B1 (en) * | 1999-03-01 | 2004-10-19 | Micron Technology, Inc. | Remote monitor controller |
| US6516032B1 (en) | 1999-03-08 | 2003-02-04 | Compaq Computer Corporation | First-order difference compression for interleaved image data in a high-speed image compositor |
| US6753878B1 (en) * | 1999-03-08 | 2004-06-22 | Hewlett-Packard Development Company, L.P. | Parallel pipelined merge engines |
| US6674440B1 (en) | 1999-04-05 | 2004-01-06 | 3Dlabs, Inc., Inc. Ltd. | Graphics processor for stereoscopically displaying a graphical image |
| US6762763B1 (en) * | 1999-07-01 | 2004-07-13 | Microsoft Corporation | Computer system having a distributed texture memory architecture |
| US6426753B1 (en) * | 1999-07-01 | 2002-07-30 | Microsoft Corporation | Cache memory for high latency and out-of-order return of texture data |
| US6816561B1 (en) | 1999-08-06 | 2004-11-09 | 3Dlabs, Inc., Ltd | Phase correction for multiple processors |
| US6924807B2 (en) | 2000-03-23 | 2005-08-02 | Sony Computer Entertainment Inc. | Image processing apparatus and method |
| US7405734B2 (en) * | 2000-07-18 | 2008-07-29 | Silicon Graphics, Inc. | Method and system for presenting three-dimensional computer graphics images using multiple graphics processing units |
| US7027061B1 (en) | 2000-09-28 | 2006-04-11 | Rockwell Automation Technologies, Inc. | Raster engine with multiple color depth digital display interface |
| US6734866B1 (en) | 2000-09-28 | 2004-05-11 | Rockwell Automation Technologies, Inc. | Multiple adapting display interface |
| FR2820925A1 (fr) * | 2001-02-13 | 2002-08-16 | Koninkl Philips Electronics Nv | Systeme de traitement de motifs graphiques |
| US6597157B1 (en) | 2001-07-25 | 2003-07-22 | 3Dlabs, Inc., Ltd | Parallel phased switch control |
| US6909432B2 (en) * | 2002-02-27 | 2005-06-21 | Hewlett-Packard Development Company, L.P. | Centralized scalable resource architecture and system |
| US6933943B2 (en) * | 2002-02-27 | 2005-08-23 | Hewlett-Packard Development Company, L.P. | Distributed resource architecture and system |
| AU2003228353A1 (en) | 2002-03-22 | 2003-10-13 | Michael F. Deering | Scalable high performance 3d graphics |
| US7027059B2 (en) * | 2002-05-30 | 2006-04-11 | Intel Corporation | Dynamically constructed rasterizers |
| US20040179007A1 (en) * | 2003-03-14 | 2004-09-16 | Bower K. Scott | Method, node, and network for transmitting viewable and non-viewable data in a compositing system |
| US20040257372A1 (en) * | 2003-06-19 | 2004-12-23 | Lippincott Louis A. | Communication ports in a data driven architecture |
| US20080211816A1 (en) * | 2003-07-15 | 2008-09-04 | Alienware Labs. Corp. | Multiple parallel processor computer graphics system |
| US7119808B2 (en) * | 2003-07-15 | 2006-10-10 | Alienware Labs Corp. | Multiple parallel processor computer graphics system |
| US7525547B1 (en) | 2003-08-12 | 2009-04-28 | Nvidia Corporation | Programming multiple chips from a command buffer to process multiple images |
| US7895411B2 (en) * | 2003-10-02 | 2011-02-22 | Nvidia Corporation | Physics processing unit |
| US20050086040A1 (en) * | 2003-10-02 | 2005-04-21 | Curtis Davis | System incorporating physics processing unit |
| US7739479B2 (en) * | 2003-10-02 | 2010-06-15 | Nvidia Corporation | Method for providing physics simulation data |
| US7782325B2 (en) * | 2003-10-22 | 2010-08-24 | Alienware Labs Corporation | Motherboard for supporting multiple graphics cards |
| US7961194B2 (en) | 2003-11-19 | 2011-06-14 | Lucid Information Technology, Ltd. | Method of controlling in real time the switching of modes of parallel operation of a multi-mode parallel graphics processing subsystem embodied within a host computing system |
| US20090027383A1 (en) | 2003-11-19 | 2009-01-29 | Lucid Information Technology, Ltd. | Computing system parallelizing the operation of multiple graphics processing pipelines (GPPLs) and supporting depth-less based image recomposition |
| US20080074429A1 (en) | 2003-11-19 | 2008-03-27 | Reuven Bakalash | Multi-mode parallel graphics rendering system (MMPGRS) supporting real-time transition between multiple states of parallel rendering operation in response to the automatic detection of predetermined operating conditions |
| US8085273B2 (en) * | 2003-11-19 | 2011-12-27 | Lucid Information Technology, Ltd | Multi-mode parallel graphics rendering system employing real-time automatic scene profiling and mode control |
| US8497865B2 (en) * | 2006-12-31 | 2013-07-30 | Lucid Information Technology, Ltd. | Parallel graphics system employing multiple graphics processing pipelines with multiple graphics processing units (GPUS) and supporting an object division mode of parallel graphics processing using programmable pixel or vertex processing resources provided with the GPUS |
| US7808499B2 (en) * | 2003-11-19 | 2010-10-05 | Lucid Information Technology, Ltd. | PC-based computing system employing parallelized graphics processing units (GPUS) interfaced with the central processing unit (CPU) using a PC bus and a hardware graphics hub having a router |
| US7340547B1 (en) | 2003-12-02 | 2008-03-04 | Nvidia Corporation | Servicing of multiple interrupts using a deferred procedure call in a multiprocessor system |
| US8812749B2 (en) | 2003-12-31 | 2014-08-19 | Intel Corporation | Programmable video processing and video storage architecture |
| US7526456B2 (en) | 2004-01-22 | 2009-04-28 | Nvidia Corporation | Method of operation for parallel LCP solver |
| US7289125B2 (en) * | 2004-02-27 | 2007-10-30 | Nvidia Corporation | Graphics device clustering with PCI-express |
| JP4521399B2 (ja) * | 2004-03-10 | 2010-08-11 | 株式会社東芝 | 描画装置、描画方法、及び描画プログラム |
| US7629989B2 (en) * | 2004-04-02 | 2009-12-08 | K-Nfb Reading Technology, Inc. | Reducing processing latency in optical character recognition for portable reading machine |
| US20050251644A1 (en) * | 2004-05-06 | 2005-11-10 | Monier Maher | Physics processing unit instruction set architecture |
| US7733898B2 (en) * | 2004-08-25 | 2010-06-08 | Intel Corporation | Method and apparatus for preventing starvation in a slotted-ring network |
| US7475001B2 (en) * | 2004-11-08 | 2009-01-06 | Nvidia Corporation | Software package definition for PPU enabled system |
| US7620530B2 (en) * | 2004-11-16 | 2009-11-17 | Nvidia Corporation | System with PPU/GPU architecture |
| US7545380B1 (en) | 2004-12-16 | 2009-06-09 | Nvidia Corporation | Sequencing of displayed images for alternate frame rendering in a multi-processor graphics system |
| US7522167B1 (en) | 2004-12-16 | 2009-04-21 | Nvidia Corporation | Coherence of displayed images for split-frame rendering in multi-processor graphics system |
| US7525549B1 (en) * | 2004-12-16 | 2009-04-28 | Nvidia Corporation | Display balance/metering |
| EP1846834A2 (en) * | 2005-01-25 | 2007-10-24 | Lucid Information Technology, Ltd. | Graphics processing and display system employing multiple graphics cores on a silicon chip of monolithic construction |
| US7383412B1 (en) | 2005-02-28 | 2008-06-03 | Nvidia Corporation | On-demand memory synchronization for peripheral systems with multiple parallel processors |
| US7565279B2 (en) * | 2005-03-07 | 2009-07-21 | Nvidia Corporation | Callbacks in asynchronous or parallel execution of a physics simulation |
| US7602395B1 (en) | 2005-04-22 | 2009-10-13 | Nvidia Corporation | Programming multiple chips from a command buffer for stereo image generation |
| US7616207B1 (en) * | 2005-04-25 | 2009-11-10 | Nvidia Corporation | Graphics processing system including at least three bus devices |
| US7650266B2 (en) * | 2005-05-09 | 2010-01-19 | Nvidia Corporation | Method of simulating deformable object using geometrically motivated model |
| US8893016B2 (en) * | 2005-06-10 | 2014-11-18 | Nvidia Corporation | Using a graphics system to enable a multi-user computer system |
| US7456833B1 (en) | 2005-06-15 | 2008-11-25 | Nvidia Corporation | Graphical representation of load balancing and overlap |
| US7629978B1 (en) * | 2005-10-31 | 2009-12-08 | Nvidia Corporation | Multichip rendering with state control |
| US7561163B1 (en) * | 2005-12-16 | 2009-07-14 | Nvidia Corporation | Detecting connection topology in a multi-processor graphics system |
| US7623131B1 (en) | 2005-12-16 | 2009-11-24 | Nvidia Corporation | Graphics processing systems with multiple processors connected in a ring topology |
| CA2637800A1 (en) * | 2006-01-18 | 2008-01-10 | Lucid Information Technology, Ltd. | Multi-mode parallel graphics rendering system employing real-time automatic scene profiling and mode control |
| US8130227B2 (en) * | 2006-05-12 | 2012-03-06 | Nvidia Corporation | Distributed antialiasing in a multiprocessor graphics system |
| US20090085928A1 (en) * | 2006-05-12 | 2009-04-02 | Nvidia Corporation | Antialiasing using multiple display heads of a graphics processor |
| KR101349171B1 (ko) * | 2007-01-17 | 2014-01-09 | 삼성전자주식회사 | 3차원 그래픽 가속기 및 그것의 픽셀 분배 방법 |
| US7627744B2 (en) * | 2007-05-10 | 2009-12-01 | Nvidia Corporation | External memory accessing DMA request scheduling in IC of parallel processing engines according to completion notification queue occupancy level |
| US9047039B2 (en) | 2007-05-14 | 2015-06-02 | Christie Digital Systems Usa, Inc. | Configurable imaging system |
| US7961157B2 (en) * | 2007-05-14 | 2011-06-14 | Christie Digital Systems Usa, Inc. | Configurable imaging system |
| US7965257B2 (en) * | 2007-05-14 | 2011-06-21 | Christie Digital Systems Usa, Inc. | Configurable imaging system |
| US8922565B2 (en) * | 2007-11-30 | 2014-12-30 | Qualcomm Incorporated | System and method for using a secondary processor in a graphics system |
| US20090289947A1 (en) * | 2008-05-20 | 2009-11-26 | Himax Technologies Limited | System and method for processing data sent from a graphic engine |
| KR101498207B1 (ko) | 2008-11-26 | 2015-03-03 | 삼성전자주식회사 | 초고해상도 영상의 프레임 레이트 변환 장치 및 방법 |
| US9372816B2 (en) * | 2011-12-29 | 2016-06-21 | Intel Corporation | Advanced programmable interrupt controller identifier (APIC ID) assignment for a multi-core processing unit |
| KR102037812B1 (ko) | 2013-05-28 | 2019-10-29 | 삼성전자 주식회사 | 멀티 코어 그래픽 처리 장치 |
| CN110120207A (zh) * | 2018-02-07 | 2019-08-13 | 上海济丽信息技术有限公司 | 拼接大屏幕色彩亮度一致性自动调整系统及校正方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04113444A (ja) * | 1990-09-04 | 1992-04-14 | Oki Electric Ind Co Ltd | 双方向リングバス装置 |
| JPH0644382A (ja) * | 1992-07-27 | 1994-02-18 | Matsushita Electric Ind Co Ltd | 並列画像生成装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100243179B1 (ko) * | 1994-06-30 | 2000-02-01 | 윤종용 | 그래픽 시스템의 신호처리방법 및 장치 |
-
1996
- 1996-03-21 KR KR1019960007730A patent/KR100269106B1/ko not_active Expired - Fee Related
-
1997
- 1997-03-18 JP JP9064845A patent/JP2901934B2/ja not_active Expired - Fee Related
- 1997-03-21 US US08/823,041 patent/US5841444A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04113444A (ja) * | 1990-09-04 | 1992-04-14 | Oki Electric Ind Co Ltd | 双方向リングバス装置 |
| JPH0644382A (ja) * | 1992-07-27 | 1994-02-18 | Matsushita Electric Ind Co Ltd | 並列画像生成装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0962383A2 (en) | 1998-06-03 | 1999-12-08 | Ishikawajima-Harima Heavy Industries Co., Ltd. | Method for analyzing friction reduction effects of bubbles in a ship |
| JP2003528394A (ja) * | 2000-03-23 | 2003-09-24 | 株式会社ソニー・コンピュータエンタテインメント | 画像処理装置及び画像処理方法 |
| JP2007503059A (ja) * | 2003-08-18 | 2007-02-15 | エヌビディア・コーポレーション | マルチプロセッサ・グラフィックス処理システムの適応型負荷分散 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100269106B1 (ko) | 2000-11-01 |
| KR970066921A (ko) | 1997-10-13 |
| US5841444A (en) | 1998-11-24 |
| JP2901934B2 (ja) | 1999-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2901934B2 (ja) | マルチプロセッサグラフィックスシステム | |
| US4949280A (en) | Parallel processor-based raster graphics system architecture | |
| US6292200B1 (en) | Apparatus and method for utilizing multiple rendering pipes for a single 3-D display | |
| US6473086B1 (en) | Method and apparatus for graphics processing using parallel graphics processors | |
| US6535209B1 (en) | Data stream splitting and storage in graphics data processing | |
| US8629877B2 (en) | Method of and system for time-division based parallelization of graphics processing units (GPUs) employing a hardware hub with router interfaced between the CPU and the GPUs for the transfer of geometric data and graphics commands and rendered pixel data within the system | |
| US7071935B1 (en) | Graphics system with just-in-time decompression of compressed graphics data | |
| US6853380B2 (en) | Graphical display system and method | |
| US5398309A (en) | Method and apparatus for generating composite images using multiple local masks | |
| US20080211816A1 (en) | Multiple parallel processor computer graphics system | |
| US20020080141A1 (en) | Image processing system, device, method, and computer program | |
| JP4480895B2 (ja) | 画像処理装置 | |
| US5392392A (en) | Parallel polygon/pixel rendering engine | |
| US8395619B1 (en) | System and method for transferring pre-computed Z-values between GPUs | |
| EP0817117A2 (en) | Command processor for a three-dimensional graphics accelerator which includes geometry decompression capabilities | |
| EP1424653B1 (en) | Dividing work among multiple graphics pipelines using a super-tiling technique | |
| WO2000063770A1 (en) | Apparatus and method for increasing the bandwidth to a graphics subsystem | |
| JP2000267649A (ja) | ３次元画像生成装置及び生成方法 | |
| US6864892B2 (en) | Graphics data synchronization with multiple data paths in a graphics accelerator | |
| KR20020012561A (ko) | 이미지 생성 장치 | |
| EP0893782A3 (en) | Graphics system and method of rendering | |
| CN117557444B (zh) | 几何处理装置、图形处理器及电子设备 | |
| US20020050991A1 (en) | Image processing system, device, method and computer program | |
| JPH1074263A (ja) | コンピュータ・グラフィックス・システム | |
| US8427487B1 (en) | Multiple tile output using interface compression in a raster stage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |