JPH1055980A - ポリサイドゲートの形成方法 - Google Patents

ポリサイドゲートの形成方法

Info

Publication number
JPH1055980A
JPH1055980A JP9139423A JP13942397A JPH1055980A JP H1055980 A JPH1055980 A JP H1055980A JP 9139423 A JP9139423 A JP 9139423A JP 13942397 A JP13942397 A JP 13942397A JP H1055980 A JPH1055980 A JP H1055980A
Authority
JP
Japan
Prior art keywords
gas
film
etching
silicide film
polycide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9139423A
Other languages
English (en)
Other versions
JP4242463B2 (ja
Inventor
Wajo Shin
和叔 辛
Kyokyu Chi
京求 池
Sankyoku Tei
燦旭 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1055980A publication Critical patent/JPH1055980A/ja
Application granted granted Critical
Publication of JP4242463B2 publication Critical patent/JP4242463B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01318—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN
    • H10D64/0132—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN the conductor being a metallic silicide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
    • H10D64/01312—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional layer comprising a metal or metal silicide formed by deposition, i.e. without a silicidation reaction, e.g. sputter deposition

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 ポリサイドゲートの形成方法を提供する。 【解決手段】 半導体基板の上にゲート絶縁膜、ポリシ
リコン膜及びシリサイド膜を順番に形成する段階と、前
記シリサイド膜の上にマスク層を形成する段階と、塩素
ガス(Cl2) と酸素ガス(O2)との混合ガスを用い、前記シ
リサイド膜及びポリシリコン膜を蝕刻する段階とを含
み、前記酸素ガスを全体蝕刻ガスのうち１０乃至３０％
の割合で添加することにより、ポリサイドパターンの側
壁侵害現象が防止され、バイアス電力を適宜に印加する
ことにより残留物問題が解決される。かつ、Cl2/O2ガス
にF 又はC-F 系列のガスを所定量だけ添加することによ
り、パターンの側壁侵害及び残留物問題を同時に解決す
ることができ、ゲート酸化膜の損失も抑制できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特にシリサイドとポリシリコンとからなるポ
リサイドゲートの形成方法に関する。
【０００２】
【従来の技術】半導体素子の集積度が増加しゲート電極
の線幅が０．２５ミクロン程度に狭まるに伴い、既存の
不純物がドーピングされたポリシリコンから構成された
ゲート電極は多方面において限界に至っている。特に、
線幅の減少に応じる抵抗の増加に起因して信号の伝達が
遅延されている。かつ、p-MOS トランジスタの場合に
は、スレショルド電圧を下げるために埋没型チャンネル
を形成しなければならないので、ショートチャンネル効
果が大きくなる問題点があった。
【０００３】かかる問題点を解決するために、比抵抗が
低く、シリコンの中間ギャップに当たる仕事関数(work
function) を有する導電物質を用いてゲート電極を形成
しようとする研究が行なわれている。最近では、ポリシ
リコンの代りに耐火性金属のシリサイドとポリシリコン
とが積層された、所謂ポリサイド構造がゲート構造とし
て広く用いられている。
【０００４】現在、ポリサイド構造としてはタングステ
ンシリサイド(WSix)あるいはチタンシリサイド(TiSix)
を用いた構造が広く用いられており、その外にもコバル
トシリサイド(CoSix) 等の耐火性金属のシリサイドが用
いられている。その中でも、TiSix は熱的安定性や障壁
特性に優れ、WSixに比べて約１／４程度の低い比抵抗を
有するので、１ギガDRAM級以上の素子のゲート物質とし
て非常に注目を浴びている。TiSix をトランジスタのゲ
ート電極として用いる場合、低い比抵抗とシリコンの中
間ギャップに当たる仕事関数を有する特性のために優れ
たトランジスタ特性を有することができる。
【０００５】ポリサイド膜を蝕刻する工程はSF6 又はCF
4 のようなフッ素系のガスと、HCl、Cl2 又はBCl3のよ
うなCl系のガス、あるいはHBr 等を蝕刻ガスとして用い
る乾式蝕刻工程により施される。しかしながら、前記蝕
刻工程中シリサイド膜とポリシリコン膜との界面の周辺
でパターンの側壁侵害が発生しやすくなる。このような
パターン側壁における侵害現象は、後続工程段階（例え
ば、パッド電極の形成段階）の進行後、侵害された部分
に導電物質が残留してストリンガを招く。前記ストリン
ガは導電膜間のブリッジを招いて素子の信頼性を低下さ
せ、収率を低下させる要因になり得る。
【０００６】かつ、フッ素(F) 系のガスとBCl3は酸化膜
に対する蝕刻選択比が低いため、ポリサイド膜を蝕刻す
る時にゲート酸化膜が損なわれる問題があるので、蝕刻
ガスとして用い難い。HBr の場合には、TiSix との反応
に応じて非揮発性残留物のポリマーが多量生成されゲー
トパターン間に残留することにより、ゲートパターンの
サイズ(CD)を調節しがたいという問題点がある。
【０００７】なお、塩素ガス(Cl2) を用いる場合には、
フォトレジスト以外のハードマスクを用いる時に深刻な
側壁侵害現象が発生するという問題点がある。図１はCl
2 のみを用い蝕刻したTiSix 膜を走査型電子顕微鏡にて
観測した写真であり、TiSix 膜とポリシリコン膜との界
面付近のパターンの側壁が激しく損なわれたことが分か
る。
【０００８】一方、ポリサイド膜を蝕刻する際の蝕刻マ
スクとしては、７８０℃程度の高温で低圧化学気相蒸着
(LP-CVD)方法にて蒸着されたシリコン窒化膜（以下、"L
P-CVD"窒化膜という）と、４００℃程度の低温でプラズ
マ化学気相蒸着(PE-CVD)方法にて蒸着したシリコン窒化
膜（以下、"PE-CVD"窒化膜という）が主に用いられてい
る。
【０００９】しかしながら、LP-CVD窒化膜の場合、面抵
抗の側面ではPE-CVD窒化膜より有利であるが、図２に示
されたSEM 写真から分かるように、蝕刻後にオープン領
域で残留物が発生されるという問題点がある。この残留
物はシリサイド膜が熱を受ける時に余分のシリコン(Si)
が析出されて生成される。マスクとしてPE-CVD窒化膜を
用いる場合には、蝕刻残留物が発生しないが、後続の自
己整列接点(SAC) 工程でゲートパターンの側壁にポリマ
ーが多量発生し、LP-CVD窒化膜を用いる場合に比べてゲ
ートの面抵抗が大きくなる問題点がある。
【００１０】
【発明が解決しようとする課題】本発明は前記のような
問題点を解決するために案出されたものであり、良好な
プロファイルを有し、蝕刻残留物が存在しないポリサイ
ドゲートの形成方法を提供することにその目的がある。
【００１１】
【課題を解決するための手段】前記目的を達成するため
に本発明によるポリサイドゲートの形成方法は、半導体
基板の上にゲート絶縁膜、ポリシリコン膜及びシリサイ
ド膜を順番に形成する段階と、前記シリサイド膜の上に
マスク層を形成する段階と、塩素ガス(Cl2) と酸素ガス
(O2)との混合ガスを用い、前記シリサイド膜及びポリシ
リコン膜を蝕刻する段階とを含むことを特徴とする。
【００１２】前記酸素ガス(O2)は全体蝕刻ガスのうち１
０乃至３０％の割合で添加することが望ましい。かつ、
前記シリサイド膜を蝕刻する段階は０℃以上の温度で１
５０Ｗ以上のバイアス電力を用いて行われるかあるいは
０℃以下の温度で２００Ｗ以上のバイアス電力を用いて
行われることが望ましい。前記目的を達成するために本
発明による他のポリサイドゲート形成方法は、半導体基
板の上にゲート絶縁膜、ポリシリコン膜及びシリサイド
膜を順番に形成する段階と、前記シリサイド膜の上にマ
スク層を形成する段階と、塩素ガス(Cl2)、酸素ガス
(O2)、及びフッ素(F) を含有するガスを含む蝕刻ガスを
用い、前記シリサイド膜及びポリシリコン膜を蝕刻する
段階とを含むことを特徴とする。
【００１３】前記マスク層としては、５００℃以上の温
度で低圧化学気相蒸着(LP-CVD)方法にて形成されたシリ
コン窒化膜を用いる。かつ、前記蝕刻ガスとしては、塩
素ガス(Cl2) 及び酸素ガス(O2)にフッ素(F) を含有する
ガスが混合されたガスを用いるかあるいは塩素ガス(C
l2) 、酸素ガス(O2)、窒素ガス(N2)にフッ素(F) を含有
するガスが混合されたガスを用いることができる。前記
塩素ガス(Cl2) と酸素ガス(O2)の割合は４：１であるこ
とが望ましい。
【００１４】前記目的を達成するために本発明による更
に他のポリサイドゲートの形成方法は、半導体基板の上
にゲート絶縁膜、ポリシリコン膜及びシリサイド膜を順
番に形成する段階と、前記シリサイド膜の上にマスク層
を形成する段階と、塩素ガス(Cl2) 、酸素ガス(O2)、及
び炭素(C)-フッ素(F) 系列のガスを含む蝕刻ガスを用
い、前記シリサイド膜及びポリシリコン膜を蝕刻する段
階とを含むことを特徴とする。
【００１５】前記シリサイド膜は化学気相蒸着(CVD) 方
法にて蒸着されたシリサイド膜であり、前記C-F 系列の
ガスは総流量の８０％以下を用いることが望ましい。本
発明によると、ポリサイド構造のパターンを蝕刻する
時、蝕刻ガスとして適正割合で調節された塩素ガス(C
l2)/酸素ガス(O2)との混合ガスを用い、基板の温度及び
バイアス電力を適正水準に保つことにより、蝕刻残留物
が蝕刻ガスからゲートの側壁を守る保護膜の役割を果す
ことができ、側壁侵害現象を改善することができる。
【００１６】このような場合には、既存にポリサイドゲ
ートを蝕刻する時にマスク層として多用されるLP-CVD窒
化膜をマスク層として用いたり、CVD シリサイド膜を用
いてもオープン領域に残留物を発生させないことができ
る。
【００１７】
【発明の実施の形態】以下、本発明を添付した図面に基
づき更に詳細に説明する。本発明ではポリサイド膜を蝕
刻する時にパターン側壁の侵害現象や残留物の生成問題
を改善するために適正な蝕刻条件を提示する。 （第１実施例）ポリサイドを、例えばTi−ポリサイド膜
を蝕刻する時に蝕刻ガスによる側壁侵害の程度を実験し
た結果、既存のCl2 ガスにO2ガスを適量だけ添加した場
合、Ti−ポリサイドパターンの側壁侵害現象が相当改善
されることが分かった。この際、蝕刻ガス以外の蝕刻条
件についてはすべて同一な条件を与える。例えば、基板
の温度は常温、工程中のチャンバーの圧力は２ｍTorrに
保たせる。
【００１８】O2ガスとCl2 ガスを混合したガスを用いチ
タンシリサイド膜を蝕刻する時に発生する化学反応は下
記の通りである。 ［式１］TiSix ＋ Cl2 → TiClx, SiClx ［式２］TiSix ＋ O2 → TiOx, SiOx 式(1) と式(2) によると、Cl2 ガスにO2ガスを混合した
ガスを用いTiSix を蝕刻する場合、その副産物としてTi
Cl4 、SiCl4 等の塩化物と、TiO 、SiO 等の酸化物が生
成される。
【００１９】前記式(1) で生成されたTiCl4 あるいはSi
Cl4 等の塩化物は揮発性物質であり、工程が進行される
に伴い揮発される。ところが、前記式(2) で生成された
TiOあるいはSiO 等の酸化物は非揮発性物質であり、蝕
刻工程中にポリサイドパターンの側壁に吸着される。前
記酸化物はポリサイドパターンの側壁に保護膜を形成
し、蝕刻ガスからパターンの側壁が侵害されることを抑
制する役割を果たす。
【００２０】図３乃至図５はCl2 ガスに所定量のO2ガス
を混合して蝕刻したTiSix パターンの断面を観測したSE
M 写真である。それぞれO2ガスを全体蝕刻ガスの１０
％、２０％、３０％の割合で添加した場合を示してい
る。前記SEM 写真を観測した結果、Cl2 ガスのみを用い
た場合（図１を参照）とは異なり、Cl2 ガスに適正量の
O2ガスを添加する場合に側壁侵害現象が発生しない良好
なパターンプロファイルを得ることができた。特に、一
番良好なポリサイドパターンのプロファイルが得られる
O2ガスの割合は２０％±αであった。O2ガスの割合が３
０％以上の場合には、前記酸化物性ポリマーの生成が多
すぎて、逆にパターンのプロファイルがポジティブにな
ったり、セル内に残留物が形成される問題が発生する。
よって、O2ガスの割合を３０％以下に保たせることが望
ましい。
【００２１】基板の温度及びバイアス電力 次は、蝕刻ガスとしてCl2/O2を用いる場合、側壁の侵害
現象を更に改善しオープン領域の底面に残留物が形成さ
れることを防止するための条件を提示する。図６乃至図
８はO2が２０％の割合で混合されたCl2/O2混合ガスを用
いポリサイド膜を蝕刻する際、基板の温度に応じるパタ
ーンの断面を観測したSEM 写真である。
【００２２】図６は基板の温度が０℃である場合、図７
は基板の温度が−３０℃である場合、図８は基板の温度
が−５０℃である場合のポリサイドパターンのSEM 写真
である。前記SEM 写真で観測されたように、基板の温度
が下がるほど側壁の活性反応が抑制されてTiO のような
酸化性の副産物による保護膜の効果が良好に現れる。基
板の温度が−５０℃の場合のSEM 写真である図８を参照
すると、側壁の侵害現象がほとんど発生しないことが分
かる。
【００２３】ところが、基板の温度が段々下がるほど、
パターンの底面に残留物が存在することが分かる。この
ような残留物は、基板の温度が下がるに伴いポリシリコ
ン膜とTiSix 膜との蝕刻選択比が減少し、蝕刻されるべ
き部分のTiSix 膜が完全に蝕刻されず残留することによ
り発生する。図９は基板の温度によるポリシリコン膜と
TiSix 膜の蝕刻率を示したグラフであり、基板の温度を
−５０℃乃至５０℃の範囲に変化させた場合の二つの膜
質における蝕刻率を示している。示したように、基板の
温度が高いほどポリシリコン膜とTiSix 膜との蝕刻選択
比が高まる。従って、残留物の観点から見ると、基板の
温度が高いほど有利である。
【００２４】一方、基板の温度が低い場合に発生する残
留物は適宜なバイアス電力を印加することにより取り除
き得る。図１０はバイアス電力に応じるポリシリコン膜
及びTiSix 膜の蝕刻率を示したグラフであり、蝕刻ガス
及び基板の温度を適宜な水準に保った場合、バイアス電
力が増加するほどポリシリコン膜とTiSix 膜との蝕刻選
択比が増加することを示す。
【００２５】図１１乃至図１３はバイアス電力に応じる
残留物の除去効果を説明するために観測したポリサイド
パターンのSEM 写真である。基板の温度は−５０℃、ソ
ース電力は６００Ｗに保たせた状態で、バイアス電力を
それぞれ１５０Ｗ、２００Ｗ、２５０Ｗに印加した場合
を示す。図示されたように、基板の温度を−５０℃程度
に低く調整した場合にも２５０Ｗ程度のバイアス電力を
印加すると残留物がほとんど存在しない。
【００２６】図１４及び図１５は基板の温度とバイアス
電力に応じるポリサイドパターンのプロファイルを比較
するためのSEM 写真である。図１４は基板の温度を５０
℃に保ち、１５０Ｗのバイアス電力を印加した場合のポ
リサイドパターンのSEM 写真であり、図１５は基板の温
度を−５０℃に保ち、２００Ｗのバイアス電力を印加し
た場合のポリサイドパターンのSEM 写真である。
【００２７】図示されたように、基板の温度が５０℃の
場合に１５０Ｗのバイアス電力を印加すると、良好な側
壁のプロファイルと残留物の除去効果を同時に得ること
ができる。かつ、基板の温度が−５０℃の場合には２０
０Ｗのバイアス電力を印加しても側壁のプロファイルは
良好に現れるが底面に少しの残留物が存在するようにな
る。
【００２８】前記のように、適正割合で混合されたCl2/
O2を蝕刻ガスとして用いると、基板の温度が０℃以上の
場合に１５０Ｗ以上のバイアス電力を印加した時、良好
な側壁のプロファイルを得ることは勿論、残留物が存在
することを防止することができる。かつ、基板の温度が
０℃以下の場合にもバイアス電力を２５０Ｗ程度に印加
すると、良好なプロファイルや残留物の除去効果を同時
に得ることができる。
【００２９】１ギガDRAM級程度の高集積メモリ素子に適
用されるポリサイドゲートの場合、ポリシリコン膜とゲ
ート酸化膜の厚みがそれぞれ５００Å、数十Å程度に著
しく減少するので、TiSix 膜の蝕刻時に高いバイアス電
力を印加すると、ゲート酸化膜にピッチング現象を招き
得る。従って、素子が高集積化されてゲート酸化膜及び
ポリシリコン膜が薄まっており、このようなゲート酸化
膜のピッチング現象を考える時、バイアス電力マージン
が広い、高い基板温度を採用することが有利である。こ
の際に発生されるゲートパターン側壁のややの侵害現象
は他の工程条件の最適化を通して改善することができ
る。
【００３０】（第２実施例）次は、マスクとしてLP-CVD
窒化膜を用いる場合、オープン領域で残留物を発生させ
ないための蝕刻条件を提示する。前述したように、シリ
サイド膜を蝕刻する時、マスクとしてLP-CVD窒化膜又は
PE-CVD窒化膜が用いられているが、面抵抗(Rs)の側面で
有利な LP-CVD 窒化膜をマスクとして用いる場合、オー
プン領域で残留物が発生される。
【００３１】図２はLP-CVD窒化膜をマスクとして用いて
チタンポリサイド膜を蝕刻した後のSEM 写真である。前
記窒化膜は７８０℃の高温で蒸着されたLP-CVD窒化膜で
あり、蝕刻ガスとしてはCl2/O2又はCl2/O2/N2 混合ガス
を用いた。示されたように、ポリサイドパターンの側壁
侵害現象は発生しなかったが、パターンの側壁に残留物
が吸着されていることが分かった。残留物の吸着問題は
PE-CVD窒化膜をマスクとして用いる場合にはほとんど発
生せず、５００℃以上の高温で蒸着されたLP-CVD窒化膜
を用いる場合にのみに発生された。このように残留物が
生成される理由は、シリサイド膜が熱を受ける場合、余
分のシリコン(Si)が析出され蝕刻ガスとして用いられる
Cl2/O2ガス中のO2と反応してシリコン(Si)−酸素(0) の
ような非揮発性の副産物を生成するからである。
【００３２】従って、本発明ではPE-CVD窒化膜より低い
抵抗値を有するLP-CVD窒化膜を用いて残留物が発生され
ない工程条件を確保するために、既存のCl2/O2又はCl2/
O2/N2 ガスにフッ素(F) を含むガス、例えばCF4 を添加
して蝕刻工程を施した。前述したフッ素(F) を含むガス
としては、例えばCF4 又はSF6 等を用いることができ
る。この際、Cl2/O2ガスの割合は４：１を保つことが望
ましい。
【００３３】フッ素(F) はシリコン(Si)を蝕刻する効果
があるため、フッ素(F) を含むガスを添加すると、チタ
ンシリサイド膜に存在する余分のシリコン(Si)をフッ素
を含むガスが効率よく蝕刻してSi-F又はC-O 状の揮発性
の副産物を生成させることにより、蝕刻後に残留物が存
在しなくなる。図１６はCl2/O2ガスに全体ガス流量の２
０％程度のCF4 ガスを添加して蝕刻したチタンポリサイ
ドパターンのSEM 写真である。
【００３４】図示されたように、パターンの側壁侵害及
び残留物がほとんど発生せず、ゲート酸化膜の厚みを測
定した結果、初期の７０Åから蝕刻後に平均６６．７Å
に変化された。よって、ポリサイドパターンの側壁侵害
の防止に効果的なCl2/O2又はCl2/O2/N2 ガスにフッ素
(F) を含むガスを添加すると、側壁侵害現象は勿論残留
物の生成が効率よく防止でき、ゲート酸化膜の損失が抑
制されることが分かった。
【００３５】（第３実施例）前述した本発明の第１実施
例によると、既存にシリサイド膜として多用されるスパ
ッタされたチタンシリサイドの場合、Cl2/O2を用いると
パターンプロファイルは垂直に形成されるが、残留物の
除去側面で蝕刻マージンが足りないためピッチング現象
と残留物が同時に発生される可能性が存在した。ところ
が、第２実施例のように、フッ素(F) を含むガスを添加
する場合にはピッチング現象と残留物の問題を同時に解
決することができる。残留物問題の場合、前述したよう
に残留物の原因であるSi-Oを、フッ素(F) を含むガスを
添加することによりSi-F、C-O等の揮発性副産物を形成
して効率よく取り除くことができるからである。かつ、
フッ素(F) を含むガスの割合が増加するほど主な蝕刻ソ
ースである塩素ガス(Cl2) の割合が減少するようにな
る。従って、チタンシリサイド膜の蝕刻率が下がり、蝕
刻後にポリシリコン膜のモポロジ(morphology)が向上さ
れる。結局、ゲート酸化膜の蝕刻マージンが広まりピッ
チング問題も解決される。
【００３６】ところが、スパッタされたチタンシリサイ
ドとは異なり、CVD 方法にて蒸着されたチタンシリサイ
ドをCl2/O2にて蝕刻する場合には、図１７に示されたよ
うにパターンの側壁が激しく損なわれた。結局、Cl2/O2
だけでは側壁保護が行われなかった。ところが、Cl2/O2
ガスにC-F 系列のガスを添加してCVD チタンシリサイド
膜を蝕刻する場合にはパターンの側壁侵害現象が著しく
改善され、残留物の問題も発生しなかった。Cl2/O2を用
いる時には側壁損傷現象が発生されたCVD チタンシリサ
イド膜も、Cl2/O2ガスにC-F 系列のガスを添加する場合
には残留物及び側壁損傷現象が発生しない垂直パターン
プロファイルを得ることができた。これは、C-F 系列の
ガスを添加する場合にはTi-C、Si-Cのような炭素化合物
又はTiFのような化合物が生成されて側壁に保護膜を形
成するからである。
【００３７】次は、スパッタされたチタンシリサイド膜
の蝕刻時にC-F 系列のガスの側壁保護効果を確認するた
め、C-F 系列ガスの流量を変化させながら側壁侵害の程
度を観察した。この際、蝕刻工程は下記のように施され
た。 1)スパッタされたチタンシリサイド膜の主な蝕刻 工程圧力は２ｍTorr、電力は３７５／３００Ｗ、蝕刻ガ
スとしてはCF4/Cl2/O2を用い、蝕刻方法はEPD(End Poin
t Detection)方法を用いた。特に、前記CF4 の割合を全
体蝕刻ガスの２０％、３０％、４０％、５０％、８０％
に変化させながら行い、Cl2/O2は前記CF4 ガスを除いた
ガス量で４：１を保つようにした。
【００３８】2)チタンシリサイド膜の過度蝕刻 前記1)と同一な蝕刻条件で３０％の過度蝕刻を行った。 3)ポリシリコン膜の蝕刻 工程圧力は３．５ｍTorr、電力は３００／９０Ｗ、蝕刻
ガスとしては２１Cl2/９O2を用い、蝕刻方法はタイムエ
ッチ方法を用いた。
【００３９】図１８乃至図２２はCF4/Cl2/O2を用いて蝕
刻したチタンポリサイド膜を観測したSEM 写真であり、
CF4 を全体蝕刻ガスの２０％、３０％、４０％、５０
％、８０％の割合で添加した。前述したSEM 写真から分
かるように、Cl2/O2ガスを用いる場合には垂直プロファ
イルが得られるが、残留物及びピッチング現象が存在す
る可能性が高かった。ところが、Cl2/O2ガスにC-F 系列
のガスを添加する場合には垂直したプロファイルはもち
ろん残留物の問題も解決される。
【００４０】前記C-F 系列のガスとしては、CF4 の他に
C2F6、C4F10 、CH3F等を用いることができる。この際、
前記C-F 系列のガスの割合を総流量の８０％以上にする
場合にはマスクの損失(loss)が発生するので、C-F 系列
ガスの割合は総流量の８０％以下に調整することが望ま
しい。
【００４１】
【発明の効果】本発明のポリサイドゲート形成方法によ
ると、蝕刻ガスとして適正割合のCl2/O2ガスを用い、基
板の温度を適正水準に保つことにより、ポリサイドパタ
ーンの側壁侵害現象を防止することができ、バイアス電
力を適宜に印加することにより残留物問題を解決するこ
とができる。かつ、Cl2/O2ガスにF 又はC-F 系列のガス
を所定量だけ添加することにより、パターンの側壁侵害
及び残留物問題を同時に解決することができ、ゲート酸
化膜の損失も抑制できる。
【００４２】本発明は前記実施例に限られず、本発明が
属した技術的思想内で当分野において通常の知識を有す
る者により多くの変形がかのうであることは明白であ
る。
【図面の簡単な説明】
【図１】従来の塩素ガスを用いて蝕刻したポリサイドパ
ターンの断面の走査型電子顕微鏡(SEM) 写真による組織
図である。
【図２】LP-CVD窒化膜マスクを用いて蝕刻したポリサイ
ドパターンのSEM 写真による組織図である。
【図３】本発明の方法により蝕刻されたポリサイドゲー
トの断面を酸素ガスの割合に応じて観測したSEM 写真に
よる組織図である。
【図４】本発明の方法により蝕刻されたポリサイドゲー
トの断面を酸素ガスの割合に応じて観測したSEM 写真に
よる組織図である。
【図５】本発明の方法により蝕刻されたポリサイドゲー
トの断面を酸素ガスの割合に応じて観測したSEM 写真に
よる組織図である。
【図６】本発明の方法により蝕刻されたポリサイドゲー
トの断面を基板の温度に応じて観測したSEM 写真による
組織図である。
【図７】本発明の方法により蝕刻されたポリサイドゲー
トの断面を基板の温度に応じて観測したSEM 写真による
組織図である。
【図８】本発明の方法により蝕刻されたポリサイドゲー
トの断面を基板の温度に応じて観測したSEM 写真による
組織図である。
【図９】基板の温度に応じるポリシリコン膜とTiSix 膜
の蝕刻率を示したグラフである。
【図１０】バイアス電力に応じるポリシリコン膜及びTi
Six 膜の蝕刻率を示したグラフである。
【図１１】バイアス電力に応じる残留物の除去効果を説
明するためのポリサイドゲートのSEM 写真による組織図
である。
【図１２】バイアス電力に応じる残留物の除去効果を説
明するためのポリサイドゲートのSEM 写真による組織図
である。
【図１３】バイアス電力に応じる残留物の除去効果を説
明するためのポリサイドゲートのSEM 写真による組織図
である。
【図１４】基板温度とバイアス電力に応じるポリサイド
ゲートパターンのプロファイル及び残留物を比較するた
めのSEM 写真による組織図である。
【図１５】基板温度とバイアス電力に応じるポリサイド
ゲートパターンのプロファイル及び残留物を比較するた
めのSEM 写真による組織図である。
【図１６】Cl2/O2ガスにCF4 ガスを添加して蝕刻したチ
タンポリサイドパターンのSEM 写真による組織図であ
る。
【図１７】Cl2/O2ガスを用いて蝕刻したCVD チタンシリ
サイド膜パターンのSEM 写真による組織図である。
【図１８】CF4/Cl2/O2を用いて蝕刻したチタンポリサイ
ド膜を側変及び上部で観測したSEM 写真による組織図で
ある。
【図１９】CF4/Cl2/O2を用いて蝕刻したチタンポリサイ
ド膜を側面及び上部で観測したSEM 写真による組織図で
ある。
【図２０】CF4/Cl2/O2を用いて蝕刻したチタンポリサイ
ド膜を側面及び上部で観測したSEM 写真による組織図で
ある。
【図２１】CF4/Cl2/O2を用いて蝕刻したチタンポリサイ
ド膜を側面及び上部で観測したSEM 写真による組織図で
ある。
【図２２】CF4/Cl2/O2を用いて蝕刻したチタンポリサイ
ド膜を側面及び上部で観測したSEM 写真による組織図で
ある。

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の上にゲート絶縁膜、ポリシ
    リコン膜及びシリサイド膜を順番に形成する段階と、 前記シリサイド膜の上にマスク層を形成する段階と、 塩素ガス(Cl2) と酸素ガス(O2)との混合ガスを用い、前
    記シリサイド膜及びポリシリコン膜を蝕刻する段階とを
    含むことを特徴とするポリサイドゲートの形成方法。
  2. 【請求項２】 前記酸素ガス(O2)は全体蝕刻ガスのうち
    １０乃至３０％の割合で添加することを特徴とする請求
    項１に記載のポリサイドゲートの形成方法。
  3. 【請求項３】 前記シリサイド膜を蝕刻する段階は０℃
    以上の温度で１５０Ｗ以上のバイアス電力を用いて行わ
    れることを特徴とする請求項１に記載のポリサイドゲー
    トの形成方法。
  4. 【請求項４】 前記シリサイド膜を蝕刻する段階は０℃
    以下の温度で２００Ｗ以上のバイアス電力を用いて行わ
    れることを特徴とする請求項１に記載のポリサイドゲー
    トの形成方法。
  5. 【請求項５】 半導体基板の上にゲート絶縁膜、ポリシ
    リコン膜及びシリサイド膜を順番に形成する段階と、 前記シリサイド膜の上にマスク層を形成する段階と、 塩素ガス(Cl2) 、酸素ガス(O2)、及びフッ素(F) を含有
    するガスを含む蝕刻ガスを用い、前記シリサイド膜及び
    ポリシリコン膜を蝕刻する段階とを含むことを特徴とす
    るポリサイドゲートの形成方法。
  6. 【請求項６】 前記マスク層はシリコン窒化膜から形成
    することを特徴とする請求項５に記載のポリサイド構造
    の形成方法。
  7. 【請求項７】 前記マスク層は５００℃以上の温度で低
    圧化学気相蒸着(LP-CVD)方法にて形成することを特徴と
    する請求項６に記載のポリサイドゲートの形成方法。
  8. 【請求項８】 前記フッ素(F) を含有するガスは総流量
    の８０％以下を用いることを特徴とする請求項５に記載
    のポリサイドゲートの形成方法。
  9. 【請求項９】 前記蝕刻ガスは塩素ガス(Cl2) 、酸素ガ
    ス(O2)、窒素ガス(N2)にフッ素(F) を含有するガスが混
    合されたガスであることを特徴とする請求項５に記載の
    ポリサイドゲートの形成方法。
  10. 【請求項１０】 前記フッ素(F) を含むガスはSF6 及び
    CF4 からなる群より選択された何れか一つであることを
    特徴とする請求項８及び請求項９のうち何れか一つに記
    載のポリサイドゲートの形成方法。
  11. 【請求項１１】 前記塩素ガス(Cl2) と酸素ガス(O2)の
    割合は４：１であることを特徴とする請求項８及び請求
    項９のうち何れか一つに記載のポリサイドゲートの形成
    方法。
  12. 【請求項１２】 半導体基板の上にゲート絶縁膜、ポリ
    シリコン膜及びシリサイド膜を順番に形成する段階と、 前記シリサイド膜の上にマスク層を形成する段階と、 塩素ガス(Cl2) 、酸素ガス(O2)、及び炭素(C) −フッ素
    (F) 系列のガスを含む蝕刻ガスを用い、前記シリサイド
    膜及びポリシリコン膜を蝕刻する段階とを含むことを特
    徴とするポリサイドゲートの形成方法。
  13. 【請求項１３】 前記シリサイド膜は化学気相蒸着(CV
    D) 方法にて蒸着されたシリサイド膜であることを特徴
    とする請求項１２に記載のポリサイドゲートの形成方
    法。
  14. 【請求項１４】 前記C-F 系列のガスはCF4 、C2F6、C4
    F10 、CH3Fからなる群より選択された何れか一つを用い
    ることを特徴とする請求項１２に記載のポリサイドゲー
    トの形成方法。
JP13942397A 1996-05-15 1997-05-13 ポリサイドゲートの形成方法 Expired - Fee Related JP4242463B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR19960016264 1996-05-15
KR1996P16264 1996-05-15

Publications (2)

Publication Number Publication Date
JPH1055980A true JPH1055980A (ja) 1998-02-24
JP4242463B2 JP4242463B2 (ja) 2009-03-25

Family

ID=19458809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13942397A Expired - Fee Related JP4242463B2 (ja) 1996-05-15 1997-05-13 ポリサイドゲートの形成方法

Country Status (4)

Country Link
US (1) US6087264A (ja)
JP (1) JP4242463B2 (ja)
KR (1) KR100265756B1 (ja)
CN (1) CN1128466C (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6231776B1 (en) * 1995-12-04 2001-05-15 Daniel L. Flamm Multi-temperature processing
KR100518520B1 (ko) * 1998-08-11 2005-11-25 삼성전자주식회사 반도체장치의 실리콘막 식각방법
US6656847B1 (en) * 1999-11-01 2003-12-02 Taiwan Semiconductor Manufacturing Company Method for etching silicon nitride selective to titanium silicide
US6486069B1 (en) * 1999-12-03 2002-11-26 Tegal Corporation Cobalt silicide etch process and apparatus
JP3396030B2 (ja) * 2001-04-27 2003-04-14 沖電気工業株式会社 半導体装置の製造方法
JP3646723B2 (ja) * 2003-08-12 2005-05-11 セイコーエプソン株式会社 半導体装置の製造方法
KR100859490B1 (ko) * 2007-06-12 2008-09-23 주식회사 동부하이텍 반도체 트랜지스터 제조 방법
CN104658896B (zh) * 2013-11-19 2017-12-29 中芯国际集成电路制造(上海)有限公司 蚀刻方法、半导体器件
CN104630774A (zh) * 2015-02-28 2015-05-20 苏州工业园区纳米产业技术研究院有限公司 刻蚀气体及其应用

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0102696B1 (en) * 1982-06-30 1989-09-13 Kabushiki Kaisha Toshiba Dynamic semiconductor memory and manufacturing method thereof
JPS59162276A (ja) * 1983-03-07 1984-09-13 Toshiba Corp 反応性イオンエツチング方法
US4490209B2 (en) * 1983-12-27 2000-12-19 Texas Instruments Inc Plasma etching using hydrogen bromide addition
US4615764A (en) * 1984-11-05 1986-10-07 Allied Corporation SF6/nitriding gas/oxidizer plasma etch system
US5219485A (en) * 1985-10-11 1993-06-15 Applied Materials, Inc. Materials and methods for etching silicides, polycrystalline silicon and polycides
JPS63119533A (ja) * 1986-11-07 1988-05-24 Matsushita Electronics Corp 半導体装置の製造方法
US4789426A (en) * 1987-01-06 1988-12-06 Harris Corp. Process for performing variable selectivity polysilicon etch
JPH0284723A (ja) * 1988-06-01 1990-03-26 Mitsubishi Electric Corp ドライエッチング方法
JPH0294520A (ja) * 1988-09-30 1990-04-05 Toshiba Corp ドライエッチング方法
JPH03241829A (ja) * 1990-02-20 1991-10-29 Fujitsu Ltd 半導体装置の製造方法
US5160407A (en) * 1991-01-02 1992-11-03 Applied Materials, Inc. Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
US5134085A (en) * 1991-11-21 1992-07-28 Micron Technology, Inc. Reduced-mask, split-polysilicon CMOS process, incorporating stacked-capacitor cells, for fabricating multi-megabit dynamic random access memories
US5741396A (en) * 1994-04-29 1998-04-21 Texas Instruments Incorporated Isotropic nitride stripping
JPH0864559A (ja) * 1994-06-14 1996-03-08 Fsi Internatl Inc 基板面から不要な物質を除去する方法
US5705433A (en) * 1995-08-24 1998-01-06 Applied Materials, Inc. Etching silicon-containing materials by use of silicon-containing compounds

Also Published As

Publication number Publication date
CN1172343A (zh) 1998-02-04
CN1128466C (zh) 2003-11-19
US6087264A (en) 2000-07-11
JP4242463B2 (ja) 2009-03-25
KR970077224A (ko) 1997-12-12
KR100265756B1 (ko) 2000-10-02

Similar Documents

Publication Publication Date Title
US6391710B1 (en) Methods of forming capacitors
US6579806B2 (en) Method of etching tungsten or tungsten nitride in semiconductor structures
KR100238691B1 (ko) 드라이에칭방법
CN1331200C (zh) 半导体器件及传导结构形成工艺
US5705433A (en) Etching silicon-containing materials by use of silicon-containing compounds
JP4242463B2 (ja) ポリサイドゲートの形成方法
US6225203B1 (en) PE-SiN spacer profile for C2 SAC isolation window
US6159811A (en) Methods for patterning microelectronic structures using chlorine, oxygen, and fluorine
JP3623075B2 (ja) Ｐｔ膜の蝕刻方法及びこれを用いたＰｔ−ポリシリコンゲートの形成方法
KR100213207B1 (ko) 폴리사이드 구조의 게이트 형성방법
KR20080060376A (ko) 반도체 소자의 제조방법
US6184117B1 (en) Method for reducing lateral silicide formation for salicide process by additional capping layer above gate
KR100510466B1 (ko) 폴리사이드 게이트 전극 형성방법
US20020093066A1 (en) Method for forming a gate of a high integration semiconductor device
KR100303357B1 (ko) 반도체 소자의 제조방법
JP3581770B2 (ja) サイドウォールの形成方法
KR20100013946A (ko) 반도체 소자의 제조 방법
US20040259344A1 (en) Method for forming a metal layer method for manufacturing a semiconductor device using the same
KR100818653B1 (ko) 반도체소자의 게이트 형성 방법
KR100643567B1 (ko) 반도체 메모리 소자의 랜딩 플러그 콘택 형성 방법
KR100925026B1 (ko) 반도체 소자 제조방법
KR100642903B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR20000030956A (ko) 반도체 장치의 게이트 전극 형성을 위한 폴리실리콘 식각 방법
KR100680971B1 (ko) 반도체 소자의 리세스 게이트 형성방법
KR100620669B1 (ko) 반도체소자의 게이트전극 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070611

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070911

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071010

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071015

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071112

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees