JPH1056064A

JPH1056064A - 金属間絶縁層形成法

Info

Publication number: JPH1056064A
Application number: JP9142120A
Authority: JP
Inventors: Mary H Marsden; エィチ．マースデンメアリー; Earl V Atnip; ブイ．アトニップアール; Pavel Krocak; クロカックパベル
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1996-05-31
Filing date: 1997-05-30
Publication date: 1998-02-24
Also published as: EP0810648A3; EP0810648A2

Abstract

(57)【要約】【課題】サブミクロン寸法の表面形状を有する半導体
デバイスの金属間誘電体平坦化工程におけるビアポイズ
ニング現象を防止する。【解決手段】ビア７２および相互接続５８，８０等の
サブミクロン寸法のギャップ用の金属間誘電体平坦化プ
ロセスは、コンフォーマルなプラズマ促進テトラエチル
オキシシラン（ＰＥＴＥＯＳ）６８および水素シルセス
キオキサン（ＨＳＱ）６６スピンオングラス（ＳＯＧ）
を用いる。金属堆積の前に、炉中でのベーキングを採用
することによってビアポイズニングが防止される。本発
明は、デジタル信号プロセッサ、メモリ、論理回路、特
定用途向け集積回路の製造に関連するようなサブミクロ
ンＣＭＯＳおよびＢｉＣＭＯＳプロセスおよび最低でも
二重の金属層を採用したその他のプロセスで使用するの
に特に適している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、サブミクロン寸法
の開口部のための平坦な金属間誘電体層を形成するため
のプロセスに関するものであって、更に詳細には、毒性
の発生を抑制することを特徴とする、そのような開口部
形成のためのプロセスに関する。

【０００２】

【従来の技術】半導体回路の形状が０．５ミクロン以下
に縮小するにつれて、半導体中に相互接続パターン用の
レベル間誘電体（ＩＬＤ）膜に対する需要が急速に高ま
ってきた。将来期待されるＩＬＤ膜というのは、現在使
用されているＩＬＤ膜に要求されるものよりも、より大
きなアスペクト比のギャップを充填し、より低い誘電率
を提供することが求められよう。膜の誘電率を低くする
ことは、いずれも現在電気的な分離のために使用されて
いる酸化物で処理された回路の動作速度を低下させる、
レベル間容量およびレベル内容量の両方の低下につなが
ることから好ましいことである。良く知られているよう
に、この速度低下の効果は回路の複雑さが増すにつれて
ますます厳しくなっている。

【０００３】更に、集積回路デバイスの回路がより複雑
になり、より高密度になるにつれて、金属層の数もまた
増大するはずである。金属層数のこの増大に伴って、各
々の引き続く層の表面平坦性は、下層の金属ストライプ
や支持層の輪郭に追随する付随した層間膜のために非平
坦度を増してゆくことになる。各々の引き続く層に従っ
て、表面輪郭の不規則性に寄与する金属層の数はより増
大していく。従って、２層あるいはそれ以上のレベルが
存在すれば、厳しい非平坦表面トポロジーの問題が生ず
る可能性があり、金属のステップカバレッジおよびマイ
クロリソグラフィー描画プロセスの欠陥の結果として、
厳しい信頼性の問題に直面するかもしれない。

【０００４】

【発明の解決しようとする課題】微細化した多重レベル
相互接続回路用として、スピンオングラス（ＳＯＧ）法
によって堆積した無機および有機の両層が広く用いられ
るようになってきた。堆積した誘電体層は、表面を更に
平坦化するエッチバックプロセスに曝されるのが普通で
あった。しかし、層をエッチバックにするこの工程は、
各層の堆積プロセスに１つの工程を追加することにな
り、そのため、コストも上がり、製品の歩留まりを低下
させる可能性もある。無機のＳＯＧは加熱することによ
って平坦化が可能であり、上述のエッチバック工程を回
避できるものの、ＩＬＤ平坦化の目的と妥協を図るべき
プロセス指向の別の問題が発生する。例えば、ＩＬＤ層
を、ビア形成に付随して使用されるフォトレジスト除去
に関してＯ₂プラズマに曝さすと、関連する金属層に対
して有害なＨ₂Ｏが層中に吸収される可能性がある。

【０００５】更に、有機ＳＯＧをビアの中で露出させる
と、ＳＯＧはアウトガスしてきた湿気やその他の物質を
含んでおり、それらが、ビア中へ導電性金属をスパッタ
した時にビア中に生ずる高抵抗の原因となる。この問題
は”ビアポイズニング（ｖｉａｐｏｉｓｏｎｉｎ
ｇ）”として知られており、多重レベルの金属相互接続
を備えた集積回路のギャップ充填および平坦化のために
メチルシロキサンをベースとするスピンオングラスを使
用する場合に発生する。そのような有機ＳＯＧがビア側
壁で露出されたビア中へ気相堆積法（ＣＶＤ）で堆積さ
れるタングステン堆積物の品質は厳しく抑制され、不完
全に充填されたビア、高抵抗ビア、あるいは他の金属ラ
インとの間で短絡回路を形成するようなビア上部からの
金属成長（ヒロック）をしばしばもたらす。有機ＳＯＧ
の有機部分がタングステンソース材料と何らかの逆方向
の反応を起こすものと考えられている。絶縁性の半導体
層間膜を堆積させる場合に出会うこれ以外の障害につい
ての議論は、ここに参考のために引用する１９９５年５
月６日付けの米国特許第５，４１３，９６３号の明細書
の中に見い出すことができよう。

【０００６】ビアポイズニングの問題に対する１つの普
通の解決法は、ＳＯＧに対して部分的プラズマエッチバ
ックを行って、金属リード間および側辺に沿ってのみＳ
ＯＧを残すようにすることである。この解決法では、半
有機性のガラスをウエハ全面を覆って堆積させ、プラズ
マエッチャーの中でエッチバックすることが必要にな
る。この手順は非常にゆっくりしたもので、非常に”汚
く”、それ以降のウエハ処理工程の障害となる可能性の
ある多くの粒子をウエハ上に残すものであり、また均一
でもない。その他の方法には、より薄いＳＯＧ被覆を使
用するものがあり、それは例えばＳＯＧ層がより薄い場
所へビアを移動させたり、あるいは注意深いキュア、エ
ッチ、ビアベーキング、および金属堆積工程を併用した
りする方法であるが、成功の程度は確かなものではな
い。

【０００７】ＩＬＤ構造の判断基準は一般に、欠陥レベ
ル、プロセスの複雑さ、電気的な特性、および平坦化能
力である。以上のカテゴリーはすべて流動的酸化物が有
望であると見込まれる分野である。流動性酸化物材料の
流動的な性質は、それがＩＬＤプロセスを簡略化するこ
とができ、また例外のないギャップ充填および平坦化性
能を発揮できる点で魅力的である。０．７ミクロン技術
と組み合わされた流動的酸化物をベースとするＩＬＤプ
ロセスは、少なくともプラズマ促進テトラエチルオキシ
シラン（ＰＥＴＥＯＳ）酸化物堆積およびエッチプロセ
スのいずれかと比較して優れた平坦化を実証した。しか
し、ＨＳＱの湿式エッチ速度が大きいことはビアエッチ
ングを複雑なものとし、また湿式エッチプロセスのみで
は好ましい”シャンペングラス”形のビア側壁勾配は形
成できない。その代わりに他のプロセス工程が必要にな
り、デバイス製造に付随する出費、複雑度、および時間
の増大につながる。

【０００８】

【課題を解決するための手段】スパッタ金属の相互接続
を有するビアおよび相互接続のような、サブミクロン寸
法のギャップに対して、水素シルセスキオキサン（ＨＳ
Ｑ）スピンオングラス（ＳＯＧ）およびコンフォーマル
なプラズマ促進テトラエチルオキシシラン（ＰＥＴＥＯ
Ｓ）を用いて金属間誘電体（ＩＬＤ）平坦化を実行する
ためのプロセスが提供される。本発明は、特定用途向け
集積回路はもちろん、デジタル信号プロセッサー、メモ
リデバイス、論理回路の製造に関するプロセスや、その
他最低でも二重の金属層を使用するサブミクロンＣＭＯ
ＳおよびＢｉＣＭＯＳプロセスに採用するのに特に適し
ている。これまでビアあるいは同等構造等のレベル間接
続を形成する場合に発生していたビアポイズニング現象
は、レベル間接続後のプロセスあるいはビアエッチクレ
ンジングプロセスを修正して、水分子、イソプロピルア
ルコールのような有機クレンジング溶剤、およびレベル
間接続チャンネル中のＨＳＱ残留物間に形成される複合
物を完全に除去することで減らすことができた。

【０００９】

【発明の実施の形態】以下に述べるプロセス工程および
構造が集積回路を製造するための完全なプロセスフロー
を構成するものではないことを理解されたい。本発明
は、従来技術で現在用いられている集積回路製造技術と
一緒に実行されることができ、一般に実行されているプ
ロセス工程のうちで本発明を理解するために必要なもの
だけをここに含めてある。本明細書に含まれ、製造工程
中の集積回路の断面を示す図面は正しいスケールで描か
れておらず、本発明の関連特徴を例示するように描かれ
ている。

【００１０】まず図１Ａないし図１Ｇを参照すると、ダ
イナミックランダムアクセスメモリ”ＤＲＡＭ”デバイ
スのような集積回路デバイスのための相互接続パターン
を覆って、平坦化された誘電体層を提供するための従来
技術の手順のプロセスフロー図が示されている。最初
に、タングステンのような相互接続金属の堆積によって
基板１の上に相互接続パターン３が形成され、それに続
いて図１Ａに示されたようにパターニングとエッチング
が行われる。次に７，０００ÅのＴＥＯＳ酸化物の層５
が露出表面を覆って堆積され、図１Ｂに示されたよう
に、相互接続パターンの部分間の領域にある窪みあるい
は谷７が残される。次に、６，２００Åないし６，４０
０Åの有機ＳＯＧ層８が図１Ｂの構造を覆って堆積さ
れ、図１Ｃに示されたようにキュアされるか、あるいは
エッチバックの後にキュアされる。図１Ｃの構造は次
に、もしまだエッチバックされていなければ図１Ｄに示
されたようにＴＥＯＳ酸化物５が露出するまでエッチバ
ックされて、更にその後、この構造の上に集められたす
べてのポリマー９が図１Ｅに示されたように酸素プラズ
マ処理によって除去される。すべての残存ポリマーおよ
び汚れが次に、図１Ｆに示されたように水洗によって表
面から除去される。この構造は次に、４１０℃の温度で
約２分半ベーキングされ、次に図１Ｇに示されたよう
に、５，０００ÅのＴＥＯＳ酸化物層１１がその表面を
覆って堆積され、平坦化された表面が提供される。

【００１１】次に図２Ａないし図２Ｉを参照すると、論
理回路のための相互接続パターンを覆って、平坦化され
た誘電体層を提供するための従来技術のための手順のプ
ロセスフロー図が示されている。最初に、アルミニウム
のような相互接続金属の堆積によって基板２１上に相互
接続パターン２３が形成され、その後、図２Ａに示され
たようにパターニングおよびエッチングが行われる。ア
ルミニウムは被覆相互接続層と短絡回路を生ずる可能性
のあるヒロック（ｈｉｌｌｏｃｋｓ）を形成し得るの
で、ＤＲＡＭの例よりも厚い誘電体層を設ける必要があ
る。従って、この露出表面を覆って３，０００Åのプラ
ズマＴＥＯＳ酸化物層２５が堆積され、図２Ｂに示され
たように、相互接続パターンの部分間の領域にある窪み
あるいは谷２７が残される。これに続いて、窒素プラズ
マ処理が施され、その後、図２Ｃに示されたように、
３，０００ÅのオゾンＴＥＯＳ酸化物層２９、そして図
２Ｄに示されたように、４，０００ÅのプラズマＴＥＯ
Ｓ酸化物層３１が形成される。この後の手順は、図１Ｃ
ないし図１Ｇに関してＤＲＡＭについて上で説明したの
と同じであり、それらはそれぞれ図２Ｅないし図２Ｉに
対応している。

【００１２】三重層の金属プロセスに関連する本発明の
詳細が図３Ａないし図７Ｃに示されている。特に図３Ａ
を参照すると、構築中の半導体デバイスの部分５０が図
示されている。構築のこの段階において、部分５０はシ
リコン基板５２を含み、それは誘電体層５４の下側にな
っている。誘電体層５４は、〜７，５００Åのプラズマ
促進テトラエチルオキシシラン（ＰＥＴＥＯＳ）の下層
にある〜６，２００Åの下層熱酸化物の３層サンドイッ
チ構造を含むことができる。熱酸化物とＰＥＴＥＯＳと
の間に挟まれて〜３００Åのシラン酸化物層が設けられ
て、打ち込みのチャンネリング効果を減らようになって
おり、この結果、合計の誘電体層厚は約１４，１００Å
となっている。別の、ホウ素リンシリケートガラス（Ｂ
ＰＳＧ）層５６の形の誘電体層が堆積され、従来のよう
に、ワトキンス・ジョンソン（Ｗａｔｋｉｎｓ−Ｊｏｈ
ｎｓｏｎ）反応炉の中でＮ₂で処理されて緻密化され
る。ＢＰＳＧの組成は次のようなものでよい、例えば、
ホウ素が２．４−３．２重量％、リンが５．９−６．２
５重量％、そして残りがシリコンである。その他のＢＰ
ＳＧ組成を本発明で使用することもできる。ＨＳＱ層６
６は、好ましくはシリコンウエハが約５００ＲＰＭの速
度で回転している最中に、約５，７００Åの厚さにまで
取り付けられる。この層６６は、より高速、例えば２，
５００ＲＰＭで回転させることによってずっと薄くする
こともできる。

【００１３】”金属−１”と名付けた金属スタック５８
がＢＰＳＧ層を覆ってその場に堆積される。本発明の好
適な態様においては、金属−１スタックは３層のスパッ
タ金属の垂直アレイ、例えば、下層はＢＰＳＧ層５６に
隣接して堆積された５００Åのチタン層、それを覆って
３，０００ÅのＴｉ（１０％）−Ｗの厚い層、そして最
上層には〜４，６００ÅのＡｌ−Ｓｉ（１％）−Ｃｕ
（０．５％）の層を含む。このように、金属−１スタッ
クの合計の厚さは約８，１００Åとなる。スタック堆積
に続いて、それは従来のフォトリソグラフィ技術によっ
てパターニングされ、そしてエッチされる。エッチング
によって、図面には凹み６０として示されたように、金
属の”オーバーエッチ”に付随して約２，０００ÅのＢ
ＰＳＧ層５６が除去される。このオーバーエッチは〜１
０，０００Åを越える等価的金属スタック高さを生み出
し、これを以下で詳細に説明するように、後続のプロセ
ス工程において誘電体と一緒に平坦化される。複数の金
属スタックのうちの、５８ａと名付けられた１つを貫通
し、ＢＰＳＧ５６および誘電体層５４を貫通してコンタ
クト６２が延びている。コンタクト６２の内面６４は、
図面に示されたように、３層金属スタック５８からの金
属によってライニングされている。コンタクトの上面６
６は末広がりの平面と一緒に構築され、以下で述べるよ
うにコンタクト充填を容易にするために好ましい”シャ
ンペングラス”あるいは”マティーニグラス”の輪郭を
構成する。コンタクト６２は適した多様なプロセスのう
ちの任意のものによって形成でき、それらのうちには、
最初、湿式エッチを施し、続いてドライエッチを施し、
そして最後に電力を抑えたソフトなエッチを施すものが
含まれる。

【００１４】図３Ｂに示されたように、この構造５０を
覆って１，０００Åのコンフォーマルなプラズマ促進Ｔ
ＥＯＳ酸化物層６４が堆積される。その後、約５，７０
０Åの水素シルセスキオキサン（ＨＳＱ）層６６がスピ
ンオンされ、ベークされる。ＨＳＱの厚さとしては、標
準的な処理条件のもとで裸のシリコンウエハの上へ材料
がスピンオンされた時に得られるＨＳＱの厚さを指定す
ることを理解されたい。パターン化されたウエハ上のＨ
ＳＱの厚さは局部的なウエハトポグラフィの関数である
ことを理解されたい。例えば、この厚さは間隔が接近し
た金属ライン間では上述の基準となる５，７００Åより
も厚くなるし、また開けた領域ではそれに応じて薄くな
る。全体的な効果は、高度なトポグラフィ平滑化と短距
離の平坦化であり、狭い孤立したリード上には非常に少
ないＨＳＱが残され、一方、幅広いリード上あるいは近
接した間隔の狭いリード上の厚さは上述の基準となる厚
さのかなり大きな割合になることが期待できる。

【００１５】このＨＳＱ膜６６は大気圧炉中で、窒素雰
囲気で約４００℃でキュアされる。熱処理に続いて、デ
バイス５０を搭載するウエハは、ＰＥＴＥＯＳＣＶＤ
チェンバー（図示されていない）中へ挿入され、後続の
層堆積の前にこのウエハは窒素雰囲気中で約３８０℃、
約８Ｔｏｒｒで、約６０秒間ベークされる。窒素による
熱処理の後、〜６，５００ÅのＰＥＴＥＯＳ層６８が堆
積される。ＰＥＴＥＯＳ堆積が有利なのは、それがコン
フォーマルであり、比較的低温（＜４００℃）で堆積で
きるので、関連する金属スタック中での細粒の形成が最
小化されるという点である。

【００１６】図４Ａおよび図４Ｂを参照すると、ウエハ
５０は従来のフォトリソグラフィ技術を用いてパターニ
ングされ、少なくともビアの場所および、金属−１スタ
ック５８と後で設けられる金属−２スタックとの間でオ
ーミックなコンタクトを形成すべき場所のいずれかが定
義される。このパターニングは図４Ａにシャドーボック
ス７０で示されている。図３Ａおよび図３Ｂに現れるコ
ンタクト６２は図４Ａおよび以降の図面では簡略化と分
かりやすさの目的で省略した。

【００１７】フォトレジストのパターニングに続いて、
ウエハ５０はベークされ、フォトレジストが硬化され
る。その後、フォトレジスト７０は、６．５％のＨＦと
３５％のＮＨ₄Ｆをオリンハント（ＯｌｉｎＨｕｎ
ｔ）表面活性剤およびＣＯＥをＤＨＳとともに含む、酸
化物エッチ用の緩衝水溶液中でエッチされる。このエッ
チングの結果、上側のＰＥＴＥＯＳ層６８の約３，００
０ないし５，０００Åが除去される等方的なエッチ分布
が得られる。ＨＳＱはＨＦ水溶液中でウエハから急激に
除去されるので、すべてのＰＥＴＥＯＳ層６８がエッチ
ングによって消失してしまって下層のＨＳＱ層６６を浸
食することがないように、処理条件が制御される。ＰＥ
ＴＥＯＳ６８を貫通し、ＨＳＱ層６６中へエッチングが
進行することは、後続の金属スパッタリングの間にビア
の適正な金属カバレッジを阻害することを理解されよ
う。ここで述べたようにＰＥＴＥＯＳ層６８をエッチン
グすることによって、パターン化されたフォトレジスト
７０の下側にまで部分的に拡がる井戸７２が形成され
る。

【００１８】井戸７２の形成に続いて、ウエハ５０は次
にプラズマ反応炉中でＣＦ₄／ＣＨＦ₃化学反応を利用
してエッチされ、ビア７２中に残っていた酸化物が除去
される。プラズマ反応炉でのエッチングの結果、本質的
にまっすぐな側壁７４と、開口端に好ましい”マティー
ニ”あるいは”シャンペン”グラスの形状を有するビア
が形成される。ビアエッチの後のビア底部の開口部は約
１．１μｍである。上述のプラズマ反応炉でのエッチは
また、図４Ｃにリード５８ｂとして示したような関連す
る金属リードの上面７８を覆う誘電体層（ＰＥＴＥＯＳ
６８およびＨＳＱ６６）の約０．８５μｍ（８，５００
Å）をもエッチする。上述のようなビアエッチングによ
って、約０．７７のアスペクト比を有するビアが得られ
る。

【００１９】上述のようにしてビア７２を形成した後、
従来のやり方、例えば溶媒クリーン／リンス、プラズマ
アッシング、溶媒／クリーンリンスおよびプラズマアッ
シングによってフォトレジスト７０が除去され、図５Ａ
に示されたような構造が得られる。これは本質的にフォ
トレジストを含んでいない。最後のアッシング工程は、
ビア側壁中にＨＳＱによって吸着されたすべての溶媒を
除去するのに部分的に有効であることが見い出された。
各溶媒工程は、アシュランド（Ａｓｈｌａｎｄ）ＡＣＴ
−ＣＭＩＤＭＡＣクリーン中でのクレンジングと、そ
れに続くＩＰＡリンス／蒸気乾燥を提供する。各アッシ
ングはバレル形のアッシャー中で酸素プラズマ雰囲気で
行われる。

【００２０】図５Ｂを参照すると、”金属−２”と名付
けられた第２の金属スタック８０の取り付けが示されて
いる。金属−２スタック８０の取り付けに先だって、ウ
エハは、ビア７２の下面からすべての残留物およびアル
ミニウムを除去するためにアルゴンのスパッタを施され
る。このアルゴンスパッタエッチは〜１８０Å±２０Å
のシラン（ＳｉＨ₄）酸化物を除去するためのものであ
る。更に、ウエハは低圧のベーキングを施される。金属
−２層８０はウエハ上へスパッタされた〜２，０００Å
のＴｉ（１０重量％）−Ｗと〜４，６００ÅのＡｌ−Ｓ
ｉ（１重量％）−Ｃｕ（０．５重量％）との組み合わせ
を含む。図面に示されたように、このスパッタプロセス
は金属で以てビア７２を部分的に充填し、金属−１層５
８から金属−２層８０への導電性経路を生成する。しか
し、ビア７２中にボイドやキャビティが残存し、それが
後述のように酸化物によって充填される。金属−２層８
０の全体としての金属スタックの高さは、その最も高い
地点で約６，６００Åである。

【００２１】一旦、金属−２スタック８０が取り付けら
れれば、ウエハはフォトリソグラフィを通して処理され
（図５Ｃ）、金属−２スタック８０のためのパターンが
定義される。このパターニングは図５Ｃにシャドーボッ
クスで示されている。図６Ａに示されたように、金属−
２スタック８０のエッチングはＰＥＴＥＯＳ酸化物の約
２，０００Åを除去してしまうことができるが、他方、
それによって平坦化を必要とする等価的なステップ高さ
を約８，０００Åとする。次に、従来のやり方でフォト
レジスト８２が除去され、金属−２スタック８０を覆っ
て、またＰＥＴＥＯＳ誘電体層６８の露出部分を覆っ
て、１，０００ÅのＰＥＴＥＯＳ層８４が取り付けられ
る。約５，７００ÅのＨＳＱ層８６がこの１，０００Å
の誘電体層８４を覆って取り付けられる。更に、別の、
約６，５００ÅのＰＥＴＥＯＳ層８８が図３Ｂに関して
既に説明したようなやり方でＨＳＱ層８６を覆って堆積
される。この１，０００ÅのＰＥＴＥＯＳ層８４はビア
７２中に堆積し、ＨＳＱ８６と一緒にボイドの残りを充
填する。

【００２２】誘電体層８４−８８の取り付けに続いて、
回路５０は以下に説明するように第２のビア層の形成に
付随してフォトレジストで以てパターニングされる。図
６Ｃを参照すると、パターン化されたフォトレジスト９
０はベークされ、次に図４Ｂに関して既に説明したよう
なやり方でエッチされる。このようなやり方でエッチす
ることによって、参照符号９４で示したように、好まし
い”マティーニ”あるいは”シャンペン”グラスを開口
端に有する第２のビア９２が形成される。次に、ウエハ
はプラズマ反応炉中でエッチされ、ビアエッチプロセス
が完了する（図７Ａ）。これにより、ビア９２はＰＥＴ
ＥＯＳ層８８、ＨＳＱ層８６、および下層のＰＥＴＥＯ
Ｓ層８４を完全に通り抜けて延び、金属−２スタック８
０の上面９６にまで達する。

【００２３】図７Ｂを参照すると、金属−３スタック１
００の構築が図示されている。金属−３スタック１００
は、以前に金属−２スタック８０に関して説明したのと
同じようにして堆積される。金属−３スタック１００
は、〜２，０００ÅのＴｉ（１０重量％）−Ｗおよび〜
６，０００ÅのＡｌ−Ｓｉ（１重量％）−Ｃｕ（０．５
重量％）を含んでおり、シャドーボックス１０２で示さ
れたようにフォトレジストで以てパターニングされる。
金属−３スタック１００のパターニングおよびエッチン
グに続いて、フォトレジスト１０２が除去され、パッシ
ベーション層が堆積され、パターニングされ、そしてエ
ッチされて、図７Ｃに示された構造が得られる。

【００２４】二重あるいは２層の金属プロセスの詳細が
図８Ａ−図８Ｃに示されている。図８Ａを参照すると、
図３Ａ−図５Ａに関して既述した３層処理の段階と同じ
ような、二重あるいは２層金属処理の段階にある構築中
デバイスが図示されている。第２の金属スタック８０’
のスパッタリングの前に、ウエハはアルゴンスパッタエ
ッチに曝され、また低圧でのベーキングを施されてビア
７２の底部からアルミニウムおよび残留物が除去され
る。金属−２スタック８０’は、〜２，０００ÅのＴｉ
（１０重量％）−Ｗと〜６，０００ÅのＡｌ−Ｓｉ（１
重量％）−Ｃｕ（０．５重量％）とを含む。図面に示さ
れたように、金属−２スタック８０’のためのスパッタ
プロセスは、ビア７２を金属で以て部分的に充填し、金
属−１スタック５８と金属−２スタック８０’との間の
導電性経路を生成する。金属−２層８０’はフォトレジ
スト８２によってパターニングされ、既に述べたように
エッチされ、金属のオーバーエッチと一緒に約２，００
０ÅのＰＥＴＥＯＳが除去される（図８Ｂ）。フォトレ
ジスト８２の除去に続いて、パッシベーション用の酸化
物１０４が堆積され、パターン化され、エッチされて、
図８Ｃに示されたように金属−２スタックレベルにおい
て平坦化された表面が得られる。

【００２５】上述の平坦化プロセスの特長には優れたギ
ャップ充填特性と局部的な平坦化が含まれる。更に、各
種のプロセスを通してＨＳＱを使用することは、ＨＳＱ
が優れて低い誘電率（＜３．０）を有することから有利
である。上述のプロセスから得られるこの進歩した平坦
化によって、金属異物（ｓｔｒｉｎｇｅｒ）によって引
き起こされる欠陥が減り、その結果、現在工業界で使用
されている従来のレジストエッチバック（ＲＥＢ）プロ
セスと比較して歩留まりが向上する。ＨＳＱは非炭素ベ
ースのＳＯＧ化合物であるので、エッチバックを必要と
しない。従って、ＨＳＱ中にエッチされるビアは、従来
のＩＬＤプロセスで経験される炭素のアウトガスから発
生する”ビアポイズニング”に汚染されることがない。

【００２６】ＨＳＱ処理されたウエハの電気的な評価に
よれば、ＨＳＱＳＯＧ層間誘電体プロセスはビアポイ
ズニングの例を示すことがある。この電気的な異常は、
ビアチェーンが最初に低電圧で測定された時に現れるこ
とが判明した。このことはビアが”開いている”か、あ
るいは極端に大きな抵抗を示すかのいずれかであること
を示す。中程度の電圧でビアチェーンにストレスを与え
ることによって、そのような構造の正常値であるビア抵
抗レベルをもたらすことができる。ビア抵抗レベルのこ
の変化は、ビア中に有機性の障壁が形成されて、それが
多分、ビアの、そして回路の特性を劣化させることを示
している。ビアエッチ後のクレンジングプロセスで、ビ
ア中でＨＳＱと接触する有機溶媒を使用しているので、
全体的なクレンジングプロセスでのこの点に関する有機
汚染源とその性質の両方を評価することに努力が向けら
れた。これらの調査によって、イソプロピルアルコール
（ＩＰＡ）が構造の表面との間で複合物を形成してい
る、あるいはボンディングを形成していることが示され
た。ＩＰＡはその絶縁性のために電気的故障の原因とな
るので、ビアライナーをスパッタする前にＩＰＡを除去
することが有利である。以下の議論は、結合したＩＰＡ
をビア側壁から除去することができ、回路の信頼性を高
めるための各種の方法に言及している。

【００２７】２４枚のウエハのロットを５つの別々のグ
ループに分けて、以下の表１に示された特定のプロセス
管理のもとで処理した。

【００２８】

【表１】上記のウエハはそれぞれ９４カ所のテストサイトを有
し、各サイトにはサイト当たり５００，０００個のビア
を含むビアチェーンが設けられ、合計でウエハ当たり４
７，０００，０００個のビアのテストが行われた。

【００２９】ウエハのクリーニングおよび炉処理に続い
て、そして金属堆積の前に、ロット１−４のうちの１つ
のウエハについて質量分析データが集計された。データ
はアプライド・マテリアルズ（ＡｐｐｌｉｅｄＭａｔ
ｅｒｉａｌｓ）のエンデュラ（Ｅｎｄｕｒａ）モデル５
５００（ＭＴ１０９）のチェンバー（ｃｈａｍｂｅｒ）
につながれたＲＧＡ（残留ガス分析計）ヘッドで集めら
れ、その間ウエハは４００℃で５分間加熱処理された。
ロット１と２のウエハからはイソプロピルアルコール
（ＩＰＡ−質量４５）が検出されたが、ロット３と４か
らはＩＰＡは検出されなかった。ロット５からは、金属
堆積前のスプリット２の同一処理のためにＲＧＡデータ
は収集されなかった。ロット１−４からはウエハ上の水
（質量１８）も検出された。この点に関しては、この水
はウエハのクリーニングおよび炉処理の後、ＲＧＡデー
タの収集までの待機期間中に雰囲気中の湿気から吸着さ
れたものであろうと推定された。

【００３０】ロット１および２のウエハと比べて、追加
の熱処理を施されたロット３−５のウエハから収集され
た電気的データは、上で言及した電圧ストレスに続くビ
アチェーン抵抗のシフトは見られなかった。ロット１お
よび２は両方とも、電圧ストレスに続く抵抗シフトとい
うビアポイズニングのサインを示した。ロット１のウエ
ハ（図９）はより大きいストレスを受けている。ビアポ
イズニングのサインを図９中に、”Ａ”（〜３，０６０
ｃｍ^-1）および”Ｂ”（〜３，４００ｃｍ^-1）と記した
ピークとして示してある。”Ａ”と示したサインはＩＰ
ＡがＨＳＱと結合していることを示しており、また”
Ｂ”と示したサインはＩＰＡがＨ₂Ｏと結合し、そのＨ
₂Ｏが更にＨＳＱと結合していることを示している。

【００３１】上記のポイズニングのサインは５つのロッ
トの２４枚のウエハの各々から収集されたテストデータ
で実証されている。図１０を参照すると、各ウエハから
９０個のサイトテストに関して収集されたデータが、各
ウエハ毎に、”個数”あるいは”不良テストサイト”の
形で図示されている。このグラフに表されているよう
に、ロット３−５を含むウエハは不良個数が大幅に減少
しており、本発明の教えるところに従ったウエハ処理の
メリットを実証している。ＲＧＡ評価を行い、ＭＴ１１
７中での上述の２２５℃でのガス出しおよび金属堆積の
前に、ＭＴ１０９中で〜４００℃で５分間処理された４
枚のウエハ（第１１，１６，２１，および２４番）は大
幅に低減化された抵抗シフトを示しており、従って不良
テストサイトの数も大幅に減少している。

【００３２】上記のデータは、金属堆積時にＩＰＡ吸着
から生ずるビアポイズニングの発生が、金属堆積前に熱
処理管理を導入することにより大幅に減らすことができ
ることを示唆しており、例えば、熱処理によってビア側
壁へＨＳＱによって吸着されるＩＰＡ（Ｈ₂Ｏととも
に）のすべてではなくともほとんどが消失する。熱処理
は少なくとも約２５０℃よりも高い温度で行うことが好
ましく、好適な炉温度の範囲は約３００℃ないし４００
℃である。そのような炉処理は、大気圧（〜７６０Ｔｏ
ｒｒ）でＮ₂雰囲気中で約４５分間動作する水平炉中で
実行することができる。更に、金属−２および金属−３
の堆積の前に、上述のＡＭＴエンデュラ５５００のよう
なガス出しチェンバーやその他の適当なガス出し装置中
で、環境雰囲気のない減圧下（１０^-6−１０^-8Ｔｏｒ
ｒ）でウエハを処理することが好ましい。このように企
図したガス出し工程において、ウエハは、熱（典型的に
はハロゲンランプからの熱）に曝され、ウエハ温度を測
るための熱電対あるいは同様な温度測定装置を用いて、
ウエハ温度が約２５０℃あるいはそれ以上まで約８０秒
間かけてランプ状に上昇させられる。ランプ状の温度上
昇の間の電力は例えば５２％といった中程度の電力であ
る。実際のウエハ温度およびランプ状に変化させている
間の温度は、就中、熱処理中のウエハ上に存在する回路
部品の温度安定性を考慮しながら、個々のウエハ処理応
用に対してカスタム化することができる。例えば、或る
低誘電率の誘電体は約４００℃よりもずっと高い温度に
おいて構造的に不安定である。従って、そのような材料
を使用する時は、金属堆積の前にビアから少なくともＩ
ＰＡおよびＨ₂Ｏのいずれかの除去を容易にするために
は、より低い温度で処理時間を長く取るのが賢明であ
る。

【００３３】本発明はそれの特定の好適実施例に関して
説明してきたが、数多くの変形や修正が当業者には直ち
に明らかになろう。例えば、本明細書では一貫して”ビ
ア”という用語を用いてきたが、本発明の処理管理にお
いては、ビア以外のチャンネルや通路といった表現を使
用しても構わないことを理解されたい。従って、特許請
求の範囲が定義する本発明は、従来技術に照らしてその
ような変形や修正をすべて包含するように可能な限り幅
広く解釈されるべきである。

【００３４】以上の説明に関して更に以下の項を開示す
る。（１）ウエハ上の相互接続パターンを覆って、平坦な金
属間誘電体層を形成する方法であって、次の工程：その
上に電気的相互接続パターンを有する基板を提供するこ
と、前記相互接続パターンを覆って第１の誘電体層を形
成すること、前記第１の誘電体層を覆って、前記第１の
層とは異なる、シリコンを含む第２の誘電体層を無機の
シリコンを含む組成から形成すること、前記第２の誘電
体層を覆って、前記第２の層とは異なる第３の誘電体層
を形成すること、前記第１の誘電体層中に少なくとも１
個のビアをエッチすること、前記ウエハを約３５０℃な
いし４００℃の間の温度に加熱すること、および前記第
１の誘電体層を覆って、そして前記少なくとも１個のビ
ア中へ金属を堆積すること、を含む方法。

【００３５】（２）第１項記載の方法であって、前記第
１の層がプラズマで発生させたＴＥＯＳ酸化物である方
法。

【００３６】（３）第１項記載の方法であって、前記シ
リコンを含む組成がＨＳＱである方法。

【００３７】（４）第２項記載の方法であって、前記シ
リコンを含む組成がＨＳＱである方法。

【００３８】（５）第１項記載の方法であって、前記第
３の層がプラズマで発生させたＴＥＯＳ酸化物である方
法。

【００３９】（６）第２項記載の方法であって、前記第
３の層がプラズマで発生させたＴＥＯＳ酸化物である方
法。

【００４０】（７）第３項記載の方法であって、前記第
３の層がプラズマで発生させたＴＥＯＳ酸化物である方
法。

【００４１】（８）第４項記載の方法であって、前記第
３の層がプラズマで発生させたＴＥＯＳ酸化物である方
法。

【００４２】（９）第１項記載の方法であって、前記第
２の層を形成する工程が、二酸化シリコンへ熱分解可能
な無機のシリコンを含む組成を、工程（ｂ）で得られた
構造を覆って堆積させる工程、その結果の構造を本質的
に純粋な窒素で本質的に湿気を含まない雰囲気へ大気圧
かそれ以下の圧力において設置する工程、そして前記シ
リコンを含む組成を約３７５℃ないし約４２５℃の温度
に約３０分ないし約９０分間加熱して前記シリコンを含
む組成を二酸化シリコンへ変換する工程を含んでいる方
法。

【００４３】（１０）第９項記載の方法であって、前記
シリコンを含む組成がＨＳＱである方法。

【００４４】（１１）第９項記載の方法であって、前記
温度が約４００℃で約４５分間である方法。

【００４５】（１２）第１０項記載の方法であって、前
記温度が約４００℃で約４５分間である方法。

【００４６】（１３）第１項記載の方法であって、前記
第３の層を形成する工程が、工程（ｃ）で得られた構造
を真空チェンバー中に設置して約３Ｔｏｒｒないし約１
５Ｔｏｒｒの圧力において約３５０℃ないし約４３０℃
の温度で約３０秒ないし約９０秒間加熱する工程、およ
び前記構造を覆って、約２０００Åないし約４０００Å
の厚さにプラズマによって生成したＴＥＯＳ酸化物の層
を堆積させる工程を含んでいる方法。

【００４７】（１４）第１３項記載の方法であって、前
記温度が約３９０℃で約６０秒間である方法。

【００４８】（１５）第１３項記載の方法であって、前
記圧力が約９Ｔｏｒｒである方法。

【００４９】（１６）第１３項記載の方法であって、前
記厚さが約３０００Åである方法。

【００５０】（１７）スパッタされた金属相互接続を有
する、ビア７２および相互接続５８，８０等のサブミク
ロン寸法のギャップ用の、コンフォーマルなプラズマ促
進テトラエチルオキシシラン（ＰＥＴＥＯＳ）６８およ
び水素シルセスキオキサン（ＨＳＱ）６６スピンオング
ラス（ＳＯＧ）を用いて金属間誘電体平坦化を実現する
ためのプロセスが提供される。金属堆積の前に、炉中で
のベーキングを採用することによってビアポイズニング
が防止される。本発明は、デジタル信号プロセッサ、メ
モリ、論理回路、特定用途向け集積回路の製造に関連す
るようなサブミクロンＣＭＯＳおよびＢｉＣＭＯＳプロ
セスおよび最低でも二重の金属層を採用したその他のプ
ロセスで使用するのに特に適している。

【図面の簡単な説明】

【図１】ＡないしＧは、ＤＲＡＭ用の相互接続パターン
を覆って、平坦化された誘電体層を提供するための従来
技術の手順を示すプロセスフロー図。

【図２】ＡないしＩは、論理回路用の相互接続パターン
を覆って、平坦化された誘電体層を提供するための従来
技術の手順を示すプロセスフロー図。

【図３】ＡおよびＢは、ＤＲＡＭおよび論理回路の両方
の製造に使用することのできる、本発明に従う３層金属
プロセスのフロー図。

【図４】ＡないしＣは、ＤＲＡＭおよび論理回路の両方
の製造に使用することのできる、本発明に従う３層金属
プロセスの図３に続く工程のフロー図。

【図５】ＡないしＣは、ＤＲＡＭおよび論理回路の両方
の製造に使用することのできる、本発明に従う３層金属
プロセスの図４に続く工程のフロー図。

【図６】ＡないしＣは、ＤＲＡＭおよび論理回路の両方
の製造に使用することのできる、本発明に従う３層金属
プロセスの図５に続く工程のフロー図。

【図７】ＡないしＣは、ＤＲＡＭおよび論理回路の両方
の製造に使用することのできる、本発明に従う３層金属
プロセスの図６に続く工程のフロー図。

【図８】ＡないしＣは、ＤＲＡＭおよび論理回路の両方
の製造に使用することのできる、本発明に従う２層金属
プロセスのフロー図。

【図９】ビアポイズニングのスペクトル。

【図１０】従来のやり方で処理されたウエハロットを、
本発明の教えるところに従って処理されたロットと比較
した、不良テストサイトを示すチャート。

【符号の説明】

１基板３相互接続パターン５ＴＥＯＳ酸化物７谷８有機ＳＯＧ９ポリマー１１ＴＥＯＳ酸化物２１基板２３相互接続パターン２５ＴＥＯＳ酸化物２７谷２９ＴＥＯＳ酸化物３１ＴＥＯＳ酸化物５０基板の一部５２シリコン基板５４誘電体層５６ＢＰＳＧ層５８金属−１スタック６０凹み６２コンタクト６４内面６６上面６６ＨＳＱ層６８ＰＥＴＥＯＳ層７０フォトレジスト７２ビア７４側壁７８上面８０，８０’ 金属−２スタック８２フォトレジスト８４ＰＥＴＥＯＳ層８６ＨＳＱ層８８ＰＥＴＥＯＳ層９０フォトレジスト９２ビア９４端部９６上面１００金属−３スタック１０２フォトレジスト１０４パッシベーション酸化物層

───────────────────────────────────────────────────── フロントページの続き (72)発明者パベルクロカックアメリカ合衆国テキサス州ガーランド，ウォルサムコート 5212

Claims

【特許請求の範囲】

【請求項１】ウエハ上の相互接続パターンを覆って、
平坦な金属間誘電体層を形成する方法であって、基板を設けてその上に電気的相互接続パターンを有し、前記相互接続パターンを覆って第１の誘電体層を形成
し、前記第１の誘電体層を覆って前記第１の誘電体層とは異
なり、無機のシリコンを含む組成から、シリコンを含む
第２の誘電体層を形成し、前記第２の誘電体層を覆って前記第２の誘電体層とは異
なる第３の誘電体層を形成し、前記第１の誘電体層中に少なくとも１個のビアをエッチ
ングし、前記ウエハを約３５０℃ないし４００℃の間の温度に加
熱し、前記第１の誘電体層を覆って前記少なくとも１個のビア
中に金属を堆積すること、を備えた平坦な金属間誘電体
層を形成する方法。