JPH1062489A - Ｉｃテスタ用テスト・ヘッド - Google Patents
Ｉｃテスタ用テスト・ヘッドInfo
- Publication number
- JPH1062489A JPH1062489A JP8241152A JP24115296A JPH1062489A JP H1062489 A JPH1062489 A JP H1062489A JP 8241152 A JP8241152 A JP 8241152A JP 24115296 A JP24115296 A JP 24115296A JP H1062489 A JPH1062489 A JP H1062489A
- Authority
- JP
- Japan
- Prior art keywords
- test head
- waveform
- test
- card
- back board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/27—Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 波形生形部とテスト・ヘッドの信号線の増加
と、テスト・ヘッドの大型化と消費電力の増大化を抑制
して信号の分配を可能とするＩＣテスタ用テスト・ヘッ
ドを提供すること。 【解決手段】 テスト・ヘッド１内のバック・ボード３
のプリント配線パターンを通して複数のピン・エレクト
ロニクス・カード２を接続し、波形生形部４で生成した
波形信号をテスト・ヘッド１内のレシーバ・カード５で
受け、レシーバ・カード５からバック・ボード３のプリ
ント配線パターンを通して複数のピン・エレクトロニク
ス・カード２に波形信号をを分配するとともに、バック
・ボード３のプリント配線パターンの最後を終端カード
６で終端する。
と、テスト・ヘッドの大型化と消費電力の増大化を抑制
して信号の分配を可能とするＩＣテスタ用テスト・ヘッ
ドを提供すること。 【解決手段】 テスト・ヘッド１内のバック・ボード３
のプリント配線パターンを通して複数のピン・エレクト
ロニクス・カード２を接続し、波形生形部４で生成した
波形信号をテスト・ヘッド１内のレシーバ・カード５で
受け、レシーバ・カード５からバック・ボード３のプリ
ント配線パターンを通して複数のピン・エレクトロニク
ス・カード２に波形信号をを分配するとともに、バック
・ボード３のプリント配線パターンの最後を終端カード
６で終端する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＣテスタで被
測定デバイスの複数個並列測定試験において、波形信号
を分配回路を使用しないで分配するＩＣテスタ用テスト
・ヘッドに関するものである。
測定デバイスの複数個並列測定試験において、波形信号
を分配回路を使用しないで分配するＩＣテスタ用テスト
・ヘッドに関するものである。
【０００２】
【従来の技術】図２・図３はそれぞれＩＣテスタで被測
定デバイスの複数個並列試験に使用される従来のＩＣテ
スタ用テスト・ヘッドの構成を示す構成説明図である。
定デバイスの複数個並列試験に使用される従来のＩＣテ
スタ用テスト・ヘッドの構成を示す構成説明図である。
【０００３】このうち、図２のＩＣテスタ用テスト・ヘ
ッドから説明すると、図２のテスト・ヘッド１には、バ
ック・ボード３が配置されており、このバック・ボード
３に複数のピン・エレクトロニクス・カード２が電気的
に接続されるようにして、連結されている。
ッドから説明すると、図２のテスト・ヘッド１には、バ
ック・ボード３が配置されており、このバック・ボード
３に複数のピン・エレクトロニクス・カード２が電気的
に接続されるようにして、連結されている。
【０００４】ピン・エレクトロニクス・カード２は、図
示しない被試験デバイス（以下、ＤＵＴという）と図示
しない試験装置とを接続し、このＤＵＴに試験信号を供
給するするようにしている。
示しない被試験デバイス（以下、ＤＵＴという）と図示
しない試験装置とを接続し、このＤＵＴに試験信号を供
給するするようにしている。
【０００５】また、バック・ボード３には、波形生形部
４から分配回路（図示せず）を介して波形生形部４で生
成された波形信号を複数に分配してバック・ボード３に
供給するようにしている。
４から分配回路（図示せず）を介して波形生形部４で生
成された波形信号を複数に分配してバック・ボード３に
供給するようにしている。
【０００６】このように構成することにより、例えば、
１つのテスト・ヘッド１でＤＵＴを８個並列に測定試験
をする場合、８個のＤＵＴには同じテスト波形を印加す
ればよいので、波形生形部４で生成された波形信号を８
信号に分配するが、このとき波形生形部４の出口で分配
回路を設け、８信号にした後テスト・ヘッド１のピン・
エレクトロニクス・カード２にバック・ボード３を介し
て信号を供給する。
１つのテスト・ヘッド１でＤＵＴを８個並列に測定試験
をする場合、８個のＤＵＴには同じテスト波形を印加す
ればよいので、波形生形部４で生成された波形信号を８
信号に分配するが、このとき波形生形部４の出口で分配
回路を設け、８信号にした後テスト・ヘッド１のピン・
エレクトロニクス・カード２にバック・ボード３を介し
て信号を供給する。
【０００７】この図２のＩＣテスタ用テスト・ヘッドの
場合には、波形生形部４とテスト・ヘッド１を接続する
信号線が膨大な量となってしまうという課題がある。
場合には、波形生形部４とテスト・ヘッド１を接続する
信号線が膨大な量となってしまうという課題がある。
【０００８】そこで、このような課題を解決するため、
図３に示すようなＩＣテスタ用テスト・ヘッドが提案さ
れている。図３で、図２と同一部分には同一符号を付し
て述べると、図２の構成にさらにテスト・ヘッド１内に
バッファ・ボード８を設け、バッファ・ボード８に分配
回路を設け、波形生形部４で生成した波形信号をバッフ
ァ・ボード８の分配回路で分配するようにしている。
図３に示すようなＩＣテスタ用テスト・ヘッドが提案さ
れている。図３で、図２と同一部分には同一符号を付し
て述べると、図２の構成にさらにテスト・ヘッド１内に
バッファ・ボード８を設け、バッファ・ボード８に分配
回路を設け、波形生形部４で生成した波形信号をバッフ
ァ・ボード８の分配回路で分配するようにしている。
【０００９】また、バッファ・ボード８とバック・ボー
ド３との間にブランチ・カード７を介在させている。そ
の他の構成は図２と同様である。
ド３との間にブランチ・カード７を介在させている。そ
の他の構成は図２と同様である。
【００１０】図３のＩＣテスト用テスト・ヘッドの場合
には、図２の例と同様に、１つのテスト・ヘッドでＤＵ
Ｔを８個並列に測定試験をする場合、８個のＤＵＴには
同じテスト波形を印加すればよいので、波形生形部４で
生成された波形信号を８信号に分配するが、このとき波
形生形部４の波形信号をテスト・ヘッド１のバッファ・
ボード８で受け、バッファ・ボード８に分配回路を設
け、８信号にした後ブランチカード７を介してピン・エ
レクトロニクス・カード２に信号を供給する。
には、図２の例と同様に、１つのテスト・ヘッドでＤＵ
Ｔを８個並列に測定試験をする場合、８個のＤＵＴには
同じテスト波形を印加すればよいので、波形生形部４で
生成された波形信号を８信号に分配するが、このとき波
形生形部４の波形信号をテスト・ヘッド１のバッファ・
ボード８で受け、バッファ・ボード８に分配回路を設
け、８信号にした後ブランチカード７を介してピン・エ
レクトロニクス・カード２に信号を供給する。
【００１１】
【発明が解決しようとする課題】図３のＩＣテスト用テ
スト・ヘッドでは、図２で問題になった信号線の膨大化
は解決されるが、テスト・ヘッドの中に信号分配回路を
設けなくてはならないため、テスト・ヘッド１が大型化
してしまい、さらにテスト・ヘッド１の消費電力も増大
してしまうという課題がある。
スト・ヘッドでは、図２で問題になった信号線の膨大化
は解決されるが、テスト・ヘッドの中に信号分配回路を
設けなくてはならないため、テスト・ヘッド１が大型化
してしまい、さらにテスト・ヘッド１の消費電力も増大
してしまうという課題がある。
【００１２】
【課題を解決するための手段】このような課題を解決す
るために、この発明のＩＣテスタ用テスト・ヘッドは、
テスト・ヘッド１に設けられ、被試験デバイスと試験装
置とを接続し、前記被試験デバイスに試験信号を与える
ピン・エレクトロニクス・カード２と、ピン・エレクト
ロニクス・カード２に波形信号を供給するための波形生
形部４と、テスト・ヘッド１に設けられ、ピン・エレク
トロニクス・カード２に波形信号をプリント配線パター
ンを通して供給するバック・ボード３と、波形生形部４
で生成された波形信号を受けるレシーバ・カード５と、
レシーバ・カード５の出力信号を前記バック・ボード３
のプリント配線パターンの最後で終端する終端カード６
とを備える。
るために、この発明のＩＣテスタ用テスト・ヘッドは、
テスト・ヘッド１に設けられ、被試験デバイスと試験装
置とを接続し、前記被試験デバイスに試験信号を与える
ピン・エレクトロニクス・カード２と、ピン・エレクト
ロニクス・カード２に波形信号を供給するための波形生
形部４と、テスト・ヘッド１に設けられ、ピン・エレク
トロニクス・カード２に波形信号をプリント配線パター
ンを通して供給するバック・ボード３と、波形生形部４
で生成された波形信号を受けるレシーバ・カード５と、
レシーバ・カード５の出力信号を前記バック・ボード３
のプリント配線パターンの最後で終端する終端カード６
とを備える。
【００１３】
【発明の実施の形態】この発明のＩＣテスタ用テスト・
ヘッドによれば、波形生形部４で生成した波形信号を複
数のピン・エレクトロニクス・カード２に供給する場合
に、波形生形部４で生成した波形信号をレシーバーカー
ド５で受け、レシーバーカード５の出力をバック・ボー
ド３のプリント配線パターンを通して複数のピン・エレ
クトロニクス・カード２に供給し、このバック・ボード
３のプリント配線パターンの最後を終端カード６で終端
する。
ヘッドによれば、波形生形部４で生成した波形信号を複
数のピン・エレクトロニクス・カード２に供給する場合
に、波形生形部４で生成した波形信号をレシーバーカー
ド５で受け、レシーバーカード５の出力をバック・ボー
ド３のプリント配線パターンを通して複数のピン・エレ
クトロニクス・カード２に供給し、このバック・ボード
３のプリント配線パターンの最後を終端カード６で終端
する。
【００１４】次に、この発明によるＩＣテスタ用テスト
・ヘッドの実施の形態について図面を参照して説明す
る。図１はその一実施の形態の構成を示す構成説明図で
ある。図１で、図２・図３と同一部分には、同一符号を
付して説明する。
・ヘッドの実施の形態について図面を参照して説明す
る。図１はその一実施の形態の構成を示す構成説明図で
ある。図１で、図２・図３と同一部分には、同一符号を
付して説明する。
【００１５】図１のテスト・ヘッド１内には、バック・
ボード３のプリント配線パターン（図示せず）を通し
て、波形生形部４から生成された波形信号を複数のピン
・エレクトロニクス・カード２に供給するようになって
いる。
ボード３のプリント配線パターン（図示せず）を通し
て、波形生形部４から生成された波形信号を複数のピン
・エレクトロニクス・カード２に供給するようになって
いる。
【００１６】ピン・エレクトロニクス・カード２は、図
１では図示されていないＤＵＴおよび試験装置とに接続
されて、ＤＵＴに波形生形部４で生成された波形信号を
試験信号として供給するようにしている。また、テスト
・ヘッド１内において、バック・ボード３の下面には、
レシーバ・カード５と終端カード６が配置されている。
１では図示されていないＤＵＴおよび試験装置とに接続
されて、ＤＵＴに波形生形部４で生成された波形信号を
試験信号として供給するようにしている。また、テスト
・ヘッド１内において、バック・ボード３の下面には、
レシーバ・カード５と終端カード６が配置されている。
【００１７】レシーバ・カード５は、波形生形部４とバ
ック・ボード３との間に接続されており、波形生形部４
で生成された波形信号をレシーバ・カード５で受け、レ
シーバ・カード５の出力をバック・ボード３のプリント
配線パターンを通して波形信号を複数のピン・エレクト
ロニクス・カード２に供給することができるようになっ
ている。
ック・ボード３との間に接続されており、波形生形部４
で生成された波形信号をレシーバ・カード５で受け、レ
シーバ・カード５の出力をバック・ボード３のプリント
配線パターンを通して波形信号を複数のピン・エレクト
ロニクス・カード２に供給することができるようになっ
ている。
【００１８】終端カード６は、バック・ボード３のプリ
ント配線パターンの最後を終端しており、これによっ
て、レシーバ・カード５からの波形信号をこのプリント
配線パターンの最後で終端するようになっている。
ント配線パターンの最後を終端しており、これによっ
て、レシーバ・カード５からの波形信号をこのプリント
配線パターンの最後で終端するようになっている。
【００１９】次に、図１の動作について説明する。例え
ば、１つのテスト・ヘッド１でＤＵＴを８個並列に測定
試験をする場合、８個のＤＵＴには同じテスト波形を印
加すればよいので、波形生形部４で生成された波形信号
を８信号に分配するが、このとき波形生形部４の波形信
号をテスト・ヘッド１のレシーバ・カード５で受け、レ
シーバ・カード５の出力信号をバックボード３のプリン
ト配線パターンに供給し、８枚のピン・エレクトロニク
ス・カード２はバック・ボード３から波形信号を受給
し、バック・ボード３のプリント配線パターンの最後は
終端カード６で終端する。
ば、１つのテスト・ヘッド１でＤＵＴを８個並列に測定
試験をする場合、８個のＤＵＴには同じテスト波形を印
加すればよいので、波形生形部４で生成された波形信号
を８信号に分配するが、このとき波形生形部４の波形信
号をテスト・ヘッド１のレシーバ・カード５で受け、レ
シーバ・カード５の出力信号をバックボード３のプリン
ト配線パターンに供給し、８枚のピン・エレクトロニク
ス・カード２はバック・ボード３から波形信号を受給
し、バック・ボード３のプリント配線パターンの最後は
終端カード６で終端する。
【００２０】なお、図１に示す実施の形態では、波形生
形部４からの波形信号を一旦レシーバ・カード５で受け
てからバック・ボード３のプリント配線パターンに供給
しているが、波形生形部４の波形信号の波形劣化が問題
にならない場合は、波形生形部４の出力信号を直接バッ
ク・ボード３のプリント配線パターンに供給してもよ
い。
形部４からの波形信号を一旦レシーバ・カード５で受け
てからバック・ボード３のプリント配線パターンに供給
しているが、波形生形部４の波形信号の波形劣化が問題
にならない場合は、波形生形部４の出力信号を直接バッ
ク・ボード３のプリント配線パターンに供給してもよ
い。
【００２１】さらに、図１の実施の形態では、波形信号
の終端を終端カード６で行っているが、バック・ボード
３に終端抵抗を設け、この終端抵抗により波形信号を終
端するようにしてもよい。
の終端を終端カード６で行っているが、バック・ボード
３に終端抵抗を設け、この終端抵抗により波形信号を終
端するようにしてもよい。
【００２２】
【発明の効果】この発明によれば、ＩＣテスタで被測定
デバイスの複数個並列測定試験に際し、波形生形部で生
成した波形信号をテスト・ヘッド内のバック・ボードの
プリント配線パターンを介して複数のピン・エレクトロ
ニクス・カードに供給するようにしたので、波形生形部
の波形信号を分配するとき分配回路を必要としなくな
り、波形生形部とテスト・ヘッドの信号線を増やさない
で、かつテスト・ヘッドの大型化、および消費電力の増
大化を押さえながら波形信号を分配することができる。
デバイスの複数個並列測定試験に際し、波形生形部で生
成した波形信号をテスト・ヘッド内のバック・ボードの
プリント配線パターンを介して複数のピン・エレクトロ
ニクス・カードに供給するようにしたので、波形生形部
の波形信号を分配するとき分配回路を必要としなくな
り、波形生形部とテスト・ヘッドの信号線を増やさない
で、かつテスト・ヘッドの大型化、および消費電力の増
大化を押さえながら波形信号を分配することができる。
【図１】この発明によるＩＣテスタ用テスト・ヘッドの
一実施の形態の構成を示す構成図である。
一実施の形態の構成を示す構成図である。
【図２】従来のＩＣテスタ用テスト・ヘッドの一例の構
成を示す構成図である。
成を示す構成図である。
【図３】従来の別のＩＣテスタ用テスト・ヘッドの構成
を示す構成図である。
を示す構成図である。
１ テスト・ヘッド ２ ピン・エレクトロニクス・カード ３ バック・ボード ４ 波形生形部 ５ レシーバ・カード ６ 終端カード ７ ブランチカード ８ バッファボード
Claims (3)
- 【請求項１】 テスト・ヘッド(1) に設けられ、被試験
デバイスと試験装置とを接続し、前記被試験デバイスに
試験信号を与えるピン・エレクトロニクス・カード(2)
と、 ピン・エレクトロニクス・カード(2) に波形信号を供給
するための波形生形部(4) と、 テスト・ヘッド(1) に設けられ、ピン・エレクトロニク
ス・カード(2) 波形信号をプリント配線パターンを通し
て供給するバック・ボード(3) と、 波形生形部(4) で生成された波形信号を受けるレシーバ
・カード(5) と、 レシーバ・カード(5) の出力信号をバック・ボード(3)
のプリント配線パターンの最後で終端する終端カード
(6) とを備えることを特徴とするＩＣテスタ用テスト・
ヘッド。 - 【請求項２】 請求項１記載のＩＣテスタ用テスト・ヘ
ッドにおいて、 波形生形部(4) で生成された波形信号は、レシーバ・カ
ード(5) を介さず直接バック・ボード(3) のプリント配
線パターンに供給することを特徴とするＩＣテスタ用テ
スト・ヘッド。 - 【請求項３】 請求項１記載のＩＣテスタ用テスト・ヘ
ッドにおいて、 波形生形部(4) で生成された波形信号は、終端カード
(6) に代えてバック・ボード(3) に設けられた終端抵抗
で終端することを特徴とするＩＣテスタ用テスト・ヘッ
ド。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8241152A JPH1062489A (ja) | 1996-08-23 | 1996-08-23 | Ｉｃテスタ用テスト・ヘッド |
| US08/914,722 US5936417A (en) | 1996-08-23 | 1997-08-19 | Test head for IC tester |
| KR1019970040381A KR100297615B1 (ko) | 1996-08-23 | 1997-08-23 | Ic테스터용테스트헤드 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8241152A JPH1062489A (ja) | 1996-08-23 | 1996-08-23 | Ｉｃテスタ用テスト・ヘッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1062489A true JPH1062489A (ja) | 1998-03-06 |
Family
ID=17070045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8241152A Pending JPH1062489A (ja) | 1996-08-23 | 1996-08-23 | Ｉｃテスタ用テスト・ヘッド |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5936417A (ja) |
| JP (1) | JPH1062489A (ja) |
| KR (1) | KR100297615B1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6502221B1 (en) * | 1998-07-14 | 2002-12-31 | Nvidia Corporation | Prototype development system |
| US6462532B1 (en) * | 2000-01-07 | 2002-10-08 | Third Millennium Test Solutions | Automated testing equipment having a modular offset test head with split backplane |
| US6466007B1 (en) | 2000-08-14 | 2002-10-15 | Teradyne, Inc. | Test system for smart card and indentification devices and the like |
| US8188878B2 (en) | 2000-11-15 | 2012-05-29 | Federal Law Enforcement Development Services, Inc. | LED light communication system |
| US6788083B1 (en) * | 2002-05-09 | 2004-09-07 | Pycon, Inc. | Method and apparatus to provide a burn-in board with increased monitoring capacity |
| US9100124B2 (en) | 2007-05-24 | 2015-08-04 | Federal Law Enforcement Development Services, Inc. | LED Light Fixture |
| WO2008148039A1 (en) | 2007-05-24 | 2008-12-04 | Federal Law Enforcement Development Services, Inc. | Led light communication system |
| US9294198B2 (en) | 2007-05-24 | 2016-03-22 | Federal Law Enforcement Development Services, Inc. | Pulsed light communication key |
| US9455783B2 (en) | 2013-05-06 | 2016-09-27 | Federal Law Enforcement Development Services, Inc. | Network security and variable pulse wave form with continuous communication |
| US9258864B2 (en) | 2007-05-24 | 2016-02-09 | Federal Law Enforcement Development Services, Inc. | LED light control and management system |
| US11265082B2 (en) | 2007-05-24 | 2022-03-01 | Federal Law Enforcement Development Services, Inc. | LED light control assembly and system |
| US9414458B2 (en) | 2007-05-24 | 2016-08-09 | Federal Law Enforcement Development Services, Inc. | LED light control assembly and system |
| US8890773B1 (en) | 2009-04-01 | 2014-11-18 | Federal Law Enforcement Development Services, Inc. | Visible light transceiver glasses |
| DE112009004892T5 (de) * | 2009-07-24 | 2012-06-21 | Hewlett-Packard Development Company, L.P. | Aktiver-Anschlussstift-Verbindungsüberwachungs-System und -Verfahren |
| US8543505B2 (en) | 2011-01-14 | 2013-09-24 | Federal Law Enforcement Development Services, Inc. | Method of providing lumens and tracking of lumen consumption |
| US9265112B2 (en) | 2013-03-13 | 2016-02-16 | Federal Law Enforcement Development Services, Inc. | LED light control and management system |
| US20150198941A1 (en) | 2014-01-15 | 2015-07-16 | John C. Pederson | Cyber Life Electronic Networking and Commerce Operating Exchange |
| US20170046950A1 (en) | 2015-08-11 | 2017-02-16 | Federal Law Enforcement Development Services, Inc. | Function disabler device and system |
| CN118259141B (zh) * | 2024-05-24 | 2024-09-10 | 西安诺瓦星云科技股份有限公司 | 接收卡测试方法、测试工装、系统及可读存储介质 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4517512A (en) * | 1982-05-24 | 1985-05-14 | Micro Component Technology, Inc. | Integrated circuit test apparatus test head |
| US4862075A (en) * | 1988-09-01 | 1989-08-29 | Photon Dynamics, Inc. | High frequency test head using electro-optics |
| US5101153A (en) * | 1991-01-09 | 1992-03-31 | National Semiconductor Corporation | Pin electronics test circuit for IC device testing |
| US5216361A (en) * | 1991-07-10 | 1993-06-01 | Schlumberger Technologies, Inc. | Modular board test system having wireless receiver |
| US5371654A (en) * | 1992-10-19 | 1994-12-06 | International Business Machines Corporation | Three dimensional high performance interconnection package |
-
1996
- 1996-08-23 JP JP8241152A patent/JPH1062489A/ja active Pending
-
1997
- 1997-08-19 US US08/914,722 patent/US5936417A/en not_active Expired - Fee Related
- 1997-08-23 KR KR1019970040381A patent/KR100297615B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5936417A (en) | 1999-08-10 |
| KR100297615B1 (ko) | 2001-10-24 |
| KR19980018938A (ko) | 1998-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1062489A (ja) | Ｉｃテスタ用テスト・ヘッド | |
| KR100295548B1 (ko) | 집적회로디바이스시험장치 | |
| US7514950B2 (en) | Semiconductor device testing apparatus and device interface board | |
| JP2002502019A (ja) | 集積回路テスタ用のテストヘッド構造 | |
| US20100052712A1 (en) | Test apparatus for testing circuit board | |
| EP1947467A1 (en) | Testing apparatus and performance board | |
| TW523603B (en) | Apparatus and method for testing semiconductor integrated circuit | |
| JP2002236143A (ja) | 半導体装置の試験に用いる外部試験補助装置およびその装置を用いた半導体装置の試験方法 | |
| JPH08507610A (ja) | プリング抵抗を備える接続部をテストする装置 | |
| JP2002005999A (ja) | 半導体試験装置 | |
| JPH0882655A (ja) | 集積回路試験装置 | |
| JP2586335Y2 (ja) | マニュアル測定およびウエハ測定両用ｉｃ試験装置 | |
| JP3076424B2 (ja) | 回路基板検査方法と検査基板並びに回路基板検査装置 | |
| JPH04332883A (ja) | Ｉｃ試験装置 | |
| JP3173390B2 (ja) | Ｌｓｉテスタ | |
| JP2624129B2 (ja) | 多ピン半導体集積回路の検査装置 | |
| KR20240059116A (ko) | 피시험 장치를 테스트하는 장치 및 시스템 | |
| JP2001358185A (ja) | テストシステム | |
| JPH1123648A (ja) | Ｉｃ試験装置のテストヘッド | |
| JP2580093Y2 (ja) | Ｉｃテスタのピンカードとテストボードの接続回路 | |
| JPH09186418A (ja) | バウンダリスキャンテストにおけるプリント配線板の接続構造 | |
| JP2003035750A (ja) | 半導体集積回路試験装置及び試験用ボード並びに半導体集積回路試験方法 | |
| JPH04270978A (ja) | Ｉｃテスタ | |
| JPH03250641A (ja) | Ｌｓｉ評価装置用プローブカード | |
| KR20000077475A (ko) | 반도체 시험장치 |