JPH1063357A - 定電流制御装置 - Google Patents
定電流制御装置Info
- Publication number
- JPH1063357A JPH1063357A JP8214528A JP21452896A JPH1063357A JP H1063357 A JPH1063357 A JP H1063357A JP 8214528 A JP8214528 A JP 8214528A JP 21452896 A JP21452896 A JP 21452896A JP H1063357 A JPH1063357 A JP H1063357A
- Authority
- JP
- Japan
- Prior art keywords
- time
- bit
- timer
- pwm signal
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 3
- 101100076570 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MER1 gene Proteins 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Control Of Ac Motors In General (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】 ビット数の少ないタイマを２本使用すること
によりビット数の多いタイマを１本使用したと同等の制
御を実現可能とし、かつその内の１本を他の制御にも利
用可能とする。 【解決手段】 ＰＷＭ信号を作るために８ビットタイマ
を２本使用する。第１の８ビットタイマを使用し、１μ
ｓの分解能で一定時間Ｔ１（２００μｓ）を繰り返しカ
ウントする。この一定時間Ｔ１のカウントの繰り返しに
よって、ＰＷＭ周期Ｔｃ（５ｍｓ）およびＰＷＭ信号の
オン時間ＴONのＴ１で割り切れない端数を除いた値をカ
ウントする。そして、この第１の８ビットタイマによる
ＰＷＭ信号のオン時間ＴONのカウント終了後、その残さ
れた端数を第２の８ビットタイマで引き続いてカウント
する。
によりビット数の多いタイマを１本使用したと同等の制
御を実現可能とし、かつその内の１本を他の制御にも利
用可能とする。 【解決手段】 ＰＷＭ信号を作るために８ビットタイマ
を２本使用する。第１の８ビットタイマを使用し、１μ
ｓの分解能で一定時間Ｔ１（２００μｓ）を繰り返しカ
ウントする。この一定時間Ｔ１のカウントの繰り返しに
よって、ＰＷＭ周期Ｔｃ（５ｍｓ）およびＰＷＭ信号の
オン時間ＴONのＴ１で割り切れない端数を除いた値をカ
ウントする。そして、この第１の８ビットタイマによる
ＰＷＭ信号のオン時間ＴONのカウント終了後、その残さ
れた端数を第２の８ビットタイマで引き続いてカウント
する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＰＷＭ制御によ
る定電流制御装置に関するものである。
る定電流制御装置に関するものである。
【０００２】
【従来の技術】従来より、この種の定電流制御装置とし
て、図４にその要部を示すような車速感応型のパワース
テアリング装置がある。同図において、１は車速セン
サ、２は制御部、３はトランジスタ、４はソレノイド、
５は電流検出用抵抗である。制御部２は、基準電流算出
部２−１と、定電流制御部２−２と、ソレノイド電流検
出部２−３と、Ａ／Ｄ変換部２−４と、デューティ比調
整部２−５と、ＰＷＭ信号出力部２−６とを備えてい
る。
て、図４にその要部を示すような車速感応型のパワース
テアリング装置がある。同図において、１は車速セン
サ、２は制御部、３はトランジスタ、４はソレノイド、
５は電流検出用抵抗である。制御部２は、基準電流算出
部２−１と、定電流制御部２−２と、ソレノイド電流検
出部２−３と、Ａ／Ｄ変換部２−４と、デューティ比調
整部２−５と、ＰＷＭ信号出力部２−６とを備えてい
る。
【０００３】このパワーステアリング装置では、車速セ
ンサ１からの検出車速が制御部２の基準電流算出部２−
１へ与えられ、検出車速に応じた基準電流（目標電流）
が算出される。この目標電流はディジタル値として定電
流制御部２−２へ与えられる。一方、ソレノイド電流検
出部２−３は、ソレノイド４に流れている電流（実電
流）を検出する。この検出された実電流はＡ／Ｄ変換部
２−４を介しディジタル値として定電流制御部２−２へ
与えられる。
ンサ１からの検出車速が制御部２の基準電流算出部２−
１へ与えられ、検出車速に応じた基準電流（目標電流）
が算出される。この目標電流はディジタル値として定電
流制御部２−２へ与えられる。一方、ソレノイド電流検
出部２−３は、ソレノイド４に流れている電流（実電
流）を検出する。この検出された実電流はＡ／Ｄ変換部
２−４を介しディジタル値として定電流制御部２−２へ
与えられる。
【０００４】定電流制御部２−２は、基準電流算出部２
−１からの目標電流とＡ／Ｄ変換部２−４からの実電流
との差を求め、その差をデューティ比調整部２−５へ送
る。デューティ比調整部２−５は、定電流制御部２−２
からの目標電流と実電流との差に応じてデューティ比を
調整し、ＰＷＭ信号出力部２−６へ送る。ＰＷＭ信号出
力部２−６は、デューティ比調整部２−５からのデュー
ティ比によってそのオン時間ＴONが定まるパルス信号を
ＰＷＭ信号とし（図５（ｂ）参照）、このＰＷＭ信号を
所定の周期（ＰＷＭ周期）Ｔｃでトランジスタ３のベー
スへ送る。これにより、トランジスタ３のオン／オフ時
間が調整され、ソレノイド４への実電流が目標電流に合
致するように制御される。
−１からの目標電流とＡ／Ｄ変換部２−４からの実電流
との差を求め、その差をデューティ比調整部２−５へ送
る。デューティ比調整部２−５は、定電流制御部２−２
からの目標電流と実電流との差に応じてデューティ比を
調整し、ＰＷＭ信号出力部２−６へ送る。ＰＷＭ信号出
力部２−６は、デューティ比調整部２−５からのデュー
ティ比によってそのオン時間ＴONが定まるパルス信号を
ＰＷＭ信号とし（図５（ｂ）参照）、このＰＷＭ信号を
所定の周期（ＰＷＭ周期）Ｔｃでトランジスタ３のベー
スへ送る。これにより、トランジスタ３のオン／オフ時
間が調整され、ソレノイド４への実電流が目標電流に合
致するように制御される。
【０００５】ここで、ＰＷＭ信号出力部２−６からのＰ
ＷＭ信号は、１６ビットタイマ（図示せず）を使用し、
１μｓの分解能で、ＰＷＭ周期Ｔｃを５ｍｓとして作ら
れる。すなわち、１６ビットタイマでは、０〜２15＝６
５５３６までカウント可能であり、分解能を１μｓとし
た場合、５ｍｓ＝５０００μｓまで問題なくカウントす
ることができる。したがって、ＰＷＭ信号出力部２−６
において、１６ビットタイマを用いてＰＷＭ周期Ｔｃ＝
５ｍｓを１μｓの分解能で繰り返しカウントすれば、Ｐ
ＷＭ周期Ｔｃのカウント開始時点（図５（ａ）に示すｔ
１点）でＰＷＭ信号を「Ｈ」レベルとし、ＴON時間カウ
ントした時点（図５（ａ）に示すｔ２点）でＰＷＭ信号
を「Ｌ」レベルとすることにより、図５（ｂ）に示すよ
うなＰＷＭ信号を作ることができる。
ＷＭ信号は、１６ビットタイマ（図示せず）を使用し、
１μｓの分解能で、ＰＷＭ周期Ｔｃを５ｍｓとして作ら
れる。すなわち、１６ビットタイマでは、０〜２15＝６
５５３６までカウント可能であり、分解能を１μｓとし
た場合、５ｍｓ＝５０００μｓまで問題なくカウントす
ることができる。したがって、ＰＷＭ信号出力部２−６
において、１６ビットタイマを用いてＰＷＭ周期Ｔｃ＝
５ｍｓを１μｓの分解能で繰り返しカウントすれば、Ｐ
ＷＭ周期Ｔｃのカウント開始時点（図５（ａ）に示すｔ
１点）でＰＷＭ信号を「Ｈ」レベルとし、ＴON時間カウ
ントした時点（図５（ａ）に示すｔ２点）でＰＷＭ信号
を「Ｌ」レベルとすることにより、図５（ｂ）に示すよ
うなＰＷＭ信号を作ることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のパワーステアリング装置によると、ＰＷＭ信
号を作るために１６ビットタイマを使用しているのでコ
ストアップとなる。なお、１６ビットタイマに代えて８
ビットタイマを使用することが考えられるが、８ビット
タイマでは０〜２7 ＝２５６までしかカウントすること
ができない。すなわち、８ビットタイマでは、分解能を
１μｓとした場合、２５６μｓまでしかカウントするこ
とができず、ＰＷＭ周期Ｔｃが短くなってしまう。分解
能を２０μｓとすれば、２０μｓ×２５６＝５１２０μ
ｓまでカウント可能とはなるが、すなわちＰＷＭ周期Ｔ
ｃを５ｍｓとすることができるが、１６ビットタイマの
場合に比べて分解能が荒くなる。また、１６ビットタイ
マに代えて、８ビットタイマを２本使用することが考え
られる。しかし、この２本の８ビットタイマを現在の１
６ビットタイマの様な使い方をしてまうと、専用のタイ
マになってしまうので、他の制御には利用することがで
きない。
うな従来のパワーステアリング装置によると、ＰＷＭ信
号を作るために１６ビットタイマを使用しているのでコ
ストアップとなる。なお、１６ビットタイマに代えて８
ビットタイマを使用することが考えられるが、８ビット
タイマでは０〜２7 ＝２５６までしかカウントすること
ができない。すなわち、８ビットタイマでは、分解能を
１μｓとした場合、２５６μｓまでしかカウントするこ
とができず、ＰＷＭ周期Ｔｃが短くなってしまう。分解
能を２０μｓとすれば、２０μｓ×２５６＝５１２０μ
ｓまでカウント可能とはなるが、すなわちＰＷＭ周期Ｔ
ｃを５ｍｓとすることができるが、１６ビットタイマの
場合に比べて分解能が荒くなる。また、１６ビットタイ
マに代えて、８ビットタイマを２本使用することが考え
られる。しかし、この２本の８ビットタイマを現在の１
６ビットタイマの様な使い方をしてまうと、専用のタイ
マになってしまうので、他の制御には利用することがで
きない。
【０００７】本発明はこのような課題を解決するために
なされたもので、その目的とするところは、ビット数の
少ないタイマを２本使用することによりビット数の多い
タイマを１本使用したと同等の制御を実現可能とし、す
なわちＰＷＭ周期を長く更に分解能を細かくとる制御を
実現可能とし、かつその内の１本を他の制御にも利用す
ることの可能な定電流制御装置を提供することにある。
なされたもので、その目的とするところは、ビット数の
少ないタイマを２本使用することによりビット数の多い
タイマを１本使用したと同等の制御を実現可能とし、す
なわちＰＷＭ周期を長く更に分解能を細かくとる制御を
実現可能とし、かつその内の１本を他の制御にも利用す
ることの可能な定電流制御装置を提供することにある。
【０００８】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、所定の周期でパルス信号（ＰＷＭ
信号）を発生し、このパルス信号のオン時間ＴONを調整
することによって、負荷への電流を所望の値に制御する
定電流制御装置において、第１のタイマ手段と第２のタ
イマ手段とを設け、第１のタイマ手段で、一定時間Ｔ１
をカウントし、この一定時間Ｔ１のカウントの繰り返し
によって、パルス信号の周期（ＰＷＭ周期）Ｔｃおよび
パルス信号のオン時間ＴONの前記一定時間Ｔ１で割り切
れない端数を除いた値をカウントし、第２のタイマ手段
で、第１のタイマ手段によるパルス信号のオン時間ＴON
のカウント終了後、その残された端数を引き続いてカウ
ントするようにしたものである。この発明によれば、第
１のタイマ手段および第２のタイマ手段を例えば８ビッ
トタイマとした場合、第１の８ビットタイマが一定時間
Ｔ１（２００μｓ）をカウントし、この一定時間Ｔ１の
カウントの繰り返しによって、ＰＷＭ周期Ｔｃ（５ｍ
ｓ）およびＰＷＭ信号のオン時間ＴON（８０４μｓ）の
Ｔ１で割り切れない端数を除いた値（８００μｓ）をカ
ウントする。そして、この第１の８ビットタイマによる
ＰＷＭ信号のオン時間ＴONのカウント終了後、その残さ
れた端数（４μｓ）を第２の８ビットタイマが引き続い
てカウントする。
るために、本発明は、所定の周期でパルス信号（ＰＷＭ
信号）を発生し、このパルス信号のオン時間ＴONを調整
することによって、負荷への電流を所望の値に制御する
定電流制御装置において、第１のタイマ手段と第２のタ
イマ手段とを設け、第１のタイマ手段で、一定時間Ｔ１
をカウントし、この一定時間Ｔ１のカウントの繰り返し
によって、パルス信号の周期（ＰＷＭ周期）Ｔｃおよび
パルス信号のオン時間ＴONの前記一定時間Ｔ１で割り切
れない端数を除いた値をカウントし、第２のタイマ手段
で、第１のタイマ手段によるパルス信号のオン時間ＴON
のカウント終了後、その残された端数を引き続いてカウ
ントするようにしたものである。この発明によれば、第
１のタイマ手段および第２のタイマ手段を例えば８ビッ
トタイマとした場合、第１の８ビットタイマが一定時間
Ｔ１（２００μｓ）をカウントし、この一定時間Ｔ１の
カウントの繰り返しによって、ＰＷＭ周期Ｔｃ（５ｍ
ｓ）およびＰＷＭ信号のオン時間ＴON（８０４μｓ）の
Ｔ１で割り切れない端数を除いた値（８００μｓ）をカ
ウントする。そして、この第１の８ビットタイマによる
ＰＷＭ信号のオン時間ＴONのカウント終了後、その残さ
れた端数（４μｓ）を第２の８ビットタイマが引き続い
てカウントする。
【０００９】
【発明の実施の形態】以下、本発明を実施の形態に基づ
き詳細に説明する。この実施の形態では、ＰＷＭ信号を
作るために、８ビットタイマを２本使用する。すなわ
ち、図４に示したパワーステアリング装置において、従
来はそのＰＷＭ信号出力部２−６において１６ビットタ
イマを１本使用していたが、この１６ビットタイマに代
えて８ビットタイマ（図示せず）を２本使用する。ここ
で、ＰＷＭ信号出力部２−６からのＰＷＭ信号は、１μ
ｓの分解能で、ＰＷＭ周期Ｔｃを５ｍｓとし、かつ２本
の８ビットタイマの内の１本を他の制御にも利用できる
ようにする。以下、この２本の８ビットタイマを使用し
てのＰＷＭ信号の生成状況について、その基本原理を図
１を参照しながら説明する。
き詳細に説明する。この実施の形態では、ＰＷＭ信号を
作るために、８ビットタイマを２本使用する。すなわ
ち、図４に示したパワーステアリング装置において、従
来はそのＰＷＭ信号出力部２−６において１６ビットタ
イマを１本使用していたが、この１６ビットタイマに代
えて８ビットタイマ（図示せず）を２本使用する。ここ
で、ＰＷＭ信号出力部２−６からのＰＷＭ信号は、１μ
ｓの分解能で、ＰＷＭ周期Ｔｃを５ｍｓとし、かつ２本
の８ビットタイマの内の１本を他の制御にも利用できる
ようにする。以下、この２本の８ビットタイマを使用し
てのＰＷＭ信号の生成状況について、その基本原理を図
１を参照しながら説明する。
【００１０】８ビットタイマでは０〜２7 ＝２５６まで
カウントすることができる。そこで、第１の８ビットタ
イマを使用し、１μｓの分解能で一定時間Ｔ１（２００
μｓ）を繰り返しカウントする。この一定時間Ｔ１のカ
ウントの繰り返しによって、ＰＷＭ周期Ｔｃ（５ｍｓ）
およびＰＷＭ信号のオン時間ＴONのＴ１で割り切れない
端数を除いた値をカウントする。そして、この第１の８
ビットタイマによるＰＷＭ信号のオン時間ＴONのカウン
ト終了後、その残された端数を第２の８ビットタイマで
引き続いてカウントする。
カウントすることができる。そこで、第１の８ビットタ
イマを使用し、１μｓの分解能で一定時間Ｔ１（２００
μｓ）を繰り返しカウントする。この一定時間Ｔ１のカ
ウントの繰り返しによって、ＰＷＭ周期Ｔｃ（５ｍｓ）
およびＰＷＭ信号のオン時間ＴONのＴ１で割り切れない
端数を除いた値をカウントする。そして、この第１の８
ビットタイマによるＰＷＭ信号のオン時間ＴONのカウン
ト終了後、その残された端数を第２の８ビットタイマで
引き続いてカウントする。
【００１１】例えば、ＰＷＭ信号のオン時間ＴONを８０
４μｓとした場合、ＰＷＭ周期ＴｃをＴ１によって除し
て得られる整数値２５（＝５ｍｓ／２００μｓ）をαと
し、ＴON時間をＴ１によって除して得られる整数値４
（＝８０４μｓ／２００μｓ）をβとしてＲＡＭ（図示
せず）にセットし、Ｔ１によるＴON時間の割り切れない
端数４（４μｓ）をγとして第２の８ビットタイマにセ
ットする。
４μｓとした場合、ＰＷＭ周期ＴｃをＴ１によって除し
て得られる整数値２５（＝５ｍｓ／２００μｓ）をαと
し、ＴON時間をＴ１によって除して得られる整数値４
（＝８０４μｓ／２００μｓ）をβとしてＲＡＭ（図示
せず）にセットし、Ｔ１によるＴON時間の割り切れない
端数４（４μｓ）をγとして第２の８ビットタイマにセ
ットする。
【００１２】そして、ＰＷＭ周期Ｔｃのカウント開始時
点で（図１（ａ）に示すｔ１点）、ＰＷＭ信号（図１
（ｄ））を「Ｈ」レベルとし、第１の８ビットタイマに
よるＴ１時間のカウント毎にαおよびβをカウントダウ
ンし（図１（ａ）および（ｂ））、βが０となった時点
で（図１（ｂ）に示すｔ２点）、第２の８ビットタイマ
を動作状態とする。そして、この第２の８ビットタイマ
により、１μｓ毎にγのカウントダウンを行ない、γが
０となった時点で（図１（ｃ）に示すｔ３点）、ＰＷＭ
信号を「Ｌ」レベルとする。なお、ＰＷＭ信号を「Ｌ」
レベルとした後は、第２の８ビットタイマは動作停止と
する。そして、αが０となった時点（図１（ａ）に示す
ｔ４点）を次のＰＷＭ周期Ｔｃのカウント開始時点とし
て、上述した動作を繰り返す。
点で（図１（ａ）に示すｔ１点）、ＰＷＭ信号（図１
（ｄ））を「Ｈ」レベルとし、第１の８ビットタイマに
よるＴ１時間のカウント毎にαおよびβをカウントダウ
ンし（図１（ａ）および（ｂ））、βが０となった時点
で（図１（ｂ）に示すｔ２点）、第２の８ビットタイマ
を動作状態とする。そして、この第２の８ビットタイマ
により、１μｓ毎にγのカウントダウンを行ない、γが
０となった時点で（図１（ｃ）に示すｔ３点）、ＰＷＭ
信号を「Ｌ」レベルとする。なお、ＰＷＭ信号を「Ｌ」
レベルとした後は、第２の８ビットタイマは動作停止と
する。そして、αが０となった時点（図１（ａ）に示す
ｔ４点）を次のＰＷＭ周期Ｔｃのカウント開始時点とし
て、上述した動作を繰り返す。
【００１３】以上の説明から分かるように、この実施の
形態では、２本の８ビットタイマを使用することによっ
て、１６ビットタイマを１本使用したと同等の制御が実
現される。すなわち、ＰＷＭ周期Ｔｃを５ｍｓとし、分
解能を１μｓとする制御が実現される。また、この実施
の形態によれば、第１の８ビットタイマが常に一定時間
Ｔ１＝２００μｓをカウントしているので、この第１の
８ビットタイマを他の制御にも使用することができる。
例えば、車速検出に際し、その車速パルスの周期測定用
のタイマとして使用することができる。
形態では、２本の８ビットタイマを使用することによっ
て、１６ビットタイマを１本使用したと同等の制御が実
現される。すなわち、ＰＷＭ周期Ｔｃを５ｍｓとし、分
解能を１μｓとする制御が実現される。また、この実施
の形態によれば、第１の８ビットタイマが常に一定時間
Ｔ１＝２００μｓをカウントしているので、この第１の
８ビットタイマを他の制御にも使用することができる。
例えば、車速検出に際し、その車速パルスの周期測定用
のタイマとして使用することができる。
【００１４】次に、図２および図３に示すフローチャー
トを参照しながら、制御部２での具体的な処理動作につ
いて説明する。図２（ａ）はメインルーチンであり、初
期設定の後（ステップ２０１）、車速検出を行い（ステ
ップ２０２）、その検出車速に応ずる基準電流（目標電
流）をディジタル値として求める（ステップ２０３）。
トを参照しながら、制御部２での具体的な処理動作につ
いて説明する。図２（ａ）はメインルーチンであり、初
期設定の後（ステップ２０１）、車速検出を行い（ステ
ップ２０２）、その検出車速に応ずる基準電流（目標電
流）をディジタル値として求める（ステップ２０３）。
【００１５】今、図１におけるｔ１点にあって、第１の
８ビットタイマ（ＴＩＭＥＲ１）が２００μｓをカウン
トアップしたとする。すると、ＴＩＭＥＲ１割り込みが
かかり、ソレノイド電流（実電流）のＡ／Ｄ変換を開始
する（図３に示すステップ３０１）。そして、「α←α
−１」とし（ステップ３０２）、α＝０か否かをチェッ
クする（ステップ３０３）。この場合、それまでのＴＩ
ＭＥＲ１割り込みによるカウントダウンにより、このＴ
ＩＭＥＲ１割り込み時点ではα＝１とされているので、
ステップ３０２ではα＝０とされる。したがって、ステ
ップ３０３でのＹＥＳに応じて、ステップ３０４へ進
む。
８ビットタイマ（ＴＩＭＥＲ１）が２００μｓをカウン
トアップしたとする。すると、ＴＩＭＥＲ１割り込みが
かかり、ソレノイド電流（実電流）のＡ／Ｄ変換を開始
する（図３に示すステップ３０１）。そして、「α←α
−１」とし（ステップ３０２）、α＝０か否かをチェッ
クする（ステップ３０３）。この場合、それまでのＴＩ
ＭＥＲ１割り込みによるカウントダウンにより、このＴ
ＩＭＥＲ１割り込み時点ではα＝１とされているので、
ステップ３０２ではα＝０とされる。したがって、ステ
ップ３０３でのＹＥＳに応じて、ステップ３０４へ進
む。
【００１６】ステップ３０４ではＰＷＭ信号を「Ｈ」レ
ベルとする。そして、ステップ３０５へ進み、ＰＷＭ周
期ＴｃをＴ１で除して得られる整数値２５（＝５ｍｓ／
２００μｓ）をαとしてセットする。また、β＝１５，
γ＝０としてセットし（ステップ３０６，３０７）、周
期フラグをセットのうえ（ステップ３０８）、ステップ
３０９へ進む。
ベルとする。そして、ステップ３０５へ進み、ＰＷＭ周
期ＴｃをＴ１で除して得られる整数値２５（＝５ｍｓ／
２００μｓ）をαとしてセットする。また、β＝１５，
γ＝０としてセットし（ステップ３０６，３０７）、周
期フラグをセットのうえ（ステップ３０８）、ステップ
３０９へ進む。
【００１７】ステップ３０９ではＰＷＭ信号が「Ｈ」レ
ベルか否かをチェックする。この場合、ＰＷＭ信号は先
のステップ３０４で「Ｈ」レベルとされているので、ス
テップ３１０へ進む。ステップ３１０ではβ＝０か否か
をチェックする。この場合、先のステップ３０６でβ＝
１５とされているので、ステップ３１０でのＮＯに応
じ、ステップ３１３へ進んで「β←β−１」としたう
え、ステップ３１４へ進む。
ベルか否かをチェックする。この場合、ＰＷＭ信号は先
のステップ３０４で「Ｈ」レベルとされているので、ス
テップ３１０へ進む。ステップ３１０ではβ＝０か否か
をチェックする。この場合、先のステップ３０６でβ＝
１５とされているので、ステップ３１０でのＮＯに応
じ、ステップ３１３へ進んで「β←β−１」としたう
え、ステップ３１４へ進む。
【００１８】ステップ３１４ではソレノイド電流のＡ／
Ｄ変換の終了をチェックする。ソレノイド電流のＡ／Ｄ
変換が終了すれば、そのソレノイド電流のＡ／Ｄ変換値
を「ＳＯＬＣＯＵＮＴ」と加算し、新たなる「ＳＯＬＣ
ＯＵＮＴ」を得る（ステップ３１５）。これにより、
「ＳＯＬＣＯＵＮＴ」は、前回のＰＷＭ周期Ｔｃ中での
２００μｓ毎のソレノイド電流のＡ／Ｄ変換値の合計値
とされる。
Ｄ変換の終了をチェックする。ソレノイド電流のＡ／Ｄ
変換が終了すれば、そのソレノイド電流のＡ／Ｄ変換値
を「ＳＯＬＣＯＵＮＴ」と加算し、新たなる「ＳＯＬＣ
ＯＵＮＴ」を得る（ステップ３１５）。これにより、
「ＳＯＬＣＯＵＮＴ」は、前回のＰＷＭ周期Ｔｃ中での
２００μｓ毎のソレノイド電流のＡ／Ｄ変換値の合計値
とされる。
【００１９】そして、ステップ３１６へ進み、周期フラ
グがセットされているか否かをチェックする。この場
合、先のステップ３０８で周期フラグがセットされてい
るので、ステップ３１６でのＹＥＳに応じステップ３１
７へ進む。ステップ３１７では周期フラグをリセットす
る。そして、ステップ３１８へ進み、「ＳＯＬＣＯＵＮ
Ｔ」を「ＳＯＬＳＵＭ」とする。そして、「ＳＯＬＣＯ
ＵＮＴ」を０としたうえ（ステップ３１９）、先のステ
ップ２０３で得た目標電流のＡ／Ｄ変換値と「ＳＯＬＳ
ＵＭ」との差を求め、すなわち目標電流と実電流との差
を求め、その差をＳＡとする（ステップ３２０）。
グがセットされているか否かをチェックする。この場
合、先のステップ３０８で周期フラグがセットされてい
るので、ステップ３１６でのＹＥＳに応じステップ３１
７へ進む。ステップ３１７では周期フラグをリセットす
る。そして、ステップ３１８へ進み、「ＳＯＬＣＯＵＮ
Ｔ」を「ＳＯＬＳＵＭ」とする。そして、「ＳＯＬＣＯ
ＵＮＴ」を０としたうえ（ステップ３１９）、先のステ
ップ２０３で得た目標電流のＡ／Ｄ変換値と「ＳＯＬＳ
ＵＭ」との差を求め、すなわち目標電流と実電流との差
を求め、その差をＳＡとする（ステップ３２０）。
【００２０】そして、ＳＡ＝０か否かをチェックし（ス
テップ３２１）、ＳＡ＝０であれば直ちにステップ３２
５へ進み、ＳＡ＝０でなければステップ３２２へ進む。
ステップ３２２では、実電流と目標電流との大小をチェ
ックし、目標電流＞実電流であればステップ３２３へ進
み、目標電流≦実電流であればステップ３２４へ進む。
テップ３２１）、ＳＡ＝０であれば直ちにステップ３２
５へ進み、ＳＡ＝０でなければステップ３２２へ進む。
ステップ３２２では、実電流と目標電流との大小をチェ
ックし、目標電流＞実電流であればステップ３２３へ進
み、目標電流≦実電流であればステップ３２４へ進む。
【００２１】ステップ３２３では、前回のＰＷＭ周期で
のＰＷＭ信号のオン時間ＴONに目標電流と実電流との差
ＳＡに応じた時間ＴSAを加算し、今回のＰＷＭ周期での
ＰＷＭ信号のオン時間ＴONとする。また、ステップ３２
４では、前回のＰＷＭ周期でのＰＷＭ信号のオン時間Ｔ
ONから目標電流と実電流との差ＳＡに応じた時間ＴSAを
減算し、今回のＰＷＭ周期でのＰＷＭ信号のオン時間Ｔ
ONとする。ステップ３２５では、今回のＰＷＭ周期での
ＰＷＭ信号のオン時間ＴONをＴ１（＝２００μｓ）で除
し、これによって得られる整数値をβとし、割り切れな
い端数をγとしてセットする。この場合、ＴON＝８０４
μｓとすれば、β＝４、γ＝４として得られる。
のＰＷＭ信号のオン時間ＴONに目標電流と実電流との差
ＳＡに応じた時間ＴSAを加算し、今回のＰＷＭ周期での
ＰＷＭ信号のオン時間ＴONとする。また、ステップ３２
４では、前回のＰＷＭ周期でのＰＷＭ信号のオン時間Ｔ
ONから目標電流と実電流との差ＳＡに応じた時間ＴSAを
減算し、今回のＰＷＭ周期でのＰＷＭ信号のオン時間Ｔ
ONとする。ステップ３２５では、今回のＰＷＭ周期での
ＰＷＭ信号のオン時間ＴONをＴ１（＝２００μｓ）で除
し、これによって得られる整数値をβとし、割り切れな
い端数をγとしてセットする。この場合、ＴON＝８０４
μｓとすれば、β＝４、γ＝４として得られる。
【００２２】第１の８ビットタイマ（ＴＩＭＥＲ１）が
次の２００μｓをカウントアップすると、ステップ３０
１を経たステップ３０２において、「α←α−１」とさ
れる。この場合、先のステップ３０５でα＝２５として
セットされているので、α＝２４となる。したがって、
ステップ３０３でのＮＯに応じ、直ちにステップ３０９
へへ進む。そして、ステップ３０９でのＹＥＳに応じて
ステップ３１０へ進み、ステップ３１０でのＮＯに応じ
てステップ３１３へ進み、「β←β−１」とする。この
場合、先のステップ３２５においてβ＝４とされている
ので、ステップ３１３ではβ＝４−１＝３とされる。
次の２００μｓをカウントアップすると、ステップ３０
１を経たステップ３０２において、「α←α−１」とさ
れる。この場合、先のステップ３０５でα＝２５として
セットされているので、α＝２４となる。したがって、
ステップ３０３でのＮＯに応じ、直ちにステップ３０９
へへ進む。そして、ステップ３０９でのＹＥＳに応じて
ステップ３１０へ進み、ステップ３１０でのＮＯに応じ
てステップ３１３へ進み、「β←β−１」とする。この
場合、先のステップ３２５においてβ＝４とされている
ので、ステップ３１３ではβ＝４−１＝３とされる。
【００２３】そして、ステップ３１４において、ソレノ
イド電流のＡ／Ｄ変換が終了すれば、そのソレノイド電
流のＡ／Ｄ変換値を「ＳＯＬＣＯＵＮＴ」と加算し、新
たなる「ＳＯＬＣＯＵＮＴ」とする。この場合、先のス
テップ３１９にて「ＳＯＬＣＯＵＮＴ」は０とされてい
るので、ステップ３１５で得られる「ＳＯＬＣＯＵＮ
Ｔ」は今回のＰＷＭ周期Ｔｃ中の最初の２００μｓでの
ソレノイド電流のＡ／Ｄ変換値とされる。そして、ステ
ップ３１６へ進み、周期フラグがセットされているか否
かをチェックする。この場合、先のステップ３１７で周
期フラグがリセットされているので、ステップ３１７以
降の処理へは進まず、メインルーチンへリターンする。
イド電流のＡ／Ｄ変換が終了すれば、そのソレノイド電
流のＡ／Ｄ変換値を「ＳＯＬＣＯＵＮＴ」と加算し、新
たなる「ＳＯＬＣＯＵＮＴ」とする。この場合、先のス
テップ３１９にて「ＳＯＬＣＯＵＮＴ」は０とされてい
るので、ステップ３１５で得られる「ＳＯＬＣＯＵＮ
Ｔ」は今回のＰＷＭ周期Ｔｃ中の最初の２００μｓでの
ソレノイド電流のＡ／Ｄ変換値とされる。そして、ステ
ップ３１６へ進み、周期フラグがセットされているか否
かをチェックする。この場合、先のステップ３１７で周
期フラグがリセットされているので、ステップ３１７以
降の処理へは進まず、メインルーチンへリターンする。
【００２４】以下同様にして、第１の８ビットタイマが
２００μｓをカウントする毎に、上述した動作を繰り返
す。これにより、２００μｓが経過する毎に、ステップ
３１３においてβがカウントダウンされて行く。ここ
で、β＝０となると、すなわち図１におけるｔ１時点よ
り８００μｓが経過すると、ステップ３１０でのＹＥＳ
に応じてステップ３１１へ進み、第２の８ビットタイマ
（ＴＩＭＥＲ２）のカウントが開始される（第１図
（ｃ）に示すｔ２点）。そして、この第２の８ビットタ
イマの割り込みが許可されて（ステップ３１２）、ステ
ップ３１４以降の処理へと移行する。
２００μｓをカウントする毎に、上述した動作を繰り返
す。これにより、２００μｓが経過する毎に、ステップ
３１３においてβがカウントダウンされて行く。ここ
で、β＝０となると、すなわち図１におけるｔ１時点よ
り８００μｓが経過すると、ステップ３１０でのＹＥＳ
に応じてステップ３１１へ進み、第２の８ビットタイマ
（ＴＩＭＥＲ２）のカウントが開始される（第１図
（ｃ）に示すｔ２点）。そして、この第２の８ビットタ
イマの割り込みが許可されて（ステップ３１２）、ステ
ップ３１４以降の処理へと移行する。
【００２５】第２の８ビットタイマのカウントが開始さ
れ、先のステップ３２５で求められたγで規定される４
μｓが経過すると、ＴＩＭＥＲ２割り込みがかかり、Ｐ
ＷＭ信号が「Ｌ」レベルとされる（図２（ｂ）に示すス
テップ４０１：図１（ｄ）におけるｔ３点）。そして、
第２の８ビットタイマの割り込みが禁止され（ステップ
４０２）、第２の８ビットタイマのカウントが停止され
る（ステップ４０３）。
れ、先のステップ３２５で求められたγで規定される４
μｓが経過すると、ＴＩＭＥＲ２割り込みがかかり、Ｐ
ＷＭ信号が「Ｌ」レベルとされる（図２（ｂ）に示すス
テップ４０１：図１（ｄ）におけるｔ３点）。そして、
第２の８ビットタイマの割り込みが禁止され（ステップ
４０２）、第２の８ビットタイマのカウントが停止され
る（ステップ４０３）。
【００２６】一方、第１の８ビットタイマは一定時間Ｔ
１のカウントを繰り返し、２００μｓ経過する毎にステ
ップ３０２においてαがカウントダウンされて行く。こ
こで、α＝０となると、すなわち図１におけるｔ１時点
より５ｍｓが経過すると、ステップ３０３でのＹＥＳに
応じてステップ３０４へ進み、ＰＷＭ信号を「Ｈ」レベ
ルとする（図１（ｄ）に示すｔ４点）。
１のカウントを繰り返し、２００μｓ経過する毎にステ
ップ３０２においてαがカウントダウンされて行く。こ
こで、α＝０となると、すなわち図１におけるｔ１時点
より５ｍｓが経過すると、ステップ３０３でのＹＥＳに
応じてステップ３０４へ進み、ＰＷＭ信号を「Ｈ」レベ
ルとする（図１（ｄ）に示すｔ４点）。
【００２７】なお、上述した実施の形態では、１６ビッ
トタイマを１本使用したと同等の制御を実現するものと
して、８ビットタイマを２本使用した場合の使用状況に
ついて説明した。これと同じ技術を利用すれば、３２ビ
ットタイマを１本使用したと同等の制御を２本の１６ビ
ットタイマで実現することが可能となるし、８ビットタ
イマを１本使用したと同等の制御を２本の４ビットタイ
マで実現することが可能となる。また、上述した実施の
形態では、パワーステアリング装置への適用例として説
明したが、パワーステアリング装置に限るものではな
く、ＰＷＭ制御による各種の定電流制御装置に適用する
ことが可能である。
トタイマを１本使用したと同等の制御を実現するものと
して、８ビットタイマを２本使用した場合の使用状況に
ついて説明した。これと同じ技術を利用すれば、３２ビ
ットタイマを１本使用したと同等の制御を２本の１６ビ
ットタイマで実現することが可能となるし、８ビットタ
イマを１本使用したと同等の制御を２本の４ビットタイ
マで実現することが可能となる。また、上述した実施の
形態では、パワーステアリング装置への適用例として説
明したが、パワーステアリング装置に限るものではな
く、ＰＷＭ制御による各種の定電流制御装置に適用する
ことが可能である。
【００２８】
【発明の効果】以上説明したことから明らかなように本
発明によれば、第１のタイマ手段および第２のタイマ手
段を例えば８ビットタイマとした場合、第１の８ビット
タイマが一定時間Ｔ１をカウントし、この一定時間Ｔ１
のカウントの繰り返しによって、ＰＷＭ周期およびＰＷ
Ｍ信号のオン時間ＴONのＴ１で割り切れない端数を除い
た値をカウントし、この第１の８ビットタイマによるＰ
ＷＭ信号のオン時間ＴONのカウント終了後、その残され
た端数を第２の８ビットタイマが引き続いてカウントす
るので、１６ビットタイマを１本使用したと同等の制御
が実現可能となり、すなわちＰＷＭ周期を長く更に分解
能を細かくとる制御が実現可能となり、かつその内の１
本を他の制御にも利用することが可能となる。
発明によれば、第１のタイマ手段および第２のタイマ手
段を例えば８ビットタイマとした場合、第１の８ビット
タイマが一定時間Ｔ１をカウントし、この一定時間Ｔ１
のカウントの繰り返しによって、ＰＷＭ周期およびＰＷ
Ｍ信号のオン時間ＴONのＴ１で割り切れない端数を除い
た値をカウントし、この第１の８ビットタイマによるＰ
ＷＭ信号のオン時間ＴONのカウント終了後、その残され
た端数を第２の８ビットタイマが引き続いてカウントす
るので、１６ビットタイマを１本使用したと同等の制御
が実現可能となり、すなわちＰＷＭ周期を長く更に分解
能を細かくとる制御が実現可能となり、かつその内の１
本を他の制御にも利用することが可能となる。
【図１】 本発明において８ビットタイマを２本使用し
てのＰＷＭ信号の生成状況を説明するためのタイムチャ
ートである。
てのＰＷＭ信号の生成状況を説明するためのタイムチャ
ートである。
【図２】 制御部での具体的な処理動作を説明するため
のフローチャート（メインルーチン、ＴＩＭＥＲ２割り
込み処理ルーチン）である。
のフローチャート（メインルーチン、ＴＩＭＥＲ２割り
込み処理ルーチン）である。
【図３】 制御部での具体的な処理動作を説明するため
のフローチャート（ＴＩＭＥＲ１割り込み処理ルーチ
ン）である。
のフローチャート（ＴＩＭＥＲ１割り込み処理ルーチ
ン）である。
【図４】 従来および本発明に係るパワーステアリング
装置の要部を示すブロック図である。
装置の要部を示すブロック図である。
【図５】 従来において１６ビットタイマを１本使用し
てのＰＷＭ信号の生成状況を説明するためのタイムチャ
ートである。
てのＰＷＭ信号の生成状況を説明するためのタイムチャ
ートである。
１…車速センサ、２…制御部、３…トランジスタ、４…
ソレノイド、５…電流検出用抵抗、２−１…基準電流算
出部、２−２…定電流制御部、２−３…ソレノイド電流
検出部、２−４…Ａ／Ｄ変換部、２−５…デューティ比
調整部、２−６…ＰＷＭ信号出力部。
ソレノイド、５…電流検出用抵抗、２−１…基準電流算
出部、２−２…定電流制御部、２−３…ソレノイド電流
検出部、２−４…Ａ／Ｄ変換部、２−５…デューティ比
調整部、２−６…ＰＷＭ信号出力部。
Claims (2)
- 【請求項１】 所定の周期でパルス信号を発生し、この
パルス信号のオン時間ＴONを調整することによって、負
荷への電流を所望の値に制御する定電流制御装置におい
て、 一定時間Ｔ１をカウントし、この一定時間Ｔ１のカウン
トの繰り返しによって、前記パルス信号の周期Ｔｃおよ
び前記パルス信号のオン時間ＴONの前記一定時間Ｔ１で
割り切れない端数を除いた値をカウントする第１のタイ
マ手段と、 この第１のタイマ手段による前記パルス信号のオン時間
ＴONのカウント終了後、その残された端数を引き続いて
カウントする第２のタイマ手段とを備えたことを特徴と
する定電流制御装置。 - 【請求項２】 請求項１において、第１および第２のタ
イマ手段が８ビットのタイマであることを特徴とする定
電流制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8214528A JPH1063357A (ja) | 1996-08-14 | 1996-08-14 | 定電流制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8214528A JPH1063357A (ja) | 1996-08-14 | 1996-08-14 | 定電流制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1063357A true JPH1063357A (ja) | 1998-03-06 |
Family
ID=16657227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8214528A Pending JPH1063357A (ja) | 1996-08-14 | 1996-08-14 | 定電流制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1063357A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7779288B2 (en) | 2007-03-19 | 2010-08-17 | Kabushiki Kaisha Toshiba | High resolution timer circuit and time count method for suppressing increase in storage capacity |
-
1996
- 1996-08-14 JP JP8214528A patent/JPH1063357A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7779288B2 (en) | 2007-03-19 | 2010-08-17 | Kabushiki Kaisha Toshiba | High resolution timer circuit and time count method for suppressing increase in storage capacity |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1063357A (ja) | 定電流制御装置 | |
| JPS593626Y2 (ja) | 周波数．電圧変換回路 | |
| JPH0511786B2 (ja) | ||
| JPH0457092B2 (ja) | ||
| JPS5615192A (en) | Input pulse frequency controller for stepping motor | |
| JP4088398B2 (ja) | 時間符号化装置 | |
| JPH0136286Y2 (ja) | ||
| JP3138087B2 (ja) | 織機の定位置停止制御装置 | |
| JPH08116693A (ja) | ステッピングモータの駆動回路 | |
| JP3072601B2 (ja) | 荷電粒子ビーム加速装置 | |
| JPS55153296A (en) | Method for controlling speed of pulse motor | |
| JPS5816810B2 (ja) | Ａｄ変換装置 | |
| JPS55134406A (en) | Gain initial value adjustment unit of servo system driving unit | |
| JPH06211153A (ja) | 車両のアクチュエータ制御装置 | |
| JP2550649Y2 (ja) | トリガ信号発生回路 | |
| JPS57168773A (en) | Short circuit transfer arc welding machine | |
| JPH0756382B2 (ja) | 給湯器の流入ガス圧調整方法 | |
| JPH0697235B2 (ja) | 加速度計出力の読み取り装置 | |
| SU1211885A1 (ru) | Преобразователь интервала между импульсами в длительность импульсов | |
| JP2001305242A5 (ja) | ||
| JPS6450779A (en) | Controller for motor for main shaft | |
| JPS55153297A (en) | Method for controlling speed of pulse motor | |
| JPH082188B2 (ja) | 電動機の速度制御方法 | |
| JPS61196778A (ja) | 電動機の制御装置 | |
| JPS6327086A (ja) | 半導体レ−ザ出力制御装置 |