JPH1063375A - 通信システム - Google Patents

Abstract

(57)【要約】 【課題】 スレーブユニットの初期化時間がマスタユニ
ットの初期化時間よりも長い場合でも、簡易な構成、か
つ簡単な処理でシステムを正常に立ち上げられるように
すること。 【解決手段】 マスタユニット１と、このマスタユニッ
ト１の初期化時間よりも長い初期化時間で初期化処理を
実施するスレーブユニット２とを増設バス及び信号線５
で結合しており、システムリセット時には、信号線５は
リセット信号ＲＳ１２によりアクティブ状態となるた
め、スレーブユニット２では、スレーブ用マイクロプロ
セッサ２０の制御で、リセット解除を検知して初期化処
理を実行し、その初期化処理を終了した際に、リセット
信号解除回路２１に対して出力信号ＯＵＴＳを供給し
て、信号線５をアクティブ状態からハイインピーダンス
状態に移行させ、マスタユニット１のリセット解除を行
う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、通信システムに
関し、詳細には、マスタユニットと１または複数のスレ
ーブユニットとを通信線で結合し、その通信線を介した
データ通信によってシステムリセット解除を制御する通
信システムに関する。

【０００２】

【従来の技術】図４は従来例による通信システムの内部
構成を示すブロック図である。同図に示した通信システ
ムは、マスタユニット５０とスレーブユニット６０とを
増設バス７０で結合させた構成であり、増設バス７０を
介してマスタユニット５０とスレーブユニット６０間の
データ通信を実施する。

【０００３】マスタユニット５０は、マスタ用マイクロ
プロセッサ５２に、マスタ用主メモリ５１とリセット信
号生成部５３とをバスで接続させた構成である。このマ
スタユニット５０は、マスタ用マイクロプロセッサ５２
とこれに接続される内部の各ユニットや外部のスレーブ
ユニット６０との間のデータ通信を通して、システム全
体を統括的に管理する。

【０００４】マスタ用主メモリ５１はマスタユニット５
０が動作するための初期化プログラム等の制御プログラ
ムを格納した図示せぬＲＯＭやワークエリア等の用途で
使用する図示せぬＲＡＭを具備している。マスタ用マイ
クロプロセッサ５２は、マスタ用主メモリ５１の図示せ
ぬＲＯＭやＲＡＭをアクセスして演算処理や制御手続き
を実施する。

【０００５】リセット信号生成部５３は、マスタユニッ
ト５０内のマスタ用マイクロプロセッサ５２と、マスタ
ユニット５０外のスレーブユニット６０（後述のスレー
ブ用マイクロプロセッサ６２）とに、増設バス７０とは
別に設けた信号線７１で接続されている。このリセット
信号生成部５３は、システムリセット用のリセット信号
ＲＳ１，ＲＳ２を発生して、一方のリセット信号ＲＳ１
を信号線７２を介してマスタ用マイクロプロセッサ５２
に供給し、他方のリセット信号ＲＳ２を信号線７１を介
して後述のスレーブ用マイクロプロセッサ６２に供給す
る。

【０００６】スレーブユニット６０は、スレーブ用マイ
クロプロセッサ６２に、スレーブ用主メモリ６１をバス
で接続させた構成である。このスレーブユニット６０
は、マスタユニット５０から増設バス７０や信号線７１
を介して伝送されるデータに従って制御される。

【０００７】スレーブ用主メモリ６１は、スレーブ用マ
イクロプロセッサ６２によってアクセス可能状態で各種
制御プログラムを格納している。スレーブ用マイクロプ
ロセッサ６２は、スレーブユニット６０全体をスレーブ
用主メモリ６１に格納されている各制御プログラムに従
って制御する。

【０００８】つぎに、動作について説明する。図４に示
した通信システムでは、システムの電源が投入される
と、リセット信号生成部５３は各ユニットが動作可能な
電圧に到達したという判断を下して、すでに発生してい
るマスタユニット用のリセット信号ＲＳ１とスレーブユ
ニット用のリセット信号ＲＳ２とを解除する。

【０００９】リセット信号ＲＳ１，ＲＳ２が解除された
後は、マスタユニット５０、スレーブユニット６０はそ
れぞれマスタ用マイクロプロセッサ５２、スレーブ用マ
イクロプロセッサ６２の制御に従って初期化を開始す
る。

【００１０】例えば、マスタユニット５０では、マスタ
用マイクロプロセッサ５２がマスタ用主メモリ５１に記
憶されている初期化プログラムを実行して、マスタユニ
ット５０内部を初期化する。また、スレーブユニット６
０では、スレーブ用マイクロプロセッサ６２がスレーブ
用主メモリ６１に記憶されている初期化プログラムを実
行して、スレーブユニット６０内部を初期化する。

【００１１】マスタユニット５０が初期化を終了した場
合には、増設バス７０を介してスレーブユニット６０に
データ送受信要求等でアクセスを開始するので、スレー
ブユニット６０はマスタユニット５０の送受信要求に対
して応答する。

【００１２】つぎに、図４に示した通信システムの具体
的な使用例について説明する。図５は従来例による通信
システムの具体的な構成を示すブロック図である。同図
に示した通信システムは、図４に示した通信システムを
さらに具体化して示したものである。マスタユニット５
０にはＦＡ（ファクトリオートメーション）現場等にお
いてＩ／Ｏ制御を管理するプログラマブルコントローラ
（以下にＰＬＣと称する）５０ａが適用され、スレーブ
ユニット６０にはパーソナルコンピュータ相当の内部ア
ーキテクチャを有するパーソナルコンピュータユニット
（以下にパソコンユニットと称する）６０ａが適用され
る。

【００１３】ＰＬＣ５０ａは、前述のマスタユニット５
０の内部構成にさらにエラー検出部５４と警報出力部５
５とを付加した構成である。エラー検出部５４は、マス
タ用マイクロプロセッサ５２に接続される内部バスに接
続され、エラーを検知して後段の警報出力部５５にエラ
ー検出信号を出力する。警報出力部５５は、エラー検出
部５４からエラー検出信号を受け取ると、警報を出力す
る。

【００１４】パソコンユニット６０ａは、前述のスレー
ブユニット６０の内部構成にさらにディスクシステムを
構成するためのハードディスクドライブ（以下にＨＤＤ
と称する）６３を付加して、スレーブ用主メモリ６１に
スレーブ用ＤＲＡＭ６１ａを適用させた構成である。

【００１５】ＨＤＤ６３は、スレーブ用マイクロプロセ
ッサ６２の起動ソフトウェアとして作動するオペレーテ
ィングシステム（以下にＯＳと称する）６４やこのＯＳ
６４に従って作動する各種アプリケーションプログラム
を格納している。

【００１６】スレーブ用ＤＲＡＭ６１ａは、ＨＤＤ６３
に格納されているＯＳ６４や各種アプリケーションプロ
グラムをスレーブ用マイクロプロセッサ６２の制御に従
って格納する。

【００１７】つぎに、動作について説明する。図５に示
したＰＬＣ５０ａでは、マスタ用マイクロプロセッサ５
２はリセット信号生成部５３から検出されるリセット信
号ＲＳ１が解除された後に初期化を実行する。したがっ
て、そのＰＬＣ５０ａに結合されるパソコンユニット６
０ａは、ＰＬＣ５０ａの初期化時間内に内部の初期化を
終了させ、ＰＬＣ５０ａの初期化終了時点でそのＰＬＣ
５０ａからアクセス可能に待機することになる。

【００１８】図５に示した通信システムでは、スレーブ
ユニット６０は、パソコンユニット６０ａの例のよう
に、独自にＯＳ６４や各種アプリケーションプログラム
を有しているため、これらの制御プログラムを大容量の
ＨＤＤ６３に組み込んで管理することが一般的である。

【００１９】このため、パソコンユニット６０ａは、リ
セット信号ＲＳ２が解除されると、その後、各種制御プ
ログラムをスレーブ用ＤＲＡＭ６１ａへ組み込むという
初期化処理を実行する。すなわち、この初期化処理の段
階で、ＯＳ６４や各種アプリケーションプログラムを読
み出すために、ＨＤＤ６３へのアクセスが行われる。

【００２０】このように、パソコンユニット６０ａで
は、初期化の際にハードディスクへのアクセスが必要と
なることから、そのアクセス時間はＰＬＣ５０ａにおけ
るＲＯＭやＲＡＭへのアクセス時間に比べてはるかに遅
くなる。このため、パソコンユニット６０ａにおいて
は、アクセス時間がＰＬＣ５０ａの数秒に対して数分間
にも及ぶこともあり、パソコンユニット６０ａの初期化
時間はＰＬＣ５０ａに比べて長い時間を必要とする。

【００２１】この図５に示した通信システムにおいて、
電源オン操作があったり、ハードウェアリセットが解除
された後には、ＰＬＣ５０ａ及びパソコンユニット６０
ａは初期化を開始する。

【００２２】この後、ＰＬＣ５０ａが初期化を終了する
と、この時点ではパソコンユニット６０ａはまだ初期化
未終了となる。このため、ＰＬＣ５０ａがパソコンユニ
ット６０ａに対してデータ送受信要求を行っても、パソ
コンユニット６０ａは初期化の最中であることから応答
をできない状態である。

【００２３】このような場合、ＰＬＣ５０ａ内に設けら
れたエラー検出部５４は、アクセス後の応答時間をチェ
ックし、予め設定した応答時間を超えても応答がなけれ
ば、パソコンユニット６０ａに故障ありという判断を下
している。

【００２４】エラー検出部５４は、その故障という判断
結果に従ってエラー検出信号を警報出力部５５に供給し
て警報を出力させると共に、安全性の観点からマスタ用
マイクロプロセッサ５２に対してシステム全体の稼働を
停止させる旨の通知を行う。

【００２５】従来は、上述したように、ＰＬＣ５０ａと
パソコンユニット６０ａ間の初期化時間の相違から、パ
ソコンユニット６０ａ側の初期化時間の遅れで通信シス
テム全体を停止させてしまうという不具合が生じてい
た。

【００２６】そこで、近年、このような不具合を解消す
るために、ＰＬＣ５０ａにソフトウェアタイマ等の遅延
手段を組み込んでＰＬＣ５０ａ側の初期化時間をパソコ
ンユニット６０ａよりも遅延させることで、パソコンユ
ニット６０ａがＰＬＣ５０ａよりも早期に初期化を終了
できるようにした通信システムが構築されている。

【００２７】この種の近似技術として、特開平１−２０
５３１２号公報、特開昭６３−１２１９６６号公報、特
開平４−３０１９５２号公報等がある。

【００２８】上記近似技術について、特開平１−２０５
３１２号公報には、一システム（スレーブユニット）の
リセット状態を解除しても、ある設定時刻に達するまで
は他のシステム（マスタユニット）のリセット状態を解
除しないというリセット保持技術が開示されている。

【００２９】特開昭６３−１２１９６６号公報には、遅
延回路を使用して、ホストＣＰＵ（マスタユニット）側
に対するリセット解除をスレーブＣＰＵ（スレーブユニ
ット）側に対するリセット解除よりも遅延させる技術が
開示されている。特開平４−３０１９５２号公報には、
スレーブ装置（スレーブユニット）が自己のハングアッ
プをタイマに設定される時間の経過に従ってリセット及
び初期化を実行する技術が開示されている。

【００３０】また、上述した近似技術以外にも、例えば
特開平４−２４０９４６号公報がある。この公報には、
正常動作中の従局（スレーブユニット）が非動作中の主
局（マスタユニット）に対して初期化を制御する技術が
開示されている。

【００３１】

【発明が解決しようとする課題】従来例による通信シス
テムは、上述した各公報に開示されているように、タイ
マ等の遅延手段を組み込んでマスタユニットの初期化を
遅延させているので、パソコンユニット６０ａのように
ＨＤＤ６３に格納されているＯＳ６４や各種アプリケー
ションのメモリ使用容量に応じた初期化時間から遅延時
間を設定しなければならず、この場合には、システム立
ち上げの最適な遅延時間を設定することが困難であると
いうハードウェア上の問題があった。

【００３２】このような問題を解消するために、例え
ば、ＰＬＣ５０ａの初期化が終了した時点からパソコン
ユニット６０ａがＰＬＣ５０ａによるアクセスを受け付
けられるようになるまで、ＰＬＣ５０ａがパソコンユニ
ット６０ａに対してポーリング処理を行って、システム
を正常に立ち上げられるまで待機状態をつくる通信シス
テムも考えられる。

【００３３】ところが、ポーリング処理を実施するため
の通信システムには、ＰＬＣ５０ａにそのポーリング処
理を実施するための制御プログラムが必要となるため、
処理が煩雑化してしまうというソフトウェア上の問題が
あった。

【００３４】この発明は、上述した従来例による問題を
解消するため、スレーブユニットの初期化時間がマスタ
ユニットの初期化時間よりも長い場合に、簡易な構成、
かつ簡単な処理でシステムを正常に立ち上げることが可
能な通信システムを得ることを目的とする。

【００３５】

【課題を解決するための手段】上述した課題を解決し、
目的を達成するため、この発明に係る通信システムは、
マスタユニットと、このマスタユニットの初期化時間よ
りも長い初期化時間で初期化処理を実施するスレーブユ
ニットとを通信線で結合し、スレーブユニットにおいて
は、初期化制御手段により、システムリセット時に自身
のリセット解除を検知して、自身の初期化処理を制御
し、リセット解除手段により、初期化制御手段の制御に
従って初期化処理を終了した際に、マスタユニットをリ
セット解除するようにした構成である。

【００３６】従って、スレーブユニットの初期化時間が
マスタユニットの初期化時間よりも長い場合に、スレー
ブユニットがリセット解除して初期化処理を終了した後
でそのスレーブユニットがマスタユニットをリセット解
除してマスタユニットに初期化処理を実施させるように
したので、マスタユニットが初期化処理を行う段階では
すでにスレーブユニットは正常動作に入っており、マス
タユニットが初期化処理を終了した後にいつでもスレー
ブユニットに対して正常にアクセス可能になることか
ら、簡易な構成、かつ簡単な処理でシステムを正常に立
ち上げることが可能になる。

【００３７】つぎの発明に係る通信システムは、マスタ
ユニットと複数のスレーブユニットとを通信線で結合
し、マスタユニットの初期化時間よりも最も長い初期化
時間で初期化処理を実施するスレーブユニットにおいて
は、初期化制御手段により、システムリセット時に自身
のリセット解除を検知して、自身の初期化処理を制御
し、リセット解除手段により、初期化制御手段の制御に
従って初期化処理を終了した際に、マスタユニットをリ
セット解除するようにした構成である。

【００３８】従って、複数のスレーブユニットの内で、
マスタユニットの初期化時間よりも最も長い初期化時間
で初期化処理を実施するスレーブユニットがあった場合
に、そのスレーブユニットがリセット解除して初期化処
理を終了した後でそのスレーブユニットがマスタユニッ
トをリセット解除してマスタユニットに初期化処理を実
施させるようにしたので、マスタユニットが初期化処理
を行う段階ではすでに全てのスレーブユニットが正常動
作に入っており、マスタユニットが初期化処理を終了し
た後にいつでもどのスレーブユニットに対しても正常に
アクセス可能になることから、簡易な構成、かつ簡単な
処理でシステムを正常に立ち上げることが可能になる。

【００３９】つぎの発明に係る通信システムは、マスタ
ユニットと、このマスタユニットの初期化時間よりも長
い初期化時間で初期化処理を実施するスレーブユニット
とを通信線で結合し、スレーブユニットにおいては、計
時手段により、システムリセット時に、自身のリセット
解除に従って自身の初期化時間よりも長く設定された一
定時間を計時し、初期化制御手段により、自身のリセッ
ト解除を検知して、自身の初期化処理を制御し、リセッ
ト解除手段により、初期化制御手段の制御に従って初期
化処理を終了した場合と、計時手段により一定時間の計
時が終了した場合とのいずれかの場合に、マスタユニッ
トをリセット解除するようにした構成である。

【００４０】従って、スレーブユニットの初期化時間が
マスタユニットの初期化時間よりも長い場合、スレーブ
ユニットは自身のリセット解除後に初期化時間以上の一
定時間が経過すると、自動的にマスタユニットをリセッ
ト解除してマスタユニットに初期化処理を実施させるよ
うにしたので、スレーブユニットが初期化時間以上経過
しても初期化処理を終了できず、異常状態に陥ったとし
ても、スレーブユニットはマスタユニットに対して初期
化までの制御を実施することから、簡易な構成、かつ簡
単な処理で最低でもマスタユニットのシステム立ち上げ
を正常に行うことが可能になる。

【００４１】つぎの発明に係る通信システムは、マスタ
ユニットと複数のスレーブユニットとを通信線で結合
し、マスタユニットの初期化時間よりも最も長い初期化
時間で初期化処理を実施するスレーブユニットにおいて
は、計時手段により、システムリセット時に、自身のリ
セット解除に従って自身の初期化時間よりも長く設定さ
れた一定時間を計時し、初期化制御手段により、自身の
リセット解除を検知して、自身の初期化処理を制御し、
リセット解除手段により、初期化制御手段の制御に従っ
て初期化処理を終了した場合と、計時手段により一定時
間の計時が終了した場合とのいずれかの場合に、マスタ
ユニットをリセット解除するようにした構成である。

【００４２】従って、複数のスレーブユニットの内で、
マスタユニットの初期化時間よりも最も長い初期化時間
で初期化処理を実施するスレーブユニットがあった場合
に、そのスレーブユニットは自身のリセット解除後に初
期化時間以上の一定時間が経過すると、自動的にマスタ
ユニットをリセット解除してマスタユニットに初期化処
理を実施させるようにしたので、そのスレーブユニット
が初期化時間以上経過しても初期化処理を終了できず、
異常状態に陥ったとしても、そのスレーブユニットはマ
スタユニットに対して初期化までの制御を実施すること
から、簡易な構成、かつ簡単な処理で最低でもマスタユ
ニットのシステム立ち上げを正常に行うことが可能にな
る。

【００４３】つぎの発明に係る通信システムは、スレー
ブユニットにおいて、通信断制御手段により、計時手段
により一定時間の計時が終了した場合には、通信線に対
して通信断制御を行うようにした構成である。

【００４４】従って、スレーブユニットをリセット解除
後の初期化時間以上の一定時間の経過で通信断するよう
にしたので、スレーブユニットから通信線に対する誤出
力は阻止され、これによって、システム立ち上げ後のマ
スタユニットからスレーブユニットに対するアクセスは
可能となる。

【００４５】

【発明の実施の形態】以下に添付図面を参照して、この
発明に係る好適な実施の形態を詳細に説明する。

【００４６】（実施の形態１）図１はこの発明に係る通
信システムの実施の形態１の内部構成を示すブロック図
である。図１に示した通信システムは、例えば、マスタ
ユニット１と複数のスレーブユニット２，３，４とを従
来例と同様の図示せぬ増設バス７０や信号線５で結合さ
せた構成である。図１に示した通信システムには、３台
のスレーブユニット２，３，４が適用されているが、そ
の台数は２台以下でも、４台以上でもよい。

【００４７】図示せぬ増設バス７０は、従来例と同様
に、マスタユニット１と各スレーブユニット２，３，４
間のデータ通信に使用される。また、信号線５は、マス
タユニット１から各スレーブユニット２，３，４に対し
てシステムリセット用のリセット信号ＲＳ１２を送信す
るための線であり、プルアップ抵抗１０６でプルアップ
される。

【００４８】マスタユニット１は、図示せぬ増設バス７
０や信号線５を介して各スレーブユニット２，３，４と
データ通信を行うと共に、システム全体を制御する。こ
のマスタユニット１は、例えば、マスタ用マイクロプロ
セッサ１０、リセット信号生成回路１１、リセットスイ
ッチ１２、及び電源リセット回路１３を備えている。な
お、このマスタユニット１は、図示せぬが、前述のマス
タユニット５０に設けられたマスタ用主メモリ５１と同
様にＯＳや各種アプリケーションプログラムを格納した
ＲＯＭ及びＲＡＭを具備したマスタ用主メモリを有して
いる。

【００４９】リセット信号生成回路１１は、増幅器１０
１、Ｄタイプのフリップフロップ１０２、ＮＡＮＤゲー
ト１０３、及びＮＰＮ型トランジスタ回路１０４を具備
しており、マスタユニット１及び各スレーブユニット
２，３，４をリセット信号ＲＳ１１，ＲＳ１２によって
システムリセットさせるための回路である。

【００５０】増幅器１０１はスレーブユニット２，３，
４に対するリセット信号ＲＳ１２を流す信号線５の一端
とマスタユニット１に対するリセット信号ＲＳ１１を流
す信号線１５の一端とに接続されている。

【００５１】フリップフロップ１０２はＲ（リセット信
号）入力を信号線１５に接続し、出力信号ＯＵＴＭの入
力をマスタ用マイクロプロセッサ１０の出力（ＯＵＴＰ
ＵＴ）に接続し、Ｑ（反転）出力をＮＡＮＤゲート１０
３に接続している。このフリップフロップ１０２は、Ｄ
入力をプルアップさせている。

【００５２】ＮＡＮＤゲート１０３は、フリップフロッ
プ１０２のＱ（反転）出力、リセットスイッチ１２のリ
セット信号ＲＳ１４、及び電源リセット回路１３の出力
をＮＡＮＤ処理して、その結果をＮＰＮ型トランジスタ
回路１０４に出力する。

【００５３】ＮＰＮ型トランジスタ回路１０４は、ベー
スをＮＡＮＤゲート１０３に接続し、コレクタを信号線
５に接続し、エミッタを接地させた構成を有し、ＮＡＮ
Ｄゲート１０３の出力がハイレベルのときにこれをリセ
ット信号ＲＳ１２として信号線５に出力する。

【００５４】リセットスイッチ１２は、ハードウェアリ
セット（システムリセット）を行う際にマニュアル操作
されるスイッチであり、スイッチオンでリセット信号Ｒ
Ｓ１４をＮＡＮＤゲート１０３に出力する。

【００５５】電源リセット回路１３は、電源電圧がシス
テムの動作可能レベルに達しているか否かを検知して、
そのレベル以下の場合にはリセット信号ＲＳ１３を出力
するＩＣ１３１を備えている。この電源リセット回路１
３は、ＩＣ１３１の一端をリセット信号ＲＳ１３の出力
先となるＮＡＮＤゲート１０３に接続し、他端をコンデ
ンサ１３２を介して接地し、かつこれにプルアップ抵抗
１３３を接続している。

【００５６】図１に示したスレーブユニット２の内部構
成は、この実施の形態１においてスレーブユニットの代
表的な内部構成を示したものであり、他のスレーブユニ
ット３，４もスレーブユニット２と共通の内部構成を有
しているので、その説明を省略する。

【００５７】スレーブユニット２は、図示せぬ増設バス
７０や信号線５を介してマスタユニット１とのデータ通
信を行うと共に、マスタユニット１の制御に従って動作
する。このスレーブユニット２は、例えば、スレーブ用
マイクロプロセッサ２０、リセット信号解除回路２１、
リセット信号入力回路２２、電源リセット回路２３、及
びＡＮＤゲート２４を備えている。このスレーブユニッ
ト２は、図示せぬが、前述のパソコンユニット６０ａに
設けられたスレーブ用ＤＲＡＭ６１ａ及びＨＤＤ６４と
同様の構成を有しており、ＯＳや各種アプリケーション
を初期化時にハードディスクアクセスによってロードす
る機能を有する。

【００５８】スレーブ用マイクロプロセッサ２０（初期
化制御手段、リセット解除手段）は、スレーブユニット
２全体を各種アプリケーションプログラムにしたがっ
て、制御するものであり、例えば、自ユニットのリセッ
ト解除に伴って自ユニットの初期化やマスタユニット１
のリセット解除を制御する。リセット信号解除回路２１
（リセット解除手段）は、Ｄタイプのフリップフロップ
２１１、及びＮＰＮ型トランジスタ回路２１２を具備し
ており、フリップフロップ２１１、ＮＰＮ型トランジス
タ回路２１２の構成及び機能はそれぞれ前述のフリップ
フロップ１０２、ＮＰＮ型トランジスタ回路１０４と同
様である。

【００５９】フリップフロップ２１１は、出力信号ＯＵ
ＴＳの入力をスレーブ用マイクロプロセッサ２０の出力
（ＯＵＴＰＵＴ）に接続し、Ｒ入力をＡＮＤゲート２４
の出力に接続し、Ｑ出力をＮＰＮ型トランジスタ回路２
１２のベース入力に接続している。

【００６０】リセット信号入力回路２２は、入力バッフ
ァＩＣ２２１、Ｄタイプのフリップフロップ２２２、及
びＯＲゲート２２３を具備しており、全てのスレーブユ
ニット２，３，４のシステムリセットが解除された後に
マスタユニット１から信号線５を介してシステムリセッ
トを受け付ける。

【００６１】フリップフロップ２２２は、前述のフリッ
プフロップ２１１と同様の構成及び機能を有しており、
クロック入力を増幅器２２１の出力に接続し、Ｒ入力を
ＡＮＤゲート２４に接続し、Ｑ出力をＯＲゲート２２３
に接続している。

【００６２】ＯＲゲート２２３は、増幅器２２１の出力
とフリップフロップ２２２のＱ出力とをＯＲし、その出
力をＡＮＤゲート２４の入力に接続している。

【００６３】電源リセット回路２３は、マスタユニット
１の電源リセット回路１３と同様の構成を有しており、
電源電圧がシステムの動作可能レベルに達しているか否
かを検知して、そのレベル以下の場合にはリセット信号
ＲＳ１５を出力するＩＣ２３１を備えている。この電源
リセット回路２３は、ＩＣ２３１の一端をリセット信号
ＲＳ１５の出力先となるＡＮＤゲート２４に接続し、他
端をコンデンサ２３２を介して接地し、かつこれにプル
アップ抵抗２３３を接続している。

【００６４】ＡＮＤゲート２４は、マスタユニット１か
ら送信されるリセット信号ＲＳ１２や電源投入時に電源
リセット回路２３から供給されるリセット信号ＲＳ１５
に基づいてスレーブユニット２側のリセット信号ＲＳ１
６を生成し、そのリセット信号ＲＳ１６をスレーブ用マ
イクロプロセッサ２０のリセット端子（ＲＥＳＥＴ）に
出力する。

【００６５】つぎに、動作について説明する。図２は図
１に示した通信システムのマスタ−スレーブ間のタイミ
ングチャートであり、同図において、ＴＭ１１〜ＴＭ１
３，ＴＭ２１〜ＴＭ２３，ＴＭ３１〜ＴＭ３３，ＴＭ４
１，ＴＭ５１〜ＴＭ５３はタイミングを示している。

【００６６】図１に示した通信システムにおいて、ま
ず、システムに電源が投入され（図２（ａ））、電圧が
動作可能な電圧まで到達すると（図２（ｂ）のタイミン
グＴＭ１１）、スレーブユニット２では、電源リセット
回路２３の出力はハイレベルとなり、信号線５ではリセ
ット信号ＲＳ１２はアクティブ（ロウレベル）になる。
このため、ＡＮＤゲート２４の出力であるリセット信号
ＲＳ１６はハイレベルに移行する（図２（ｃ）のタイミ
ングＴＭ１２）。このタイミングＴＭ１２に従って、ス
レーブ用マイクロプロセッサ２０は、リセット信号ＲＳ
１６の解除を検知して、初期化を開始する（図２
（ｄ））。

【００６７】このとき、信号線５はロウレベルのため、
リセット信号ＲＳ１２はアクティブ（ロウレベル）のま
ま解除されず（図２（ｆ））、リセット信号生成回路１
１からマスタユニット１０に対してリセット信号ＲＳ１
１（ロウレベル）の出力状態が保持される（図２
（ｇ））。

【００６８】マスタユニット１では、内部電圧が動作可
能な電圧まで達して（図２（ｂ）のタイミングＴＭ１
１）、リセット信号ＲＳ１３が解除されたにも拘わらず
（図２（ｈ）のタイミングＴＭ１３）、マスタ用マイク
ロプロセッサ１０がリセット信号ＲＳ１１の解除を検出
できない以上、フリップフロップ１０２に対して出力信
号ＯＵＴＭを出力できない状態となる（図２（ｉ））。

【００６９】この状態では、マスタユニット１におい
て、仮にリセットスイッチ１２がオン操作されたとして
も、出力信号ＯＵＴＭが出力されない限り、ＮＡＮＤゲ
ート１０３の出力に変化を与えることができず、信号線
５をハイレベルに移行させることは不可能である。

【００７０】このため、この段階では、図２（ｊ）に示
したように、マスタユニット１は、リセット状態を保持
することになる。

【００７１】その後、スレーブユニット２が初期化を終
了して、スレーブ用マイクロプロセッサ２０がこれを検
知すると、リセット信号解除回路２１に対して出力信号
ＯＵＴＳを出力する（図２（ｅ）のタイミングＴＭ２
１）。すなわち、この段階でスレーブユニット２は、マ
スタユニット１からのアクセスを受け付け可能となり、
マスタユニット１のリセット解除のための準備に入る。
なお、この段階では、スレーブユニット２は少なくとも
自ユニット内での正常な動作に入る。

【００７２】この出力信号ＯＵＴＳはフリップフロップ
２１１に出力され、そのフリップフロップ２１１からＱ
（反転）出力がＮＰＮ型トランジスタ回路２１２に出力
される。このＮＰＮ型トランジスタ回路２１２は、Ｑ
（反転）出力によるベース入力に従ってコレクタよりロ
ウレベルであった出力をハイレベルに移行させる（図２
（ｆ）のタイミングＴＭ２２）。すなわち、信号線５で
は、プルアップ抵抗１０６の作用により、このレベルの
移行に応じてリセット信号ＲＳ１２のアクティブ（ロウ
レベル）状態が解除され、この解除状態が保持される。

【００７３】信号線５がロウレベルからハイインピーダ
ンス状態に移行すると、リセット信号入力回路２２に信
号が入力して、フリップフロップ２２２によるロック状
態が解除される。リセット信号入力回路２２は、この解
除に伴って、それまでは無効であったマスタユニット１
からリセット信号ＲＳ１２を受付け可能になる。すなわ
ち、この段階において、スレーブユニット２はマスタユ
ニット１によるリセット要求を許可できる状態となり、
以降は、マスタユニット１が主導となって、スレーブユ
ニット２からマスタユニット１を制御することは不可能
となる。

【００７４】このように、信号線５がハイインピーダン
ス状態に移行したことで、マスタユニット１のリセット
生成回路１１では、リセット信号ＲＳ１１が解除される
（図２（ｇ）のタイミングＴＭ２３）。このため、マス
タ用マイクロプロセッサ１０は、リセット信号ＲＳ１１
の解除を検知して、初期化を開始する（図２（ｊ））。
この初期化が終了すると、マスタユニット１は正常な動
作に入る。

【００７５】この後、マスタユニット１では、マスタ用
マイクロプロセッサ１０による出力信号ＯＵＴＭまたは
リセットスイッチ１２のオン操作によるリセット信号Ｒ
Ｓ１４によりＮＡＮＤゲート１０３からＮＰＮ型トラン
ジスタ１０４に対してベース入力を行った場合には（図
２（ｉ）のタイミングＴＭ３１）、信号線５はハイイン
ピーダンス状態からロウレベルに移行してリセット信号
ＲＳ１２をアクティブ状態にする（図２（ｆ）のタイミ
ングＴＭ３２）。

【００７６】このため、スレーブユニット２のリセット
信号入力回路２２には、信号線５を介してリセット信号
ＲＳ１２が到来することになり、そのリセットを受け付
けると、ＡＮＤゲート２４によりスレーブユニット２内
部のリセット信号ＲＳ１６をアクティブ状態にする（図
２（ｃ）のタイミングＴＭ３３）。

【００７７】その結果、スレーブ用マイクロプロセッサ
２０には、リセット信号ＲＳ１６が入力されるため、そ
のスレーブ用マイクロプロセッサ２０によりスレーブユ
ニット２は初期化される。

【００７８】以降は、前述したシステム立ち上げと同様
に、スレーブユニット２の初期化終了に応じて、出力信
号ＯＵＴＳがスレーブ用マイクロプロセッサ２０からリ
セット信号解除回路２１に出力され（図２（ｅ）のタイ
ミングＴＭ５１）、信号線５に流れるリセット信号ＲＳ
１２はアクティブ状態から解除状態に操作される（図２
（ｆ）のタイミングＴＭ５２）。その結果、マスタユニ
ット１では、リセット信号ＲＳ１２のリセット状態への
移行に伴ってリセット信号ＲＳ１１がリセット状態に移
行するので（図２（ｇ）のタイミングＴＭ５３）、初期
化が開始される（図２（ｊ））。

【００７９】さて、リセット信号解除回路２１は、リセ
ットを解除して信号線５をハイインピーダンス状態に移
行させた後に、電源オフ、もしくはマスタユニット１に
よるリセット要求に応じてリセット信号ＲＳ１６がアク
ティブ状態に移行するまで、リセット解除状態を自己保
持している。

【００８０】これは、システム全体の制御をマスタユニ
ット１で行うようにシステム上設定しているためであ
り、システムが立ち上がった後に、スレーブ２，３，４
のいずれかが誤って信号線５にリセット信号ＲＳ１２に
相当するリセット信号を発生させないようにするためで
ある。

【００８１】以上説明したようにこの実施の形態１によ
れば、マスタユニット１の初期化時間よりも長い初期化
時間をスレーブユニットが要する場合に、電源投入等に
よるシステムリセットの解除をスレーブユニットが行う
ようにしたので、マスタユニット１が正常動作に入って
いないスレーブユニットに対してアクセスすることはな
く、これによって、マスタユニット１による故障等の誤
検知がなくなることから、システムを正常に立ち上げる
ことが可能になる。

【００８２】具体的には、電源投入後にまずスレーブユ
ニットをリセット解除して初期化を実行させ、その間、
マスタユニット１のリセット状態を保持しながら、スレ
ーブユニットの初期化終了後にそのリセット状態を解除
してマスタユニット１に初期化を実行させるようにした
ので、マスタユニット１が初期化を行う段階ですでにス
レーブユニットは正常動作に入っており、このため、マ
スタユニット１が初期化を終了した後にいつでもマスタ
ユニット１はスレーブユニットに対してアクセスするこ
とが可能になる。

【００８３】この場合、リセット状態とその解除との判
別をリセット信号ＲＳ１２で行うようにしたので、複雑
なソフトウェアによるハンドシェイクが不要となって、
処理が簡易化される。

【００８４】また、マスタユニット１とスレーブユニッ
トとが正常に動作している際に、マスタユニット１側
で、リセットスイッチ１２が操作されたり、マスタ用マ
イクロプロセッサ１０によるリセット操作（出力信号Ｏ
ＵＴＭ）によりシステムリセットがかけられても、まず
スレーブユニットをリセット解除して初期化を実行さ
せ、その間、マスタユニット１のリセット状態を保持し
ながら、スレーブユニットの初期化終了後にそのリセッ
ト状態を解除してマスタユニット１に初期化を実行させ
ることになる。

【００８５】この場合にも、マスタユニット１が初期化
を行う段階ですでにスレーブユニットは正常動作に入っ
ており、このため、マスタユニット１が初期化を終了し
た後にいつでもマスタユニット１はスレーブユニットに
対してアクセスすることが可能になる。

【００８６】また、この実施の形態１のように、共通化
された内部構成からなるスレーブユニット２，３，４の
間で初期化にかかる時間が異なる場合には、スレーブユ
ニット２，３，４間で、マスタユニット１よりも初期化
時間が長く、かつ最も初期化に時間を要するスレーブユ
ニットにおいて、リセット信号解除回路２１がリセット
解除動作を実施した時点でリセット信号ＲＳ１２をアク
ティブ状態から解除状態にしてシステムリセットを解除
すればよい。

【００８７】この場合、最も初期化時間を要するスレー
ブユニットが初期化を終了するまでは、早期に初期化を
終了したスレーブユニットもマスタユニット１と共にリ
セット解除になるまで待機状態となる。したがって、こ
の場合にも、マスタユニット１が初期化を行う段階では
すでに全てのスレーブユニット２，３，４は正常動作に
入っていることになり、このため、マスタユニット１が
初期化を終了した後にいつでもマスタユニット１は各ス
レーブユニット２，３，４に対してアクセスすることが
可能になる。

【００８８】このように、マスタユニット１よりも初期
化時間を必要とするスレーブユニットに対して図１に示
したスレーブユニット２の如く回路構成をもたせた場合
には、システム変更は必要最小限に抑えられ、そのスレ
ーブユニット２の回路構成やソフトウェア処理が簡易に
なって、安価なシステムを構築することができる。

【００８９】（実施の形態２）上述した実施の形態１で
は、故障等の不具合のないスレーブユニットのリセット
解除に従ってマスタユニットをリセット解除する場合に
ついて説明していたが、以下に説明する実施の形態２の
ように、複数のスレーブユニットの内でいずれかのスレ
ーブユニットに不具合が生じてシステムリセットを解除
できなくなった場合に、一定時間の経過に従って強制的
にシステムリセットを解除するようにしてもよい。

【００９０】図３はこの発明に係る通信システムの実施
の形態２の内部構成を示すブロック図である。図３に示
した通信システムは、実施の形態１と同様に、増設バス
７０及び信号線５に図示せぬマスタユニット１と複数の
スレーブユニット（代表としてスレーブユニット６）と
を結合させた構成である。

【００９１】スレーブユニット６は、増設バス７０及び
信号線５を介してマスタユニット１との間でデータ通信
すると共に、マスタユニット１の制御により動作する。
このスレーブユニット６は、例えば、スレーブ用マイク
ロプロセッサ３０、バッファＩＣ３１、オンディレイタ
イマ回路３２、タイマリセット回路３３、リセット信号
解除回路３４、ＯＲゲート３５を具備している。

【００９２】なお、スレーブユニット６は、図示せぬ
が、前述したスレーブユニット２と同様に、リセット信
号入力回路２２、電源リセット回路２３、及びＡＮＤゲ
ート２４を同様の接続関係で具備している。すなわち、
信号線３６の端部（波線部分参照）には、リセット信号
ＲＳ１６を伝送するＡＮＤゲート２４が接続されてい
る。

【００９３】また、接続関係では、スレーブ用マイクロ
プロセッサ３０には、内部バス３７を介してバッファＩ
Ｃ３１が接続され、そのバッファＩＣ３１に信号線３８
でオンディレイタイマ回路３２とＯＲゲート３５とが接
続される。

【００９４】スレーブユニット６は、図示せぬが、前述
のパソコンユニット６０ａに設けられたスレーブ用ＤＲ
ＡＭ６１ａ及びＨＤＤ６４と同様の構成を有しており、
ＯＳや各種アプリケーションを初期化時にハードディス
クアクセスによってロードする機能を有する。

【００９５】スレーブ用マイクロプロセッサ３０（初期
化制御手段、リセット解除手段）は、スレーブユニット
６全体を各種アプリケーションプログラムにしたがっ
て、制御するものであり、例えば、自ユニットのリセッ
ト解除に伴って自ユニットの初期化やマスタユニット１
のリセット解除を制御する。バッファＩＣ３１（通信断
制御手段）は、増設バス７０とスレーブユニット６内の
内部バス３６とを分離又は接続するゲートである。

【００９６】オンディレイタイマ回路３２（計時手段）
は、マスタユニット１から要求されるリセット後または
電源投入後のリセット解除後に自身の初期化時間よりも
長く設定した一定時間分のカウントをとる回路である。
このオンディレイタイマ回路回路３２は、タイマリセッ
ト回路３３のリセット指示でカウントをリセットすると
共に、後段のＯＲゲート３５に対してシステムリセット
解除のためのリセット解除信号ＲＳＲを出力する。

【００９７】なお、このリセット解除信号ＲＳＲは、信
号線３８を介してバッファＩＣ３１にも供給され、その
際、増設バス７０と内部バス３７間のデータを通過不可
にするため、そのバッファＩＣ３１のゲートを閉状態に
することから、ゲート閉信号としても機能する。この逆
で、リセット解除信号ＲＳＲが出力されていない場合に
は、増設バス７０と内部バス３７間のデータが通過でき
るようにバッファＩＣ３１のゲートは開状態となり、こ
の場合にはゲート開信号として機能する。

【００９８】タイマリセット回路３３は、Ｄタイプのフ
リップフロップ３３１及びＡＮＤゲート３３２を具備し
ており、信号線３６のレベル状態とスレーブ用マイクロ
プロセッサ３０の出力信号ＯＵＴＳとに基づいてオンデ
ィレイタイマ回路３２をリセット制御する。

【００９９】フリップフロップ３３１は、Ｒ入力をリセ
ット信号ＲＳ１６を伝送する信号線３６に接続し、出力
信号ＯＵＴＳの入力にスレーブ用マイクロプロセッサ３
０の出力（ＯＵＴＰＵＴ）を接続し、Ｑ出力をＡＮＤゲ
ート３３２に接続している。

【０１００】ＡＮＤゲート３３２は、２つの入力をそれ
ぞれ信号線３６、Ｑ出力に接続して、ＡＮＤ処理の結果
をオンディレイタイマ回路３２のリセット入力に接続し
ている。

【０１０１】リセット信号解除回路３４は、Ｄタイプの
フリップフロップ３４１、及びＮＰＮ型トランジスタ回
路３４２を具備しており、フリップフロップ３４１、Ｎ
ＰＮ型トランジスタ回路３４２の構成及び機能はそれぞ
れ前述のフリップフロップ１０２、ＮＰＮ型トランジス
タ回路１０４と同様である。

【０１０２】フリップフロップ３４１は、入力をＯＲゲ
ート３５の出力に接続し、Ｒ入力をリセット信号ＲＳ１
６を伝送する信号線３６に接続し、Ｑ出力をＮＰＮ型ト
ランジスタ回路３４２のベース入力に接続している。こ
のＱ出力がＮＰＮ型トランジスタ回路３４２を作動さ
せ、リセット信号ＲＳ１２をアクティブ状態からハイイ
ンピーダンス状態に移行させて、リセット解除を制御す
る。

【０１０３】ＯＲゲート３５は、２つの入力をそれぞれ
スレーブ用マイクロプロセッサ３０の出力（ＯＵＴＰＵ
Ｔ）、オンディレイタイマ回路３２の出力（ＯＵＴＰＵ
Ｔ）に接続し、ＯＲ処理の結果をリセット信号解除回路
３４のフリップフロップ３４１に接続している。このＯ
Ｒゲート３５は、オンディレイタイマ回路３２が設定済
みの一定時間分のカウントアップを終えて出力するリセ
ット解除信号ＲＳＲを入力すると、リセット信号解除回
路３４にリセット解除動作を行わせる。

【０１０４】つぎに、動作について説明する。この動作
説明では、前述の実施の形態１との重複説明を省き、要
点のみとする。

【０１０５】電源投入や図示せぬマスタユニット１によ
るリセット解除要求があった場合には、スレーブユニッ
ト６側で信号線３６のリセット信号ＲＳ１６がハイイン
ピーダンス状態に移行して内部的にはリセット解除状態
になる。このため、スレーブ用マイクロプロセッサ３０
は初期化を開始するが、故障等の何らかの原因で初期化
に入れず、正常に動作しなくなる場合がある。

【０１０６】この場合には、スレーブ用マイクロプロセ
ッサ３０からリセット信号解除回路３４に対して出力信
号ＯＵＴＳを供給することができず、このため、信号線
５では、リセット信号ＲＳ１２がアクティブ状態を保持
することになる。すなわち、このままではシステムリセ
ットを解除する手段がないため、システムは永久に立ち
上がらなくなる。

【０１０７】そこで、少なくとも信号線３６において、
リセット信号ＲＳ１６がアクティブ状態からハイインピ
ーダンス状態へ移行した場合には、信号線３６に接続さ
れるタイマリセット回路３３に信号（ハイレベル）が入
力され、その入力信号に従ってタイマリセット回路３３
はオンディレイタイマ回路３２をリセットする。

【０１０８】オンディレイタイマ回路３２では、リセッ
トに伴ってカウントアップが開始され、設定済みの一定
時間分のカウントアップが終了した地点で出力（ＯＵＴ
ＰＵＴ）からリセット解除信号ＲＳＲが出力される。こ
のリセット解除信号ＲＳＲは、信号線３８を介してバッ
ファＩＣ３１とＯＲゲート３５とに供給される。

【０１０９】バッファＩＣ３１にリセット解除信号ＲＳ
Ｒが供給されると、この場合のリセット解除信号ＲＳＲ
はゲート閉信号として機能することから、今まで増設バ
ス７０から内部バス３７へのデータの通過を許可してい
た状態がゲートを閉じることで通過不可に切り替わる。

【０１１０】この制御は、正常に動作していないスレー
ブユニット６が同じ増設バス７０に結合される各ユニッ
トに対して誤出力を行わないように、外部との通信を遮
断する目的で実施される。したがって、スレーブユニッ
ト６は増設バス７０から電気的に切り離された状態すな
わち能動的に通信断をつくり、このように、マスタユニ
ット１から見てスレーブユニット６がシステム上存在し
ない形とすることで、システムに対する悪影響を事前に
阻止することができる。

【０１１１】一方、ＯＲゲート３５にもリセット解除信
号ＲＳＲが供給される。このＯＲゲート３５において
は、スレーブ用マイクロプロセッサ３０から出力信号Ｏ
ＵＴＳの供給がなくても、そのリセット解除信号ＲＳＲ
をＯＲ処理によってさらにリセット信号解除回路３４に
送り出すことができる。

【０１１２】したがって、オンディレイタイマ回路３２
から出力されたリセット解除信号ＲＳＲは、スレーブ用
マイクロプロセッサ３０から出力される出力信号ＯＵＴ
Ｓと同じ効力でリセット解除を実行させる役目をもって
いる。

【０１１３】このように、リセット信号解除回路３４に
リセット解除信号ＲＳＲが入力されると、そのリセット
信号解除回路３４はスレーブ用マイクロプロセッサ３０
の制御を受けずにリセット解除動作に入る。そして、信
号線５を流れるリセット信号ＲＳ１２のアクティブ状態
がハイインピーダンス状態に移行されて、リセット解除
は完了する。

【０１１４】さて、オンディレイタイマ回路３２につい
ては、スレーブ用マイクロプロセッサ３０が正常に動作
している場合には、タイマリセット回路３３を通して信
号線３８にリセット解除信号ＲＳＲを出力しないように
ロックしておく必要がある。このため、スレーブ用マイ
クロプロセッサ３０から出力される出力信号ＯＵＴＳは
アクティブ状態（ハイレベル）で保持される。

【０１１５】以上説明したようにこの実施の形態２によ
れば、例えばスレーブユニット６に不具合が生じて、ス
レーブ用マイクロプロセッサ３０の制御でシステムリセ
ットの解除ができなくなっても、内部的にリセット解除
ができていれば、オンディレイタイマ回路３２によりそ
のリセット解除時点からスレーブユニット６の初期化時
間よりも長い一定時間の計時を行い、その一定時間の経
過によりスレーブ用マイクロプロセッサ３０の介在無く
システムリセットの解除を制御することができる。

【０１１６】また、オンディレイタイマ回路３２による
システムリセットの解除では、リセット解除信号ＲＳＲ
によりバッファＩＣ３１が閉状態となって、そのバッフ
ァＩＣ３１からの出力はハイインピーダンス状態とな
り、スレーブユニット６から増設バス７０に対する誤出
力を阻止することができる。

【０１１７】その際、リセット信号解除回路３４は正常
に作動して信号線５のリセット信号ＲＳ１２をアクティ
ブ状態からハイインピーダンス状態に移行させることが
できるので、システム立ち上げ後のマスタユニット１か
ら不具合が生じたスレーブユニット６以外に対するアク
セスは可能となる。

【０１１８】

【発明の効果】以上説明したようにこの発明によれば、
スレーブユニットの初期化時間がマスタユニットの初期
化時間よりも長い場合に、スレーブユニットがリセット
解除して初期化処理を終了した後でそのスレーブユニッ
トがマスタユニットをリセット解除してマスタユニット
に初期化処理を実施させるようにしたので、マスタユニ
ットが初期化処理を行う段階ではすでにスレーブユニッ
トは正常動作に入っており、マスタユニットが初期化処
理を終了した後にいつでもスレーブユニットに対して正
常にアクセス可能になることから、簡易な構成、かつ簡
単な処理でシステムを正常に立ち上げることが可能な通
信システムを得られるという効果を奏する。

【０１１９】つぎの発明によれば、複数のスレーブユニ
ットの内で、マスタユニットの初期化時間よりも最も長
い初期化時間で初期化処理を実施するスレーブユニット
があった場合に、そのスレーブユニットがリセット解除
して初期化処理を終了した後でそのスレーブユニットが
マスタユニットをリセット解除してマスタユニットに初
期化処理を実施させるようにしたので、マスタユニット
が初期化処理を行う段階ではすでに全てのスレーブユニ
ットが正常動作に入っており、マスタユニットが初期化
処理を終了した後にいつでもどのスレーブユニットに対
しても正常にアクセス可能になることから、簡易な構
成、かつ簡単な処理でシステムを正常に立ち上げること
が可能な通信システムを得られるという効果を奏する。

【０１２０】つぎの発明によれば、スレーブユニットの
初期化時間がマスタユニットの初期化時間よりも長い場
合、スレーブユニットは自身のリセット解除後に初期化
時間以上の一定時間が経過すると、自動的にマスタユニ
ットをリセット解除してマスタユニットに初期化処理を
実施させるようにしたので、スレーブユニットが初期化
時間以上経過しても初期化処理を終了できず、異常状態
に陥ったとしても、スレーブユニットはマスタユニット
に対して初期化までの制御を実施することから、簡易な
構成、かつ簡単な処理で最低でもマスタユニットのシス
テム立ち上げを正常に行うことが可能な通信システムを
得られるという効果を奏する。

【０１２１】つぎの発明によれば、複数のスレーブユニ
ットの内で、マスタユニットの初期化時間よりも最も長
い初期化時間で初期化処理を実施するスレーブユニット
があった場合に、そのスレーブユニットは自身のリセッ
ト解除後に初期化時間以上の一定時間が経過すると、自
動的にマスタユニットをリセット解除してマスタユニッ
トに初期化処理を実施させるようにしたので、そのスレ
ーブユニットが初期化時間以上経過しても初期化処理を
終了できず、異常状態に陥ったとしても、そのスレーブ
ユニットはマスタユニットに対して初期化までの制御を
実施することから、簡易な構成、かつ簡単な処理で最低
でもマスタユニットのシステム立ち上げを正常に行うこ
とが可能な通信システムを得られるという効果を奏す
る。

【０１２２】つぎの発明によれば、スレーブユニットを
リセット解除後の初期化時間以上の一定時間の経過で通
信断するようにしたので、スレーブユニットから通信線
に対する誤出力は阻止され、これによって、システム立
ち上げ後のマスタユニットからスレーブユニットに対す
るアクセスは可能となり、マスタユニット側でそのスレ
ーブユニットの異常状態を正確に検出することが可能な
通信システムを得られるという効果を奏する。

【図面の簡単な説明】

【図１】 この発明に係る通信システムの実施の形態１
の内部構成を示すブロック図である。

【図２】 図１に示した通信システムのマスタ−スレー
ブ間のタイミングチャートである。

【図３】 この発明に係る通信システムの実施の形態２
の内部構成を示すブロック図である。

【図４】 従来例による通信システムの内部構成を示す
ブロック図である。

【図５】 従来例による通信システムの具体的な構成を
示すブロック図である。

【符号の説明】

１ マスタユニット、２，３，４，６ スレーブユニッ
ト、５，１５，３６，３８ 信号線、１０ マスタ用マ
イクロプロセッサ、２０，３０ スレーブ用マイクロプ
ロセッサ、２１，３４ リセット信号解除回路、２２
リセット信号入力回路、２３ 電源リセット回路、２４
ＡＮＤゲート、３１ 出力バッファＩＣ、３２ オン
ディレイタイマ回路、３３ タイマリセット回路、３５
ＯＲゲート、３７ 内部バス

Claims (5)

【特許請求の範囲】
1. 【請求項１】 システム全体を制御すると共に、システ
   ムリセット時には自身のリセット解除後に初期化処理を
   実施するマスタユニットと、 前記マスタユニットに通信線で結合されると共に、前記
   システムリセット時には自身のリセット解除後に前記マ
   スタユニットの初期化時間よりも長い初期化時間で初期
   化処理を実施するスレーブユニットとを備え、 前記スレーブユニットは、 前記システムリセット時に自身のリセット解除を検知し
   て、自身の前記初期化処理を制御する初期化制御手段
   と、 前記初期化制御手段の制御に従って前記初期化処理を終
   了した際に、前記マスタユニットをリセット解除するリ
   セット解除手段と、 を有したことを特徴とする通信システム。
2. 【請求項２】 システム全体を制御すると共に、システ
   ムリセット時には自身のリセット解除後に初期化処理を
   実施するマスタユニットと、 前記マスタユニットに通信線で結合されると共に、前記
   システムリセット時には自身のリセット解除後に初期化
   処理を実施する複数のスレーブユニットとを備え、 前記マスタユニットの初期化時間よりも長く、かつ前記
   複数のスレーブユニットの内で最も長い初期化時間で初
   期化処理を実施するスレーブユニットは、 前記システムリセット時に自身のリセット解除を検知し
   て、自身の前記初期化処理を制御する初期化制御手段
   と、 前記初期化制御手段の制御に従って前記初期化処理を終
   了した際に、前記マスタユニットをリセット解除するリ
   セット解除手段と、 を有したことを特徴とする通信システム。
3. 【請求項３】 システム全体を制御すると共に、システ
   ムリセット時には自身のリセット解除後に初期化処理を
   実施するマスタユニットと、 前記マスタユニットに通信線で結合されると共に、前記
   システムリセット時には自身のリセット解除後に前記マ
   スタユニットの初期化時間よりも長い初期化時間で初期
   化処理を実施するスレーブユニットとを備え、 前記スレーブユニットは、 前記システムリセット時に、自身のリセット解除に従っ
   て自身の前記初期化時間よりも長く設定された一定時間
   を計時する計時手段と、 自身のリセット解除を検知して、自身の前記初期化処理
   を制御する初期化制御手段と、 前記初期化制御手段の制御に従って前記初期化処理を終
   了した場合と、前記計時手段により前記一定時間の計時
   が終了した場合とのいずれかの場合に、前記マスタユニ
   ットをリセット解除するリセット解除手段と、 を有したことを特徴とする通信システム。
4. 【請求項４】 システム全体を制御すると共に、システ
   ムリセット時には自身のリセット解除後に初期化処理を
   実施するマスタユニットと、 前記マスタユニットに通信線で結合されると共に、前記
   システムリセット時には自身のリセット解除後に初期化
   処理を実施する複数のスレーブユニットとを備え、 前記マスタユニットの初期化時間よりも長く、かつ前記
   複数のスレーブユニットの内で最も長い初期化時間で初
   期化処理を実施するスレーブユニットは、 前記システムリセット時に、自身のリセット解除に従っ
   て自身の前記初期化時間よりも長く設定された一定時間
   を計時する計時手段と、 自身のリセット解除を検知して、自身の前記初期化処理
   を制御する初期化制御手段と、 前記初期化制御手段の制御に従って前記初期化処理を終
   了した場合と、前記計時手段により前記一定時間の計時
   が終了した場合とのいずれかの場合に、前記マスタユニ
   ットをリセット解除するリセット解除手段と、 を有したことを特徴とする通信システム。
5. 【請求項５】 前記スレーブユニットは、前記計時手段
   により前記一定時間の計時が終了した場合には、前記通
   信線に対して通信断制御を行う通信断制御手段を含むこ
   とを特徴とする請求項３または４に記載の通信システ
   ム。