JPH0644209B2 - バス変換装置 - Google Patents
バス変換装置Info
- Publication number
- JPH0644209B2 JPH0644209B2 JP63028932A JP2893288A JPH0644209B2 JP H0644209 B2 JPH0644209 B2 JP H0644209B2 JP 63028932 A JP63028932 A JP 63028932A JP 2893288 A JP2893288 A JP 2893288A JP H0644209 B2 JPH0644209 B2 JP H0644209B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- setting
- bus
- signal
- holding means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】 〔概要〕 この発明はシステム間に接続されるバス変換装置に関
し、 電源オンリセットあるいはシステムリセット時に接続シ
ステムの機能設定が不定状態となり該動作を生ずるのを
防止することを目的とし、 システムバス間に接続され、接続システムのシステム制
御機能をソフトウエアにより設定するバス変換装置であ
って、中央処理装置から送出される設定指示に基づい
て、自システムの電源オンリセット、システムリセット
等のリセット動作を接続システムに伝播し、バス使用調
停、時間監視等の各種の設定を行なう設定手段と、電源
オン後の自システムのリセット動作終了時においても接
続システムのリセット状態を保持するリセット保持手段
と、前記設定手段による各種設定の終了時にリセット解
除信号を前記リセット保持手段に送出し、接続システム
のリセット状態を解除するリセット解除手段により構成
される。
し、 電源オンリセットあるいはシステムリセット時に接続シ
ステムの機能設定が不定状態となり該動作を生ずるのを
防止することを目的とし、 システムバス間に接続され、接続システムのシステム制
御機能をソフトウエアにより設定するバス変換装置であ
って、中央処理装置から送出される設定指示に基づい
て、自システムの電源オンリセット、システムリセット
等のリセット動作を接続システムに伝播し、バス使用調
停、時間監視等の各種の設定を行なう設定手段と、電源
オン後の自システムのリセット動作終了時においても接
続システムのリセット状態を保持するリセット保持手段
と、前記設定手段による各種設定の終了時にリセット解
除信号を前記リセット保持手段に送出し、接続システム
のリセット状態を解除するリセット解除手段により構成
される。
本発明はシステム間を接続するバス変換装置に関し、特
に、接続するシステムのバス使用の調停、バス使用の時
間監視等のシステム制御機能をソフトウエアにより設定
するバス変換装置に関する。
に、接続するシステムのバス使用の調停、バス使用の時
間監視等のシステム制御機能をソフトウエアにより設定
するバス変換装置に関する。
第４図はバス変換装置により接続されたデータ処理シス
テムの構成例を示す。システムＡではシステムバスＡに
中央処理装置（ＣＰＵ）、メモリ（ＭＥＭ）、アダプタ
（ＡＤＰ）、バス変換装置（ＢＣ）等を接続して構成さ
れ、システムＡに接続されるシステムＢも同様に構成さ
れる。バス変換装置ＢＣはシステムバスＡとシステムバ
スＢ間に接続されシステムＡとシステムＢとを接続し、
システムＢのシステム制御機能、例えばバス使用の調
停、バス使用の時間監視等やシステム制御に係る特有の
機能、例えばメモリ、レジスタ、割込みハンドラ機能等
を有し、かつ接続するシステムの構成によりこれらの機
能を有効／無効等に設定可能とする。
テムの構成例を示す。システムＡではシステムバスＡに
中央処理装置（ＣＰＵ）、メモリ（ＭＥＭ）、アダプタ
（ＡＤＰ）、バス変換装置（ＢＣ）等を接続して構成さ
れ、システムＡに接続されるシステムＢも同様に構成さ
れる。バス変換装置ＢＣはシステムバスＡとシステムバ
スＢ間に接続されシステムＡとシステムＢとを接続し、
システムＢのシステム制御機能、例えばバス使用の調
停、バス使用の時間監視等やシステム制御に係る特有の
機能、例えばメモリ、レジスタ、割込みハンドラ機能等
を有し、かつ接続するシステムの構成によりこれらの機
能を有効／無効等に設定可能とする。
このような構成において、システムの電源をオンすると
リセット信号が発せられこのリセット信号の継続中にシ
ステムの初期化が行なわれる。リセットの終了後システ
ムＡからシステムＢに対して諸機能の初期設定がなされ
るが、この初期設定以前にリセット終了後直ちにシステ
ムＢが動作を開始してしまうことがある。
リセット信号が発せられこのリセット信号の継続中にシ
ステムの初期化が行なわれる。リセットの終了後システ
ムＡからシステムＢに対して諸機能の初期設定がなされ
るが、この初期設定以前にリセット終了後直ちにシステ
ムＢが動作を開始してしまうことがある。
第５図は上述の問題点を説明するタイミングチャートを
示し、電源オン後のリセット状態が時刻ｔにて終了する
と、本来ならば、システムＡのＣＰＵによりバス変換装
置の設定がなされ、その後バス変換装置によるバス使用
調停がなされバス調停が有効となる。しかしながら、シ
ステムＡによるシステムＢの初期設定終了以前にシステ
ムＢが動作開始してしまうことがある。
示し、電源オン後のリセット状態が時刻ｔにて終了する
と、本来ならば、システムＡのＣＰＵによりバス変換装
置の設定がなされ、その後バス変換装置によるバス使用
調停がなされバス調停が有効となる。しかしながら、シ
ステムＡによるシステムＢの初期設定終了以前にシステ
ムＢが動作開始してしまうことがある。
従来、このような誤動作を解決するために、一方法とし
て機械的な切換手段あるいは設定ポスト等を設ける方法
がある。しかしこの方法では接触不良や設定ミス等の不
良が生ずることがあり信頼性が低下し、さらに、設定変
更に際しては、システムの電源オフ→プリント基板の抜
取り→設定変更→プリント基板の挿入→システムの電源
オン等の極めて煩雑な作業を必要とする。他の方法とし
て、上述の対策のために、バス変換装置にシステムＡ側
から書込み可能な設定レジスタを設けたり、設定コマン
ドのようなコマンドを用意してソフトウエアにより設定
を行なう方法がとられているが、この方法においても、
例えば、バス使用調停の有効／無効設定のようにシステ
ムのリセット状態が解除されると直ちに機能しなければ
ならないようなものについては、その動作が保障されな
いという問題がある。
て機械的な切換手段あるいは設定ポスト等を設ける方法
がある。しかしこの方法では接触不良や設定ミス等の不
良が生ずることがあり信頼性が低下し、さらに、設定変
更に際しては、システムの電源オフ→プリント基板の抜
取り→設定変更→プリント基板の挿入→システムの電源
オン等の極めて煩雑な作業を必要とする。他の方法とし
て、上述の対策のために、バス変換装置にシステムＡ側
から書込み可能な設定レジスタを設けたり、設定コマン
ドのようなコマンドを用意してソフトウエアにより設定
を行なう方法がとられているが、この方法においても、
例えば、バス使用調停の有効／無効設定のようにシステ
ムのリセット状態が解除されると直ちに機能しなければ
ならないようなものについては、その動作が保障されな
いという問題がある。
本発明の目的は、電源オンリセットあるいはシステムリ
セット時に接続システムの機能設定が不定状態となり誤
動作を生ずるのを防止するリセット状態保持手段を提供
することにある。
セット時に接続システムの機能設定が不定状態となり誤
動作を生ずるのを防止するリセット状態保持手段を提供
することにある。
第１図は本発明の原理構成図である、バス変換装置ＢＣ
は、従来の機械的な切換手段あるいは設定ポストに代わ
るソフトウエアによる設定手段（１）と、ソフトウエア
の設定による動作を保障するためのリセット保持手段
（２）およびリセット解除手段（３）とを具備する。Ｃ
ＰＵはソフトウエアによる設定手段（１）およびリセッ
ト解除手段（２）に対して設定指示Ｓｏを行ない、前者
はシステムＢの各種の設定を行ない、後者はリセット保
持手段にリセット解除信号Ｓを出力する。また、リセッ
ト保持手段（３）にはシステムバスＡからリセット信号
が入力されシステムバスＢに送出される。
は、従来の機械的な切換手段あるいは設定ポストに代わ
るソフトウエアによる設定手段（１）と、ソフトウエア
の設定による動作を保障するためのリセット保持手段
（２）およびリセット解除手段（３）とを具備する。Ｃ
ＰＵはソフトウエアによる設定手段（１）およびリセッ
ト解除手段（２）に対して設定指示Ｓｏを行ない、前者
はシステムＢの各種の設定を行ない、後者はリセット保
持手段にリセット解除信号Ｓを出力する。また、リセッ
ト保持手段（３）にはシステムバスＡからリセット信号
が入力されシステムバスＢに送出される。
第２図は第１図構成の動作を説明するタイミングチャー
トである。まず、リセット保持手段（３）はシステムＡ
からのリセットＡ信号を受けるとシステムＢへリセット
Ｂ信号として送出するが、リセット解除手段（２）から
のリセット解除信号Ｓが入力されるまでリセットＢを保
持する。リセットＡが時刻ｔ１において解除されると、
バス変換装置を含むシステムＡは一連の処理を開始し、
バス使用の調停や時間監視等の各種の設定処理を行な
う。この時点ではリセットＡがリセット保持手段（３）
に伝播されシステムＢはリセット状態が保持されてお
り、いかなる装置も動作できない。そして、バス変換装
置の各種設定が時刻ｔ２において完了すると、リセット
解除手段（２）が動作開始し、リセット保持手段（３）
に対してリセット解除信号Ｓを発しリセットＢの解除を
指示する。リセットＢが解除されると、システムＢはバ
スに対してバスアクセスを行ないその処理を開始する
が、この時点ではシステムＢに係るすべての初期設定が
完了しており正当な動作が保障される。尚、リセット解
除手段の方式はハードウエアにより設定完了を検知する
方式あるいはリセット制御レジスタへの書込みあるいは
リセット制御コマンドの発行等が考えられるが特に規定
するものではない。
トである。まず、リセット保持手段（３）はシステムＡ
からのリセットＡ信号を受けるとシステムＢへリセット
Ｂ信号として送出するが、リセット解除手段（２）から
のリセット解除信号Ｓが入力されるまでリセットＢを保
持する。リセットＡが時刻ｔ１において解除されると、
バス変換装置を含むシステムＡは一連の処理を開始し、
バス使用の調停や時間監視等の各種の設定処理を行な
う。この時点ではリセットＡがリセット保持手段（３）
に伝播されシステムＢはリセット状態が保持されてお
り、いかなる装置も動作できない。そして、バス変換装
置の各種設定が時刻ｔ２において完了すると、リセット
解除手段（２）が動作開始し、リセット保持手段（３）
に対してリセット解除信号Ｓを発しリセットＢの解除を
指示する。リセットＢが解除されると、システムＢはバ
スに対してバスアクセスを行ないその処理を開始する
が、この時点ではシステムＢに係るすべての初期設定が
完了しており正当な動作が保障される。尚、リセット解
除手段の方式はハードウエアにより設定完了を検知する
方式あるいはリセット制御レジスタへの書込みあるいは
リセット制御コマンドの発行等が考えられるが特に規定
するものではない。
第３図は本発明に係るバス変換装置の一実施例ブロック
構成図である。図において、１１はシステムバスＡの制
御回路、１２は設定レジスタ、１３はＯＲゲート、１４
はリセット制御レジスタ、１５はシステムバスＢのバス
調停部である。このような構成において、システムＡの
リセットＡ信号がオンするとＯＲゲート１３を介してリ
セット制御レジスタ１４のリセット制御ビットであるＹ
ビットがオンとなる。Ｙビットの状態はそのままシステ
ムＢのリセットＢ信号となり、これによりシステムＡ，
Ｂともにリセット状態となる。尚、Ｙビットは例えばフ
リップフロップ素子を用い、そのプリセット端子等の使
用により容易に実現できる。この場合、リセットＡによ
りフリップフロップがセットされビットが保持される。
構成図である。図において、１１はシステムバスＡの制
御回路、１２は設定レジスタ、１３はＯＲゲート、１４
はリセット制御レジスタ、１５はシステムバスＢのバス
調停部である。このような構成において、システムＡの
リセットＡ信号がオンするとＯＲゲート１３を介してリ
セット制御レジスタ１４のリセット制御ビットであるＹ
ビットがオンとなる。Ｙビットの状態はそのままシステ
ムＢのリセットＢ信号となり、これによりシステムＡ，
Ｂともにリセット状態となる。尚、Ｙビットは例えばフ
リップフロップ素子を用い、そのプリセット端子等の使
用により容易に実現できる。この場合、リセットＡによ
りフリップフロップがセットされビットが保持される。
システムＡのリセットＡ信号が時刻ｔ１にて解除する
と、バス変換装置を含むシステムＡは動作可能状態とな
る。リセット制御レジスタ１４のＹビットはオン状態の
まま保持されるためシステムＢはリセット状態を保持し
いかなる動作も開始しない。
と、バス変換装置を含むシステムＡは動作可能状態とな
る。リセット制御レジスタ１４のＹビットはオン状態の
まま保持されるためシステムＢはリセット状態を保持し
いかなる動作も開始しない。
システムＡのＣＰＵは一連の処理の中で設定レジスタ１
２のバス調停の有効／無効を設定するビットであるＸビ
ットをオンする。Ｘビットはバス調停部１５をアクティ
ブにするイネイブル信号Ｅであり、例えばＸビットが
“１”のときバス調停が有効となる。この時点でもシス
テムＢはまだリセット状態である。尚、ＸビットもＹビ
ットと同様にフリップフロップ素子の如きメモリ素子の
使用により容易に実現可能である。
２のバス調停の有効／無効を設定するビットであるＸビ
ットをオンする。Ｘビットはバス調停部１５をアクティ
ブにするイネイブル信号Ｅであり、例えばＸビットが
“１”のときバス調停が有効となる。この時点でもシス
テムＢはまだリセット状態である。尚、ＸビットもＹビ
ットと同様にフリップフロップ素子の如きメモリ素子の
使用により容易に実現可能である。
システムＡのＣＰＵはＸビットの設定が終了、即ち、Ｘ
ビットがオンするとリセット制御レジスタ１４のＹビッ
トを例えば“０”にしてオフする。これによりシステム
Ｂ信号がオフとなりシステムＢの動作が可能となる。シ
ステムＢの装置が動作を開始した時点ではバス調停部１
５が有効になっており正常な動作が保障される。本実施
例では上述した動作の外、リセット制御レジスタ１４の
Ｙビットを常にオン／オフ可能にしておけば機械的なリ
セットスイッチ等を設けることなくシステムＢのリセッ
ト動作がソフトウエアにより自由に実現可能となる。
ビットがオンするとリセット制御レジスタ１４のＹビッ
トを例えば“０”にしてオフする。これによりシステム
Ｂ信号がオフとなりシステムＢの動作が可能となる。シ
ステムＢの装置が動作を開始した時点ではバス調停部１
５が有効になっており正常な動作が保障される。本実施
例では上述した動作の外、リセット制御レジスタ１４の
Ｙビットを常にオン／オフ可能にしておけば機械的なリ
セットスイッチ等を設けることなくシステムＢのリセッ
ト動作がソフトウエアにより自由に実現可能となる。
以上説明したように、本発明によれば、従来、機械的な
スイッチや設定ポストによってしか設定できなかった接
続システムのシステム制御に係る設定を、ソフトウエア
により設定可能とし、前述したハードウエア設定に伴な
う諸問題を解消できるばかりか、リセット解除手段の方
式によってはソフトウエアによる接続システムのリセッ
ト動作が可能となる。
スイッチや設定ポストによってしか設定できなかった接
続システムのシステム制御に係る設定を、ソフトウエア
により設定可能とし、前述したハードウエア設定に伴な
う諸問題を解消できるばかりか、リセット解除手段の方
式によってはソフトウエアによる接続システムのリセッ
ト動作が可能となる。
第１図は本発明の原理構成図、 第２図は第１図構成の動作を説明する信号タイミングチ
ャート、 第３図は本発明の一実施例バス変換装置ブロック構成
図、 第４図はバス変換装置を設けたシステム構成例、および 第５図は従来方式の問題点を説明する信号タイミングチ
ャートである。 （符号の説明） ＣＰＵ……中央処理装置、 ＢＣ……バス変換装置、 １……ソフトウエア設定手段、 ２……リセット解除手段、 ３……リセット保持手段、 １１……制御回路、 １２……設定レジスタ、 １３……ＯＲゲート、 １４……リセット制御レジスタ、 １５……バス調停部。
ャート、 第３図は本発明の一実施例バス変換装置ブロック構成
図、 第４図はバス変換装置を設けたシステム構成例、および 第５図は従来方式の問題点を説明する信号タイミングチ
ャートである。 （符号の説明） ＣＰＵ……中央処理装置、 ＢＣ……バス変換装置、 １……ソフトウエア設定手段、 ２……リセット解除手段、 ３……リセット保持手段、 １１……制御回路、 １２……設定レジスタ、 １３……ＯＲゲート、 １４……リセット制御レジスタ、 １５……バス調停部。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−150414（ＪＰ，Ａ) 実開 昭62−169831（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】自システムと接続システムのシステムバス
間に接続され、該接続システムのシステム制御機能をソ
フトウェアにより設定するバス変換装置であって、 前記自システム側の中央処理装置から送出される設定指
示（Ｓｏ）を受けると、前記接続システムのシステム制
御に係わる設定をソフトウェアにより行うソフトウェア
設定手段（１）と、 前記自システムからのリセット信号を受けると、該リセ
ット信号を前記接続システムへ送出するとともに、前記
自システムのリセット信号の無効後も、前記接続システ
ムのリセット状態を保持するリセット保持手段（３）
と、 該リセット保持手段による前記接続システムのリセット
状態保持中に、前記設定指示（Ｓｏ）を受けると、前記
リセット保持手段（３）が前記設定指示に従った前記シ
ステム制御に係わる設定を行った後、前記リセット保持
手段（３）に対してリセット解除信号（Ｓ）を送出し、
前記リセット保持手段による前記リセット状態の保持を
解除するリセット解除手段（２）と、 を具備することを特徴とするバス変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63028932A JPH0644209B2 (ja) | 1988-02-12 | 1988-02-12 | バス変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63028932A JPH0644209B2 (ja) | 1988-02-12 | 1988-02-12 | バス変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01205312A JPH01205312A (ja) | 1989-08-17 |
| JPH0644209B2 true JPH0644209B2 (ja) | 1994-06-08 |
Family
ID=12262171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63028932A Expired - Lifetime JPH0644209B2 (ja) | 1988-02-12 | 1988-02-12 | バス変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644209B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06332847A (ja) * | 1993-05-24 | 1994-12-02 | Nec Corp | バス変換結合回路 |
| JPH1063375A (ja) * | 1996-08-21 | 1998-03-06 | Mitsubishi Electric Corp | 通信システム |
| JP5240619B2 (ja) * | 2010-06-21 | 2013-07-17 | 株式会社日立製作所 | 半導体集積回路及び半導体集積回路におけるデータ転送の制御方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62150414A (ja) * | 1985-12-24 | 1987-07-04 | Toshiba Corp | 共通機器保護装置 |
| JPS62169831U (ja) * | 1986-04-16 | 1987-10-28 |
-
1988
- 1988-02-12 JP JP63028932A patent/JPH0644209B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01205312A (ja) | 1989-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0351002B2 (ja) | ||
| JPH02224140A (ja) | 割込試験装置 | |
| KR970012168A (ko) | 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법 | |
| EP1266294B1 (en) | A communication interface system, method and apparatus | |
| JPS58197553A (ja) | プログラム監視装置 | |
| JPH01205312A (ja) | バス変換装置 | |
| JPS5854418A (ja) | 割込み処理方式 | |
| JPH0876876A (ja) | マイクロプロセッサのクロック供給制御回路 | |
| JPS615363A (ja) | 共有メモリの制御装置 | |
| JP2978321B2 (ja) | データ処理装置，その制御方法及びデータ処理システム装置 | |
| JPS6137660B2 (ja) | ||
| JPH01223521A (ja) | 大規模集積回路 | |
| JPH0125095B2 (ja) | ||
| JP2667285B2 (ja) | 割込制御装置 | |
| JP2560968B2 (ja) | コンピュータシステム | |
| JP2539064B2 (ja) | マイクロプロセッサ | |
| JP3489174B2 (ja) | 半導体集積回路 | |
| JP3087481B2 (ja) | イン・サーキット・エミュレータ | |
| JPH01237841A (ja) | リトライ方式 | |
| JPH03209552A (ja) | Ｃｐｕ間インタフェース装置 | |
| JPH02287840A (ja) | マイクロプロセッサ | |
| JPH05210623A (ja) | マイクロプロセッサ及びデータ処理装置 | |
| JPH0543142B2 (ja) | ||
| JPH01121967A (ja) | Ｐｒｏｍ内蔵マイクロプロセッサ | |
| JPH03232050A (ja) | マルチｃｐｕ回路 |