JPH1065058A - 半導体パッケージ型素子およびその実装構造体 - Google Patents

Abstract

(57)【要約】 【課題】本課題は、構造を簡素化して低コストで、高周
波特性が良好な半導体パッケージ型素子およびその実装
構造を提供することにある。 【解決手段】本発明は、高速動作する半導体素子１を内
部に設置し、且つ入出力リード５ａ〜５ｃを有する半導
体パッケージ型素子を、回路基板７の所定面に搭載して
実装する構造体において、板状の導体部材１４をパッケ
ージ箱状体４の外部に配置して入出力リード５ａ、ｂと
の間でマイクロストリップ構造を構成したことを特徴と
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、５００ＭＨｚ以上
のＧＨｚオーダーの高周波で動作するバイポーラやＣＭ
ＯＳやＧａＡｓ回路素子等の半導体素子を内部に設置し
た半導体パッケージ型素子およびこの半導体パッケージ
型素子を回路基板（配線基板）上に実装した半導体パッ
ケージ型素子の実装構造に関する。

【０００２】

【従来の技術】近年、半導体素子、例えばバイポーラや
ＣＭＯＳやＧａＡｓ回路素子等がますますＧＨｚオーダ
ーで動作しつつ、回路素子の消費電流が増えている。従
って、早い信号を正しく伝わるために半導体素子を内装
するパッケージ型素子の高周波電気性能を改善する必要
がある。このように高周波数用の半導体パッケージ型素
子またはこの半導体パッケージ型素子を配線基板上に実
装した半導体パッケージ型素子の実装構造に関する従来
技術としては、特開平２ー２３８６９２号公報（従来技
術１）、特開平５ー２９１３４７号公報（従来技術
２）、特開平６−５３３４６号公報（従来技術３）およ
び特開平６−９７３５９号公報（従来技術４）が知られ
ている。

【０００３】従来技術１には、パッケージ型素子に乗せ
る放熱器と一体になった蓋状治具において、入出力リー
ドのインダクタンスを低減するために、回路基板に搭載
する脚となるフランジ部につながる側面傾斜部に、上記
入出力リードの曲げ形状にほぼ合わせて導体や誘電体を
設置してマイクロストリップを形成したものが記載され
ている。従って、従来技術１においては、放熱器と一体
になり、回路基板に搭載する脚となるフランジ部につな
がる側面傾斜部に、入出力リードの曲げ形状にほぼ合わ
せて導体や誘電体を設置した複雑で、且つ高価な特殊な
蓋状治具を用意する必要がある。従来技術２には、多層
配線基板に形成されたキャビティ部内に半導体素子を設
置し、多層配線基板の表面導体層と半導体素子の上面と
の間でＴＡＢ接続し、入出力リードのインピーダンスを
制御するために、多層配線基板における表面導体層とそ
の下の導体層との間に誘電体層を設けたものが記載され
ている。このため従来技術２においては、多層配線基板
に形成されたキャビティ部内に半導体素子（ＩＣチッ
プ）を搭載するＴＡＢ−ＩＣ実装構造に限られるもので
ある。

【０００４】従来技術３には、半導体素子を装着し、埋
設されるリードと誘電体膜を介して対向する上面に上記
リードに対してマイクロストリップ効果を奏する導体パ
ターンを形成し、該導体パターンを、実装する回路基板
の表面に形成されたパターンと接続する導通部を有する
基板を半導体素子と共に樹脂封止した樹脂封止タイプの
パッケージ構造を有する半導体装置が記載されている。
このため、従来技術３においては、複雑な構造を有する
基板が半導体素子と共に樹脂封止されることになる。従
来技術４には、金属製の矩形皿状のパッケージ本体ケー
スの外周縁に、パッケージ自身を支える脚となるフラン
ジ部を設け、半導体素子をパッケージ本体ケースの裏面
に接合させると共に、複数のリードをフィルム状に形成
し、このリードをパッケージ本体ケースの裏面に誘電体
である絶縁シートを介して取り付けることによってリー
ド部分をマイクロストリップ線路構造とし、更にパッケ
ージ本体ケースの四隅部に、実装回路基板の電源供給電
極又は接地電極等に電気的に接続可能な接続端子部を設
けた半導体素子の実装構造が記載されている。このため
従来技術４においては、外周縁に脚となるフランジ部を
有する矩形皿状のパッケージ本体ケースの裏面に脚部の
形状に倣わせて絶縁シートを介してフィルム状のリード
を取り付けた特殊な構造となる。

【０００５】

【発明が解決しようとする課題】上記従来技術１および
４は、高速、高周波で動作する半導体素子を内部に設置
した半導体パッケージ型素子を回路基板（配線基板）に
実装する際、半導体パッケージ型素子を蓋状治具または
パッケージ本体ケースの脚となるフランジ部で支える特
殊な構造を有している。また従来技術２は、半導体素子
（ＩＣチップ）を搭載するキャビティ部を多層配線基板
に形成する必要のある特殊なＴＡＢ−ＩＣ実装構造を有
している。

【０００６】また従来技術３は、半導体素子と共に樹脂
封止される基板が複雑な構造を有するため、該基板を製
造するのにより多くの工数が必要となり、その結果樹脂
封止された半導体装置全体としてコストが高くなる課題
を有する。また上記何れの従来技術においても、５００
ＭＨｚ以上のＧＨｚオーダーの高周波で動作するバイポ
ーラやＣＭＯＳやＧａＡｓ回路素子等の半導体素子を内
部に設置した半導体パッケージ型素子を、導体リードで
支えて回路基板（配線基板）に実装する半導体パッケー
ジ型素子の実装構造体において、上記導体リードにおけ
るパッケージ箱状体内およびパッケージ箱状体から伸び
て曲げ成形された部分においてもインダクタンスを低く
して信号反射ノイズと同時切り替えノイズとを低減して
高周波電気性能の向上を図る点について十分考慮されて
いなかった。

【０００７】本発明の目的は、上記従来技術の課題を解
決すべく、構造を簡素化してコスト低減を図ると共に高
周波電気性能の向上を図るようにした半導体パッケージ
型素子および半導体パッケージ型素子の実装構造を提供
することにある。また本発明の他の目的は、半導体パッ
ケージ型素子を回路基板（配線基板）に対して支えて実
装する導体リードにおける少なくともパッケージ箱状体
から伸びる部分においても、構造を簡素化してインダク
タンスを低くして高周波電気性能の向上を図るようにし
た半導体パッケージ型素子および半導体パッケージ型素
子の実装構造を提供することにある。また本発明の他の
目的は、半導体パッケージ型素子を回路基板（配線基
板）に対して支えて実装する導体リードの特性インピー
ダンスまたはインダクタンスを容易に制御できる簡素な
構造を有する半導体パッケージ型素子および半導体パッ
ケージ型素子の実装構造を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、高速動作する半導体素子を内部に設置
し、入出力導体リードを有する半導体パッケージ型素子
を、回路基板（配線基板）の所定面に搭載して実装する
半導体パッケージ型素子の実装構造体において、上記入
出力導体リードの内のグラウンドリードまたは回路基板
に形成されたグラウンドパッドに接続される板状の導体
を、前記入出力導体リードの近傍に配置してマイクロス
トリップを形成したことを特徴とする。また本発明は、
半導体素子を導体ダイパッド上に装着して内部に設置す
るパッケージ箱状体と該パッケージ箱状体から伸びて曲
げ成形されて並設された複数の導体リードとを有する半
導体パッケージ型素子において、前記導体ダイパッドに
電気的に接続されて前記導体リードに近接させて並設方
向に沿って伸ばされた板状の導体部材を前記パッケージ
箱状体の一方の面上に設置してマイクロストリップを形
成したことを特徴とする半導体パッケージ型素子であ
る。

【０００９】また本発明は、半導体素子を導体ダイパッ
ド上に装着して内部に設置するパッケージ箱状体と該パ
ッケージ箱状体から伸びて曲げ成形されて並設された複
数の導体リードとを有する半導体パッケージ型素子にお
いて、前記導体ダイパッドに接合される導体スラグを前
記パッケージ箱状体に内設して一方の面に露出させ、こ
の露出した導体スラグと接合して前記導体リードの近傍
まで伸ばした板状の導体部材を前記パッケージ箱状体の
一方の面上に設置してマイクロストリップを形成したこ
とを特徴とする半導体パッケージ型素子である。また本
発明は、半導体素子を導体ダイパッド上に装着して内部
に設置するパッケージ箱状体と該パッケージ箱状体から
伸びて曲げ成形されて並設された複数の導体リードとを
有する半導体パッケージ型素子において、前記導体ダイ
パッドに接合される導体スラグを前記パッケージ箱状体
に内設して一方の面に露出させ、この露出した導体スラ
グと電気的に接続されて前記導体リードに近接させて並
設方向に沿って伸ばされた板状の導体部材を前記パッケ
ージ箱状体の一方の面上に設置してマイクロストリップ
を形成したことを特徴とする半導体パッケージ型素子で
ある。

【００１０】また本発明は、前記半導体パッケージ型素
子において、前記パッケージ箱状体は、樹脂モールド封
止体であることを特徴とする。また本発明は、前記半導
体パッケージ型素子において、前記板状の導体部材にお
ける導体リードに近接する部分と前記導体リードとの間
に誘電体膜を設けたことを特徴とする。また本発明は、
前記半導体パッケージ型素子における前記板状の導体部
材において、前記導体リードに近接する部分の表面に誘
電体膜を形成したことを特徴とする。また本発明は、前
記半導体パッケージ型素子において、前記導体リードの
内のグラウンドリードと前記板状の導体部材における前
記グラウンドリードに近接する部分とを接合材で接合し
たことを特徴とする。また本発明は、前記半導体パッケ
ージ型素子において、前記半導体素子は、５００ＭＨｚ
以上の高周波数で動作するものであることを特徴とす
る。また本発明は、半導体素子を導体ダイパッド上に装
着して内部に設置するパッケージ箱状体と該パッケージ
箱状体から伸びて曲げ成形されて並設された複数の導体
リードとを有し、前記導体ダイパッドに電気的に接続さ
れて前記導体リードに近接させて並設方向に沿って伸ば
された板状の導体部材を前記パッケージ箱状体の一方の
面上に設置してマイクロストリップを形成した半導体パ
ッケージ型素子について、前記導体リードを表面に形成
されたパッドに接合させて回路基板（配線基板）に実装
することを特徴とする半導体パッケージ型素子の実装構
造体である。

【００１１】また本発明は、半導体素子を導体ダイパッ
ド上に装着して内部に設置するパッケージ箱状体と該パ
ッケージ箱状体から伸びて曲げ成形されて並設された複
数の導体リードとを有し、前記導体ダイパッドに接合さ
れる導体スラグを前記パッケージ箱状体に内設して一方
の面に露出させ、この露出した導体スラグと接合して前
記導体リードの近傍まで伸ばした板状の導体部材を前記
パッケージ箱状体の一方の面上に設置してマイクロスト
リップを形成した半導体パッケージ型素子について、前
記導体リードを表面に形成されたパッドに接合させて回
路基板（配線基板）に実装することを特徴とする半導体
パッケージ型素子の実装構造体である。また本発明は、
半導体素子を導体ダイパッド上に装着して内部に設置す
るパッケージ箱状体と該パッケージ箱状体から伸びて曲
げ成形されて並設された複数の導体リードとを有し、前
記導体ダイパッドに接合される導体スラグを前記パッケ
ージ箱状体に内設して一方の面に露出させ、この露出し
た導体スラグと電気的に接続されて前記導体リードに近
接させて並設方向に沿って伸ばされた板状の導体部材を
前記パッケージ箱状体の一方の面上に設置してマイクロ
ストリップを形成した半導体パッケージ型素子につい
て、前記導体リードを表面に形成されたパッドに接合さ
せて回路基板に実装することを特徴とする半導体パッケ
ージ型素子の実装構造体である。

【００１２】また本発明は、前記半導体パッケージ型素
子の実装構造体における回路基板において、前記入出力
導体リードの内のグラウンドリードが接合されるグラウ
ンドパッドと電気的に接続されたグラウンド配線パター
ンを表面に形成し、この前記板状の導体部材を部分的
に、前記グラウンド配線パターンに対して接合接続する
ことを特徴とする。また本発明は、前記半導体パッケー
ジ型素子の実装構造体において、前記半導体パッケージ
型素子におけるパッケージ箱状体は、樹脂モールド封止
体であることを特徴とする。また本発明は、半導体素子
をダイパッド上に装着して内部に設置するパッケージ箱
状体と該パッケージ箱状体から伸びて曲げ成形されて並
設された複数の導体リードとを有する半導体パッケージ
型素子について、前記導体リードを表面に形成されたパ
ッドに接合させて回路基板に実装し、該回路基板内に埋
設されたグラウンドプレーンに対して電気的に接続され
て前記導体リードに近接させて並設方向に沿って伸ばさ
れた帯状の導体部材を前記パッケージ箱状体と前記回路
基板との間に設けたことを特徴とする半導体パッケージ
型素子の実装構造体である。

【００１３】また本発明は、半導体素子をダイパッド上
に装着して内部に設置するパッケージ箱状体と該パッケ
ージ箱状体から伸びて曲げ成形されて並設された複数の
導体リードとを有する半導体パッケージ型素子につい
て、前記導体リードを表面に形成されたパッドに接合さ
せて回路基板に実装し、該回路基板内に埋設されたグラ
ウンドプレーンに対して電気的に接続されて前記導体リ
ードに近接させて並設方向に沿って伸ばされた帯状の導
体部材を前記回路基板の表面に設けたことを特徴とする
半導体パッケージ型素子の実装構造体である。また本発
明は、前記半導体パッケージ型素子の実装構造体におい
て、前記半導体パッケージ素子を前記導体リードによっ
て前記回路基板に対して支えることを特徴とする。また
本発明は、前記半導体パッケージ型素子の実装構造体に
おいて、前記導体部材における導体リードに近接する部
分と前記導体リードとの間に誘電体を設けたことを特徴
とする。また本発明は、前記半導体パッケージ型素子の
実装構造体における前記導体部材において、前記導体リ
ードに近接する部分の表面に誘電体膜を形成したことを
特徴とする。

【００１４】また本発明は、前記半導体パッケージ型素
子の実装構造体において、前記導体リードの内のグラウ
ンドリードと前記導体部材における前記グラウンドリー
ドに近接する部分とを接合材で接合したことを特徴とす
る。また本発明は、前記半導体パッケージ型素子の実装
構造体において、前記半導体素子は、５００ＭＨｚ以上
の高周波数で動作するものであることを特徴とする。ま
た本発明は、前記半導体パッケージ型素子の実装構造体
において、前記パッケージ箱状体を、マイクロストリッ
プを形成した内部配線基板および前記半導体素子と内部
配線基板の表面のパッドとをＴＡＢ接続するＴＡＢ素子
を内部に備え、前記ダイパッドおよび前記内部配線基板
を装着するヒートスプレッタと、前記内部配線基板の表
面のパッドと前記導体リードとの間を接続するダムパッ
ドを形成したダムと、該ダムに対して蓋をする導体蓋と
によって構成したことを特徴とする。

【００１５】以上説明したように、前記構成によれば、
導体リードの近傍に配置すべく板状の導体部材を、パッ
ケージ箱状体の一方の面または回路基板上に設置してマ
イクロストリップを形成するように構成したので、構造
を簡素化してコスト低減を図ると共に高周波電気性能の
向上を図ることができる。また前記構成によれば、板状
の導体部材をパッケージ箱状体の一方の面または回路基
板上に設置することにより、半導体パッケージ型素子を
回路基板（配線基板）に対して支えて実装する導体リー
ドにおける少なくともパッケージ箱状体から伸びる部分
の近傍においても、マイクロストリップ線路構造または
疑似ＴＥＭ（transverse−electromagnetic）伝送線路
構造を形成するように構成したので、構造を簡素化して
所望の特性インダクタンスまたは特性インピーダンスを
得て高周波電気性能の向上を図ることができる。

【００１６】また前記構成によれば、パッケージ箱状体
の一方の面または回路基板上に設置する板状の導体部材
の形状や寸法（厚さも含む）を、パッケージ箱状体およ
び導体リードの形状および寸法に適合するように適切に
設計することによって、導体リードの特性インピーダン
スまたはインダクタンスを所望の値に容易に制御するこ
とができ、その結果高速、高周波でおこるパッケージ型
素子特性インピーダンスミスマッチノイズまたは電源ノ
イズの低減を容易に図ることができる。更に板状の導体
部材と導体リードとの間に設置される誘電体膜の厚さや
材料を適切にすることによって、導体リードとの間の静
電容量も適切に調整することができ、その結果導体リー
ドの特性インピーダンスまたはインダクタンスを所望の
値に容易に制御することができる。また前記構成によれ
ば、半導体パッケージ素子を導体リードによって回路基
板に対して支える半導体パッケージ型素子の実装構造体
において、板状の導体部材をパッケージ箱状体の一方の
面または回路基板上に設置して導体リードに対してマイ
クロストリップを形成するように構成したので、半導体
パッケージ型素子を搭載実装するための回路基板の面積
を増加させることなく、構造を簡素化して高周波電気性
能の向上を図ることができる。

【００１７】

【発明の実施の形態】本発明に係る５００ＭＨｚ以上の
ＧＨｚオーダーで動作する高性能、高周波数用の半導体
パッケージ型素子の実施の形態について図面を用いて詳
細に説明する。

【００１８】まず、本発明に係る５００ＭＨｚ以上のＧ
Ｈｚオーダーで動作する高性能、高周波数用の半導体パ
ッケージ型素子の第１の実施の形態について説明する。
図１は本発明に係る高性能、高周波数用の半導体パッケ
ージ型素子の第１の実施の形態を示す部分断面図および
部分平面図である。本発明に係る高性能、高周波数用の
半導体パッケージ型素子としての例えばＱＦＰ（Quad F
lat Package：４方向フラット・パッケージ）半導体パ
ッケージには、５００ＭＨｚ以上のＧＨｚオーダーで動
作しつつ消費電力が増加した例えばバイポーラやＣＭＯ
ＳやＧａＡｓ回路素子などのＬＳＩ半導体素子１が内蔵
（内装）される。従って、早い信号を正しく伝えるため
に、ＬＳＩ半導体素子１を内蔵（内装）する半導体パッ
ケージ型素子としての高周波電気性能を改善する必要が
ある。即ち、高性能、高周波数用の半導体パッケージ型
素子として高周波数で起こる信号反射ノイズおよび同時
切り替えノイズを低減することが必要となる。

【００１９】そこで、本発明に係る高性能、高周波数用
の半導体パッケージ型素子としての例えばＱＦＰ（Quad
Flat Package：４方向フラット・パッケージ）半導体
パッケージは、５００ＭＨｚ以上のＧＨｚオーダーで動
作しつつ消費電力が増加した例えばバイポーラやＣＭＯ
ＳやＧａＡｓ回路素子などのＬＳＩ半導体素子１と、例
えばリードフレームから構成され、グラウンド（接地）
となり、２次元平面においてＬＳＩ半導体素子１を設置
できる大きさを有する導体ダイパッド２と、２次元平面
において該導体ダイパッド２とほぼ同じ大きさを有し、
上記導体ダイパッド２に導体ペースト２０によって接着
または接合される板状の導体スラグ３と、ＬＳＩ半導体
素子１、導体ダイパッド２および導体スラグ３等を埋設
するパッケージ箱状体（樹脂モールド封止）４と、３種
類の入出力導体リード、即ち図１（ａ）に示す信号リー
ド５ａ、図１（ｂ）に示す電源リード５ｂや図１（ｃ）
に示すグラウンドリード５ｃとから構成される。信号リ
ード５ａは、ＬＳＩ半導体素子１の信号パッドとワイヤ
ボンディング６によって接続される。電源リード５ｂ
も、ＬＳＩ半導体素子１の電源パッドとワイヤボンディ
ング６によって接続される。図１（ｃ）に示すように導
体ダイパッド２は、例えばリードフレームから構成さ
れ、グラウンド（接地）となるようにグラウンドリード
５と一体的につながって電気的に接続されて接地され
る。板状の導体スラグ３は、例えば放熱するヒートスプ
レッダから構成され、放熱の機能も有すると共に、導体
ペースト２０によって導体ダイパッド２に接着または接
合されて電気的にも接続されるものである。このように
板状の導体スラグ３は、ＬＳＩ半導体素子１が設置され
る導体ダイパッド２を単純にパッケージ箱状体（樹脂モ
ールド封止）４の下面までグランドとして導きだすと共
に放熱の機能も有するものであれば良い。

【００２０】そして図１（ａ）（ｂ）（ｃ）に示すよう
に、本発明に係る高性能、高周波数用の半導体パッケー
ジ型素子としての例えばＱＦＰパッケージは、回路基板
（配線基板）７の上面に搭載され、リード５ａ，５ｂ，
５ｃはそれぞれ回路基板（配線基板）７の表面に形成さ
れた信号配線８、電源パッド９、グラウンドパッド１０
に接合されて電気的に接続される。これら配線基板７の
表面に形成された信号配線８、電源パッド９およびグラ
ウンドパッド１０は、パッド部を除いて絶縁膜または保
護膜で被覆されるものとする。しかし、必ずしも信号配
線８、電源パッド９およびグラウンドパッド１０は、絶
縁膜または保護膜で被覆されていなくても良い。ＱＦＰ
パッケージが搭載される回路基板（配線基板）７におい
て、表面の電源パッド９と内部に配設された電源プレー
ン１２とはスルーホール１７によって電気的に接続さ
れ、表面のグラウンドパッド１０、１０’と内部に配設
されたグラウンドプレーン１３とはスルーホール１１、
１１’によって電気的に接続される。グラウンドパッド
１０’は、グラウンドパッド１０につながったパッケー
ジ箱状体４の４辺に沿った方形帯状（方形の環状）の配
線パターンで形成される。

【００２１】本発明に係る高性能、高周波数用の半導体
パッケージ型素子としてのパッケージ箱状体４は、例え
ばエポキシ樹脂モールド封止によって形成（製造）され
る。そして、マイクロストリップ（マイクロ波伝送線
路）を形成するための金属薄板状の素材からなる板状の
導体部材（導体治具）１４ａは、パッケージ箱状体４と
ＱＦＰパッケージが搭載される回路基板７の間に配置さ
れる。そして板状の導体部材１４ａとグラウンドパッド
１０とは接合によって電気的に接続され、また金属薄板
状の素材からなる導体部材１４ａとパッケージ箱状体４
の下面まで導きだされた導体スラグ３とは導体ペースト
２０によって接着または接合されて電気的に接続され
る。従って、図１（ｄ）（図１（ａ）のＡ−Ａに沿った
断面図）に示す如く、高性能、高周波数用の半導体パッ
ケージ型素子としてのパッケージ箱状体４に対してマイ
クロストリップが形成されることになる。図１（ｅ）
は、本発明に係る高性能、高周波数用の半導体パッケー
ジ型素子としての例えばＱＦＰパッケージを、マイクロ
ストリップ線路構造を形成して回路基板７上に実装した
状態を示す部分平面図である。

【００２２】上記マイクロストリップを形成するための
金属薄板状の素材からなる板状の導体部材１４ａは、パ
ッケージ箱状体４をモールドしたあと、パッケージ箱状
体４の下面に露出した導体スラグ３と導体ペースト２０
によって接着または接合させて取り付けられる。そして
板状の導体部材１４ａには、パッケージ箱状体４の４辺
に沿った周辺部を回路基板７の表面に形成されたパッケ
ージ箱状体４の４辺に沿った帯状配線パターンのグラウ
ンドパッド１０’と接合すべく下側に突出させた突出部
１４ａ’を有すると共に、リード５ａ，５ｂに接触しな
いようにするためにリード５ａ，５ｂとの間にほぼ一定
の間隙を作るように傾斜側面１４ａ”を形成している。
即ち、板状の導体部材１４ａの形状や寸法（厚さも含
む）を、パッケージ箱状体４およびリード５ａ，５ｂの
形状および寸法に適合するように適切に設計することに
よって、リード５ａ，５ｂの特性インピーダンスまたは
インダクタンスを所望の値に容易に制御することがで
き、その結果高速、高周波でおこるパッケージ型素子特
性インピーダンスミスマッチノイズまたは電源ノイズの
低減を容易に図ることができる。しかしながら、この傾
斜側面１４ａ”は、リード５ａ，５ｂとの間において接
触することが防止できれば、必ずしも必要としない。更
に板状の導体部材１４ａの表面には、図１（ａ）（ｂ）
に示す如く、リード５ａ、５ｂへの短絡を容易に防ぐと
共にリード５ａやリード５ｂの特性インピーダンスおよ
びインダクタンスを所望の値に容易に制御するために、
例えば接着剤、レジストもしくは樹脂にて形成された誘
電体（誘電体膜）１５ａを形成配置する。板状の導体部
材１４ａの表面に形成する誘電体膜１５ａの厚さを適切
な寸法にすることによって、リード５ａ，５ｂとの間の
静電容量を適切に調整することができる。当然誘電体膜
１５ａの材料を選ぶことによっても、リード５ａ，５ｂ
との間の静電容量を適切に調整することができる。とこ
ろで、板状の導体部材１４ａとリード５ａ、５ｂとの間
に例えば接着剤、レジストもしくは樹脂にて形成された
誘電体１５ａを配置すれば、リード５ａやリード５ｂの
特性インピーダンスおよびインダクタンスを所望の値に
容易に制御することができる。しかし、誘電体膜１５ａ
を板状の導体部材１４ａの表面に形成するのが、製造す
る上で最も簡単、即ち容易となる。従って、誘電体１５
ａを配置した方が好ましい実施の形態となる。

【００２３】更に図１（ｃ）に示すようにグラウンドリ
ード５ｃと導体部材１４ａとは、はんだ等の接合材１６
ａにて確実に接続される。このはんだ等の接合材１６ａ
は、導体部材１４ａと帯状配線パターンのグラウンドパ
ッド１０’との間において確実な接合が取られておれ
ば、グラウンドパッド１０とがグラウンドプレーン１３
にスルーホール１１、１１’を介して接続している関係
で、必ずしも必要ではない。またリード５ａ〜５ｃの高
さの変動によりパッケージ箱状体４の下面と回路基板７
の表面との間においてスタンドオフ距離に変動が生じる
ことからして、導体部材１４ａにおける突出部１４ａ’
は、変形しうるようにガルウングやＪリード等のように
曲げて形成した方が、帯状配線パターンのグラウンドパ
ッド１０’との間において確実な接合が得られて好まし
い。またこの突出部１４ａ’は、必ずしも４辺に形成す
る必要がなく、相対向する２辺に形成してもよい。

【００２４】またリード５ａ〜５ｃについて曲げ成形す
る前においては、モールドされたパッケージ箱状体４は
リードフレームによってつながった状態にある。この状
態で、相対向する２辺に突出部１４ａ’が形成された長
尺帯状の金属薄板状の素材からなる導体部材１４ａを各
パッケージ箱状体４の下面に露出した導体スラグ３と導
体ペースト２０によって接着または接合させて取り付
け、その後つながった導体部材１４ａの間の不要な領域
の両端をレーザ加工によって切断して除去する。その後
リードフレームによってつながった状態にある各パッケ
ージ箱状体４についてのリード５ａ〜５ｃを曲げ成形す
ることによって各パッケージ箱状体４は切り離されてリ
ード５ａ〜５ｃが所望の形状に曲げ成形される。即ち導
体部材１４ａをパッケージ箱状体４の下面に取り付けた
後、リード５ａ〜５ｃについて曲げ成形する場合には、
導体部材１４ａとリード５ａ〜５ｃとの間に曲げの内型
が入るようにする必要がある。他方リード５ａ〜５ｃに
ついて曲げ成形された各パッケージ箱状体４に導体部材
１４ａを取り付ける場合には、露出した導体スラグ３上
にフィルム状の導体ペースト２０を供給し、更に吸着ヘ
ッド等を用いて各導体部材１４ａを吸着して供給し、上
記導体ペーストを局所加熱するなどして各導体部材１４
ａを各パッケージ箱状体４に取り付けることが可能とな
る。

【００２５】次に本発明に係る５００ＭＨｚ以上のＧＨ
ｚオーダーで動作する高性能、高周波数用の半導体パッ
ケージ型素子の第２の実施の形態について説明する。図
２は本発明に係る高性能、高周波数用の半導体パッケー
ジ型素子の第２の実施の形態を示す部分断面図および部
分平面図である。高性能、高周波数用の半導体パッケー
ジ型素子としての例えばＱＦＰパッケージは、５００Ｍ
Ｈｚ以上のＧＨｚオーダーで動作しつつ消費電力が増加
した例えばバイポーラやＣＭＯＳやＧａＡｓ回路素子な
どのＬＳＩ半導体素子１と、例えばリードフレームから
構成され、グラウンド（接地）となり、２次元平面にお
いてＬＳＩ半導体素子１を設置できる大きさを有する導
体ダイパッド２と、２次元平面において該導体ダイパッ
ド２とほぼ同じ大きさを有し、上記導体ダイパッド２に
導体ペースト２０によって接着または接合される板状の
導体スラグ３と、ＬＳＩ半導体素子１、導体ダイパッド
２および導体スラグ３等を埋設するパッケージ箱状体
（樹脂モールド封止）４と、３種類の入出力導体リー
ド、即ち図２（ａ）に示す信号リード５ａ、図２（ｂ）
に示す電源リード５ｂや図２（ｃ）に示すグラウンドリ
ード５ｃとから構成される。導体ダイパッド２は、例え
ばリードフレームから構成される。導体スラグ３は、例
えば放熱するヒートスプレッダから構成される。信号リ
ード５ａは、ＬＳＩ半導体素子１の信号パッドとワイヤ
ボンディング６によって接続される。電源リード５ｂ
も、ＬＳＩ半導体素子１の電源パッドとワイヤボンディ
ング６によって接続される。図２（ｃ）に示すように導
体ダイパッド２は、例えばリードフレームから構成さ
れ、グラウンド（接地）となるようにグラウンドリード
５と一体的につながって電気的に接続されて接地され
る。板状の導体スラグ３は、例えば放熱するヒートスプ
レッダから構成され、放熱の機能も有すると共に、導体
ペースト２０によって導体ダイパッド２に接着または接
合されて電気的にも接続されるものである。このように
板状の導体スラグ３は、ＬＳＩ半導体素子１が設置され
る導体ダイパッド２を単純にパッケージ箱状体（樹脂モ
ールド封止）４の下面までグランドとして導きだすと共
に放熱の機能も有するものであれば良い。

【００２６】そして図２（ａ）（ｂ）（ｃ）に示すよう
に、本発明に係る高性能、高周波数用の半導体パッケー
ジ型素子としての例えばＱＦＰパッケージは、回路基板
（配線基板）７の上面に搭載され、リード５ａ，５ｂ，
５ｃはそれぞれ回路基板７の表面に形成された信号配線
８、電源パッド９、グラウンドパッド１０に接合されて
電気的に接続される。これら回路基板７の表面に形成さ
れた信号配線８、電源パッド９およびグラウンドパッド
１０は、パッド部を除いて絶縁膜または保護膜で被覆さ
れるものとする。しかし、必ずしも信号配線８、電源パ
ッド９およびグラウンドパッド１０は、絶縁膜または保
護膜で被覆されていなくても良い。ＱＦＰパッケージが
搭載される回路基板（配線基板）７において、表面の電
源パッド９と内部に配設された電源プレーン１２とはス
ルーホール１７によって電気的に接続され、表面のグラ
ウンドパッド１０と内部に配設されたグラウンドプレー
ン１３とはスルーホール１１によって電気的に接続され
る。

【００２７】本発明に係る高性能、高周波数用の半導体
パッケージ型素子としてのパッケージ箱状体４は、例え
ばエポキシ樹脂モールド封止によって形成（製造）され
る。そして、マイクロストリップを形成するための金属
薄板状の素材からなる板状の導体部材１４ｂは、パッケ
ージ箱状体４とＱＦＰパッケージが搭載される回路基板
７の間、即ちパッケージ箱状体４の下面に配置される。
従って、図２（ｄ）（図２（ａ）のＢ−Ｂに沿った断面
図）に示す如く、高性能、高周波数用の半導体パッケー
ジ型素子としてのパッケージ箱状体４に対してマイクロ
ストリップ（マイクロ波伝送線路）が形成されることに
なる。そして金属薄板状の素材からなる板状の導体部材
１４ｂとパッケージ箱状体４の下面まで導きだされた導
体スラグ３とは導体ペースト２０によって接着または接
合されて電気的に接続される。ところで、板状の導体部
材１４ｂの形状や寸法（厚さも含む）を、パッケージ箱
状体４およびリード５ａ，５ｂの形状および寸法に適合
するように適切に設計することによって、リード５ａ，
５ｂの特性インピーダンスまたはインダクタンスを所望
の値に容易に制御することができ、その結果高速、高周
波でおこるパッケージ型素子特性インピーダンスミスマ
ッチノイズまたは電源ノイズの低減を容易に図ることが
できる。

【００２８】更に板状の導体部材１４ｂの表面には、図
２（ａ）（ｂ）に示す如く、リード５ａ、５ｂの短絡を
容易に防ぐと共に、リード５ａやリード５ｂの特性イン
ピーダンスおよびインダクタンスを容易に制御するため
に、例えば接着剤、レジストもしくは樹脂によって形成
された誘電体（誘電体膜）１５ｂを配置形成する。そし
て板状の導体部材１４ｂの表面に形成する誘電体膜１５
ｂの厚さを適切な寸法にすることによって、リード５
ａ，５ｂとの間の静電容量を適切に調整することができ
る。当然誘電体膜１５ｂの材料を選ぶことによっても、
リード５ａ，５ｂとの間の静電容量を適切に調整するこ
とができる。ところで、板状の導体部材１４ｂとリード
５ａ、５ｂとの間に例えば接着剤、レジストもしくは樹
脂にて形成された誘電体１５ａを配置すれば、リード５
ａやリード５ｂの特性インピーダンスおよびインダクタ
ンスを所望の値に容易に制御することができる。しか
し、誘電体膜１５ｂを板状の導体部材１４ｂの表面に形
成するのが、製造する上で最も簡単、即ち容易となる。
従って、誘電体１５ｂを配置した方が好ましい実施の形
態となる。そして上記金属薄板状の素材からなる導体部
材１４ｂは、リード５ａ、５ｂとの間においては適切な
間隙が形成され、グラウンドリード５ｃとはほぼ接触す
るように形成される。そして金属薄板状の素材からなる
導体部材１４ｂは、図２（ｃ）に示すようにグラウンド
リード５ｃとはんだ１６ｂ等の接合材によって接続され
る。

【００２９】図２（ｅ）は、本発明に係る高性能、高周
波数用の半導体パッケージ型素子としての例えばＱＦＰ
パッケージを、マイクロストリップを形成して回路基板
７上に実装した状態を示す部分平面図である。上記マイ
クロストリップを形成するための金属薄板状の素材から
なる導体部材１４ｂは、パッケージ箱状体４をモールド
したあと、パッケージ箱状体４の下面に露出した導体ス
ラグ３と導体ペースト２０によって接着または接合させ
て取り付けられる。またリード５ａ〜５ｃについて曲げ
成形する前においては、モールドされたパッケージ箱状
体４はリードフレームによってつながった状態にある。
この状態で、長尺帯状の金属薄板状の素材からなる導体
部材１４ｂを各パッケージ箱状体４の下面に露出した導
体スラグ３と導体ペースト２０によって接着または接合
させて取り付け、その後つながった導体部材１４ｂの間
の不要な領域の両端をレーザ加工によって切断して除去
する。その後リードフレームによってつながった状態に
ある各パッケージ箱状体４についてのリード５ａ〜５ｃ
を曲げ成形することによって各パッケージ箱状体４は切
り離されてリード５ａ〜５ｃが所望の形状に曲げ成形さ
れる。即ち導体部材１４ｂをパッケージ箱状体４の下面
に取り付けた後、リード５ａ〜５ｃについて曲げ成形す
る場合には、導体部材１４ｂとリード５ａ〜５ｃとの間
に曲げの内型が入るようにする必要がある。他方リード
５ａ〜５ｃについて曲げ成形された各パッケージ箱状体
４に導体部材１４ｂを取り付ける場合には、露出した導
体スラグ３上にフィルム状の導体ペースト２０を供給
し、更に吸着ヘッド等を用いて各導体部材１４ｂを吸着
して供給し、上記導体ペーストを局所加熱するなどして
各導体部材１４ｂを各パッケージ箱状体４に取り付ける
ことが可能となる。

【００３０】次に本発明に係る５００ＭＨｚ以上のＧＨ
ｚオーダーで動作する高性能、高周波数用の半導体パッ
ケージ型素子の第３の実施の形態について説明する。図
３は本発明に係る高性能、高周波数用の半導体パッケー
ジ型素子の第３の実施の形態を示す部分断面図および部
分平面図である。高性能、高周波数用の半導体パッケー
ジ型素子としての例えばＱＦＰパッケージは、第１およ
び第２の実施の形態と異なり、上下を逆にし、５００Ｍ
Ｈｚ以上のＧＨｚオーダーで動作しつつ消費電力が増加
した例えばバイポーラやＧａＡｓ回路素子などのＬＳＩ
半導体素子１と、例えばリードフレームから構成され、
グラウンド（接地）となり、２次元平面においてＬＳＩ
半導体素子１を設置できる大きさを有する導体ダイパッ
ド２と、２次元平面において該導体ダイパッド２とほぼ
同じ大きさを有し、上記導体ダイパッド２に導体ペース
ト２０によって接着または接合される板状の導体スラグ
３と、ＬＳＩ半導体素子１、導体ダイパッド２および導
体スラグ３等を埋設するパッケージ箱状体（樹脂モール
ド封止）４と、３種類の入出力導体リード、即ち図３
（ａ）に示す信号リード５ａ、図３（ｂ）に示す電源リ
ード５ｂや図３（ｃ）に示すグラウンドリード５ｃとか
ら構成される。導体ダイパッド２は、例えばリードフレ
ームから構成される。導体スラグ３は、例えば放熱する
ヒートスプレッダから構成される。信号リード５ａは、
ＬＳＩ半導体素子１の信号パッドとワイヤボンディング
６によって接続される。電源リード５ｂも、ＬＳＩ半導
体素子１の電源パッドとワイヤボンディング６によって
接続される。図３（ｃ）に示すように導体ダイパッド２
は、例えばリードフレームから構成され、グラウンド
（接地）となるようにグラウンドリード５と一体的につ
ながって電気的に接続されて接地される。板状の導体ス
ラグ３は、例えば放熱するヒートスプレッダから構成さ
れ、放熱の機能も有すると共に、導体ペースト２０によ
って導体ダイパッド２に接着または接合されて電気的に
も接続されるものである。このように板状の導体スラグ
３は、ＬＳＩ半導体素子１が設置される導体ダイパッド
２を単純にパッケージ箱状体（樹脂モールド封止）４の
上面までグランドとして導きだすと共に放熱の機能も有
するものであれば良い。そして３種類の入出力導体リー
ド５ａ、５ｂ、５ｃは、図１に示す第１の実施の形態お
よび図２に示す第２の実施の形態と異なり、パッケージ
箱状体４に対して上下を逆にして曲げ成形される。

【００３１】そして図３（ａ）（ｂ）（ｃ）に示すよう
に、本発明に係る高性能、高周波数用の半導体パッケー
ジ型素子としての例えばＱＦＰパッケージは、回路基板
（配線基板）７の上面に搭載され、リード５ａ，５ｂ，
５ｃはそれぞれ回路基板７の表面に形成された信号配線
８、電源パッド９、グラウンドパッド１０に接合されて
電気的に接続される。これら回路基板７の表面に形成さ
れた信号配線８、電源パッド９およびグラウンドパッド
１０は、パッド部を除いて絶縁膜または保護膜で被覆さ
れるものとする。しかし、必ずしも信号配線８、電源パ
ッド９およびグラウンドパッド１０は、絶縁膜または保
護膜で被覆されていなくても良い。ＱＦＰパッケージが
搭載される回路基板７において、表面の電源パッド９と
内部に配設された電源プレーン１２とはスルーホール１
７によって電気的に接続され、表面のグラウンドパッド
１０と内部に配設されたグラウンドプレーン１３とはス
ルーホール１１によって電気的に接続される。

【００３２】本発明に係る高性能、高周波数用の半導体
パッケージ型素子としてのパッケージ箱状体４は、例え
ばエポキシ樹脂モールド封止によって形成（製造）され
る。そして、マイクロストリップを形成するための金属
薄板状の素材からなる板状の導体部材（導体治具）１４
ｃは、パッケージ箱状体４の上面に配置される。そして
金属薄板状の素材からなる板状の導体部材１４ｃとパッ
ケージ箱状体４の上面まで導き出された導体スラグ３と
は導体ペースト２０によって接着または接合されて電気
的に接続される。従って、図３（ｄ）（図３（ａ）のＣ
−Ｃに沿った断面図）に示す如く、高性能、高周波数用
の半導体パッケージ型素子としてのパッケージ箱状体４
に対してマイクロストリップ（マイクロ波伝送線路）が
形成されることになる。金属薄板状の素材からなる板状
の導体部材１４ｃは、パッケージ箱状体４のモールド部
より僅か大きく形成され、グラウンドリード５ｃとほぼ
接触するように折り曲げ部１４ｃ’を有している。即
ち、板状の導体部材１４ｃは、パッケージ箱状体４の側
面から伸びて下方に曲げられる入出力リード５ａ〜５ｃ
の部分の近傍まで伸びた大きさで形成される。更に板状
の導体部材１４ｃは、その先まで僅か伸ばして入出力リ
ードの曲げ形状に合わせて下方へ曲げ成形してもよい。
ところで、パッケージ箱状体４の上面に設置される板状
の導体部材１４ａの形状や寸法（厚さも含む）を、パッ
ケージ箱状体４およびリード５ａ，５ｂの形状および寸
法に適合するように適切に設計することによって、リー
ド５ａ，５ｂの特性インピーダンスまたはインダクタン
スを所望の値に容易に制御することができ、その結果高
速、高周波でおこるパッケージ型素子特性インピーダン
スミスマッチノイズまたは電源ノイズの低減を容易に図
ることができる。また板状の導体部材１４ｃの外周にお
ける入出力リードに対向する面に第１および第２の実施
の形態と同様に誘電体膜を形成してもよい。そして導体
部材１４ｃの折り曲げ部１４ｃ’は、図３（ｃ）に示す
ようにグラウンドリード５ｃとはんだ１６ｃ等の接合材
によって接続される。

【００３３】図３（ｅ）は、本発明に係る高性能、高周
波数用の半導体パッケージ型素子としての例えばＱＦＰ
パッケージを、マイクロストリップを形成して回路基板
７上に実装した状態を示す部分平面図である。上記マイ
クロストリップ構造を形成するための金属薄板状の素材
からなる板状の導体部材１４ｃは、パッケージ箱状体４
をモールドしたあと、パッケージ箱状体４の下面に露出
した導体スラグ３と導体ペースト２０によって接着また
は接合させて取り付けられる。

【００３４】またリード５ａ〜５ｃについて曲げ成形す
る前においては、モールドされたパッケージ箱状体４は
リードフレームによってつながった状態にある。この状
態で、長尺帯状の金属薄板状の素材からなる導体部材１
４ｃを各パッケージ箱状体４の上面に露出した導体スラ
グ３と導体ペースト２０によって接着または接合させて
取り付け、その後つながった導体部材１４ｃの間の不要
な領域の両端をレーザ加工によって切断して除去する。
その後リードフレームによってつながった状態にある各
パッケージ箱状体４についてのリード５ａ〜５ｃを曲げ
成形することによって各パッケージ箱状体４は切り離さ
れてリード５ａ〜５ｃが所望の形状に曲げ成形される。
他方リード５ａ〜５ｃについて曲げ成形された各パッケ
ージ箱状体４に導体部材１４ｃを取り付ける場合には、
露出した導体スラグ３上にフィルム状の導体ペースト２
０を供給し、更に吸着ヘッド等を用いて各導体部材１４
ｃを吸着して供給し、上記導体ペーストを局所加熱する
などして各導体部材１４ｃを各パッケージ箱状体４に取
り付けることが可能となる。以上説明したように、本第
３の実施の形態においては、非常に製造しやすいメリッ
トを有する。

【００３５】次に本発明に係る５００ＭＨｚ以上のＧＨ
ｚオーダーで動作する高性能、高周波数用の半導体パッ
ケージ型素子の第４の実施の形態について説明する。図
４は本発明に係る高性能、高周波数用の半導体パッケー
ジ型素子の第４の実施の形態を示す部分断面図である。
高周波波数用の高速パッケージ素子は、５００ＭＨｚ以
上のＧＨｚオーダーで動作する例えばバイポーラやＣＭ
ＯＳやＧａＡｓ回路素子などのＬＳＩ半導体素子１、該
ＬＳＩ半導体素子１を設置するダイパッド２、マイクロ
ストリップを有する内部配線基板２２およびＴＡＢ素子
２３を内部に設置し、ヒートスプレッダ２１、ダム２５
および導体蓋２６によって閉じるように構成している。
本第４の実施の形態においては、パッケージ箱状体は、
ヒートスプレッダ２１、内部配線基板２２、ダム２５お
よび導体蓋２６によって閉じるように構成している。ヒ
ートスプレッタ２１上には、上記ＬＳＩ半導体素子１を
設置するダイパッド２とマイクロストリップを有する内
部配線基板２２とが設置される。内部配線基板２２の表
面には信号配線や電源配線やグラウンド配線１８が形成
され、内部配線基板２２の内部には上記グラウンド配線
にスルーホールを介して接続されたグラウンド配線層が
埋設されてマイクロストリップを形成している。ダム２
５の下面には、信号リード５ａと内部配線基板２２の表
面に形成された信号配線とを接続し、電源リード５ｂと
内部配線基板２２の表面に形成された電源配線とを接続
し、グラウンドリード５ｃと内部配線基板２２の表面に
形成されたグラウンド配線とを接続するダムパッド２７
が配設されている。即ちダム２５に表面に形成されたダ
ムパッド２７は、３種類の入出力導体リード、すなわち
図４（ａ）に示す信号リード５ａ、図４（ｂ）に示す電
源リード５ｂや図４（ｃ）に示すグラウンドリード５ｃ
と接合されてそれぞれ電気的に接続される。ＴＡＢ素子
２３は、上記ＬＳＩ半導体素子１上に形成された信号パ
ッド、電源パッドおよびグラウンドパッドのそれぞれ
と、内部配線基板２２の表面に形成された信号配線、電
源配線およびグラウンド配線のそれぞれとの間をＴＡＢ
接続する素子である。

【００３６】更に、入出力導体リード５ａ，５ｂ，５ｃ
のそれぞれは、回路基板（配線基板）７の表面に形成さ
れた信号配線８、電源パッド９およびグラウンドパッド
１０のそれぞれと接合されて電気的に接続される。回路
基板７において、電源パッド９は回路基板７内の電源プ
レーン１２とスルホールを介して接続され、グラウンド
パッド１０、１０’は回路基板７内のグラウンドプレー
ン１３とスルーホール１１、１１’を介して接続され
る。

【００３７】ところで、入出力導体リード部５ａ〜５ｃ
において、インダクタンスを低減して高周波動作で起こ
る信号反射ノイズおよび同時切り替えノイズを低減する
ために、入出力導体リード部５ａ〜５ｃの近傍に、入出
力導体リード部５ａ〜５ｃの配列に沿って帯板状の導体
部材（導体治具）１４ｄを配置してマイクロストリップ
の線路（マイクロ波伝送線路）を構成する。全体として
方形帯板状（方形の環状）に形成された導体部材１４ｄ
はグラウンドパッド１０に接続されたグラウンドパッド
１０’に接合されて電気的に接続される。この方形帯板
状に形成された導体部材１４ｄは、上記第１の実施の形
態における板状の導体部材１４ａの周囲に形成された突
出部１４ａ’とほぼ同じ形状（方形帯板状）に形成され
ている。グラウンドパッド１０に接続されたグラウンド
パッド１０’は、回路基板７の表面に、入出力導体リー
ド部５ａ〜５ｃの内側に、入出力導体リード部５ａ〜５
ｃの配列に沿って方形帯状の配線パターンが形成され
る。ところで、回路基板７上の入出力導体リードの近傍
に配置された方形帯板状の導体部材１４ｄの形状や寸法
（厚さも含む）を、入出力リード５ａ，５ｂの形状およ
び寸法に適合するように適切に設計することによって、
リード５ａ，５ｂの特性インピーダンスまたはインダク
タンスを所望の値に容易に制御することができ、その結
果高速、高周波でおこるパッケージ型素子特性インピー
ダンスミスマッチノイズまたは電源ノイズの低減を容易
に図ることができる。

【００３８】更に方形帯板状の導体部材１４ｄの表面に
は、図４（ａ）（ｂ）に示す如く、リード５ａ、５ｂへ
の短絡を防止すると共に、リード５ａやリード５ｂの特
性インピーダンスおよびインダクタンスを容易に制御す
るために、例えば接着剤、レジストもしくは樹脂等から
なる誘電体（誘電体膜）１５ｄが形成される。即ち、例
えば接着剤、レジストもしくは樹脂等からなる誘電体１
５ｄを、導体部材１４ｄとリード５ａ、５ｂとの間に配
置すれば、リード５ａやリード５ｂの特性インピーダン
スおよびインダクタンスを容易に制御することができ
る。更に板状の導体部材１４ｄの表面に形成する誘電体
膜１５ｄの厚さを適切な寸法にすることによって、リー
ド５ａ，５ｂとの間の静電容量を適切に調整することが
できる。当然誘電体膜１５ｄの材料を選ぶことによって
も、リード５ａ，５ｂとの間の静電容量を適切に調整す
ることができる。このように方形帯板状の導体部材１４
ｄの形状に合わせて誘電体１５ｄを配置した方が好まし
い実施の形態となる。なお、方形帯板状の導体部材１４
ｄにおけるリード５ａ、５ｂに対向する側面には、リー
ド５ａ、５ｂとの間においてほぼ均一な間隙を形成する
ために、傾斜側面１４ｄ”が形成されている。しかしな
がら、この傾斜側面１４ｄ”は、リード５ａ、５ｂとの
間において接触が生じなければ必ずしも必要としない。

【００３９】上記方形帯板状の導体部材１４ｄは、長尺
の帯状の金属素材を折り曲げ成形して方形の環状（方形
帯板状）を形成することによって得ることもできる。ま
た薄板金属素材を打ち抜き成形することによって、方形
の環状（方形帯板状）の導体部材１４ｄを製造すること
もできる。また方形の環状（方形帯板状）の導体部材１
４ｄを回路基板７のグラウンドパッド１０’上に成膜す
ることによって形成することもできる。そして図１
（ｃ）に示すようにグラウンドリード５ｃは、はんだ等
の接合材１６ｄで導体部材１４ｄに接合されて接続され
る。しかしながら、導体部材１４ｄはグラウンドパッド
１０’と接合されているので、はんだ等の接合材１６ｄ
は必ずしも必要としない。

【００４０】以上説明したように、本第４の実施の形態
でも、リード５ａ、５ｂの配列に沿って導体部材１４ｄ
を回路基板７上に設置したことにより、入出力導体リー
ド部５ａ〜５ｃにおいて、インダクタンスを低減して５
００ＭＨｚ以上のＧＨｚオーダーの高周波動作で起こる
信号反射ノイズおよび同時切り替えノイズを低減して５
００ＭＨｚ以上のＧＨｚオーダーの信号伝送を可能にす
ることができる。なお、リード５ａ，５ｂ，５ｃの形状
は、図１（ｅ）に示すように平面的に曲げた形状でも、
図２（ｅ）および図３（ｅ）に示すように真っ直な形状
でも良い。しかし、ＬＳＩ半導体素子１の電源パッドと
ワイヤボンディング６によって接続することから、図１
（ｅ）に示すように平面的に曲げた形状の方が優れてい
る。

【００４１】

【発明の効果】本発明によれば、導体リードの近傍に配
置すべく板状の導体部材を、パッケージ箱状体の一方の
面または回路基板上に設置してマイクロストリップを形
成するように構成したので、構造を簡素化してコスト低
減を図ると共に高周波電気性能の向上を図ることができ
る効果を奏する。

【００４２】また本発明によれば、板状の導体部材をパ
ッケージ箱状体の一方の面または回路基板上に設置する
ことにより、半導体パッケージ型素子を回路基板（配線
基板）に対して支えて実装する導体リードにおける少な
くともパッケージ箱状体から伸びる部分の近傍において
も、マイクロストリップ線路構造または疑似ＴＥＭ（tr
ansverse−electromagnetic）伝送線路構造を形成する
ように構成したので、構造を簡素化して所望の特性イン
ダクタンスまたは特性インピーダンスを得て高周波電気
性能の向上を図ることができる効果を奏する。

【００４３】また本発明によれば、半導体パッケージ素
子を導体リードによって回路基板に対して支える半導体
パッケージ型素子の実装構造体において、板状の導体部
材をパッケージ箱状体の一方の面または回路基板上に設
置して導体リードに対してマイクロストリップを形成す
るように構成したので、半導体パッケージ型素子を搭載
実装するための回路基板の面積を増加させることなく、
構造を簡素化して周波電気性能の向上を図ることができ
る効果を奏する。

【図面の簡単な説明】

【図１】本発明に係る高性能、高周波数用の半導体パッ
ケージ型素子の第１の実施の形態を示す図であり、
（ａ）は信号リード部の実装構造を示す部分断面図、
（ｂ）は電源リード部の実装構造を示す部分断面図、
（ｃ）はグラウンドリード部の実装構造を示す部分断面
図、（ｄ）は（ａ）のＡ−Ａに沿った部分断面図、
（ｅ）は部分平面図である。

【図２】本発明に係る高性能、高周波数用の半導体パッ
ケージ型素子の第２の実施の形態を示す図であり、
（ａ）は信号リード部の実装構造を示す部分断面図、
（ｂ）は電源リード部の実装構造を示す部分断面図、
（ｃ）はグラウンドリード部の実装構造を示す部分断面
図、（ｄ）は（ａ）のＢ−Ｂに沿った部分断面図、
（ｅ）は部分平面図である。

【図３】本発明に係る高性能、高周波数用の半導体パッ
ケージ型素子の第３の実施の形態を示す図であり、
（ａ）は信号リード部の実装構造を示す部分断面図、
（ｂ）は電源リード部の実装構造を示す部分断面図、
（ｃ）はグラウンドリード部の実装構造を示す部分断面
図、（ｄ）は（ａ）のＣ−Ｃに沿った部分断面図、
（ｅ）は部分平面図である。

【図４】本発明に係る高性能、高周波数用の半導体パッ
ケージ型素子の第４の実施の形態を示す図であり、
（ａ）は信号リード部の実装構造を示す部分断面図、
（ｂ）は電源リード部の実装構造を示す部分断面図、
（ｃ）はグラウンドリード部の実装構造を示す部分断面
図である。

【符号の説明】

１…半導体素子、２…ダイパッド、３…導体スラグ、４
…パッケージ箱状体 ５ａ…信号リード、６…ワイヤーボンド、７…回路基板
（配線基板） ８…信号配線、９…電源パッド、１０、１０’…グラウ
ンドパッド １１、１７…スルーホール、１２…電源プレーン、１３
…グラウンドプレーン １４ａ，１４ｂ，１４ｃ，１４ｄ…導体部材 １５ａ，１５ｂ，１５ｄ…誘電体（誘電体膜） １６ａ，１６ｂ，１６ｃ，１６ｄ…はんだ等の接合材、
２０…導体ペースト ２１…ヒートスプレッダ、２２…内部配線基板、２３…
ＴＡＢ、２５…ダム ２６…導体蓋、２７…ダムパッド

Claims (21)

【特許請求の範囲】
1. 【請求項１】半導体素子を導体ダイパッド上に装着して
   内部に設置するパッケージ箱状体と該パッケージ箱状体
   から伸びて曲げ成形されて並設された複数の導体リード
   とを有する半導体パッケージ型素子において、前記導体
   ダイパッドに電気的に接続されて前記導体リードに近接
   させて並設方向に沿って伸ばされた板状の導体部材を前
   記パッケージ箱状体の一方の面上に設置してマイクロス
   トリップを形成したことを特徴とする半導体パッケージ
   型素子。
2. 【請求項２】半導体素子を導体ダイパッド上に装着して
   内部に設置するパッケージ箱状体と該パッケージ箱状体
   から伸びて曲げ成形されて並設された複数の導体リード
   とを有する半導体パッケージ型素子において、前記導体
   ダイパッドに接合される導体スラグを前記パッケージ箱
   状体に内設して一方の面に露出させ、この露出した導体
   スラグと接合して前記導体リードの近傍まで伸ばした板
   状の導体部材を前記パッケージ箱状体の一方の面上に設
   置してマイクロストリップを形成したことを特徴とする
   半導体パッケージ型素子。
3. 【請求項３】半導体素子を導体ダイパッド上に装着して
   内部に設置するパッケージ箱状体と該パッケージ箱状体
   から伸びて曲げ成形されて並設された複数の導体リード
   とを有する半導体パッケージ型素子において、前記導体
   ダイパッドに接合される導体スラグを前記パッケージ箱
   状体に内設して一方の面に露出させ、この露出した導体
   スラグと電気的に接続されて前記導体リードに近接させ
   て並設方向に沿って伸ばされた板状の導体部材を前記パ
   ッケージ箱状体の一方の面上に設置してマイクロストリ
   ップを形成したことを特徴とする半導体パッケージ型素
   子。
4. 【請求項４】前記パッケージ箱状体は、樹脂モールド封
   止体であることを特徴とする請求項１または２または３
   記載の半導体パッケージ型素子。
5. 【請求項５】前記板状の導体部材における導体リードに
   近接する部分と前記導体リードとの間に誘電体膜を設け
   たことを特徴とする請求項１または２または３記載の半
   導体パッケージ型素子。
6. 【請求項６】前記板状の導体部材において、前記導体リ
   ードに近接する部分の表面に誘電体膜を形成したことを
   特徴とする請求項１または２または３記載の半導体パッ
   ケージ型素子。
7. 【請求項７】前記導体リードの内のグラウンドリードと
   前記板状の導体部材における前記グラウンドリードに近
   接する部分とを接合材で接合したことを特徴とする請求
   項１または２または３記載の半導体パッケージ型素子。
8. 【請求項８】前記半導体素子は、５００ＭＨｚ以上の高
   周波数で動作するものであることを特徴とする請求項１
   または２または３記載の半導体パッケージ型素子。
9. 【請求項９】半導体素子を導体ダイパッド上に装着して
   内部に設置するパッケージ箱状体と該パッケージ箱状体
   から伸びて曲げ成形されて並設された複数の導体リード
   とを有し、前記導体ダイパッドに電気的に接続されて前
   記導体リードに近接させて並設方向に沿って伸ばされた
   板状の導体部材を前記パッケージ箱状体の一方の面上に
   設置してマイクロストリップを形成した半導体パッケー
   ジ型素子について、前記導体リードを表面に形成された
   パッドに接合させて回路基板に実装することを特徴とす
   る半導体パッケージ型素子の実装構造体。
10. 【請求項１０】半導体素子を導体ダイパッド上に装着し
    て内部に設置するパッケージ箱状体と該パッケージ箱状
    体から伸びて曲げ成形されて並設された複数の導体リー
    ドとを有し、前記導体ダイパッドに接合される導体スラ
    グを前記パッケージ箱状体に内設して一方の面に露出さ
    せ、この露出した導体スラグと接合して前記導体リード
    の近傍まで伸ばした板状の導体部材を前記パッケージ箱
    状体の一方の面上に設置してマイクロストリップを形成
    した半導体パッケージ型素子について、前記導体リード
    を表面に形成されたパッドに接合させて回路基板に実装
    することを特徴とする半導体パッケージ型素子の実装構
    造体。
11. 【請求項１１】半導体素子を導体ダイパッド上に装着し
    て内部に設置するパッケージ箱状体と該パッケージ箱状
    体から伸びて曲げ成形されて並設された複数の導体リー
    ドとを有し、前記導体ダイパッドに接合される導体スラ
    グを前記パッケージ箱状体に内設して一方の面に露出さ
    せ、この露出した導体スラグと電気的に接続されて前記
    導体リードに近接させて並設方向に沿って伸ばされた板
    状の導体部材を前記パッケージ箱状体の一方の面上に設
    置してマイクロストリップを形成した半導体パッケージ
    型素子について、前記導体リードを表面に形成されたパ
    ッドに接合させて回路基板に実装することを特徴とする
    半導体パッケージ型素子の実装構造体。
12. 【請求項１２】前記回路基板において、前記入出力導体
    リードの内のグラウンドリードが接合されるグラウンド
    パッドと電気的に接続されたグラウンド配線パターンを
    表面に形成し、この前記板状の導体部材を部分的に、前
    記グラウンド配線パターンに対して接合接続することを
    特徴とする請求項９または１０または１１記載の半導体
    パッケージ型素子の実装構造体。
13. 【請求項１３】前記半導体パッケージ型素子におけるパ
    ッケージ箱状体は、樹脂モールド封止体であることを特
    徴とする請求項９または１０または１１記載の半導体パ
    ッケージ型素子の実装構造体。
14. 【請求項１４】半導体素子をダイパッド上に装着して内
    部に設置するパッケージ箱状体と該パッケージ箱状体か
    ら伸びて曲げ成形されて並設された複数の導体リードと
    を有する半導体パッケージ型素子について、前記導体リ
    ードを表面に形成されたパッドに接合させて回路基板に
    実装し、該回路基板内に埋設されたグラウンドプレーン
    に対して電気的に接続されて前記導体リードに近接させ
    て並設方向に沿って伸ばされた帯状の導体部材を前記パ
    ッケージ箱状体と前記回路基板との間に設けたことを特
    徴とする半導体パッケージ型素子の実装構造体。
15. 【請求項１５】半導体素子をダイパッド上に装着して内
    部に設置するパッケージ箱状体と該パッケージ箱状体か
    ら伸びて曲げ成形されて並設された複数の導体リードと
    を有する半導体パッケージ型素子について、前記導体リ
    ードを表面に形成されたパッドに接合させて回路基板に
    実装し、該回路基板内に埋設されたグラウンドプレーン
    に対して電気的に接続されて前記導体リードに近接させ
    て並設方向に沿って伸ばされた帯状の導体部材を前記回
    路基板の表面に設けたことを特徴とする半導体パッケー
    ジ型素子の実装構造体。
16. 【請求項１６】前記半導体パッケージ素子を前記導体リ
    ードによって前記回路基板に対して支えることを特徴と
    する請求項９または１０または１１または１４または１
    ５記載の半導体パッケージ型素子の実装構造体。
17. 【請求項１７】前記導体部材における導体リードに近接
    する部分と前記導体リードとの間に誘電体を設けたこと
    を特徴とする請求項９または１０または１１または１４
    または１５記載の半導体パッケージ型素子の実装構造
    体。
18. 【請求項１８】前記導体部材において、前記導体リード
    に近接する部分の表面に誘電体膜を形成したことを特徴
    とする請求項９または１０または１１または１４または
    １５記載の半導体パッケージ型素子の実装構造体。
19. 【請求項１９】前記導体リードの内のグラウンドリード
    と前記導体部材における前記グラウンドリードに近接す
    る部分とを接合材で接合したことを特徴とする請求項９
    または１０または１１または１４または１５記載の半導
    体パッケージ型素子の実装構造体。
20. 【請求項２０】前記半導体素子は、５００ＭＨｚ以上の
    高周波数で動作するものであることを特徴とする請求項
    ９または１０または１１または１４または１５記載の半
    導体パッケージ型素子の実装構造体。
21. 【請求項２１】前記パッケージ箱状体を、マイクロスト
    リップを形成した内部配線基板および前記半導体素子と
    内部配線基板の表面のパッドとをＴＡＢ接続するＴＡＢ
    素子を内部に備え、前記ダイパッドおよび前記内部配線
    基板を装着するヒートスプレッタと、前記内部配線基板
    の表面のパッドと前記導体リードとの間を接続するダム
    パッドを形成したダムと、該ダムに対して蓋をする導体
    蓋とによって構成したことを特徴とする請求項１４また
    は１５記載の半導体パッケージ型素子の実装構造体。