JPH1065096A - 積層型半導体パッケージ及びその製造方法 - Google Patents

積層型半導体パッケージ及びその製造方法

Info

Publication number
JPH1065096A
JPH1065096A JP9158886A JP15888697A JPH1065096A JP H1065096 A JPH1065096 A JP H1065096A JP 9158886 A JP9158886 A JP 9158886A JP 15888697 A JP15888697 A JP 15888697A JP H1065096 A JPH1065096 A JP H1065096A
Authority
JP
Japan
Prior art keywords
semiconductor
package body
tap tape
package
adhesive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9158886A
Other languages
English (en)
Other versions
JP3879033B2 (ja
Inventor
Chi-Jung Song
ソン チ−ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH1065096A publication Critical patent/JPH1065096A/ja
Application granted granted Critical
Publication of JP3879033B2 publication Critical patent/JP3879033B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/834—Interconnections on sidewalls of chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 チップパッドの導線の代わりにタップテープ
を利用して半導体パッケージを軽薄短小化し、パッケー
ジ本体にヒートシンクを接着して半導体チップの発生熱
を外部に容易に放出し得る積層型半導体パッケージ及び
その製造方法を提供する。 【解決手段】 複数の半導体チップ２０を各半導体チッ
プ２０間に第１接着部材２２を介して接着し積層形成さ
れたパッケージ本体２３と、該パッケージ本体２３の上
下面及び所定の一方側面に第３接着部材２６を介して接
着した熱伝導性物質から成るヒートシンク２７と、前記
パッケージ本体２３の他方側面に第２接着部材２４によ
り接着されたタップテープ２５と、該タップテープ２５
の下面に接着形成された複数のソルダーボール２８と、
を備えて構成されている。これにより、半導体チップ２
０の発生熱を外部に容易に放出することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プを積層して形成した積層型半導体パッケージに関し、
詳しくは、上記複数の半導体チップが積層形成されたパ
ッケージ本体の周りに放熱用のヒートシンクを設け半導
体チップの発生熱を外部に放出することができる積層型
半導体パッケージ及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】従来の積層型半導体パッケージの１例に
おいては、図６（Ａ）に示したように、半導体基板１の
上面に複数の半導体チップ２が絶縁性接着部材３を介し
て接着積層され、前記各半導体チップ２のチップパッド
５と前記半導体基板１とはループ状に湾曲する導線４に
より連結されていた。このような構造は、複数の半導体
チップ２を半導体基板１の上面に順次積層して構成して
いたため、図６（Ｂ）に示したように、半導体チップ２
の積層数が増大すると導線４のループの形状が大きくな
り、その分だけパッケージの容積が増大され、半導体パ
ッケージの軽薄短小化を図ることが難しかった。
【０００３】また、従来の積層型半導体パッケージの他
の例においては、図７に示したように、所定間隔で並列
された複数の半導体チップ１０、１０’の上下両面に夫
々バンプ１１が形成され、それらバンプ１１に内部リー
ド１２が夫々接続され、それら内部リード１２に外部リ
ード１３が連結して延長形成され、前記各半導体チップ
１０、１０’、及び内部リード１２を包含する所定部位
がエポキシモールディング樹脂によりモールド成形され
てパッケージ本体の成形部１４が構成されていた。
【０００４】
【発明が解決しようとする課題】しかし、このような従
来の積層型半導体パッケージにおいては、パッケージの
動作時に、前記積層された半導体チップ１０、１０’か
ら熱が発生するが、該発生熱が外部リード１３側に十分
に放出されるような構造とはされていないため、パッケ
ージ本体の成形部１４内に熱がこもることがあり、パッ
ケージの内部に異状を起こして製品の信頼性が低下する
ことがあった。
【０００５】そこで、本発明の第１目的は、複数の半導
体チップが積層形成されたパッケージ本体の周りに放熱
用のヒートシンクを備えて、熱の放出を良好にさせ、製
品の信頼性を向上し得る積層型半導体パッケージ及びそ
の製造方法を提供しようとするものである。
【０００６】また、本発明の第２目的は、半導体チップ
のチップパッドを、放熱用金属パターン化のタップテー
プに導線により連結して半導体パッケージの軽薄短小化
を図り得る積層型半導体パッケージ及びその製造方法を
提供しようとするものである。
【０００７】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係る積層型半導体パッケージは、上面
に複数のチップパッドが夫々形成された複数の半導体チ
ップと、それら各チップパッドから前記各半導体チップ
の上面縁部位まで夫々延長形成された導線と、前記複数
の半導体チップが各半導体チップ間に第１接着部材を介
して夫々接着して積層形成されたパッケージ本体と、該
パッケージ本体の上下面及び一方側面に第３接着部材に
より接着された熱伝導性物質から成るヒートシンクと、
前記パッケージ本体の前記導線の延長された側面に第２
接着部材により接着されたタップテープと、該タップテ
ープの下面に接着形成された複数のソルダーボールと、
を備えて構成されたものである。
【０００８】また、前記導線は、前記チップパッドとタ
ップテープとを連結する電導性物質から成るものであ
る。
【０００９】さらに、前記ヒートシンクは、銅、銅とニ
ッケルとの合金又はアルミニウムのうち何れか一つを用
いるものとすればよい。
【００１０】さらにまた、前記タップテープは、板状の
金属パターンと、該金属パターンの上下両面に所定間隔
を置いて夫々形成されたビアホールと、それらビアホー
ルに充填された電導性物質と、を備えているものであ
る。
【００１１】また、上記のように構成された本発明に係
る積層型半導体パッケージの製造方法は、各半導体チッ
プの上面に夫々形成された複数のチップパッドから該半
導体チップの上面の一方側縁部位まで導線を夫々形成す
る工程と、このように形成された複数の半導体チップを
各半導体チップ間に第１接着部材を介して相互接着し積
層してパッケージ本体を形成する工程と、該パッケージ
本体の前記導線の延長された側面に第２接着部材を用い
てタップテープを接着する工程と、該パッケージ本体の
前記タップテープが接着された側面を除いた他の３方側
面に第３接着部材により熱伝導性物質から成るヒートシ
ンクを夫々接着する工程と、該パッケージ本体の前記タ
ップテープの下面にソルダーボールを夫々接着する工程
とを順次行い、積層型半導体パッケージを製造するもの
である。
【００１２】上記積層型半導体パッケージの製造方法に
おいて、前記導線は、前記チップパッドとタップテープ
とを連結する電導性物質とされている。
【００１３】また、上記積層型半導体パッケージの製造
方法において、前記ヒートシンクは、銅、銅とニッケル
との合金又はアルミニウムのうち何れか一つを用いるも
のとすればよい。
【００１４】さらに、上記積層型半導体パッケージの製
造方法において、前記タップテープは、板状の金属パタ
ーンと、該金属パターンの上下両面に所定間隔を置いて
夫々形成されたビアホールと、それらビアホールに充填
された電導性物質と、を備えているものである。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて詳細に説明する。図１は本発明による積
層型半導体パッケージの実施の形態を示す縦断面図であ
る。図１において、この積層型半導体パッケージは、複
数の半導体チップ２０を積層して形成されており、各半
導体チップ２０の上面には、複数のチップパッド２０ａ
が夫々形成されている。そして、上記各チップパッド２
０ａからは、前記各半導体チップ２０の上面の一方側縁
部位まで、導線２１が夫々延長して形成されている。な
お、この導線２１は、例えば金属線などの電導性物質か
ら成る。このような状態で、前記複数の半導体チップ２
０は、各半導体チップ２０間に絶縁性物質から成る第１
接着部材２２を介して夫々接着され、複数層に積層して
パッケージ本体２３が形成されている。
【００１６】前記パッケージ本体２３の導線２１が延長
された側面には、電導性物質から成る第２接着部材２４
によりタップテープ２５が接着されている。このタップ
テープ２５は、各半導体チップ２０を後述の印刷回路基
板２９に接続させるためのもので、その構造は、中央部
に形成された金属パターン２５ｂと、この金属パターン
２５ｂの上下部に形成された接着層２５ａと、この接着
層２５ａ上に所定間隔をおいて形成されたビアホール２
５ｃとから成り、これらのビアホール２５ｃは電導性物
質２５ｄで充填されている。
【００１７】前記パッケージ本体２３の上下面及び一方
側面、すなわち上記タップテープ２５が接着された側面
を除いた他の三方側面には、第３接着部材２６により熱
伝導性物質から成るヒートシンク２７が接着されてい
る。このヒートシンク２７は、各半導体チップ２０から
の発生熱を外部に放出するためのもので、銅（Ｃu）、
銅（Ｃu）とニッケル（Ｎi）との合金、又はアルミニウ
ム（Ａl）のうち何れか一つを用いるようになってい
る。
【００１８】そして、前記タップテープ２５の下面に
は、複数のソルダーボール２８が接着されている。この
ソルダーボール２８は、前記各半導体チップ２０を後述
の印刷回路基板２９に接続させる際に実際に該印刷回路
基板２９の端子部と接続するもので、前記電導性物質２
５ｃの充填されたビアホール２５ｂの下面に夫々接着さ
れている。
【００１９】次に、このように構成された本発明に係る
積層型半導体パッケージの製造方法について図２及び図
３を参照して説明する。先ず、図２（Ａ）に示したよう
に、半導体チップ２０の上面に複数のチップパッド２０
a を夫々形成し、それらチップパッド２０a から半導体
チップ２０の上面の一方側縁部位まで導線（例えば、金
属線）２１を夫々延長形成する。
【００２０】次いで、図２（Ｂ）に示したように、上記
のように形成された複数の半導体チップ２０を各半導体
チップ２０間に絶縁性物質の第１接着部材２２を介して
相互接着し、積層してパッケージ本体２３を形成する。
これにより、前記各半導体チップ２０のチップパッド２
０a からそれら半導体チップ２０の上面の一方側のエッ
ジまで各導線２１が第１接着部材２２中を通って延長形
成された状態になる。
【００２１】次いで、図３（Ａ）に示したように、前記
パッケージ本体２３の前記各導線２１の延長された側面
に電導性物質の第２接着部材２４を用いてタップテープ
２５を接着形成する。このとき、該タップテープ２５
は、まず、中央部に金属パターン２５b を形成し、該金
属パターン２５b の上下部に接着層２５a を形成した
後、該接着層２５a 上に所定間隔を置いてビアホール２
５c を形成し、これらのビアホール２５c 内に電導性物
質２５d を充填した後、前記パッケージ本体２３の側面
に接着する。
【００２２】次いで、図３（Ｂ）に示したように、前記
タップテープ２５が接着された一側面を除いた前記パッ
ケージ本体２３の他の３方側面に夫々第３接着部材２６
により熱伝導性物質のヒートシンク２７を夫々接着す
る。このとき、該ヒートシンク２７は、銅（Ｃu）、銅
（Ｃu）とニッケル（Ｎi）との合金、又はアルミニウム
（Ａl）のうち何れか一つを用いる。
【００２３】次いで、図３（Ｃ）に示すように、前記ビ
アホール２５c に充填された電導性物質２５d の下面に
ソルダーボール２８を夫々接着して積層型半導体パッケ
ージの製造を終了する。
【００２４】図４は、以上のようにして製造された積層
型半導体パッケージを印刷回路基板２９上に実装した状
態を示す斜視図である。また、図５は、図４のＡ，Ｂ，
Ｃ，Ｄ面及びこれと直交するＡ″，Ｂ″，Ｃ″，Ｄ″面
で上記積層型半導体パッケージを切断して示す斜視図で
ある。これにより、積層型半導体パッケージが前記タッ
プテープ２５によって印刷回路基板２９に接続される状
態がわかる。
【００２５】
【発明の効果】本発明は以上のように構成されたので、
複数の半導体チップが積層形成されたパッケージ本体の
３方の側面に熱伝導性物質から成るヒートシンクが接着
形成されていることから、各半導体チップの発生熱を前
記ヒートシンクを介して外部に放出することができる。
【００２６】また、各半導体チップ上に形成されたチッ
プパッドとタップテープとが、パッケージ本体のエッジ
まで形成された導線により連結されるため、半導体パッ
ケージを軽薄短小化することができる。
【００２７】さらに、前記パッケージ本体に形成され熱
放出を行うヒートシンクの物質を、銅、銅とニッケルと
の合金又はアルミニウムのうち何れか一つを用いれば良
いため、原価を低減することができる。
【００２８】さらにまた、複数の半導体チップが積層形
成されたパッケージ本体の一側面にタップテープとソル
ダーボールを形成したことにより、該パッケージ本体を
前記タップテープとソルダーボールにより印刷回路基板
に連結することができ、半導体パッケージの軽薄短小化
を図ることができる。
【図面の簡単な説明】
【図１】本発明に係る積層型半導体パッケージの実施の
形態を示す縦断面図である。
【図２】本発明に係る積層型半導体パッケージの製造方
法を示す工程図である。
【図３】同じく本発明に係る積層型半導体パッケージの
製造方法を示す工程図である。
【図４】本発明に係る積層型半導体パッケージが印刷回
路基板上に実装された状態を示す斜視図である。
【図５】図４に示す積層型半導体パッケージをＡ，Ｂ，
Ｃ，Ｄ面及びＡ″，Ｂ″，Ｃ″，Ｄ″面で切断して示す
斜視図である。
【図６】従来の積層型半導体パッケージの１例を示した
縦断面図である。
【図７】従来の積層型半導体パッケージの他の例を示し
た縦断面図である。
【符号の説明】
２０…半導体チップ ２０ａ…チップパッド ２１…導線 ２２…第１接着部材 ２３…パッケージ本体 ２４…第２接着部材 ２５…タップテープ ２５ａ…接着層 ２５ｂ…金属パターン ２５ｃ…ビアホール ２５ｄ…電導性物質 ２６…第３接着部材 ２７…ヒートシンク ２８…ソルダーボール ２９…印刷回路基板

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 上面に複数のチップパッドが夫々形成さ
    れた複数の半導体チップと、 それら各チップパッドから前記各半導体チップの上面縁
    部位まで夫々延長形成された導線と、 前記複数の半導体チップが各半導体チップ間に第１接着
    部材を介して夫々接着して積層形成されたパッケージ本
    体と、 該パッケージ本体の上下面及び一方側面に第３接着部材
    により接着された熱伝導性物質から成るヒートシンク
    と、 前記パッケージ本体の前記導線の延長された側面に第２
    接着部材により接着されたタップテープと、 該タップテープの下面に接着形成された複数のソルダー
    ボールと、を備えて構成されたことを特徴とする積層型
    半導体パッケージ。
  2. 【請求項２】 前記導線は、前記チップパッドとタップ
    テープとを連結する電導性物質から成ることを特徴とす
    る請求項１記載の積層型半導体パッケージ。
  3. 【請求項３】 前記ヒートシンクは、銅、銅とニッケル
    との合金又はアルミニウムのうち何れか一つを用いるこ
    とを特徴とする請求項１又は２記載の積層型半導体パッ
    ケージ。
  4. 【請求項４】 前記タップテープは、板状の金属パター
    ンと、該金属パターンの上下両面に所定間隔を置いて夫
    々形成されたビアホールと、それらビアホールに充填さ
    れた電導性物質と、を備えていることを特徴とする請求
    項１，２又は３記載の積層型半導体パッケージ。
  5. 【請求項５】 各半導体チップの上面に夫々形成された
    複数のチップパッドから該半導体チップの上面の一方側
    縁部位まで導線を夫々形成する工程と、 このように形成された複数の半導体チップを各半導体チ
    ップ間に第１接着部材を介して相互接着し積層してパッ
    ケージ本体を形成する工程と、 該パッケージ本体の前記導線の延長された側面に第２接
    着部材を用いてタップテープを接着する工程と、 該パッケージ本体の前記タップテープが接着された側面
    を除いた他の３方側面に第３接着部材により熱伝導性物
    質から成るヒートシンクを夫々接着する工程と、 該パッケージ本体の前記タップテープの下面にソルダー
    ボールを夫々接着する工程と、を順次行うことを特徴と
    する積層型半導体パッケージの製造方法。
  6. 【請求項６】 前記導線は、前記チップパッドとタップ
    テープとを連結する電導性物質であることを特徴とする
    請求項５記載の積層型半導体パッケージの製造方法。
  7. 【請求項７】 前記ヒートシンクは、銅、銅とニッケル
    との合金又はアルミニウムのうち何れか一つを用いるこ
    とを特徴とする請求項５又は６記載の積層型半導体パッ
    ケージの製造方法。
  8. 【請求項８】 前記タップテープは、板状の金属パター
    ンと、該金属パターンの上下両面に所定間隔を置いて夫
    々形成されたビアホールと、それらビアホールに充填さ
    れた電導性物質と、を備えていることを特徴とする請求
    項５，６又は７記載の積層型半導体パッケージの製造方
    法。
JP15888697A 1996-06-17 1997-06-16 積層型半導体パッケージ及びその製造方法 Expired - Fee Related JP3879033B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960021865A KR100186331B1 (ko) 1996-06-17 1996-06-17 적층형 패키지
KR21865/1996 1996-06-17

Publications (2)

Publication Number Publication Date
JPH1065096A true JPH1065096A (ja) 1998-03-06
JP3879033B2 JP3879033B2 (ja) 2007-02-07

Family

ID=19462171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15888697A Expired - Fee Related JP3879033B2 (ja) 1996-06-17 1997-06-16 積層型半導体パッケージ及びその製造方法

Country Status (4)

Country Link
US (1) US5910682A (ja)
JP (1) JP3879033B2 (ja)
KR (1) KR100186331B1 (ja)
DE (1) DE19725464C2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156254A (ja) * 1999-11-26 2001-06-08 Nec Corp 半導体装置とそれを用いた三次元半導体装置及びその製造方法並びにテンプレート
US7763960B2 (en) 2006-09-11 2010-07-27 Panasonic Corporation Semiconductor device, method for manufacturing semiconductor device, and electric equipment system

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100214560B1 (ko) * 1997-03-05 1999-08-02 구본준 반도체 멀티칩 모듈
KR100214562B1 (ko) * 1997-03-24 1999-08-02 구본준 적층 반도체 칩 패키지 및 그 제조 방법
US6140696A (en) 1998-01-27 2000-10-31 Micron Technology, Inc. Vertically mountable semiconductor device and methods
US6147411A (en) * 1998-03-31 2000-11-14 Micron Technology, Inc. Vertical surface mount package utilizing a back-to-back semiconductor device module
KR100290886B1 (ko) * 1998-05-09 2001-07-12 김영환 초고집적회로반도체패키지및그제조방법
DE19826971C2 (de) * 1998-06-18 2002-03-14 Reiner Goetzen Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen
KR100290784B1 (ko) 1998-09-15 2001-07-12 박종섭 스택 패키지 및 그 제조방법
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
US6849480B1 (en) 1999-05-07 2005-02-01 Seagate Technology Llc Surface mount IC stacking method and device
KR100587042B1 (ko) * 1999-12-22 2006-06-07 주식회사 하이닉스반도체 적층형 패키지 및 그 제조방법
TW445610B (en) * 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
KR20020028017A (ko) * 2000-10-06 2002-04-15 박종섭 고밀도 패키지
KR100716867B1 (ko) * 2001-03-30 2007-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 히트싱크의 그라운딩 방법
KR100394808B1 (ko) * 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
DE10136655C1 (de) * 2001-07-20 2002-08-01 Optosys Technologies Gmbh Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
US6433413B1 (en) * 2001-08-17 2002-08-13 Micron Technology, Inc. Three-dimensional multichip module
US6747347B2 (en) * 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US6686654B2 (en) * 2001-08-31 2004-02-03 Micron Technology, Inc. Multiple chip stack structure and cooling system
KR100444170B1 (ko) * 2001-12-28 2004-08-11 동부전자 주식회사 반도체패키지
US6794748B1 (en) * 2003-04-22 2004-09-21 Intel Corporation Substrate-less microelectronic package
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
DE102005030465B4 (de) * 2005-06-28 2007-12-20 Infineon Technologies Ag Halbleiterstapelblock mit Halbleiterchips und Verfahren zur Herstellung desselben
FR2917233B1 (fr) * 2007-06-07 2009-11-06 Commissariat Energie Atomique Integration 3d de composants verticaux dans des substrats reconstitues.
US20120119345A1 (en) * 2010-11-15 2012-05-17 Cho Sungwon Integrated circuit packaging system with device mount and method of manufacture thereof
US8569874B2 (en) * 2011-03-09 2013-10-29 International Business Machines Corporation High memory density, high input/output bandwidth logic-memory structure and architecture
JP6880328B2 (ja) * 2018-09-07 2021-06-02 ルミレッズ ホールディング ベーフェー 発光素子及び照明装置のための支持体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714802A (en) * 1991-06-18 1998-02-03 Micron Technology, Inc. High-density electronic module
US5619067A (en) * 1994-05-02 1997-04-08 Texas Instruments Incorporated Semiconductor device package side-by-side stacking and mounting system
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156254A (ja) * 1999-11-26 2001-06-08 Nec Corp 半導体装置とそれを用いた三次元半導体装置及びその製造方法並びにテンプレート
US7763960B2 (en) 2006-09-11 2010-07-27 Panasonic Corporation Semiconductor device, method for manufacturing semiconductor device, and electric equipment system

Also Published As

Publication number Publication date
US5910682A (en) 1999-06-08
JP3879033B2 (ja) 2007-02-07
DE19725464A1 (de) 1997-12-18
KR100186331B1 (ko) 1999-03-20
KR980006212A (ko) 1998-03-30
DE19725464C2 (de) 2002-05-16

Similar Documents

Publication Publication Date Title
JPH1065096A (ja) 積層型半導体パッケージ及びその製造方法
JP2936320B2 (ja) 半導体パッケージ
US6603072B1 (en) Making leadframe semiconductor packages with stacked dies and interconnecting interposer
TWI329354B (en) Multi-die semiconductor package
KR100603799B1 (ko) 범프를 갖는 금속 호일, 금속 호일을 갖는 회로 기판 및회로 기판을 갖는 반도체 장치
US6857470B2 (en) Stacked chip package with heat transfer wires
JP2006041438A (ja) 半導体チップ内蔵基板及びその製造方法
JPH09512668A (ja) テープ貼付けプラットフォームおよびその製造方法
JP2004537849A (ja) リードレスマルチダイキャリアの構造およびその作製のための方法
JPH07283360A (ja) 半導体リードフレームおよびこれを用いた半導体パッケージ
JPH0685157A (ja) 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ
JPH0697225A (ja) 半導体装置
TW200421960A (en) Semiconductor device, and the manufacturing method of the same
JPH09321073A (ja) 半導体装置用パッケージ及び半導体装置
US6670704B1 (en) Device for electronic packaging, pin jig fixture
KR20160093248A (ko) 반도체 패키지 및 제조 방법
JPH0831868A (ja) Ｂｇａ型半導体装置
US20100320598A1 (en) Semiconductor device and fabrication method thereof
US6972477B2 (en) Circuit device with conductive patterns separated by insulating resin-filled grooves
CN101958292B (zh) 印刷电路板、封装件及其制造方法
JP2004200665A6 (ja) 半導体装置およびその製造方法
JP2004200665A (ja) 半導体装置およびその製造方法
JPH07283274A (ja) 半導体装置及び接合シート
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JPH11163253A (ja) 半導体チップの実装構造、半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050311

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061024

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131117

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees