JPH1065165A5

JPH1065165A5 -

Info

Publication number: JPH1065165A5
Application number: JP1996241257A
Authority: JP
Filing date: 1996-08-23
Publication date: 2004-11-04
Anticipated expiration: 2016-08-23

Claims

結晶半導体を利用して形成されたソース領域、ドレイン領域、ドリフト領域およびチャネル形成領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を有し、
前記チャネル形成領域はキャリアが移動する領域と、
前記ドリフト領域より前記チャネル形成領域およびソース領域に向かって広がる空乏層をピニングする不純物領域と、を有することを特徴とするパワーＭＯＳデバイス。
結晶半導体を利用して形成されたソース領域、ドレイン領域、ドリフト領域およびチャネル形成領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を有し、
前記チャネル形成領域はキャリアが移動する領域と、
前記ドリフト領域より前記チャネル形成領域およびソース領域に向かって広がる空乏層をピニングし、かつ、該不純物領域によりキャリアの移動経路を規定する不純物領域と、
を有することを特徴とするパワーＭＯＳデバイス。
結晶半導体を利用して形成されたソース領域、ドレイン領域、ドリフト領域およびチャネル形成領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を有し、
前記チャネル形成領域はキャリアが移動する領域と、
不純物元素の添加により形成された、しきい値電圧を制御するための不純物領域と、
を有することを特徴とするパワーＭＯＳデバイス。
結晶半導体を利用して形成されたソース領域、ドレイン領域、ドリフト領域およびチャネル形成領域と、
前記チャネル形成領域上に形成されたゲイト絶縁膜およびゲイト電極と、
を有し、
前記チャネル形成領域はキャリアが移動する領域と、
不純物元素の添加により形成された、しきい値電圧を制御し、かつ、キャリアの移動経路を規定する不純物領域と、
を有することを特徴とするパワーＭＯＳデバイス。
請求項１乃至請求項４において、
前記不純物領域にはエネルギーバンド幅（Eg）を広げる不純物元素が添加されていることを特徴とするパワーＭＯＳデバイス。
請求項５において、
前記不純物元素とは炭素、窒素、酸素から選ばれた一種または複数種類の元素であることを特徴とするパワーＭＯＳデバイス。
請求項１乃至請求項４において、前記不純物領域にはエネルギーバンド幅（Eg）をシフトさせる不純物元素が添加されていることを特徴とするパワーＭＯＳデバイス。
請求項７において、
前記不純物元素とは１３族または１５族の元素であることを特徴とするパワーＭＯＳデバイス。
請求項８において、
前記１３族の元素とはボロンであり、前記１５族の元素とはリンまたは砒素であることを特徴とするパワーＭＯＳデバイス。
請求項１乃至請求項４において、
前記キャリアが移動する領域においてはキャリアの不純物散乱を防止する手段若しくはキャリアの格子散乱以外の要因による移動度低下を防止する手段が施されていることを特徴とするパワーＭＯＳデバイス。
請求項１乃至請求項４において、
前記チャネル形成領域の幅Wに対して前記不純物領域および前記不純物領域間の幅が占有する割合をそれぞれWpi、Wpaとする時、前記W、WpiおよびWpaとの間には、Wpi／W＝０．１〜０．９、Wpa／W＝０．１〜０．９、Wpi／Wpa＝１／９〜９の関係式が成り立つことを特徴とするパワーＭＯＳデバイス。
請求項１乃至請求項４において、
前記チャネル形成領域のチャネル方向に垂直な少なくとも一断面は、実質的に前記不純物領域により区切られた複数のチャネル形成領域の集合体と見なせることを特徴とするパワーＭＯＳデバイス。
請求項１乃至請求項４において、
前記チャネル形成領域において駆動時に生じる短チャネル効果に伴うしきい値電圧の低下は、前記不純物領域を利用することで得られる狭チャネル効果に伴うしきい値電圧の増加により緩和されることを特徴とするパワーＭＯＳデバイス。
請求項１または請求項３において、
前記不純物領域はドットパターン形状を有していることを特徴とするパワーＭＯＳデバイス。
請求項１４において、
前記ドットパターン形状は、円形、楕円形、正方形、長方形、交互にかみ合うように配置したパターン形状のいずれか一であることを特徴としたパワーＭＯＳデバイス。
請求項２または請求項４において、
前記不純物領域はチャネル方向と概略平行に形成された線状パターンであることを特徴とするパワーＭＯＳデバイス。
請求項１乃至１６のいずれか１項において、
前記ドリフト領域は、前記ソース領域より弱い導電型であることを特徴とするパワーＭＯＳデバイス。
請求項１乃至１７のいずれか１項において、
前記結晶半導体は単結晶シリコンであることを特徴とするパワーＭＯＳデバイス。
結晶半導体を利用してソース領域、ドレイン領域、ドリフト領域およびチャネル形成領域とを形成する工程と、
前記チャネル形成領域に不純物領域を形成する工程と、
前記チャネル形成領域上にゲイト絶縁膜およびゲイト電極とを形成する工程と、
を少なくとも有するパワーＭＯＳデバイスの作製方法において、
前記チャネル形成領域はキャリアが移動する領域と前記不純物領域とで構成され、
前記不純物領域にはエネルギーバンド幅（Eg）を広げる不純物元素を添加することによって形成されることを特徴とするパワーＭＯＳデバイスの作製方法。
結晶半導体を利用してソース領域、ドレイン領域、ドリフト領域およびチャネル形成領域とを形成する工程と、
前記チャネル形成領域に不純物領域を形成する工程と、
前記チャネル形成領域上にゲイト絶縁膜およびゲイト電極とを形成する工程と、
を少なくとも有するパワーＭＯＳデバイスの作製方法において、
前記チャネル形成領域はキャリアが移動する領域と前記不純物領域とで構成され、
前記不純物領域にはエネルギーバンド幅（Eg）をシフトさせる不純物元素を添加することによって形成されることを特徴とするパワーＭＯＳデバイスの作製方法。
請求項１９において、
前記不純物元素とは炭素、窒素、酸素から選ばれた一種または複数種類の元素であることを特徴とするパワーＭＯＳデバイスの作製方法。
請求項２０において、
前記不純物元素とは１３族または１５族の元素であることを特徴とするパワーＭＯＳデバイスの作製方法。
請求項２２において、
前記１３族の元素とはボロンであり、前記１５族の元素とはリンまたは砒素であることを特徴とするパワーＭＯＳデバイスの作製方法。
請求項１９または請求項２０において、
前記キャリアが移動する領域においてはキャリアの不純物散乱を防止する手段若しくはキャリアの格子散乱以外の要因による移動度低下を防止する手段が施されていることを特徴とするパワーＭＯＳデバイスの作製方法。
請求項１９または請求項２０において、
前記チャネル形成領域の幅Wに対して前記不純物領域および前記不純物領域間の幅が占有する割合をそれぞれWpi、Wpaとする時、前記W、WpiおよびWpaとの間には、Wpi／W＝０．１〜０．９、Wpa／W＝０．１〜０．９、Wpi／Wpa＝１／９〜９の関係式が成り立つことを特徴とするパワーＭＯＳデバイスの作製方法。
請求項１９または請求項２０において、
前記チャネル形成領域のチャネル方向に垂直な少なくとも一断面は、実質的に前記不純物領域により区切られた複数のチャネル形成領域の集合体と見なせることを特徴とするパワーＭＯＳデバイスの作製方法。
請求項１９または請求項２０において、
前記チャネル形成領域において駆動時に生じる短チャネル効果に伴うしきい値電圧の低下は、前記不純物領域を利用することで得られる狭チャネル効果に伴うしきい値電圧の増加により緩和されることを特徴とするパワーＭＯＳデバイスの作製方法。
請求項１９または請求項２０において、
前記不純物領域はドットパターン形状を有していることを特徴とするパワーＭＯＳデバイスの作製方法。
請求項２８において、
前記ドットパターン形状は、円形、楕円形、正方形、長方形、交互にかみ合うように配置したパターン形状のいずれか一であることを特徴としたパワーＭＯＳデバイスの作製方法。
請求項１９または請求項２０において、
前記不純物領域はチャネル方向と概略平行に形成された線状パターンであることを特徴とするパワーＭＯＳデバイスの作製方法。
請求項１９乃至３０のいずれか１項において、
前記ドリフト領域は、前記ソース領域より弱い導電型であることを特徴とするパワーＭＯＳデバイスの作製方法。
請求項１９乃至３１のいずれか１項において、
前記結晶半導体は単結晶シリコンであることを特徴とするパワーＭＯＳデバイスの作製方法。