JPH1065533A - 超低利得電圧制御発振器 - Google Patents
超低利得電圧制御発振器Info
- Publication number
- JPH1065533A JPH1065533A JP8214472A JP21447296A JPH1065533A JP H1065533 A JPH1065533 A JP H1065533A JP 8214472 A JP8214472 A JP 8214472A JP 21447296 A JP21447296 A JP 21447296A JP H1065533 A JPH1065533 A JP H1065533A
- Authority
- JP
- Japan
- Prior art keywords
- current
- controlled oscillator
- output
- input
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 29
- 101100007418 Caenorhabditis elegans cox-5A gene Proteins 0.000 claims description 8
- 241001385733 Aesculus indica Species 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 12
- 230000010355 oscillation Effects 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L3/00—Starting of generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 プロセス変動にかかわりなく非常に低いジッ
タでロックし、非常に広い動作温度範囲でこのロックを
維持すること。 【解決手段】 制御回路をプログラマブル分周器または
分周器とマルチプレクサと共に使用することによって、
プロセス変動にかかわらず、本発明による電圧制御発振
器は所望の周波数範囲でＶin−Ｆout 特性を持つ。プロ
ブラマブル分周器／分周器およびマルチプレクサは、電
流制御発振器の出力側に配置される。制御回路は電流制
御発振器の最適な電流範囲を規定する。プログラマブル
分周器を使用する場合において、制御回路は、ＰＬＬが
最終的に“ロック”状態に達するまで、プログラマブル
分周器の分周比を変化し続ける。分周器とマルチプライ
ヤを使用するとき、制御回路は、“ロック”状態が達成
されるまで、選択されたマルチプライヤの入力を変化し
続ける。１つの電流制御発振器のみが任意のある時間で
有効とされる。
タでロックし、非常に広い動作温度範囲でこのロックを
維持すること。 【解決手段】 制御回路をプログラマブル分周器または
分周器とマルチプレクサと共に使用することによって、
プロセス変動にかかわらず、本発明による電圧制御発振
器は所望の周波数範囲でＶin−Ｆout 特性を持つ。プロ
ブラマブル分周器／分周器およびマルチプレクサは、電
流制御発振器の出力側に配置される。制御回路は電流制
御発振器の最適な電流範囲を規定する。プログラマブル
分周器を使用する場合において、制御回路は、ＰＬＬが
最終的に“ロック”状態に達するまで、プログラマブル
分周器の分周比を変化し続ける。分周器とマルチプライ
ヤを使用するとき、制御回路は、“ロック”状態が達成
されるまで、選択されたマルチプライヤの入力を変化し
続ける。１つの電流制御発振器のみが任意のある時間で
有効とされる。
Description
【０００１】
【発明の属する技術分野】本発明は、すべての電圧制御
発振器（ＶＣＯｓ）に関し、特に位相同期ループシステ
ムに使用されるものに関する。
発振器（ＶＣＯｓ）に関し、特に位相同期ループシステ
ムに使用されるものに関する。
【０００２】
【従来の技術】電圧制御発振器は、その出力周波数（Ｆ
out ）がその入力制御電圧（Ｖin）の関数である装置で
ある。ＶＣＯはしばしば基準信号を追跡するために使用
される。それは位相同期ループを使用することによって
これを行う。位相検出器は基準入力信号（Ｆref ）と分
周したＶＣＯ出力信号（Ｆout ／Ｎ，Ｎ＝１，２，３，
４，…）との位相を比較する。この位相差によって、Ｖ
ＣＯの入力ノードは充電又は放電され、それによってＶ
ＣＯの発振周波数を変える。２つの位相検出器入力信号
の周波数が与えられた誤差マージン内で一致するとき、
ＰＬＬは基準信号に“ロックした”と言われる。ＶＣＯ
の設計は、ＰＬＬの総合的な性能を決定する上で重要で
ある。ＶＣＯの入力電圧における小さな変動に対するＶ
ＣＯ安定性は、ＰＬＬの安定性およびジッタを決定する
上で非常に重要である。ジッタは一連の連続するパルス
の時間位置における擬似変動として考えられる。次に、
ＶＣＯの典型的な特性を見てみよう。
out ）がその入力制御電圧（Ｖin）の関数である装置で
ある。ＶＣＯはしばしば基準信号を追跡するために使用
される。それは位相同期ループを使用することによって
これを行う。位相検出器は基準入力信号（Ｆref ）と分
周したＶＣＯ出力信号（Ｆout ／Ｎ，Ｎ＝１，２，３，
４，…）との位相を比較する。この位相差によって、Ｖ
ＣＯの入力ノードは充電又は放電され、それによってＶ
ＣＯの発振周波数を変える。２つの位相検出器入力信号
の周波数が与えられた誤差マージン内で一致するとき、
ＰＬＬは基準信号に“ロックした”と言われる。ＶＣＯ
の設計は、ＰＬＬの総合的な性能を決定する上で重要で
ある。ＶＣＯの入力電圧における小さな変動に対するＶ
ＣＯ安定性は、ＰＬＬの安定性およびジッタを決定する
上で非常に重要である。ジッタは一連の連続するパルス
の時間位置における擬似変動として考えられる。次に、
ＶＣＯの典型的な特性を見てみよう。
【０００３】図１０に示されるＶＣＯの特性は、直流入
力電圧（Ｖin）が増加すると、出力周波数（Ｆout ）も
また増加するというように、簡単に考えられる。勿論、
逆特性もまた存在する。温度および電源が変動すると、
発振周波数が（図１０の＜−＞で示されるように変化
し、特性上のはるかに最も大きい影響が最後に起こり、
その勾配は製造の時で実際のプロセス条件（“ｂｓ
ｔ”，“ｔｙｐ”および“ｗｓｔ”）である。“ｂｓ
ｔ”は最高出力速度となるプロセス条件（抵抗値、トラ
ンジスタのパラメータ値、線容量値）を表し、“ｔｙ
ｐ”は平均出力速度となるそれらの値を表し、“ｗｓ
ｔ”は最低出力速度となるそれらの値を表す。図１０は
典型的な温度および電源条件を仮定している。
力電圧（Ｖin）が増加すると、出力周波数（Ｆout ）も
また増加するというように、簡単に考えられる。勿論、
逆特性もまた存在する。温度および電源が変動すると、
発振周波数が（図１０の＜−＞で示されるように変化
し、特性上のはるかに最も大きい影響が最後に起こり、
その勾配は製造の時で実際のプロセス条件（“ｂｓ
ｔ”，“ｔｙｐ”および“ｗｓｔ”）である。“ｂｓ
ｔ”は最高出力速度となるプロセス条件（抵抗値、トラ
ンジスタのパラメータ値、線容量値）を表し、“ｔｙ
ｐ”は平均出力速度となるそれらの値を表し、“ｗｓ
ｔ”は最低出力速度となるそれらの値を表す。図１０は
典型的な温度および電源条件を仮定している。
【０００４】実際に要求される出力目標Ｆout(target)
周波数範囲を生成する入力電圧範囲（Ｖa ，Ｖb ，
Ｖc ）は大概的にプロセス条件による。その結果とし
て、電流制御発振器がＦout(target) 周波数範囲内で発
振をするために必要な電流範囲（図１のＩ−Ｆout 特性
に示されるＩa ，Ｉb およびＩc ）は、一方のプロセス
条件から他方のプロセス条件へと急激に変化する。必要
な電流範囲（Ｉc ）は最も悪い（“ｗｓｔ”）プロセス
条件で最も広く、最も良い（“ｂｓｔ”）プロセス条件
で最も狭い（Ｉa ）。
周波数範囲を生成する入力電圧範囲（Ｖa ，Ｖb ，
Ｖc ）は大概的にプロセス条件による。その結果とし
て、電流制御発振器がＦout(target) 周波数範囲内で発
振をするために必要な電流範囲（図１のＩ−Ｆout 特性
に示されるＩa ，Ｉb およびＩc ）は、一方のプロセス
条件から他方のプロセス条件へと急激に変化する。必要
な電流範囲（Ｉc ）は最も悪い（“ｗｓｔ”）プロセス
条件で最も広く、最も良い（“ｂｓｔ”）プロセス条件
で最も狭い（Ｉa ）。
【０００５】図１２に従来のＶＣＯを示す。従来のＶＣ
Ｏ１４０´は、直流入力電圧（Ｖin）に応答してバイア
ス電圧を発生するバイアス発生器１７０´と、このバイ
アス電圧に応答して出力周波数（Ｆout ）をもつ出力信
号を発生する単一電流制御発振器１８０´とから構成さ
れる。そのような従来のＶＣＯは、例えば、米国特許第
４，８７６，５１９号明細書、米国特許第５，３３１，
２９５号明細書、米国特許第５，３５９，３０１号明細
書、米国特許第５，３００，８９８号明細書、および米
国特許第５，２９８，８７０号明細書に開示されてい
る。
Ｏ１４０´は、直流入力電圧（Ｖin）に応答してバイア
ス電圧を発生するバイアス発生器１７０´と、このバイ
アス電圧に応答して出力周波数（Ｆout ）をもつ出力信
号を発生する単一電流制御発振器１８０´とから構成さ
れる。そのような従来のＶＣＯは、例えば、米国特許第
４，８７６，５１９号明細書、米国特許第５，３３１，
２９５号明細書、米国特許第５，３５９，３０１号明細
書、米国特許第５，３００，８９８号明細書、および米
国特許第５，２９８，８７０号明細書に開示されてい
る。
【０００６】
【発明が解決しようとする課題】伝統的に、プロセス条
件にかかわりなく、固定電流範囲（Ｉtrad）は必要なＦ
out(target) を生成するために使用される。図１１を参
照されたい。従って、同じ電流範囲が、大きい電流範囲
（Ｉc)がＦout(target) 周波数範囲において発振を生成
するために必要な最も悪い場合において、図１２に示さ
れるＶＣＯ１４０´に供給され、それは対照となる小さ
い電流範囲（Ｉa ）のみが必要とされる最も良い場合も
同様である。この伝統的な手法を使用する例を図示し、
入力電流における小さな変動が出力周波数において著し
い変化を生じ、このゆえに、ジッタが増加し、システム
の安定性を落とす。
件にかかわりなく、固定電流範囲（Ｉtrad）は必要なＦ
out(target) を生成するために使用される。図１１を参
照されたい。従って、同じ電流範囲が、大きい電流範囲
（Ｉc)がＦout(target) 周波数範囲において発振を生成
するために必要な最も悪い場合において、図１２に示さ
れるＶＣＯ１４０´に供給され、それは対照となる小さ
い電流範囲（Ｉa ）のみが必要とされる最も良い場合も
同様である。この伝統的な手法を使用する例を図示し、
入力電流における小さな変動が出力周波数において著し
い変化を生じ、このゆえに、ジッタが増加し、システム
の安定性を落とす。
【０００７】例えば、次を仮定しよう。（ａ）Ｉtrad＝
１５０μＡ、Ｉa ＝２０μＡ、Ｉb ＝４０μＡおよびＩ
c ＝９０μＡで、（ｂ）ＶＣＯがＦtarget＝１２０ＭＨ
ｚ周波数範囲で動作し、（ｃ）入力電圧の５０ｍＶの変
動が入力電流の（Ｉtrad／５０）を生じる。
１５０μＡ、Ｉa ＝２０μＡ、Ｉb ＝４０μＡおよびＩ
c ＝９０μＡで、（ｂ）ＶＣＯがＦtarget＝１２０ＭＨ
ｚ周波数範囲で動作し、（ｃ）入力電圧の５０ｍＶの変
動が入力電流の（Ｉtrad／５０）を生じる。
【０００８】入力電流が５μＡ変化すると、３０ＭＨ
ｚ、１５ＭＨｚおよび６．６７ＭＨｚの発振周波数の変
動が、それぞれ、“ｂｓｔ”、“ｔｙｐ”および“ｗｓ
ｔ”の場合のプロセス条件において生じる。実際に、Ｉ
−Ｆout 特性の勾配が険しくなる程、周波数の変化が大
きくなる。その結果、システムの安定度が低下し、ジッ
タが増加する。
ｚ、１５ＭＨｚおよび６．６７ＭＨｚの発振周波数の変
動が、それぞれ、“ｂｓｔ”、“ｔｙｐ”および“ｗｓ
ｔ”の場合のプロセス条件において生じる。実際に、Ｉ
−Ｆout 特性の勾配が険しくなる程、周波数の変化が大
きくなる。その結果、システムの安定度が低下し、ジッ
タが増加する。
【０００９】
【課題を解決するための手段】したがって結論として、
ジッタを低下するために、ＶＣＯは、プロセス変動にか
かわりなく目標Ｆout(target) 周波数範囲で低い利得を
もつことが必要である。“ｔｙｐ”および“ｂｓｔ”Ｉ
−Ｆout 特性が図１１に示されるように所望のＦ
out(target) 周波数範囲で高い利得をもつので、それら
は、それぞれ、よりほとんどの高い周波数範囲、すなわ
ち、Ｍ×Ｆout(target) およびＰ×Ｆout(target) で非
常に低い利得をもつ。その結果として、“ｔｙｐ”およ
び“ｂｓｔ”電流制御発振器をそれぞれむりやりＭ×Ｆ
out(target) およびＰ×Ｆout(target)で動作し、それ
から、それらの各々の出力で分周器ＭおよびＰを使うこ
とによって、非常に安定で低ジッタのＦout(target) Ｐ
ＬＬシステムをプロセス変動にかかわらず達成できる。
制御回路は、各電流制御発振器に最適な電流範囲を提供
し、ロックできるように適当な電流制御発振器出力を選
択するために使用される。
ジッタを低下するために、ＶＣＯは、プロセス変動にか
かわりなく目標Ｆout(target) 周波数範囲で低い利得を
もつことが必要である。“ｔｙｐ”および“ｂｓｔ”Ｉ
−Ｆout 特性が図１１に示されるように所望のＦ
out(target) 周波数範囲で高い利得をもつので、それら
は、それぞれ、よりほとんどの高い周波数範囲、すなわ
ち、Ｍ×Ｆout(target) およびＰ×Ｆout(target) で非
常に低い利得をもつ。その結果として、“ｔｙｐ”およ
び“ｂｓｔ”電流制御発振器をそれぞれむりやりＭ×Ｆ
out(target) およびＰ×Ｆout(target)で動作し、それ
から、それらの各々の出力で分周器ＭおよびＰを使うこ
とによって、非常に安定で低ジッタのＦout(target) Ｐ
ＬＬシステムをプロセス変動にかかわらず達成できる。
制御回路は、各電流制御発振器に最適な電流範囲を提供
し、ロックできるように適当な電流制御発振器出力を選
択するために使用される。
【００１０】本発明は、プロセス変動にかかわらず、電
圧制御発振器がＦout(target) 周波数範囲内で非常に低
利得のＩ−Ｆout 特性を持つことを保証する。
圧制御発振器がＦout(target) 周波数範囲内で非常に低
利得のＩ−Ｆout 特性を持つことを保証する。
【００１１】制御回路からのバイアス制御信号ＢＣ１〜
ＢＣＮは、バイアス発生器のバイアス出力信号ＢＧ１〜
ＢＧＮのいずれか１つが任意のある時間で有効であるか
を決定する。有効（ＢＧ１〜ＢＧＮ）バイアス出力信号
は、電流制御発振器ブロック内の電流制御発振器の１つ
における唯一の電流範囲、よって唯一の出力周波数範囲
を規定する。電流制御発振器の１つのみが任意のある時
間でオンである。多重制御信号ＣＴ１〜ＣＴＮはマルチ
プレクサ入力のいずれか１つが任意のある時間で有効で
あるかを決定する。
ＢＣＮは、バイアス発生器のバイアス出力信号ＢＧ１〜
ＢＧＮのいずれか１つが任意のある時間で有効であるか
を決定する。有効（ＢＧ１〜ＢＧＮ）バイアス出力信号
は、電流制御発振器ブロック内の電流制御発振器の１つ
における唯一の電流範囲、よって唯一の出力周波数範囲
を規定する。電流制御発振器の１つのみが任意のある時
間でオンである。多重制御信号ＣＴ１〜ＣＴＮはマルチ
プレクサ入力のいずれか１つが任意のある時間で有効で
あるかを決定する。
【００１２】
【作用】多数の電流制御発振器及び／又は分周器を使用
することによって、プロセス変動にかかわらずＦ
out(target) 周波数範囲で非常に低利得の電圧制御発振
器を発生することができる。電流制御発振器のＩ−Ｆ
out 特性は、プロセスチップの各型（“ｂｓｔ”，“ｔ
ｙｐ”，“ｗｓｔ”）に対して最適化されるべきであ
る。制御回路は、バイアス発生器に命じて、各型の電流
制御発振器にその最適な電流範囲を供給し、所望のＦ
out(target) 周波数範囲で発振する電流制御発振器を選
択するために使用される。
することによって、プロセス変動にかかわらずＦ
out(target) 周波数範囲で非常に低利得の電圧制御発振
器を発生することができる。電流制御発振器のＩ−Ｆ
out 特性は、プロセスチップの各型（“ｂｓｔ”，“ｔ
ｙｐ”，“ｗｓｔ”）に対して最適化されるべきであ
る。制御回路は、バイアス発生器に命じて、各型の電流
制御発振器にその最適な電流範囲を供給し、所望のＦ
out(target) 周波数範囲で発振する電流制御発振器を選
択するために使用される。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１４】図１に示された本発明は、ＶＣＯのＩ−Ｆ
out 特性が、プロセス変動にかかわらず所望のＦ
out(target) 周波数範囲で低利得をもつことを保証す
る。ＶＣＯは、バイアス発生器１７０と、電流制御発振
器ブロック１８０と、ｎ−１マルチプレクサ２００と、
分周器ブロック１９０とから成る。バイアス発生器１７
０は、直流入力電圧Ｖinと制御回路１６０からのバイア
ス制御信号（ＢＣ１〜ＢＣＮ）とを受け、１つ以上のバ
イアス出力信号（ＢＧ１〜ＢＧＮ）を出力する。バイア
ス発生器１７０は電流制御発振器（ＣＣＯ）ブロック１
８０内の１つ以上の電流制御発振器の入力端子に接続さ
れる。電流制御発振器ブロック１８０は１つ以上の電流
制御発振器を含み、電流制御発振器の各出力端子は、直
接、ｎ−１マルチプレクサ２００の異なった入力端子か
固定又はプログラマブル分周比（Ｒ＞１）をもつ分周器
の入力端子に接続される。ｎ−１マルチプレクサ２００
は、分周器ブロック１９０が１つより多い出力を持つか
又は１つより多い電流制御発振器が使用されて分周器ブ
ロック１９０が使用されないときにのみ使用される。ｎ
−１マルチプレクサ２００はｎ入力信号を持ち、単一の
出力周波数信号、Ｆout を生成する。固定／プログラマ
ブル分周比Ｒ（Ｒ１，Ｒ２，…）をもつ分周器ブロック
１９０において、各分周器の入力端子は対応する電流制
御発振器の出力端子に接続され、各分周器の出力端子は
ｎ−１マルチプレクサ２００の異なった入力端子に接続
される。プログラマブル分周器ブロックが使用されたと
き、ｎ−１マルチプレクサはＣＣＯブロックとプログラ
マブル分周器ブロックとの間に配置される。
out 特性が、プロセス変動にかかわらず所望のＦ
out(target) 周波数範囲で低利得をもつことを保証す
る。ＶＣＯは、バイアス発生器１７０と、電流制御発振
器ブロック１８０と、ｎ−１マルチプレクサ２００と、
分周器ブロック１９０とから成る。バイアス発生器１７
０は、直流入力電圧Ｖinと制御回路１６０からのバイア
ス制御信号（ＢＣ１〜ＢＣＮ）とを受け、１つ以上のバ
イアス出力信号（ＢＧ１〜ＢＧＮ）を出力する。バイア
ス発生器１７０は電流制御発振器（ＣＣＯ）ブロック１
８０内の１つ以上の電流制御発振器の入力端子に接続さ
れる。電流制御発振器ブロック１８０は１つ以上の電流
制御発振器を含み、電流制御発振器の各出力端子は、直
接、ｎ−１マルチプレクサ２００の異なった入力端子か
固定又はプログラマブル分周比（Ｒ＞１）をもつ分周器
の入力端子に接続される。ｎ−１マルチプレクサ２００
は、分周器ブロック１９０が１つより多い出力を持つか
又は１つより多い電流制御発振器が使用されて分周器ブ
ロック１９０が使用されないときにのみ使用される。ｎ
−１マルチプレクサ２００はｎ入力信号を持ち、単一の
出力周波数信号、Ｆout を生成する。固定／プログラマ
ブル分周比Ｒ（Ｒ１，Ｒ２，…）をもつ分周器ブロック
１９０において、各分周器の入力端子は対応する電流制
御発振器の出力端子に接続され、各分周器の出力端子は
ｎ−１マルチプレクサ２００の異なった入力端子に接続
される。プログラマブル分周器ブロックが使用されたと
き、ｎ−１マルチプレクサはＣＣＯブロックとプログラ
マブル分周器ブロックとの間に配置される。
【００１５】次に、図１に示したＶＣＯの動作について
説明する。
説明する。
【００１６】制御回路１６０からのバイアス制御信号Ｂ
Ｃ１〜ＢＣＮは、バイアス発生器１７０のバイアス出力
信号ＢＧ１〜ＢＧＮのいずれか１つが任意のある時間で
有効であるかを決定する。有効（ＢＧ１〜ＢＧＮ）バイ
アス出力信号は、電流制御発振器ブロック１８０内の電
流制御発振器の１つにおける唯一の電流範囲、よって唯
一の出力周波数範囲を規定する。電流制御発振器の１つ
のみが任意のある時間でオンである。選択制御信号ＣＴ
１〜ＣＴＮはマルチプレクサ２００の入力のいずれか１
つが任意のある時間で有効であるかを決定する。
Ｃ１〜ＢＣＮは、バイアス発生器１７０のバイアス出力
信号ＢＧ１〜ＢＧＮのいずれか１つが任意のある時間で
有効であるかを決定する。有効（ＢＧ１〜ＢＧＮ）バイ
アス出力信号は、電流制御発振器ブロック１８０内の電
流制御発振器の１つにおける唯一の電流範囲、よって唯
一の出力周波数範囲を規定する。電流制御発振器の１つ
のみが任意のある時間でオンである。選択制御信号ＣＴ
１〜ＣＴＮはマルチプレクサ２００の入力のいずれか１
つが任意のある時間で有効であるかを決定する。
【００１７】
【実施例】図２は位相同期ループ回路１００に組み入れ
られた本発明の１つの好ましい実施例を示す。位相検出
器１１０は、ＦREF と（Ｆout ／Ｎ）との間の位相差に
応答して、２つの出力信号ＵＰおよびＤＮを生成する。
ＦREF の周波数が（Ｆout／Ｎ）よりも大きいとき、Ｕ
Ｐ信号はハイである。そして、基準信号ＦREF がＶＣＯ
分周周波数（Ｆout ／Ｎ）より小さいとき、ＤＮ信号は
ハイである。チャージポンプ１２０は、入力信号ＵＰお
よびＤＮに応答して差信号ＶCPを発生する。ローパスフ
ィルタ（ＬＰＦ）１３０は、ＶCP電圧信号を濾波して、
ＶＣＯ１４０の発振周波数を制御するために使用される
Ｖin信号を発生する。プログラマブル分周器１５０はＶ
ＣＯ１４０の出力周波数信号Ｆout を整数値Ｎで分周
し、出力周波数信号（Ｆout ／Ｎ）を生成する。プログ
ラマブル分周器の整数値Ｎはその選択入力によって設定
される。ＶＣＯ１４０は、入力信号ＦREF とＶＣＯ分周
周波数信号（Ｆout ／Ｎ）との周波数が誤差マージン内
で一致しているとき、同期状態または“ロック”状態と
呼ばれる。対照して、ＶＣＯ１４０は、ＦREF と（Ｆ
out ／Ｎ）との周波数が誤差マージン内で一致しないと
き、非同期状態または“アンロック”状態と呼ばれる。
“ロック”状態を達成するためにＰＬＬ１００に必要な
時間は、ロックアップ時間、ｔlck と呼ばれる。上述し
たブロックの全ては、ほとんどの位相同期ループシステ
ムにおいて見られる一般的なブロックである。“通常の
ＰＬＬ動作”はこれらブロックのみを必要とする。図１
２に示された従来のＶＣＯ１４０´は、ただ、バイアス
発生器１７０´と単一の電流制御発振器１８０´とを含
む。制御電流発振器ブロックの出力側に分周器ブロック
とマルチプレクサとが制御回路及びバイアス発生器と共
に、本発明を構成する。
られた本発明の１つの好ましい実施例を示す。位相検出
器１１０は、ＦREF と（Ｆout ／Ｎ）との間の位相差に
応答して、２つの出力信号ＵＰおよびＤＮを生成する。
ＦREF の周波数が（Ｆout／Ｎ）よりも大きいとき、Ｕ
Ｐ信号はハイである。そして、基準信号ＦREF がＶＣＯ
分周周波数（Ｆout ／Ｎ）より小さいとき、ＤＮ信号は
ハイである。チャージポンプ１２０は、入力信号ＵＰお
よびＤＮに応答して差信号ＶCPを発生する。ローパスフ
ィルタ（ＬＰＦ）１３０は、ＶCP電圧信号を濾波して、
ＶＣＯ１４０の発振周波数を制御するために使用される
Ｖin信号を発生する。プログラマブル分周器１５０はＶ
ＣＯ１４０の出力周波数信号Ｆout を整数値Ｎで分周
し、出力周波数信号（Ｆout ／Ｎ）を生成する。プログ
ラマブル分周器の整数値Ｎはその選択入力によって設定
される。ＶＣＯ１４０は、入力信号ＦREF とＶＣＯ分周
周波数信号（Ｆout ／Ｎ）との周波数が誤差マージン内
で一致しているとき、同期状態または“ロック”状態と
呼ばれる。対照して、ＶＣＯ１４０は、ＦREF と（Ｆ
out ／Ｎ）との周波数が誤差マージン内で一致しないと
き、非同期状態または“アンロック”状態と呼ばれる。
“ロック”状態を達成するためにＰＬＬ１００に必要な
時間は、ロックアップ時間、ｔlck と呼ばれる。上述し
たブロックの全ては、ほとんどの位相同期ループシステ
ムにおいて見られる一般的なブロックである。“通常の
ＰＬＬ動作”はこれらブロックのみを必要とする。図１
２に示された従来のＶＣＯ１４０´は、ただ、バイアス
発生器１７０´と単一の電流制御発振器１８０´とを含
む。制御電流発振器ブロックの出力側に分周器ブロック
とマルチプレクサとが制御回路及びバイアス発生器と共
に、本発明を構成する。
【００１８】制御回路１６０はバイアス発生器１７０に
“最適な電流範囲”を各電流制御発振器に供給するよう
に命じる。“最適な電流範囲”は非常に低いＶＣＯ利得
に対応した入力電流範囲を意味する。図１１において、
これらの範囲はＩa ´，Ｉb´，Ｉc に対応する。一般
的に、そのバイアス制御信号（ＢＣ１〜ＢＣＮ）の１つ
のみが任意のある時間で有効である。制御回路１６０の
選択制御信号ＣＴ１およびＣＴ２は、３−１マルチプレ
クサの入力信号（Ａ，Ｂ，Ｃ）のどれか１つが任意のあ
る時間で有効であるかを決定する。
“最適な電流範囲”を各電流制御発振器に供給するよう
に命じる。“最適な電流範囲”は非常に低いＶＣＯ利得
に対応した入力電流範囲を意味する。図１１において、
これらの範囲はＩa ´，Ｉb´，Ｉc に対応する。一般
的に、そのバイアス制御信号（ＢＣ１〜ＢＣＮ）の１つ
のみが任意のある時間で有効である。制御回路１６０の
選択制御信号ＣＴ１およびＣＴ２は、３−１マルチプレ
クサの入力信号（Ａ，Ｂ，Ｃ）のどれか１つが任意のあ
る時間で有効であるかを決定する。
【００１９】バイアス発生器１７０は入力電圧Ｖinを受
け、制御回路１６０からのバイアス制御信号ＢＣ１〜Ｂ
ＣＮによって、３つの電流制御発振器（すなわち、ＣＣ
Ｏ１，ＣＣＯ２およびＣＣＯ３）のいずれか１つが任意
のある時間で有効であるかを決定する。その結果とし
て、そのバイアス出力信号ＢＧ１，ＢＧ２およびＢＧ３
の１つのみが任意のある時間で有効である。
け、制御回路１６０からのバイアス制御信号ＢＣ１〜Ｂ
ＣＮによって、３つの電流制御発振器（すなわち、ＣＣ
Ｏ１，ＣＣＯ２およびＣＣＯ３）のいずれか１つが任意
のある時間で有効であるかを決定する。その結果とし
て、そのバイアス出力信号ＢＧ１，ＢＧ２およびＢＧ３
の１つのみが任意のある時間で有効である。
【００２０】電流制御発振器ブロック１８０は３つの電
流制御発振器、すなわち、ＣＣＯ１（１８２）、ＣＣＯ
２（１８４）およびＣＣＯ（１８６）を含む。３つの電
流制御発振器の１つのみが任意のある時間で有効であ
る。３つの電流制御発振器をもつ理由は、プロセスチッ
プの各型、すなわち、最悪なケース（“ｗｓｔ”）、典
型的なケース（“ｔｙｐ”）および最良なケース（“ｂ
ｓｔ”）に対してＶＣＯ特性を最適化するためである。
ＣＯＯ１は最悪なケースチップに対して使用され、ＣＣ
Ｏ２は典型的なケースチップに対して使用され、ＣＣＯ
３は最良なケースチップに対して使用される。これら電
流制御発振器の各々の１つにその“最適な電流範囲”を
与えることによって、非常に低利得なＩ−Ｆout 特性を
もつＶＣＯをプロセス変動にかかわらず生成できる。
流制御発振器、すなわち、ＣＣＯ１（１８２）、ＣＣＯ
２（１８４）およびＣＣＯ（１８６）を含む。３つの電
流制御発振器の１つのみが任意のある時間で有効であ
る。３つの電流制御発振器をもつ理由は、プロセスチッ
プの各型、すなわち、最悪なケース（“ｗｓｔ”）、典
型的なケース（“ｔｙｐ”）および最良なケース（“ｂ
ｓｔ”）に対してＶＣＯ特性を最適化するためである。
ＣＯＯ１は最悪なケースチップに対して使用され、ＣＣ
Ｏ２は典型的なケースチップに対して使用され、ＣＣＯ
３は最良なケースチップに対して使用される。これら電
流制御発振器の各々の１つにその“最適な電流範囲”を
与えることによって、非常に低利得なＩ−Ｆout 特性を
もつＶＣＯをプロセス変動にかかわらず生成できる。
【００２１】図２に示す実施例において、分周器ブロッ
ク１９０が電流制御発振器ブロック１８０の出力側に配
置される。それは２つの分周器、すなわち、１９２およ
び１９４を含む。電流制御発振器の出力側に配置された
分周器は、その低利得Ｉ−Ｆout 特性を所望のＦ
out(target) 周波数範囲に移すために使用される。この
ゆえに、ＣＣＯ２は所望のＦout(target) 周波数範囲の
Ｍ倍で低利得Ｉ−Ｆout 周波数応答を持つので、固定の
分周比Ｍをもつ分周器１９２がＣＣＯ２の出力側に必要
とされる。同様に、ＣＣＯ３は所望のＦout(target) 周
波数範囲のＰ倍で低利得Ｉ−Ｆout 特性を持つので、固
定の分周比Ｐをもつ分周器１９４がＣＣＯ３の出力側に
必要とされる。
ク１９０が電流制御発振器ブロック１８０の出力側に配
置される。それは２つの分周器、すなわち、１９２およ
び１９４を含む。電流制御発振器の出力側に配置された
分周器は、その低利得Ｉ−Ｆout 特性を所望のＦ
out(target) 周波数範囲に移すために使用される。この
ゆえに、ＣＣＯ２は所望のＦout(target) 周波数範囲の
Ｍ倍で低利得Ｉ−Ｆout 周波数応答を持つので、固定の
分周比Ｍをもつ分周器１９２がＣＣＯ２の出力側に必要
とされる。同様に、ＣＣＯ３は所望のＦout(target) 周
波数範囲のＰ倍で低利得Ｉ−Ｆout 特性を持つので、固
定の分周比Ｐをもつ分周器１９４がＣＣＯ３の出力側に
必要とされる。
【００２２】分周器ブロック１９０の出力側に配置され
た３−１マルチプレクサ２００は、出力周波数信号、Ｆ
out を発生する。選択信号Ｓ０およびＳ１は、入力信号
（Ａ，Ｂ又はＣ）のどの１つを選択するかを決定する。
た３−１マルチプレクサ２００は、出力周波数信号、Ｆ
out を発生する。選択信号Ｓ０およびＳ１は、入力信号
（Ａ，Ｂ又はＣ）のどの１つを選択するかを決定する。
【００２３】本発明の動作は次の通りである。制御回路
１６０はバイアス発生器１７０に初期の“最適な電流範
囲”を規定する。この初期の“最適な電流範囲”がＢＧ
１＝Ｖbg1 （＞０），ＢＧ２＝０およびＢＧ３＝０に対
応するとしよう。信号Ｓ０およびＳ１の初期状態（例え
ば、“００”を示す）は、（このケースＡにおいて）３
−１マルチプレクサ２００の入力の１つを選択する。従
ってこのケースでは、ＣＣＯ１は発振するが、ＣＣＯ２
およびＣＣＯ３は発振しない。ｔlck より長い与えられ
た時間が経過した後、制御回路１６０はＰＬＬが“ロッ
ク”状態に達したか否かをチェックする。もしそうであ
るなら、信号Ｓ０，Ｓ１，ＢＣ１〜ＢＣＮの値は同じま
まである。“通常のＰＬＬ動作”は、温度に対する信号
Ｖinのバイアス電圧を調節して、ロックに維持するよう
に変動に応じる。さもなければ、これら信号の値を変化
する。Ｓ０およびＳ１の値を（例えば、“００”から
“０１”へ）変化すると、３−１マルチプレクサ２００
の異なった入力端子（例えば、Ｂを示す）が選択され
る。信号ＢＣ１〜ＢＣＮを変化すると、異なった“最適
な電流範囲”がバイアス発振器内で規定され、それゆえ
に信号ＢＧ１，ＢＧ２及びＢＧ３の値が変化する（この
ケースにおいて、ＢＧ１＝０，ＢＧ２＝Ｖbg2 （＞
０），ＢＧ３＝０）。再び、ｔlck より長い与えられた
時間が経過した後、制御回路１６０はＰＬＬが“ロッ
ク”状態に達したか否かをチェックする。もしそうであ
るなら、信号Ｓ０，Ｓ１，ＢＣ１〜ＢＣＮの値は同じま
まである。“通常のＰＬＬ動作”は、温度に対する信号
Ｖinのバイアス電圧を調節して、ロックに維持するよう
に変動に応じる。さもなければ、これら信号の値を変化
する。Ｓ０およびＳ１の値を（例えば、“０１”から
“１０”へ）変化すると、３−１マルチプレクサ２００
の最後の入力端子（この場合、入力Ｃ）が選択される。
信号ＢＣ１〜ＢＣＮの値を変化すると、異なった“最適
な電流範囲”がバイアス発振器内で規定され、それゆえ
に信号ＢＧ１，ＢＧ２及びＢＧ３の値が変化する（この
ケースにおいて、ＢＧ１＝０，ＢＧ２＝０，ＢＧ３＝Ｖ
bg3 ＞０）。ＰＬＬ１００は３つの電流制御発振器の１
つ（それは、製造時のプロセスチップの型に依存する）
を使用して“ロック”状態に達することが保証される。
１６０はバイアス発生器１７０に初期の“最適な電流範
囲”を規定する。この初期の“最適な電流範囲”がＢＧ
１＝Ｖbg1 （＞０），ＢＧ２＝０およびＢＧ３＝０に対
応するとしよう。信号Ｓ０およびＳ１の初期状態（例え
ば、“００”を示す）は、（このケースＡにおいて）３
−１マルチプレクサ２００の入力の１つを選択する。従
ってこのケースでは、ＣＣＯ１は発振するが、ＣＣＯ２
およびＣＣＯ３は発振しない。ｔlck より長い与えられ
た時間が経過した後、制御回路１６０はＰＬＬが“ロッ
ク”状態に達したか否かをチェックする。もしそうであ
るなら、信号Ｓ０，Ｓ１，ＢＣ１〜ＢＣＮの値は同じま
まである。“通常のＰＬＬ動作”は、温度に対する信号
Ｖinのバイアス電圧を調節して、ロックに維持するよう
に変動に応じる。さもなければ、これら信号の値を変化
する。Ｓ０およびＳ１の値を（例えば、“００”から
“０１”へ）変化すると、３−１マルチプレクサ２００
の異なった入力端子（例えば、Ｂを示す）が選択され
る。信号ＢＣ１〜ＢＣＮを変化すると、異なった“最適
な電流範囲”がバイアス発振器内で規定され、それゆえ
に信号ＢＧ１，ＢＧ２及びＢＧ３の値が変化する（この
ケースにおいて、ＢＧ１＝０，ＢＧ２＝Ｖbg2 （＞
０），ＢＧ３＝０）。再び、ｔlck より長い与えられた
時間が経過した後、制御回路１６０はＰＬＬが“ロッ
ク”状態に達したか否かをチェックする。もしそうであ
るなら、信号Ｓ０，Ｓ１，ＢＣ１〜ＢＣＮの値は同じま
まである。“通常のＰＬＬ動作”は、温度に対する信号
Ｖinのバイアス電圧を調節して、ロックに維持するよう
に変動に応じる。さもなければ、これら信号の値を変化
する。Ｓ０およびＳ１の値を（例えば、“０１”から
“１０”へ）変化すると、３−１マルチプレクサ２００
の最後の入力端子（この場合、入力Ｃ）が選択される。
信号ＢＣ１〜ＢＣＮの値を変化すると、異なった“最適
な電流範囲”がバイアス発振器内で規定され、それゆえ
に信号ＢＧ１，ＢＧ２及びＢＧ３の値が変化する（この
ケースにおいて、ＢＧ１＝０，ＢＧ２＝０，ＢＧ３＝Ｖ
bg3 ＞０）。ＰＬＬ１００は３つの電流制御発振器の１
つ（それは、製造時のプロセスチップの型に依存する）
を使用して“ロック”状態に達することが保証される。
【００２４】図３に示された本発明の好ましい実施例に
おいて、３つの電流制御発振器がプロセスチップの各型
（“ｂｓｔ”，“ｔｙｐ”及び“ｗｓｔ”）に対してＶ
ＣＯ特性を最適化するために使用される。分周器は電流
制御発振器ＣＣＯ２及びＣＣＯ３の低利得Ｉ−Ｆout 特
性を所望のＦout(target) 周波数範囲に移すために使用
される。このゆえに、Ｆout(target) 周波数範囲におけ
る低利得Ｉ−Ｆout 特性をプロセス変動にかかわらず達
成できる。
おいて、３つの電流制御発振器がプロセスチップの各型
（“ｂｓｔ”，“ｔｙｐ”及び“ｗｓｔ”）に対してＶ
ＣＯ特性を最適化するために使用される。分周器は電流
制御発振器ＣＣＯ２及びＣＣＯ３の低利得Ｉ−Ｆout 特
性を所望のＦout(target) 周波数範囲に移すために使用
される。このゆえに、Ｆout(target) 周波数範囲におけ
る低利得Ｉ−Ｆout 特性をプロセス変動にかかわらず達
成できる。
【００２５】分周器ブロック１９０が図３に示す好まし
い実施例において使用されているが、それは常に必要で
はない。例えば、分周器ブロックを含まなくても良い。
図８に示す実施例において、各電流制御発振器のＩ−Ｆ
out 特性は所望のＦout(target) 周波数範囲で低利得を
持つように最適化されている。従って、低利得Ｉ−Ｆ
out 特性を、また、分周器ブロックを使用しないこの方
法によって達成できる。回路寸法の観点から、実際の差
異はない。分周器ブロックを使用するか否かにかから
ず、最良の性能（例えば、最低のＩ−Ｆout 特性）を達
成するために３つの電流制御発振器を使用することを勧
める。
い実施例において使用されているが、それは常に必要で
はない。例えば、分周器ブロックを含まなくても良い。
図８に示す実施例において、各電流制御発振器のＩ−Ｆ
out 特性は所望のＦout(target) 周波数範囲で低利得を
持つように最適化されている。従って、低利得Ｉ−Ｆ
out 特性を、また、分周器ブロックを使用しないこの方
法によって達成できる。回路寸法の観点から、実際の差
異はない。分周器ブロックを使用するか否かにかから
ず、最良の性能（例えば、最低のＩ−Ｆout 特性）を達
成するために３つの電流制御発振器を使用することを勧
める。
【００２６】図４に示す実施例は図３や図８のような良
好な性能を達成しないが、小さい領域で実施できる。図
３と図４との間の主要な差異は、図４が図３において３
つの電流制御発振器に対して、２つの電流制御発振器の
みを持つことである。図４におけるＣＣＯ２はＭ×Ｆ
out(target) で低利得Ｉ−Ｆout 特性を持ち、それゆえ
に、所望のＦout(target) 周波数範囲で発振するために
その出力側に分周比Ｍを持つ分周器を必要とする。しか
しながら、もしＣＣＯ２のＩ−Ｆout 特性がＦ
out(target) 周波数範囲で発振するように最適化されて
いるなら、分周比Ｍを持つ分周器は必要でなく、その結
果として図９に示されるような実施例を得る。
好な性能を達成しないが、小さい領域で実施できる。図
３と図４との間の主要な差異は、図４が図３において３
つの電流制御発振器に対して、２つの電流制御発振器の
みを持つことである。図４におけるＣＣＯ２はＭ×Ｆ
out(target) で低利得Ｉ−Ｆout 特性を持ち、それゆえ
に、所望のＦout(target) 周波数範囲で発振するために
その出力側に分周比Ｍを持つ分周器を必要とする。しか
しながら、もしＣＣＯ２のＩ−Ｆout 特性がＦ
out(target) 周波数範囲で発振するように最適化されて
いるなら、分周比Ｍを持つ分周器は必要でなく、その結
果として図９に示されるような実施例を得る。
【００２７】本発明の他の実施例を図６に示す。これは
１つの電流制御発振器、すなわち、ＣＣＯのみを使用す
ることに注意されたい。３−１マルチプレクサ２００の
“Ａ”，“Ｂ”および“Ｃ”入力は、“ｗｓｔ”ケー
ス、“ｔｙｐ”ケースおよび“ｂｓｔ”ケースのチップ
に対して使用される。この実施例は、図４や図８に示し
たものにより良好な性能を達成できないが、より小さい
領域で実施できる。
１つの電流制御発振器、すなわち、ＣＣＯのみを使用す
ることに注意されたい。３−１マルチプレクサ２００の
“Ａ”，“Ｂ”および“Ｃ”入力は、“ｗｓｔ”ケー
ス、“ｔｙｐ”ケースおよび“ｂｓｔ”ケースのチップ
に対して使用される。この実施例は、図４や図８に示し
たものにより良好な性能を達成できないが、より小さい
領域で実施できる。
【００２８】本発明の他の実施例を図５に示す。これは
図６において２つの分周器に対して１つの分周器のもを
使用する。従って、これは同等な性能を達成できない
が、多くの領域を必要としない。
図６において２つの分周器に対して１つの分周器のもを
使用する。従って、これは同等な性能を達成できない
が、多くの領域を必要としない。
【００２９】図７に示された実施例は、図５および図６
に示され分周器ブロックおよびマルチプレクサをプログ
ラマブル分周器ブロックに取り替えることによって、図
５および図６と等価な性能を達成する。
に示され分周器ブロックおよびマルチプレクサをプログ
ラマブル分周器ブロックに取り替えることによって、図
５および図６と等価な性能を達成する。
【００３０】
【発明の効果】本発明は、ＶＣＯがプロセス変動にかか
わらず所望のＦout(target) 周波数範囲で非常に低い利
得を持つことを保証する。さらに、ＰＬＬシステムに組
み入れるとき、それは、ＰＬＬを所望のＦout(target)
周波数範囲にロックすることを保証して、プロセス変動
にかかわらず非常に低いジッタを発揮し、非常に広い動
作温度範囲でこのロックを維持することができる。
わらず所望のＦout(target) 周波数範囲で非常に低い利
得を持つことを保証する。さらに、ＰＬＬシステムに組
み入れるとき、それは、ＰＬＬを所望のＦout(target)
周波数範囲にロックすることを保証して、プロセス変動
にかかわらず非常に低いジッタを発揮し、非常に広い動
作温度範囲でこのロックを維持することができる。
【図１】本発明の一実施の形態による電圧制御発振器の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】本発明の第１の実施例による電圧制御発振器を
組み込だ位相同期ループ回路を示すブロック図である。
組み込だ位相同期ループ回路を示すブロック図である。
【図３】本発明の第１の実施例による電圧制御発振器を
示すブロック図である。
示すブロック図である。
【図４】本発明の第２の実施例による電圧制御発振器を
示すブロック図である。
示すブロック図である。
【図５】本発明の第３の実施例による電圧制御発振器を
示すブロック図である。
示すブロック図である。
【図６】本発明の第４の実施例による電圧制御発振器を
示すブロック図である。
示すブロック図である。
【図７】本発明の第５の実施例による電圧制御発振器を
示すブロック図である。
示すブロック図である。
【図８】本発明の第６の実施例による電圧制御発振器を
示すブロック図である。
示すブロック図である。
【図９】本発明の第７の実施例による電圧制御発振器を
示すブロック図である。
示すブロック図である。
【図１０】伝統的なＶＣＯのＶin−Ｆout 特性を示す図
である。
である。
【図１１】伝統的なＶＣＯのＩ−Ｆout 特性を示す図で
ある。
ある。
【図１２】従来の電圧制御発振器を示すブロック図であ
る。
る。
１００ 位相同期ループ回路 １１０ 位相検出器 １２０ チャージ・ポンプ １３０ ローパスフィルタ（ＬＰＦ） １４０ 電圧制御発振器（ＶＣＯ） １５０ プログラマブル分周器 １６０，１６０Ａ，１６０Ｂ 制御回路 １７０，１７０Ａ，１７０Ｂ バイアス発生器 １８０，１８０Ａ，１８０Ｂ 電流発振器ブロック １９０，１９０Ａ 分周器ブロック １９０Ｃ プログラマブル分周器 ２００，２００Ａ マルチプレクサ
Claims (11)
- 【請求項１】 位相同期ループ回路がプロセス変動にか
かわりなく非常に低いジッタでロックし、非常に広い動
作温度範囲でこのロックを維持することを保証する超低
利得電圧制御発振器であって、 少なくとも１つの電流制御発振器を含む電流制御発振器
ブロックであって、各電流制御発振器は、供給されたバ
イアス出力信号（ＢＧ１〜ＢＧＮ）に応答して、各唯一
の入力電流範囲に対して唯一の出力周波数範囲を生成す
る、前記電流制御発振器ブロック（１８０）と、 該電流制御発振器ブロック中の前記電流制御発振器に接
続され、直流入力電圧（Ｖin）とバイアス制御信号（Ｂ
Ｃ１〜ＢＣＮ）とに応答して、１つ以上の前記バイアス
出力信号（ＢＧ１〜ＢＧＮ）を出力するバイアス発生器
であって、前記バイアス発生器は、各電流制御発振器の
出力で唯一の周波数範囲を生成する唯一の電流範囲を持
ち、前記バイアス出力信号によってたった１つの電流制
御発振器を任意のある時間で活動状態とする、前記バイ
アス発生器（１７０）と、 前記電流制御発振器ブロックに接続され、選択制御信号
に応答して、前記電流制御発振器ブロックの出力または
それを分周した信号を選択して、単一の出力周波数信号
（Ｆout ）を生成する分周／選択手段（１９０，２０
０）と、 前記バイアス発生器に対して、任意の与えられた時間で
たった１つの前記電流制御発振器における唯一の電流範
囲を規定するように命じる前記バイアス制御信号を送出
すると共に前記選択制御信号を前記分周／選択手段へ送
出する制御回路（１６０）とを有することを特徴とする
超低利得電圧制御発振器。 - 【請求項２】 前記分周／選択手段は、 前記電流制御発振器ブロックに接続され、複数の分周比
を持つ複数の分周器を含む分周器ブロック（１９０，１
９０Ａ）と、 前記複数の分周器の出力を入力し、前記選択制御信号に
応答して前記複数の分周器の出力の１つを選択し、選択
した信号を前記単一の出力周波数信号（Ｆout）として
出力するマルチプレクサ（２００，２００Ａ）とを含む
請求項１に記載の超低利得電圧制御発振器。 - 【請求項３】 前記電流制御発振器ブロックは複数の電
流制御発振器を含み、前記分周／選択手段は、前記複数
の電流制御発振器の出力を入力し、前記選択制御信号に
応答して前記複数の電流制御発振器の出力の１つを選択
し、選択した信号を前記単一の出力周波数信号
（Ｆout ）として出力するマルチプレクサ（２００，２
００Ａ）から成る、請求項１に記載の超低利得電圧制御
発振器。 - 【請求項４】 前記電流制御発振器ブロックは１つの電
流制御発振器のみから成り、前記分周／選択手段は、前
記電流制御発振器の出力を前記選択制御信号によって決
定された分周比で分周し、分周した信号を前記単一の出
力周波数信号（Ｆout ）として出力するプログラマブル
分周器（１９０Ｃ）から成る、請求項１に記載の超低利
得電圧制御発振器。 - 【請求項５】 位相同期ループ回路がプロセス変動にか
かわりなく非常に低いジッタでロックし、非常に広い動
作温度範囲でこのロックを維持することを保証する超低
利得電圧制御発振器であって、 各々が各唯一の入力電流範囲に対して唯一の出力周波数
範囲を生成する第１乃至第３の電流制御発振器（ＣＣＯ
１，ＣＣＯ２，ＣＣＯ３）から成なる電流制御発振器ブ
ロック（１８０）と、 前記第１乃至第３の電流制御発振器の入力に接続され、
直流入力電圧（Ｖin）とバイアス制御信号（ＢＣ１〜Ｂ
ＣＮ）に応答して、第１乃至第３のバイアス出力信号
（ＢＧ１，ＢＧ２，ＢＧ３）をそれぞれ前記第１乃至第
３の電流制御発振器へ供給するバイアス発生器（１７
０）であって、前記第１乃至第３の電流制御発振器の出
力で唯一の周波数範囲を生成する唯一の電流範囲を持
ち、たった１つの電流制御発振器を任意のある時間で活
動状態にすることを保証する、前記バイアス発生器（１
７０）と、 それぞれ固定の分周比（Ｍ、Ｐ）（但し、Ｐ＞Ｍ＞１）
を持つ第１及び第２の分周器（１９２，１９４）から成
る分周器ブロック（１９０）であって、前記第１の分周
器の入力は前記第２の電圧制御発振器（ＣＣＯ２）の出
力から来て、前記第２の分周器の入力は前記第３の電圧
制御発振器（ＣＣＯ３）の出力から来る、前記分周器ブ
ロック（１９０）と、 第１乃至第３の入力端子（Ａ，Ｂ，Ｃ）を持ち、前記第
１の入力端子（Ａ）は前記第２の電流制御発振器（ＣＣ
Ｏ１）の出力に接続され、前記第２の入力端子（Ｂ）は
前記第１の分周器の出力に接続され、前記第３の入力端
子（Ｃ）は前記第２の分周器の出力に接続され、選択制
御信号（ＣＴ１，ＣＴ２）に応答して前記第１乃至第３
の入力端子に入力する３つの入力信号の１つを選択し
て、出力周波数信号（Ｆout ）を出力する３−１マルチ
プレクサ（２００）と、 前記バイアス発生器に、任意のある時間で前記第１乃至
第３の電流制御発振器の１つにおける唯一の電流範囲を
規定するように命ずる前記バイアス制御信号を送出する
と共に、前記３−１マルチプレクサの前記第１乃至第３
の入力端子のいずれか１つを任意のある時間で選択され
る前記選択制御信号を出力する制御回路（１６０）とか
ら成る超低利得電圧制御発振器。 - 【請求項６】 位相同期ループ回路がプロセス変動にか
かわりなく非常に低いジッタでロックし、非常に広い動
作温度範囲でこのロックを維持することを保証する超低
利得電圧制御発振器であって、 各々が各唯一の入力電流範囲に対して唯一の出力周波数
範囲を生成する第１及び第２の電流制御発振器（ＣＣＯ
１，ＣＣＯ２）から成なる電流制御発振器ブロック（１
８０Ａ）と、 前記第１及び第２の電流制御発振器の入力に接続され、
直流入力電圧（Ｖin）とバイアス制御信号（ＢＣ１〜Ｂ
ＣＮ）に応答して、第１及び第２のバイアス出力信号
（ＢＧ１，ＢＧ２）をそれぞれ前記第１及び第２の電流
制御発振器へ供給するバイアス発生器（１７０Ａ）であ
って、前記第１及び第２の電流制御発振器の出力で唯一
の周波数範囲を生成する唯一の電流範囲を持ち、たった
１つの電流制御発振器を任意のある時間で活動状態にす
ることを保証する、前記バイアス発生器（１７０Ａ）
と、 固定の分周比（Ｍ）（但し、Ｍ＞１）を持つ分周器（１
９２）から成る分周器ブロック（１９０Ａ）であって、
前記分周器の入力は前記第２の電圧制御発振器（ＣＣＯ
２）の出力から来る、前記分周器ブロック（１９０Ａ）
と、 第１及び第２の入力端子（Ａ，Ｂ）を持ち、前記第１の
入力端子（Ａ）は前記第２の電流制御発振器（ＣＣＯ
１）の出力に接続され、前記第２の入力端子（Ｂ）は前
記分周器の出力に接続され、選択制御信号（ＣＴ）に応
答して前記第１及び第２の入力端子に入力する２つの入
力信号の１つを選択して、出力周波数信号（Ｆout ）を
出力する２−１マルチプレクサ（２００Ａ）と、 前記バイアス発生器に、任意のある時間で前記第１及び
第２の電流制御発振器の１つにおける唯一の電流範囲を
規定するように命ずる前記バイアス制御信号を送出する
と共に、前記２−１マルチプレクサの前記第１及び第２
の入力端子のいずれか１つを任意のある時間で選択され
る前記選択制御信号を出力する制御回路（１６０Ａ）と
から成る超低利得電圧制御発振器。 - 【請求項７】 位相同期ループ回路がプロセス変動にか
かわりなく非常に低いジッタでロックし、非常に広い動
作温度範囲でこのロックを維持することを保証する超低
利得電圧制御発振器であって、 唯一の入力電流範囲に対して唯一の出力周波数範囲を生
成する電流制御発振器（ＣＣＯ）から成なる電流制御発
振器ブロック（１８０Ｂ）と、 前記電流制御発振器の入力に接続され、直流入力電圧
（Ｖin）とバイアス制御信号（ＢＣ１〜ＢＣＮ）に応答
して、単一のバイアス出力信号（ＢＧ１）を前記電流制
御発振器へ供給するバイアス発生器（１７０Ｂ）であっ
て、前記電流制御発振器の出力で唯一の周波数範囲を生
成する唯一の電流範囲を持つ、前記バイアス発生器（１
７０Ｂ）と、 固定の分周比（Ｍ）（但し、Ｍ＞１）を持つ分周器（１
９２）から成る分周器ブロック（１９０Ａ）であって、
前記分周器の入力は前記電圧制御発振器（ＣＣＯ）の出
力から来る、前記分周器ブロック（１９０Ａ）と、 第１及び第２の入力端子（Ａ，Ｂ）を持ち、前記第１の
入力端子（Ａ）は前記電流制御発振器（ＣＣＯ）の出力
に接続され、前記第２の入力端子（Ｂ）は前記分周器の
出力に接続され、選択制御信号（ＣＴ）に応答して前記
第１及び第２の入力端子に入力する２つの入力信号の１
つを選択して、出力周波数信号（Ｆout）を出力する２
−１マルチプレクサ（２００Ａ）と、 前記バイアス発生器に、前記電流制御発振器における唯
一の電流範囲を規定するように命ずる前記バイアス制御
信号を送出すると共に、前記２−１マルチプレクサの前
記第１及び第２の入力端子のいずれか１つを任意のある
時間で選択させる前記選択制御信号を出力する制御回路
（１６０Ａ）とから成る超低利得電圧制御発振器。 - 【請求項８】 位相同期ループ回路がプロセス変動にか
かわりなく非常に低いジッタでロックし、非常に広い動
作温度範囲でこのロックを維持することを保証する超低
利得電圧制御発振器であって、 唯一の入力電流範囲に対して唯一の出力周波数範囲を生
成する電流制御発振器（ＣＣＯ）から成なる電流制御発
振器ブロック（１８０Ｂ）と、 前記電流制御発振器の入力に接続され、直流入力電圧
（Ｖin）とバイアス制御信号（ＢＣ１〜ＢＣＮ）に応答
して、単一のバイアス出力信号（ＢＧ１）を前記電流制
御発振器へ供給するバイアス発生器（１７０Ｂ）であっ
て、前記電流制御発振器の出力で唯一の周波数範囲を生
成する唯一の電流範囲を持つ、前記バイアス発生器（１
７０Ｂ）と、 それぞれ固定の分周比（Ｍ、Ｐ）（但し、Ｐ＞Ｍ＞１）
を持つ第１及び第２の分周器（１９２，１９４）から成
る分周器ブロック（１９０）であって、前記第１及び第
２の分周器の入力は前記電圧制御発振器（ＣＣＯ）の出
力から来る、前記分周器ブロック（１９０）と、 第１乃至第３の入力端子（Ａ，Ｂ，Ｃ）を持ち、前記第
１の入力端子（Ａ）は前記電流制御発振器（ＣＣＯ）の
出力に接続され、前記第２の入力端子（Ｂ）は前記第１
の分周器の出力に接続され、前記第３の入力端子（Ｃ）
は前記第２の分周器の出力に接続され、選択制御信号
（ＣＴ１，ＣＴ２）に応答して前記第１乃至第３の入力
端子に入力する３つの入力信号の１つを選択して、出力
周波数信号（Ｆout ）を出力する３−１マルチプレクサ
（２００）と、 前記バイアス発生器に、前記電流制御発振器における唯
一の電流範囲を規定するように命ずる前記バイアス制御
信号を送出すると共に、前記３−１マルチプレクサの前
記第１乃至第３の入力端子のいずれか１つを任意のある
時間で選択される前記選択制御信号を出力する制御回路
（１６０）とから成る超低利得電圧制御発振器。 - 【請求項９】 位相同期ループ回路がプロセス変動にか
かわりなく非常に低いジッタでロックし、非常に広い動
作温度範囲でこのロックを維持することを保証する超低
利得電圧制御発振器であって、 唯一の入力電流範囲に対して唯一の出力周波数範囲を生
成する電流制御発振器（ＣＣＯ）から成る電流制御発振
器ブロック（１８０Ｂ）と、 前記電流制御発振器の入力に接続され、直流入力電圧
（Ｖin）とバイアス制御信号（ＢＣ１〜ＢＣＮ）に応答
して、単一のバイアス出力信号（ＢＧ１）を前記電流制
御発振器へ供給するバイアス発生器（１７０Ｂ）であっ
て、前記電流制御発振器の出力で唯一の周波数範囲を生
成する唯一の電流範囲を持つ、前記バイアス発生器（１
７０Ｂ）と、 選択制御信号（ＣＴ〜ＣＴＳ）に応答して、前記電流制
御発振器の出力周波数信号を可変分周比（Ｖ）（但し、
Ｖは変数）で分周して、出力周波数信号（Ｆout ）を出
力するプログラマブル分周器（１９０Ｃ）と、 前記バイアス発生器に、前記電流制御発振器における唯
一の電流範囲を規定するように命ずる前記バイアス制御
信号を送出すると共に、前記プログラマブル分周器の前
記分周比を設定する前記選択制御信号を出力する制御回
路（１６０Ｂ）とから成る超低利得電圧制御発振器。 - 【請求項１０】 位相同期ループ回路がプロセス変動に
かかわりなく非常に低いジッタでロックし、非常に広い
動作温度範囲でこのロックを維持することを保証する超
低利得電圧制御発振器であって、 各々が各唯一の入力電流範囲に対して唯一の出力周波数
範囲を生成する第１乃至第３の電流制御発振器（ＣＣＯ
１，ＣＣＯ２，ＣＣＯ３）から成なる電流制御発振器ブ
ロック（１８０）と、 前記第１乃至第３の電流制御発振器の入力に接続され、
直流入力電圧（Ｖin）とバイアス制御信号（ＢＣ１〜Ｂ
ＣＮ）に応答して、第１乃至第３のバイアス出力信号
（ＢＧ１，ＢＧ２，ＢＧ３）をそれぞれ前記第１乃至第
３の電流制御発振器へ供給するバイアス発生器（１７
０）であって、前記第１乃至第３の電流制御発振器の出
力で唯一の周波数範囲を生成する唯一の電流範囲を持
ち、たった１つの電流制御発振器を任意のある時間で活
動状態にすることを保証する、前記バイアス発生器（１
７０）と、 第１乃至第３の入力端子（Ａ，Ｂ，Ｃ）を持ち、前記第
１乃至第３の入力端子（Ａ，Ｂ，Ｃ））はぞれぞれ前記
第１乃至前記第３の電流制御発振器（ＣＣＯ１，ＣＣＯ
２，ＣＣＯ３）の出力に接続され、選択制御信号（ＣＴ
１，ＣＴ２）に応答して前記第１乃至第３の入力端子に
入力する３つの入力信号の１つを選択して、出力周波数
信号（Ｆout ）を出力する３−１マルチプレクサ（２０
０）と、 前記バイアス発生器に、任意のある時間で前記第１乃至
第３の電流制御発振器の１つにおける唯一の電流範囲を
規定するように命ずる前記バイアス制御信号を送出する
と共に、前記３−１マルチプレクサの前記第１乃至第３
の入力端子のいずれか１つを任意のある時間で選択され
る前記選択制御信号を出力する制御回路（１６０）とか
ら成る超低利得電圧制御発振器。 - 【請求項１１】 位相同期ループ回路がプロセス変動に
かかわりなく非常に低いジッタでロックし、非常に広い
動作温度範囲でこのロックを維持することを保証する超
低利得電圧制御発振器であって、 各々が各唯一の入力電流範囲に対して唯一の出力周波数
範囲を生成する第１及び第２の電流制御発振器（ＣＣＯ
１，ＣＣＯ２）から成なる電流制御発振器ブロック（１
８０Ａ）と、 前記第１及び第２の電流制御発振器の入力に接続され、
直流入力電圧（Ｖin）とバイアス制御信号（ＢＣ１〜Ｂ
ＣＮ）に応答して、第１及び第２のバイアス出力信号
（ＢＧ１，ＢＧ２）をそれぞれ前記第１及び第２の電流
制御発振器へ供給するバイアス発生器（１７０Ａ）であ
って、前記第１及び第２の電流制御発振器の出力で唯一
の周波数範囲を生成する唯一の電流範囲を持ち、たった
１つの電流制御発振器を任意のある時間で活動状態にす
ることを保証する、前記バイアス発生器（１７０Ａ）
と、 第１及び第２の入力端子（Ａ，Ｂ）を持ち、前記第１及
び第２の入力端子（Ａ，Ｂ）はそれぞれ前記第１及び第
２の電流制御発振器（ＣＣＯ１，ＣＣＯ２）の出力に接
続され、選択制御信号（ＣＴ）に応答して前記第１及び
第２の入力端子に入力する２つの入力信号の１つを選択
して、出力周波数信号（Ｆout ）を出力する２−１マル
チプレクサ（２００Ａ）と、 前記バイアス発生器に、任意のある時間で前記第１及び
第２の電流制御発振器の１つにおける唯一の電流範囲を
規定するように命ずる前記バイアス制御信号を送出する
と共に、前記２−１マルチプレクサの前記第１及び第２
の入力端子のいずれか１つを任意のある時間で選択され
る前記選択制御信号を出力する制御回路（１６０Ａ）と
から成る超低利得電圧制御発振器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8214472A JP2923910B2 (ja) | 1996-08-14 | 1996-08-14 | 超低利得電圧制御発振器 |
| EP97113781A EP0825714A3 (en) | 1996-08-14 | 1997-08-08 | Very low gain voltage-controlled oscillator |
| US08/908,053 US5900784A (en) | 1996-08-14 | 1997-08-11 | Very low-gain voltage controlled oscillator |
| KR1019970038721A KR100235075B1 (ko) | 1996-08-14 | 1997-08-13 | 초저이득 전압 제어 발진기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8214472A JP2923910B2 (ja) | 1996-08-14 | 1996-08-14 | 超低利得電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065533A true JPH1065533A (ja) | 1998-03-06 |
| JP2923910B2 JP2923910B2 (ja) | 1999-07-26 |
Family
ID=16656299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8214472A Expired - Fee Related JP2923910B2 (ja) | 1996-08-14 | 1996-08-14 | 超低利得電圧制御発振器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5900784A (ja) |
| EP (1) | EP0825714A3 (ja) |
| JP (1) | JP2923910B2 (ja) |
| KR (1) | KR100235075B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007243618A (ja) * | 2006-03-08 | 2007-09-20 | Fujitsu Ltd | クロック分周回路 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2993559B2 (ja) * | 1997-03-31 | 1999-12-20 | 日本電気株式会社 | 位相同期回路 |
| JP2000315948A (ja) * | 1999-04-28 | 2000-11-14 | Nec Corp | Ｐｌｌ周波数シンセサイザ |
| US6731712B1 (en) * | 2000-02-04 | 2004-05-04 | Conexant Systems, Inc. | Fully integrated broadband tuner |
| AU2002240163A1 (en) * | 2001-01-26 | 2002-08-06 | John George Maneatis | Phase-locked loop with conditioned charge pump output |
| JP3795364B2 (ja) | 2001-09-27 | 2006-07-12 | シャープ株式会社 | 集積回路および受信装置 |
| US6542013B1 (en) * | 2002-01-02 | 2003-04-01 | Intel Corporation | Fractional divisors for multiple-phase PLL systems |
| JP3590026B2 (ja) * | 2002-01-16 | 2004-11-17 | 株式会社東芝 | 電圧制御発振回路、及びこれを有する半導体集積回路 |
| US20040135640A1 (en) * | 2002-01-28 | 2004-07-15 | Maneatis John G. | Phase-locked loop with conditioned charge pump output |
| US7078977B2 (en) * | 2002-09-06 | 2006-07-18 | True Circuits, Inc. | Fast locking phase-locked loop |
| JP3842227B2 (ja) | 2003-02-25 | 2006-11-08 | Ｎｅｃエレクトロニクス株式会社 | Ｐｌｌ周波数シンセサイザ及びその発振周波数選択方法 |
| US7342465B2 (en) | 2005-10-20 | 2008-03-11 | Honeywell International Inc. | Voltage-controlled oscillator with stable gain over a wide frequency range |
| US7310020B2 (en) * | 2005-12-29 | 2007-12-18 | Intel Corporation | Self-biased phased-locked loop |
| US7355482B2 (en) * | 2006-02-17 | 2008-04-08 | Seiko Epson Corporation | Methods and apparatus for compensating a variable oscillator for process, voltage, and temperature variations using a replica oscillator |
| US7859346B2 (en) * | 2007-01-10 | 2010-12-28 | Mstar Semiconductor, Inc. | Clock generator and associated self-test and switching-control method |
| US7948330B2 (en) * | 2009-03-19 | 2011-05-24 | Qualcomm Incorporated | Current controlled oscillator with regulated symmetric loads |
| US8138847B1 (en) * | 2010-03-31 | 2012-03-20 | Ambarella, Inc. | Temperature and/or voltage independent voltage controlled oscillator with programmable gain and/or output frequency range |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4876519A (en) * | 1989-01-23 | 1989-10-24 | National Semiconductor Corporation | High frequency ECL voltage controlled ring oscillator |
| JPH03206726A (ja) * | 1990-01-08 | 1991-09-10 | Hitachi Ltd | Ｐｌｌ回路 |
| JPH03235512A (ja) * | 1990-02-13 | 1991-10-21 | Oki Electric Ind Co Ltd | 電圧制御発振回路 |
| GB9115585D0 (en) * | 1991-07-18 | 1991-09-04 | Inmos Ltd | Voltage controlled oscillator |
| JPH0541663A (ja) * | 1991-08-07 | 1993-02-19 | Mitsubishi Electric Corp | Ｐｌｌ回路 |
| US5331292A (en) * | 1992-07-16 | 1994-07-19 | National Semiconductor Corporation | Autoranging phase-lock-loop circuit |
| US5300898A (en) * | 1992-07-29 | 1994-04-05 | Ncr Corporation | High speed current/voltage controlled ring oscillator circuit |
| US5331295A (en) * | 1993-02-03 | 1994-07-19 | National Semiconductor Corporation | Voltage controlled oscillator with efficient process compensation |
| US5359301A (en) * | 1993-03-26 | 1994-10-25 | National Semiconductor Corporation | Process-, temperature-, and voltage-compensation for ECL delay cells |
| JPH06303134A (ja) * | 1993-04-15 | 1994-10-28 | Hitachi Ltd | Ｐｌｌ回路 |
| JPH06303032A (ja) * | 1993-04-19 | 1994-10-28 | Oki Electric Ind Co Ltd | 発振回路及び位相同期ループ回路 |
| JPH0786929A (ja) * | 1993-06-23 | 1995-03-31 | Yamaha Corp | Ｐｌｌ回路 |
| US5382922A (en) * | 1993-12-23 | 1995-01-17 | International Business Machines Corporation | Calibration systems and methods for setting PLL gain characteristics and center frequency |
| JPH088735A (ja) * | 1994-06-20 | 1996-01-12 | Matsushita Electric Ind Co Ltd | Ｐｌｌ回路 |
| US5495207A (en) * | 1994-08-31 | 1996-02-27 | International Business Machines Corporation | Differential current controlled oscillator with variable load |
| JP3415304B2 (ja) * | 1994-11-11 | 2003-06-09 | 株式会社日立製作所 | クロック発生回路とプロセッサ |
-
1996
- 1996-08-14 JP JP8214472A patent/JP2923910B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-08 EP EP97113781A patent/EP0825714A3/en not_active Withdrawn
- 1997-08-11 US US08/908,053 patent/US5900784A/en not_active Expired - Fee Related
- 1997-08-13 KR KR1019970038721A patent/KR100235075B1/ko not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007243618A (ja) * | 2006-03-08 | 2007-09-20 | Fujitsu Ltd | クロック分周回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980018659A (ko) | 1998-06-05 |
| EP0825714A3 (en) | 1999-11-10 |
| EP0825714A2 (en) | 1998-02-25 |
| KR100235075B1 (ko) | 1999-12-15 |
| JP2923910B2 (ja) | 1999-07-26 |
| US5900784A (en) | 1999-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2923910B2 (ja) | 超低利得電圧制御発振器 | |
| US5389898A (en) | Phase locked loop having plural selectable voltage controlled oscillators | |
| US5128632A (en) | Adaptive lock time controller for a frequency synthesizer and method therefor | |
| US5648744A (en) | System and method for voltage controlled oscillator automatic band selection | |
| US5889436A (en) | Phase locked loop fractional pulse swallowing frequency synthesizer | |
| US5534823A (en) | Phase locked loop (PLL) circuit having variable loop filter for shortened locking time | |
| US6118316A (en) | Semiconductor integrated circuit including plurality of phase-locked loops | |
| US6853257B2 (en) | PLL circuit including a voltage controlled oscillator and a method for controlling a voltage controlled oscillator | |
| JP2000183734A (ja) | フェ―ズロックドル―プ | |
| US6150887A (en) | PLL Circuit in which output oscillation signal frequency can be controlled based on bias signal | |
| US6072372A (en) | Ring-type voltage-controlled oscillator having a sub-frequency band selection circuit | |
| US6687321B1 (en) | Digital PLL circuit | |
| US6137368A (en) | Frequency synthesizer with constant loop characteristics | |
| JP2001094419A (ja) | Ｐｌｌ回路 | |
| US6188285B1 (en) | Phase-locked loop circuit and voltage-controlled oscillator capable of producing oscillations in a plurality of frequency ranges | |
| US6529084B1 (en) | Interleaved feedforward VCO and PLL | |
| JP2842847B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| KR100220497B1 (ko) | 음성 합성기 튜너용 위상고정 루프 장치 및 디지탈형 위상 비교기 | |
| US20020041214A1 (en) | PLL circuit | |
| US7782151B2 (en) | VCO digital range selection | |
| JP3102396B2 (ja) | 電圧制御発振回路 | |
| JP2001230667A (ja) | 位相調整回路 | |
| JP3797791B2 (ja) | Ｐｌｌシンセサイザ発振器 | |
| JP3411120B2 (ja) | Ｐｌｌ回路 | |
| JPH0758635A (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990331 |
|
| LAPS | Cancellation because of no payment of annual fees |