JPH1070405A - 共振器 - Google Patents
共振器Info
- Publication number
- JPH1070405A JPH1070405A JP9164978A JP16497897A JPH1070405A JP H1070405 A JPH1070405 A JP H1070405A JP 9164978 A JP9164978 A JP 9164978A JP 16497897 A JP16497897 A JP 16497897A JP H1070405 A JPH1070405 A JP H1070405A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- layers
- dielectric constant
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P7/00—Resonators of the waveguide type
- H01P7/08—Strip line resonators
- H01P7/082—Microstripline resonators
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Semiconductor Integrated Circuits (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 高周波数動作の間高い「Ｑ」ファクタおよび
低い損失有し、しかも生産性が高く、結合範囲が広いモ
ノリシック回路素子を提供する。 【解決手段】 モノリシック回路素子は、一例では、共
振器であり、この共振器は、第１誘電率を有する基板
（１５）と、基板（１５）の上に位置し、第２誘電率を
有する絶縁層（１６，３１）とを含む。第２誘電率は第
１誘電率よりも低く、導電層（１１）が絶縁層（１６，
３１）の上に位置する。この共振器は、従来技術のもの
よりも高い「Ｑ」ファクタを有する。
低い損失有し、しかも生産性が高く、結合範囲が広いモ
ノリシック回路素子を提供する。 【解決手段】 モノリシック回路素子は、一例では、共
振器であり、この共振器は、第１誘電率を有する基板
（１５）と、基板（１５）の上に位置し、第２誘電率を
有する絶縁層（１６，３１）とを含む。第２誘電率は第
１誘電率よりも低く、導電層（１１）が絶縁層（１６，
３１）の上に位置する。この共振器は、従来技術のもの
よりも高い「Ｑ」ファクタを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的に半導体素
子に関し、更に特定すれば、モノリシック回路素子に関
するものである。
子に関し、更に特定すれば、モノリシック回路素子に関
するものである。
【０００２】
【従来の技術】例えば、共振器，マイクロストリップ(m
icrostrip)，および伝送線のようなモノリシック回路素
子は、その素子サイズが小さく、ミリ波およびその他の
高周波数動作の間に高い導体金属損失があるために、乏
しい即ち低い「Ｑ」を呈する。当技術では既知である
が、効率的な高周波数性能のためには高い「Ｑ」が望ま
しく、パラメータ「Ｑ」は、モノリシック回路素子の抵
抗およびインピーダンス間の比として定義される。モノ
リシック回路素子の動作周波数が高い程、モノリシック
回路素子が取り付けられる基板を薄くして、高次モード
(higher order modes)の発生を防止しなければならな
い。何故なら、高次モードはモノリシック回路素子の性
能低下を招くからである。しかしながら、基板を薄くす
ると、モノリシック回路素子における電流密度が高くな
り、これもモノリシック回路素子の高周波数特性を低下
させる要因となる。モノリシック回路素子の幅を広げる
ことによって、当該モノリシック回路素子の電流密度低
減を図ることができるが、この場合、幅を広げた結果と
して、モーディング(moding)のような別の高周波数の問
題が生じることになる。
icrostrip)，および伝送線のようなモノリシック回路素
子は、その素子サイズが小さく、ミリ波およびその他の
高周波数動作の間に高い導体金属損失があるために、乏
しい即ち低い「Ｑ」を呈する。当技術では既知である
が、効率的な高周波数性能のためには高い「Ｑ」が望ま
しく、パラメータ「Ｑ」は、モノリシック回路素子の抵
抗およびインピーダンス間の比として定義される。モノ
リシック回路素子の動作周波数が高い程、モノリシック
回路素子が取り付けられる基板を薄くして、高次モード
(higher order modes)の発生を防止しなければならな
い。何故なら、高次モードはモノリシック回路素子の性
能低下を招くからである。しかしながら、基板を薄くす
ると、モノリシック回路素子における電流密度が高くな
り、これもモノリシック回路素子の高周波数特性を低下
させる要因となる。モノリシック回路素子の幅を広げる
ことによって、当該モノリシック回路素子の電流密度低
減を図ることができるが、この場合、幅を広げた結果と
して、モーディング(moding)のような別の高周波数の問
題が生じることになる。
【０００３】
【発明が解決しようとする課題】したがって、高周波数
動作の間、高い「Ｑ」ファクタおよび低い損失を呈する
モノリシック回路素子が必要とされている。かかるモノ
リシック回路素子は、生産性が高く、しかも広い結合範
囲を有するものでなければならない。
動作の間、高い「Ｑ」ファクタおよび低い損失を呈する
モノリシック回路素子が必要とされている。かかるモノ
リシック回路素子は、生産性が高く、しかも広い結合範
囲を有するものでなければならない。
【０００４】
【課題を解決するための手段】本発明によるモノリシッ
ク回路素子は、一例では、共振器であり、この共振器
は、第１誘電率を有する基板と、基板の上に位置し、第
２誘電率を有する絶縁層とを含む。第２誘電率は第１誘
電率よりも低く。導電層が絶縁層の上に位置する。この
共振器は、従来技術のものよりも高い「Ｑ」ファクタを
有する。
ク回路素子は、一例では、共振器であり、この共振器
は、第１誘電率を有する基板と、基板の上に位置し、第
２誘電率を有する絶縁層とを含む。第２誘電率は第１誘
電率よりも低く。導電層が絶縁層の上に位置する。この
共振器は、従来技術のものよりも高い「Ｑ」ファクタを
有する。
【０００５】
【発明の実施の形態】図１は半導体素子１０の実施例の
部分平面図を示し、図２は図１の切断線２−２に沿った
素子１０の断面図を示す。これらの図においては、同一
参照番号を用いて同一素子を示すことは理解されよう。
以下に述べる素子１０についての検討から、当業者は、
素子１０が共振器として作用可能であることを理解しよ
う。素子１０は、基板１５，導電層１１，１２，１３，
１４，および絶縁層１６を含む。基板１５は、層１１，
１２，１３，１４，１６を支持する。基板１５は、上面
１７と、上面１７に対向する底面１８（図２）とを有す
る。基板１５は、例えば、シリコンまたはガリウム砒素
のような半導体物質で構成することができ、基板１５は
ある誘電率を有するが、これについては以下で詳細に説
明する。
部分平面図を示し、図２は図１の切断線２−２に沿った
素子１０の断面図を示す。これらの図においては、同一
参照番号を用いて同一素子を示すことは理解されよう。
以下に述べる素子１０についての検討から、当業者は、
素子１０が共振器として作用可能であることを理解しよ
う。素子１０は、基板１５，導電層１１，１２，１３，
１４，および絶縁層１６を含む。基板１５は、層１１，
１２，１３，１４，１６を支持する。基板１５は、上面
１７と、上面１７に対向する底面１８（図２）とを有す
る。基板１５は、例えば、シリコンまたはガリウム砒素
のような半導体物質で構成することができ、基板１５は
ある誘電率を有するが、これについては以下で詳細に説
明する。
【０００６】基板１５が半導体物質で構成される場合、
当業者には既知の半導体処理技法を用いて、オプション
の半導体素子または回路１９を基板１５内に形成するこ
とができる。回路１９は多くの異なる構造を有すること
が可能なので、図示した構造は、単に回路１９を例示す
ることを目的にするに過ぎない。あるいは、回路１９を
異なる基板に配置することも可能である。
当業者には既知の半導体処理技法を用いて、オプション
の半導体素子または回路１９を基板１５内に形成するこ
とができる。回路１９は多くの異なる構造を有すること
が可能なので、図示した構造は、単に回路１９を例示す
ることを目的にするに過ぎない。あるいは、回路１９を
異なる基板に配置することも可能である。
【０００７】導電層１２，１３は基板１５の表面１７の
異なる部分の上に位置する、即ち、隣接する。素子１０
の用途によっては、層１２または１３の一方のみが素子
１０に必要な場合もある。層１２，１３は、能動素子ま
たは回路によって発生される直流（ｄ．ｃ．）電気信号
を導通させる。例えば、層１３は、回路１９に電気的に
結合することができる。層１２，１３の末端は互いに向
かい合っており、層１２，１３は以下に説明する理由か
ら、共通面にあることが好ましい。層１２，１３は、
金，アルミニウム，銅，タングステン，またはタンタル
を含む金属のような導電性のある物質から成る。尚、か
かる物質はこれらに限定される訳ではない。層１２，１
３は、メッキ，蒸着，スパッタリング，または当技術で
は既知の他の堆積技法を用いて、表面１７上に配するこ
とができる。
異なる部分の上に位置する、即ち、隣接する。素子１０
の用途によっては、層１２または１３の一方のみが素子
１０に必要な場合もある。層１２，１３は、能動素子ま
たは回路によって発生される直流（ｄ．ｃ．）電気信号
を導通させる。例えば、層１３は、回路１９に電気的に
結合することができる。層１２，１３の末端は互いに向
かい合っており、層１２，１３は以下に説明する理由か
ら、共通面にあることが好ましい。層１２，１３は、
金，アルミニウム，銅，タングステン，またはタンタル
を含む金属のような導電性のある物質から成る。尚、か
かる物質はこれらに限定される訳ではない。層１２，１
３は、メッキ，蒸着，スパッタリング，または当技術で
は既知の他の堆積技法を用いて、表面１７上に配するこ
とができる。
【０００８】絶縁層１６（図２）は、基板１５の表面１
７の別の部分の上に位置する、即ち、隣接し、層１２，
１３の末端が層１６の異なる部分の下に位置する。層１
６は、層１２，１３の末端間に形成され、層１２，１３
間にｄ．ｃ．絶縁を与える。層１６は、当技術では既知
のポリイミド物質で構成することができる。更に、層１
６は、以下に説明する理由により、層１６と基板１５と
を合わせた厚さの相当の部分(substantial portion) で
ある厚さを有する。一例として、基板１５がガリウム砒
素で構成され、層１６がポリイミド物質で構成される場
合、基板１５は約４０ミクロンより大きい厚さを有する
ことができ、層１６は約１０または２０ミクロンより大
きい厚さを有することができる。また、層１６は、以下
に説明する理由により、基板１５の誘電率よりも低い誘
電率を有する。一例として、基板１５がガリウム砒素で
構成され、層１６がポリイミド物質で構成される場合、
基板１５は約１２．９の誘電率を有することができ、層
１６は約３の誘電率を有することができる。あるいは、
層１６は、窒化シリコンまたは酸化シリコンを含むがこ
れらには限定されない、他の絶縁物質で構成することも
できるが、ポリイミド物質は窒化シリコンまたは酸化シ
リコンよりも誘電率が低いので、ポリイミド物質を層１
６に用いることが好ましい。更に、層１６がポリイミド
物質で構成される場合、層１６が窒化シリコンまたは酸
化シリコンで構成される場合に比較して、層１６に適切
な厚さを与えることが容易であるので、この観点からも
ポリイミド物質が好ましい。
７の別の部分の上に位置する、即ち、隣接し、層１２，
１３の末端が層１６の異なる部分の下に位置する。層１
６は、層１２，１３の末端間に形成され、層１２，１３
間にｄ．ｃ．絶縁を与える。層１６は、当技術では既知
のポリイミド物質で構成することができる。更に、層１
６は、以下に説明する理由により、層１６と基板１５と
を合わせた厚さの相当の部分(substantial portion) で
ある厚さを有する。一例として、基板１５がガリウム砒
素で構成され、層１６がポリイミド物質で構成される場
合、基板１５は約４０ミクロンより大きい厚さを有する
ことができ、層１６は約１０または２０ミクロンより大
きい厚さを有することができる。また、層１６は、以下
に説明する理由により、基板１５の誘電率よりも低い誘
電率を有する。一例として、基板１５がガリウム砒素で
構成され、層１６がポリイミド物質で構成される場合、
基板１５は約１２．９の誘電率を有することができ、層
１６は約３の誘電率を有することができる。あるいは、
層１６は、窒化シリコンまたは酸化シリコンを含むがこ
れらには限定されない、他の絶縁物質で構成することも
できるが、ポリイミド物質は窒化シリコンまたは酸化シ
リコンよりも誘電率が低いので、ポリイミド物質を層１
６に用いることが好ましい。更に、層１６がポリイミド
物質で構成される場合、層１６が窒化シリコンまたは酸
化シリコンで構成される場合に比較して、層１６に適切
な厚さを与えることが容易であるので、この観点からも
ポリイミド物質が好ましい。
【０００９】導電層１１は、層１６の一部の上に位置す
る、即ち、隣接する。層１１は、当技術では共振層と呼
ばれている。何故なら、層１１は共振高周波数電気信号
の発生を助け、この信号を導通させることができるから
である。層１１は、層１６の下に位置する表面１７の部
分の少なくとも一部の上に位置する。層１１は、典型的
に、層１２または１３のいずれよりも広くすることによ
り、共振信号の発生を容易とする。層１２，１３の末端
の部分は層１１の対向する末端の下に位置する。層１１
には、層１２，１３へのｄ．ｃ．電気接続がない。した
がって、層１６は連続であることが好ましく、更に層１
２または１３上にビア即ち孔が全くないことが好まし
い。しかしながら、層１１は、層１６を介して、層１
２，１３に対して高周波数電気結合即ち接続を有する。
層１１および層１３間の高周波数電気結合は、層１１の
末端と層１３の末端とを重複させることによって得られ
る。同様に、層１１および層１２間の高周波数電気結合
は、層１１の異なる末端と層１２の末端とを重複させる
ことによって得られる。したがって、層１１，１２およ
び層１１，１３は２つのコンデンサを形成し、層１６が
対向するコンデンサ・プレート間の絶縁層として作用す
る。素子１０の最適な電気的特性のためには、層１１，
１２および層１１，１３間の重複量をほぼ等しくするこ
とが好ましく、層１２，１３上の層１６の厚さも同様と
することが好ましい。層１１，１２，１３間の高周波数
電気結合を改善するためには、層１１を表面１７とほぼ
平行とすることが好ましく、層１２，１３を層１１とほ
ぼ平行とすることが好ましい。層１６は、層１１および
層１２，１３間の高周波数電気結合を妨げる即ち阻止す
る程に厚くすべきではない。
る、即ち、隣接する。層１１は、当技術では共振層と呼
ばれている。何故なら、層１１は共振高周波数電気信号
の発生を助け、この信号を導通させることができるから
である。層１１は、層１６の下に位置する表面１７の部
分の少なくとも一部の上に位置する。層１１は、典型的
に、層１２または１３のいずれよりも広くすることによ
り、共振信号の発生を容易とする。層１２，１３の末端
の部分は層１１の対向する末端の下に位置する。層１１
には、層１２，１３へのｄ．ｃ．電気接続がない。した
がって、層１６は連続であることが好ましく、更に層１
２または１３上にビア即ち孔が全くないことが好まし
い。しかしながら、層１１は、層１６を介して、層１
２，１３に対して高周波数電気結合即ち接続を有する。
層１１および層１３間の高周波数電気結合は、層１１の
末端と層１３の末端とを重複させることによって得られ
る。同様に、層１１および層１２間の高周波数電気結合
は、層１１の異なる末端と層１２の末端とを重複させる
ことによって得られる。したがって、層１１，１２およ
び層１１，１３は２つのコンデンサを形成し、層１６が
対向するコンデンサ・プレート間の絶縁層として作用す
る。素子１０の最適な電気的特性のためには、層１１，
１２および層１１，１３間の重複量をほぼ等しくするこ
とが好ましく、層１２，１３上の層１６の厚さも同様と
することが好ましい。層１１，１２，１３間の高周波数
電気結合を改善するためには、層１１を表面１７とほぼ
平行とすることが好ましく、層１２，１３を層１１とほ
ぼ平行とすることが好ましい。層１６は、層１１および
層１２，１３間の高周波数電気結合を妨げる即ち阻止す
る程に厚くすべきではない。
【００１０】層１１は、層１２，１３と同様の物質で構
成することができ、層１２，１３について先に述べたの
と同様の堆積技法を用いて、層１１を層１７上に設ける
ことができる。層１１は幅２０，長さ２１，および厚さ
２２を有し、層１１の端部結合(end-coupling)を容易と
するために長さ２１は幅２０よりも大きい。図１および
図２に示すように、層１１は、層１１の短い方の辺即ち
幅２０の対向端部に沿って導電層１２，１３と電気的に
結合されており、更に層１１は層１２，１３の末端の上
に位置するので、層１１は端部結合素子(end-coupled c
omponent) となっている。適正な共振作用のためには、
層１１の長さ２１は、層１２または１３から層１１に搬
送される即ち導通される電気信号の動作周波数の波長の
ほぼ半分とすべきである。一例として、素子１０が約２
５ないし５０ギガヘルツで動作し、層１１の厚さ２２が
約１ないし５ミクロンである場合、幅２０および長さ２
１は、それぞれ、ほぼ２００ないし６００ミクロンおよ
び約９００ないし１，３００ミクロンとすることができ
る。あるいは、長さ２１は、層１２または１３から層１
１に搬送される即ち導通される電気信号の動作周波数の
波長の約１／４とすることも可能である。これは当技術
では既知である。
成することができ、層１２，１３について先に述べたの
と同様の堆積技法を用いて、層１１を層１７上に設ける
ことができる。層１１は幅２０，長さ２１，および厚さ
２２を有し、層１１の端部結合(end-coupling)を容易と
するために長さ２１は幅２０よりも大きい。図１および
図２に示すように、層１１は、層１１の短い方の辺即ち
幅２０の対向端部に沿って導電層１２，１３と電気的に
結合されており、更に層１１は層１２，１３の末端の上
に位置するので、層１１は端部結合素子(end-coupled c
omponent) となっている。適正な共振作用のためには、
層１１の長さ２１は、層１２または１３から層１１に搬
送される即ち導通される電気信号の動作周波数の波長の
ほぼ半分とすべきである。一例として、素子１０が約２
５ないし５０ギガヘルツで動作し、層１１の厚さ２２が
約１ないし５ミクロンである場合、幅２０および長さ２
１は、それぞれ、ほぼ２００ないし６００ミクロンおよ
び約９００ないし１，３００ミクロンとすることができ
る。あるいは、長さ２１は、層１２または１３から層１
１に搬送される即ち導通される電気信号の動作周波数の
波長の約１／４とすることも可能である。これは当技術
では既知である。
【００１１】導電層１４（図２）は、基板１５の表面１
８に隣接し、層１１，１２，１３の下に位置する。層１
４は素子１０の接地面として作用する。層１４は、層１
２，１３と同様の物質で構成することができ、層１４
は、層１２，１３について先に述べたのと同様の技法を
用いて設けることができる。層１４は、層１１および基
板１５の表面１７に対してほぼ平行とすることができ
る。
８に隣接し、層１１，１２，１３の下に位置する。層１
４は素子１０の接地面として作用する。層１４は、層１
２，１３と同様の物質で構成することができ、層１４
は、層１２，１３について先に述べたのと同様の技法を
用いて設けることができる。層１４は、層１１および基
板１５の表面１７に対してほぼ平行とすることができ
る。
【００１２】素子１０において、層１６が低損失物質で
あるか、あるいは基板１５よりも誘電率が低い場合、お
よび層１６の厚さが層１６および基板１５を合わせた高
さの相当の部分となる場合に、層１１の幅２０を十分広
く作って、層１１のインピーダンスを低下させ、素子１
０の「Ｑ」ファクタを増大させることができる。層１６
は、基板１５よりも誘電率が低いので、層１１，１４間
の全体的な誘電率の低下が可能となり、これにより素子
１０の「Ｑ」ファクタが増大する。ミリ波動作の間の素
子１０のコンピュータ・シミュレーションでは、共振層
が基板に直接配され、例えば、共振層および基板の間
に、層１６のような絶縁層が配されていない従来技術の
共振器よりも、「Ｑ」ファクタが２倍改善されたことが
示された。図３は、図２の素子１０の代替実施例であ
る、半導体素子３０の断面図を示す。これらの図では同
一参照番号を用いて同一素子を示すことは理解されよ
う。素子３０は、絶縁層３１を有する。これは、素子１
０の層１６の代わりに用いられたものである。層３１
は、空気３２および複数の柱３３で構成され、空気３２
は柱３３の間に位置する。空気３２および柱３３の双方
は、ｄ．ｃ．電気信号を導通させない絶縁体であること
が好ましい。しかしながら、柱３３は、あるいは、導電
体で構成することもでき、この場合、柱３３は層１２ま
たは１３に直接接触してはならない。層３１は、例え
ば、ポリイミド層を堆積し、このポリイミド層に孔，ビ
ア，または溝を形成し、孔，ビア，または溝にフォトレ
ジストを堆積して、ポリイミド層およびフォトレジスト
から成るほぼ平坦な面を形成する。ほぼ平坦な面上に層
１１を形成した後、当業者には既知である従来からの剥
離および洗浄プロセスを用いて、フォトレジストを除去
する。こうして、図３に示すような、基板１５の表面１
７上の柱３３を支持する層１１，ならびに柱３３および
空気３２が層１１の下に残る。層３１の厚さは、素子１
０における層１６の厚さよりも小さい。その理由は、層
３１の空気３２は層１６のポリイミドよりも誘電率が小
さいからである。一例として、層３１が空気およびポリ
イミド物質で構成され、基板１５がガリウム砒素で構成
されその厚さが約４０ミクロンよりも大きい場合、層３
１は約５ないし１０ミクロンよりも大きい厚さを有する
ことができる。従来技術では、空気ブリッジを用いて基
板の上でインダクタを懸垂させることにより、インダク
タの帯域を広げたものがあるが、この従来技術の空気ブ
リッジは高さが３ミクロン未満のため、インダクタの
「Ｑ」ファクタを増大させるものではない。したがっ
て、従来技術の空気ブリッジは短すぎ、基板および空気
ブリッジを合わせた高さの相当の部分とならないので、
インダクタの「Ｑ」ファクタを大幅に増大させるもので
はない。
あるか、あるいは基板１５よりも誘電率が低い場合、お
よび層１６の厚さが層１６および基板１５を合わせた高
さの相当の部分となる場合に、層１１の幅２０を十分広
く作って、層１１のインピーダンスを低下させ、素子１
０の「Ｑ」ファクタを増大させることができる。層１６
は、基板１５よりも誘電率が低いので、層１１，１４間
の全体的な誘電率の低下が可能となり、これにより素子
１０の「Ｑ」ファクタが増大する。ミリ波動作の間の素
子１０のコンピュータ・シミュレーションでは、共振層
が基板に直接配され、例えば、共振層および基板の間
に、層１６のような絶縁層が配されていない従来技術の
共振器よりも、「Ｑ」ファクタが２倍改善されたことが
示された。図３は、図２の素子１０の代替実施例であ
る、半導体素子３０の断面図を示す。これらの図では同
一参照番号を用いて同一素子を示すことは理解されよ
う。素子３０は、絶縁層３１を有する。これは、素子１
０の層１６の代わりに用いられたものである。層３１
は、空気３２および複数の柱３３で構成され、空気３２
は柱３３の間に位置する。空気３２および柱３３の双方
は、ｄ．ｃ．電気信号を導通させない絶縁体であること
が好ましい。しかしながら、柱３３は、あるいは、導電
体で構成することもでき、この場合、柱３３は層１２ま
たは１３に直接接触してはならない。層３１は、例え
ば、ポリイミド層を堆積し、このポリイミド層に孔，ビ
ア，または溝を形成し、孔，ビア，または溝にフォトレ
ジストを堆積して、ポリイミド層およびフォトレジスト
から成るほぼ平坦な面を形成する。ほぼ平坦な面上に層
１１を形成した後、当業者には既知である従来からの剥
離および洗浄プロセスを用いて、フォトレジストを除去
する。こうして、図３に示すような、基板１５の表面１
７上の柱３３を支持する層１１，ならびに柱３３および
空気３２が層１１の下に残る。層３１の厚さは、素子１
０における層１６の厚さよりも小さい。その理由は、層
３１の空気３２は層１６のポリイミドよりも誘電率が小
さいからである。一例として、層３１が空気およびポリ
イミド物質で構成され、基板１５がガリウム砒素で構成
されその厚さが約４０ミクロンよりも大きい場合、層３
１は約５ないし１０ミクロンよりも大きい厚さを有する
ことができる。従来技術では、空気ブリッジを用いて基
板の上でインダクタを懸垂させることにより、インダク
タの帯域を広げたものがあるが、この従来技術の空気ブ
リッジは高さが３ミクロン未満のため、インダクタの
「Ｑ」ファクタを増大させるものではない。したがっ
て、従来技術の空気ブリッジは短すぎ、基板および空気
ブリッジを合わせた高さの相当の部分とならないので、
インダクタの「Ｑ」ファクタを大幅に増大させるもので
はない。
【００１３】図４は、図１における素子１０の他の代替
実施例である、半導体素子４０の平面図を示す。これら
の図では、同一参照番号を用いて同一素子を示すことは
理解されよう。素子４０は導電層４１，４２を有し、こ
れらは基板１５によって支持され、素子１０の層１２，
１３の代わりに用いられている。更に他の代替実施例で
は、層４１，４２は異なる基板によって支持される。例
えば、層１６（図１）または層３１（図２）のような絶
縁層を、層１１および基板１５の間に配置する。層１１
には層４１，４２へのｄ．ｃ．電気接続がないが、層１
１は、ギャップ４３，４４を介して、それぞれ層４１，
４２に対する高周波数電気結合即ち接続を有する。ギャ
ップ４３，４４の幅は約１ミクロンよりも小さくなけれ
ばならない。層１１は、層１１の長い方の辺即ち長さ２
１の対向端部に沿って層４１，４２に電気的に結合され
ているので、縁部結合または側部結合(side-coupled)素
子である。素子４０の縁部結合よりは素子１０（図１）
の端部結合の方が好ましい。何故なら、素子４０では、
小さなサイズのギャップ４３，４４を厳格に制御せねば
ならず、ギャップ４３，４４は、層１６（図１）の厚さ
に比較すると、反復製造がより困難であるからである。
したがって、図１の素子１０のほうが素子４０よりも、
生産性が高くしかも結合範囲が広い。更に、素子１０の
端部結合は、素子４０に比較して、素子１０のサイズ即
ちフットプリントの小型化を図ることができる。
実施例である、半導体素子４０の平面図を示す。これら
の図では、同一参照番号を用いて同一素子を示すことは
理解されよう。素子４０は導電層４１，４２を有し、こ
れらは基板１５によって支持され、素子１０の層１２，
１３の代わりに用いられている。更に他の代替実施例で
は、層４１，４２は異なる基板によって支持される。例
えば、層１６（図１）または層３１（図２）のような絶
縁層を、層１１および基板１５の間に配置する。層１１
には層４１，４２へのｄ．ｃ．電気接続がないが、層１
１は、ギャップ４３，４４を介して、それぞれ層４１，
４２に対する高周波数電気結合即ち接続を有する。ギャ
ップ４３，４４の幅は約１ミクロンよりも小さくなけれ
ばならない。層１１は、層１１の長い方の辺即ち長さ２
１の対向端部に沿って層４１，４２に電気的に結合され
ているので、縁部結合または側部結合(side-coupled)素
子である。素子４０の縁部結合よりは素子１０（図１）
の端部結合の方が好ましい。何故なら、素子４０では、
小さなサイズのギャップ４３，４４を厳格に制御せねば
ならず、ギャップ４３，４４は、層１６（図１）の厚さ
に比較すると、反復製造がより困難であるからである。
したがって、図１の素子１０のほうが素子４０よりも、
生産性が高くしかも結合範囲が広い。更に、素子１０の
端部結合は、素子４０に比較して、素子１０のサイズ即
ちフットプリントの小型化を図ることができる。
【００１４】したがって、従来技術の欠点を克服する改
善された共振器が提供されたことが認められよう。上述
の素子即ち共振器は高い「Ｑ」ファクタを有し、しかも
高周波数動作の間の損失も少ない。この共振器は生産性
が高く、結合範囲が広く、小型である。
善された共振器が提供されたことが認められよう。上述
の素子即ち共振器は高い「Ｑ」ファクタを有し、しかも
高周波数動作の間の損失も少ない。この共振器は生産性
が高く、結合範囲が広く、小型である。
【００１５】以上、好適実施例を参照しながら本発明に
ついて特定して示しかつ説明したが、本発明の精神およ
び範囲から逸脱することなく、その形態および詳細にお
いて変更が可能であることを当業者は理解しよう。例え
ば、物質の組成および具体的な寸法のような、ここに記
載した数々の詳細は、本発明の理解を助けるために与え
たものであって、本発明の範囲を限定するものではな
い。更に、素子１０は、電子フィルタ，電子発振器，ま
たはその他の同様の素子の一部とすることも可能である
ことを当業者は理解しよう。更に、誘電率が低い層を用
いることによって「Ｑ」パラメータを増大させること
は、マイクロストリップ，伝送線，またはその他の同様
の素子にも適用可能である。したがって、本発明の開示
は、限定を意図するものではない。逆に、本発明の開示
は、特許請求の範囲に記載する本発明の範囲を例示する
ことを意図するものである。
ついて特定して示しかつ説明したが、本発明の精神およ
び範囲から逸脱することなく、その形態および詳細にお
いて変更が可能であることを当業者は理解しよう。例え
ば、物質の組成および具体的な寸法のような、ここに記
載した数々の詳細は、本発明の理解を助けるために与え
たものであって、本発明の範囲を限定するものではな
い。更に、素子１０は、電子フィルタ，電子発振器，ま
たはその他の同様の素子の一部とすることも可能である
ことを当業者は理解しよう。更に、誘電率が低い層を用
いることによって「Ｑ」パラメータを増大させること
は、マイクロストリップ，伝送線，またはその他の同様
の素子にも適用可能である。したがって、本発明の開示
は、限定を意図するものではない。逆に、本発明の開示
は、特許請求の範囲に記載する本発明の範囲を例示する
ことを意図するものである。
【図１】本発明による半導体素子の実施例を示す部分平
面図。
面図。
【図２】図１の半導体素子を示す切断線２−２に沿った
断面図。
断面図。
【図３】本発明による図２における半導体素子の代替実
施例を示す断面図。
施例を示す断面図。
【図４】本発明による図１における半導体素子の別の代
替実施例を示す断面図。
替実施例を示す断面図。
１０ 半導体素子 １１，１２，１３，１４ 導電層 １５ 基板 １６ 絶縁層 １７ 上面 １８ 底面 １９ 回路 ２０ 幅 ２１ 長さ ２２ 厚さ ３０ 半導体素子 ３１ 絶縁層 ３２ 空気 ３３ 柱 ４０ 半導体素子 ４１，４２ 導電層 ４３，４４ ギャップ
Claims (3)
- 【請求項１】共振器であって：第１表面と第２表面とを
有する基板（１５）；前記基板（１５）の第１表面の第
１部分の上に位置する絶縁層（１６，３１）；前記絶縁
層（１６，３１）の第１部分の上に位置する第１導電層
（１１）であって、共振高周波数電気信号の発生を助け
る前記第１導電層（１１）；および前記基板（１５）の
第１表面の第２部分の上に位置する第２導電層（１２）
であって、該第２導電層（１２）は前記第１導電層（１
１）の一部の下に位置し、前記第２導電層（１２）は前
記絶縁層（１６，３１）の第１部分の一部の下に位置
し、前記第１および第２導電層（１１，１２）には、互
いのｄ．ｃ．電気接続がなく、前記第１および第２導電
層（１１，１２）は高周波数電気的接続によって結合さ
れている前記第２導電層（１２）；から成ることを特徴
とする共振器。 - 【請求項２】半導体素子であって：第１誘電率を有する
基板（１５）；前記第１誘電率よりも低い第２誘電率を
有する絶縁層（１６，３１）であって、前記基板の第１
部分の上に位置する前記絶縁層（１６，３１）；および
前記絶縁層（１６，３１）の一部の上に位置する共振層
（１１）；から成ることを特徴とする半導体素子。 - 【請求項３】半導体素子であって：第１表面と、該第１
表面と対向する第２表面とを有する半導体基板（１
５）；前記半導体基板（１５）内にある半導体素子；前
記半導体素子に電気的に結合された第１金属層（１３）
であって、前記第１金属層（１３）は前記第１表面の第
１部分に隣接し、末端を有する前記第１金属層（１
３）；前記第１表面の第２部分に隣接する第２金属層
（１２）であって、末端を有する前記第２金属層（１
２）；前記第１表面の第３部分に隣接するポリイミド層
（１６，３１）であって、前記第１および第２金属層
（１３，１２）の前記末端の上に位置する前記ポリイミ
ド層（１６，３１）；前記ポリイミド層（１６，３１）
の一部および前記第１表面の第３部分の一部の上に位置
する第３金属層（１１）であって、前記第３金属層（１
１）は前記第１および第２金属層（１３，１２）の末端
の部分の上に位置し、前記第１および第２金属層（１
３，１２）へのｄ．ｃ．接続がない前記第３金属層（１
１）；および前記第２表面に隣接する第４金属層（１
４）であって、前記第３金属層（１１）の下に位置する
前記第４金属層（１４）；から成ることを特徴とする半
導体素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/666,183 US5751201A (en) | 1996-06-19 | 1996-06-19 | Resonator with metal layers devoid of DC connection and semiconductor device in substrate |
| US666183 | 1996-06-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1070405A true JPH1070405A (ja) | 1998-03-10 |
Family
ID=24673156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9164978A Pending JPH1070405A (ja) | 1996-06-19 | 1997-06-05 | 共振器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5751201A (ja) |
| EP (1) | EP0814532B1 (ja) |
| JP (1) | JPH1070405A (ja) |
| DE (1) | DE69730561T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006075498A1 (ja) * | 2005-01-11 | 2006-07-20 | Murata Manufacturing Co., Ltd. | 誘電体共振器装置、発振器装置および送受信装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE514715C2 (sv) * | 1998-08-26 | 2001-04-09 | Ericsson Telefon Ab L M | Anordning för jämnare strömfördelning i en transmissionsledning |
| JP3562442B2 (ja) * | 2000-05-23 | 2004-09-08 | 株式会社村田製作所 | デュアルモード・バンドパスフィルタ |
| US7724484B2 (en) * | 2006-12-29 | 2010-05-25 | Cobham Defense Electronic Systems Corporation | Ultra broadband 10-W CW integrated limiter |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2046530B (en) * | 1979-03-12 | 1983-04-20 | Secr Defence | Microstrip antenna structure |
| SU1062809A1 (ru) * | 1982-02-23 | 1983-12-23 | Московский Ордена Ленина И Ордена Октябрьской Революции Авиационный Институт Им.Серго Орджоникидзе | Резонансное устройство |
| US4477813A (en) * | 1982-08-11 | 1984-10-16 | Ball Corporation | Microstrip antenna system having nonconductively coupled feedline |
| JPS63128801A (ja) * | 1986-11-19 | 1988-06-01 | Matsushita Electric Ind Co Ltd | 濾波器 |
| US5008639A (en) * | 1989-09-27 | 1991-04-16 | Pavio Anthony M | Coupler circuit |
| US5025232A (en) * | 1989-10-31 | 1991-06-18 | Texas Instruments Incorporated | Monolithic multilayer planar transmission line |
| US5202752A (en) * | 1990-05-16 | 1993-04-13 | Nec Corporation | Monolithic integrated circuit device |
| JPH05160606A (ja) * | 1991-12-10 | 1993-06-25 | Sharp Corp | マイクロ波モジュール |
| JPH05327311A (ja) * | 1992-05-26 | 1993-12-10 | Tdk Corp | 分布定数型フィルタ |
| US5367308A (en) * | 1992-05-29 | 1994-11-22 | Iowa State University Research Foundation, Inc. | Thin film resonating device |
| US5309122A (en) * | 1992-10-28 | 1994-05-03 | Ball Corporation | Multiple-layer microstrip assembly with inter-layer connections |
| NL1000329C2 (nl) * | 1995-05-09 | 1996-11-12 | Imec Vzw Interuniversitair Mic | Geïntegreerd oscillatorcircuit en werkwijzen voor het vervaardigen, respectievelijk het ontwerpen daarvan. |
-
1996
- 1996-06-19 US US08/666,183 patent/US5751201A/en not_active Expired - Fee Related
-
1997
- 1997-06-05 DE DE69730561T patent/DE69730561T2/de not_active Expired - Fee Related
- 1997-06-05 JP JP9164978A patent/JPH1070405A/ja active Pending
- 1997-06-05 EP EP97109105A patent/EP0814532B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006075498A1 (ja) * | 2005-01-11 | 2006-07-20 | Murata Manufacturing Co., Ltd. | 誘電体共振器装置、発振器装置および送受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0814532B1 (en) | 2004-09-08 |
| EP0814532A2 (en) | 1997-12-29 |
| EP0814532A3 (en) | 1998-03-04 |
| DE69730561T2 (de) | 2005-09-15 |
| US5751201A (en) | 1998-05-12 |
| DE69730561D1 (de) | 2004-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05266808A (ja) | 空中経路によって補償されたマイクロ波装置 | |
| US4479100A (en) | Impedance matching network comprising selectable capacitance pads and selectable inductance strips or pads | |
| CA2403046A1 (en) | Integrated broadside coupled transmission line element | |
| JPH08250592A (ja) | 集積回路用の空気−誘電体伝送線 | |
| JP3158621B2 (ja) | マルチチップモジュール | |
| EP0742639B1 (en) | Microwave oscillator, an antenna therefor and methods of manufacture | |
| US5093640A (en) | Microstrip structure having contact pad compensation | |
| TW200807799A (en) | Resonator device with shorted stub and MIM-capacitor | |
| US5313175A (en) | Broadband tight coupled microstrip line structures | |
| JP3464117B2 (ja) | 積層型共振器および積層型フィルタ | |
| JPS6093817A (ja) | 可変遅延ライン装置 | |
| JPH07297609A (ja) | 半導体装置 | |
| US6437658B1 (en) | Three-level semiconductor balun and method for creating the same | |
| US5969405A (en) | Integrated circuit structure having an active microwave component and at least one passive component | |
| Wang et al. | Fabrication and microwave characterisation of multilayer circuits for MMIC applications | |
| JP3723284B2 (ja) | 高周波フィルタ | |
| JPH0583011A (ja) | 半導体装置用パツケージの入出力結合デバイス | |
| US5751201A (en) | Resonator with metal layers devoid of DC connection and semiconductor device in substrate | |
| US7009276B2 (en) | Thin film capacitor, thin film capacitor array and electronic component | |
| Krishnan et al. | A review on substrate integrated waveguide transitions | |
| JP4151455B2 (ja) | モノリシックマイクロ波集積回路およびその製造方法 | |
| JPH08139503A (ja) | 高周波半導体装置用基板 | |
| US6529105B1 (en) | Process and device for bonding two millimeter elements | |
| US5773887A (en) | High frequency semiconductor component | |
| JP3409767B2 (ja) | 高周波回路基板 |