JPH1070440A

JPH1070440A - Ｃｒ発振回路

Info

Publication number: JPH1070440A
Application number: JP8225174A
Authority: JP
Inventors: Toyokatsu Nakajima; 豊勝中島
Original assignee: Renesas Design Corp; Mitsubishi Electric Corp
Current assignee: Renesas Design Corp; Mitsubishi Electric Corp
Priority date: 1996-08-27
Filing date: 1996-08-27
Publication date: 1998-03-10

Abstract

(57)【要約】【課題】発振周波数の精度を高めるためには、コンパ
レータおよびフリップフロップを２組必要とし、ハード
ウェア量が多くなるという課題があった。【解決手段】第１ＣＲ回路１１および第２ＣＲ回路１
３の充放電を交互に排他的に行う。Ｔ型フリップフロッ
プ（ＴＦＦ）１８のＱ出力が“Ｌ”のときｎチャネルＭ
ＯＳトランジスタＴＲ１がオフし、ｎチャネルＭＯＳト
ランジスタＴＲ２がオンすると共に、スイッチＳＷ１は
閉、スイッチＳＷ２は開となる。コンパレータ１６はコ
ンデンサＣ１の充電電圧を基準電位Ｖ_ref と比較し、等
しくなった時点でＴＦＦ１８にパルスを出力することに
より、ＴＦＦ１８の出力状態が反転しコンデンサＣ２が
充電する方向に切り換わるものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＣＲ発振回路、
特にシングルチップマイクロコンピュータおよびその周
辺機器に内蔵するのに好適なＣＲ発振回路に関するもの
である。

【０００２】

【従来の技術】図１０は従来のＣＲ発振回路を示す図で
あり、図において、２９は所定の時定数を有するＣＲ回
路、３０は出力端子、３１は所定の基準電位Ｖ_ref を生
成する基準電位回路、３２はコンパレータであり、ＣＲ
回路２９の出力電圧と基準電位回路３１が生成する基準
電位Ｖ_ref とを比較する。３４はワンショットパルス発
生回路であり、コンパレータ３２の出力パルスが入力さ
れると所定時間幅の単パルスを発生させる。Ｒ３および
Ｃ３はＣＲ回路２９を構成する抵抗およびコンデンサ、
Ｒ４およびＲ５は基準電位回路３１を構成する抵抗、Ｔ
Ｒ３はｎチャネルＭＯＳトランジスタ、Ｖ_DDは電源電圧
である。

【０００３】ＣＲ回路２９は直列接続された抵抗Ｒ３お
よびコンデンサＣ３から成り、電源電圧Ｖ_DDでコンデン
サＣ３を所定の時定数によって充電する。基準電位回路
３１は直列接続された抵抗Ｒ４およびＲ５から成り、電
源電圧Ｖ_DDから基準電位Ｖ_re _f ＝Ｖ_DD×Ｒ５／（Ｒ４＋
Ｒ５）を生成する。

【０００４】次に動作について説明する。電源電圧Ｖ_DD
によってＣＲ回路２９のコンデンサＣ３が充電される
と、ｅ点の電位は図１１に示すように上昇する。ｅ点の
電位が基準電位Ｖ_ref と等しくなった時刻ｔ５２で、コ
ンパレータ３２はワンショットパルス発生回路３４にパ
ルスを出力する。この結果、ワンショットパルス発生回
路３４から所定時間幅（ｔ５２〜ｔ５３）を有する単パ
ルスが発生される。図１１に示すように、この所定時間
（ｔ５２〜ｔ５３）の間、ｆ点の電位は“Ｈ”になる。
ｆ点が“Ｈ”になるとｎチャネルＭＯＳトランジスタＴ
Ｒ３がオンするから、コンデンサＣ３は蓄積している電
荷を放電し、ｅ点の電位は０Ｖになる。

【０００５】図１０に示すＣＲ発振回路は、以上のよう
にＣＲ回路２９のコンデンサＣ３が充放電を繰り返すこ
とにより、図１１に示すような一定の周波数を有するパ
ルス発振を行う。発振されたパルスは出力端子３０から
外部に取り出される。

【０００６】

【発明が解決しようとする課題】図１１に示すように、
ｅ点の電位が上昇している期間をＨ期間、ｅ点の電位が
下降している、あるいは０Ｖである期間をＬ期間と名付
ける。図１０に示す従来のＣＲ発振回路では、ＣＲ回路
２９を構成する抵抗Ｒ３およびコンデンサＣ３をマイク
ロコンピュータの外部に外付けし、精度の良いものを選
択すると、Ｈ期間の時間幅を正確に設定することができ
る。一方、Ｌ期間の時間幅はワンショットパルス発生回
路３４によって規定される。ワンショットパルス発生回
路３４はマイクロコンピュータに内蔵されているので、
半導体集積回路に固有のバラツキの影響を避けられな
い。この結果、Ｌ期間の時間幅にバラツキが生じる。こ
のＬ期間のバラツキは、ＣＲ発振回路の発振周波数の誤
差となって現れる。

【０００７】Ｌ期間のバラツキに起因する発振周波数の
誤差を低減するために図１２に示すＣＲ発振回路が提案
された。図１２において、３５は抵抗Ｒ６およびコンデ
ンサＣ６が直列接続されたＣＲ回路、３６は端子、３７
は抵抗Ｒ７およびコンデンサＣ７が直列接続されたＣＲ
回路、３８は端子、４０，４２はコンパレータ、４４は
ＲＳ型フリップフロップである。ＴＲ４，ＴＲ５はｎチ
ャネルＭＯＳトランジスタである。

【０００８】負値論理信号は通常、信号名に上線を付し
て表記するが、以下の記述においては、信号名の前に＊
印を付して表記する。例えば、論理信号Ｓの負値論理信
号は＊Ｓと表記する。

【０００９】図１２に示すＣＲ発振回路において、ＲＳ
型フリップフロップ４４の出力Ｑが“Ｌ”のとき出力＊
Ｑは“Ｈ”となるから、ｎチャネルＭＯＳトランジスタ
ＴＲ５がオンする。この結果、ｈ点の電位は０Ｖに固定
される。一方、ｎチャネルＭＯＳトランジスタＴＲ４は
オフであるから、コンデンサＣ６が充電される。コンデ
ンサＣ６が充電されてｇ点の電位が上昇し、基準電位Ｖ
_ref と等しくなった時点でコンパレータ４０がパルスを
出力して、ＲＳ型フリップフロップ４４をセットする。
すると、ＲＳ型フリップフロップ４４の出力Ｑは“Ｈ”
となり、出力＊Ｑは“Ｌ”となるから、ｎチャネルＭＯ
ＳトランジスタＴＲ４がオンし、ｎチャネルＭＯＳトラ
ンジスタＴＲ５はオフする。この結果、コンデンサＣ６
は放電し始め、コンデンサＣ７は充電を開始し、ｈ点の
電位が基準電位Ｖ_ref と等しくなるまで充電を続ける。

【００１０】図１２に示すＣＲ発振回路は、以上の過程
を繰り返すことにより一定周波数のパルス発振を行う。
発振されたパルスは端子３６または端子３８から外部に
取り出される。

【００１１】このＣＲ発振回路において、コンデンサＣ
６が充電している期間をＨ期間、コンデンサＣ７が充電
している期間をＬ期間と名付けると、Ｈ期間は抵抗Ｒ６
およびコンデンサＣ６によって定まる時定数で規定さ
れ、Ｌ期間は抵抗Ｒ７およびコンデンサＣ７によって定
まる時定数で規定される。抵抗Ｒ６，コンデンサＣ６，
抵抗Ｒ７およびコンデンサＣ７はマイクロコンピュータ
に外付けし、良品を選定することができるから、Ｈ期間
およびＬ期間は共に正確な時間幅を持つことが可能にな
る。

【００１２】図１２に示す改良されたＣＲ発振回路は以
上のように構成されているので、正確なＨ期間およびＬ
期間を実現できるから、発振周波数の精度は良いが、２
個のコンパレータ４０，４２を必要とするので、ハード
ウェア量が多くなってしまうという課題があった。その
結果、マイクロコンピュータの回路構成が複雑化すると
共に、コストの上昇を招くという課題があった。

【００１３】この発明は上記のような課題を解決するた
めになされたもので、２組のＣＲ回路を１個のＴ型フリ
ップフロップによって交互に切り換えることにより、少
ないハードウェア構成で高い発振周波数精度を実現する
ことのできるＣＲ発振回路を得ることを目的とする。

【００１４】

【課題を解決するための手段】請求項１記載の発明に係
るＣＲ発振回路は、２個のＣＲ回路と、該２個のＣＲ回
路の充電電圧を交互に基準電位と比較し、基準電位と等
しくなった時点を検出する電圧検出手段と、該電圧検出
手段の検出結果に基づいて前記２個のＣＲ回路を互いに
排他的に充電状態または放電状態に切り換える切換手段
とを備えたものである。

【００１５】請求項２記載の発明に係るＣＲ発振回路
は、２個のＣＲ回路がそれぞれ固有の時定数を有し充放
電を行う第１ＣＲ回路および第２ＣＲ回路から成り、電
圧検出手段が前記第１ＣＲ回路または前記第２ＣＲ回路
の充電電圧と基準電位とを比較し、両者が等しくなった
時点でパルスを出力するコンパレータから成り、切換手
段が前記コンパレータからの出力パルスが入力されるＴ
型フリップフロップ、互いに連動し該Ｔ型フリップフロ
ップのＱ出力および反転Ｑ出力によって前記第１ＣＲ回
路および前記第２ＣＲ回路の充放電を制御する第１スイ
ッチング素子および第２スイッチング素子、並びに、互
いに連動し前記Ｔ型フリップフロップのＱ出力および反
転Ｑ出力によって前記第１ＣＲ回路と前記コンパレータ
との間の接続を制御する第１開閉器および前記第２ＣＲ
回路と前記コンパレータとの間の接続を制御する第２開
閉器とから成るものである。

【００１６】請求項３記載の発明に係るＣＲ発振回路
は、第１ＣＲ回路および第２ＣＲ回路がそれぞれ直列接
続された抵抗およびコンデンサから成るものである。

【００１７】請求項４記載の発明に係るＣＲ発振回路
は、第１スイッチング素子および第２スイッチング素子
がＭＯＳトランジスタから成るものである。

【００１８】請求項５記載の発明に係るＣＲ発振回路
は、基準電位を発振周波数のバラツキが極小になる範囲
の値に設定したものである。

【００１９】請求項６記載の発明に係るＣＲ発振回路
は、基準電位を電源電圧の０．６倍から０．６６倍まで
の範囲に設定したものである。

【００２０】請求項７記載の発明に係るＣＲ発振回路
は、Ｔ型フリップフロップのＱ出力の“Ｈ”期間と反転
Ｑ出力の“Ｈ”期間との間にノンオーバーラップ部を設
けたものである。

【００２１】請求項８記載の発明に係るＣＲ発振回路
は、Ｔ型フリップフロップのＱ出力端子または反転Ｑ出
力端子に後続して２入力ＡＮＤゲートおよび２入力ＮＯ
Ｒゲートを併置し、前記端子出力を２分し、一方を前記
２入力ＡＮＤゲートおよび前記２入力ＮＯＲゲートに直
接入力し、他方を遅延回路を介して前記２入力ＡＮＤゲ
ートおよび前記２入力ＮＯＲゲートに入力するものであ
る。

【００２２】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。実施の形態１．図１はこの発明の実施の形態１によるＣ
Ｒ発振回路を示す図であり、図において、１１は第１Ｃ
Ｒ回路（ＣＲ回路）、１２は第１出力端子、１３は第２
ＣＲ回路（ＣＲ回路）、１４は第２出力端子、１６はコ
ンパレータ（電圧検出手段）、１８はＴ型フリップフロ
ップ（以下、ＴＦＦともいう、切換手段）である。Ｒ
１，Ｒ２は抵抗、Ｃ１，Ｃ２はコンデンサ、ＴＲ１，Ｔ
Ｒ２はｎチャネルＭＯＳトランジスタ（ＭＯＳトランジ
スタ、第１スイッチング素子、第２スイッチング素子、
切換手段）、ＳＷ１，ＳＷ２はスイッチ（第１開閉器、
第２開閉器、切換手段）である。Ｖ_ref は基準電位であ
る。

【００２３】第１ＣＲ回路１１は抵抗Ｒ１とコンデンサ
Ｃ１との直列接続から成り、電源電圧Ｖ_DDでコンデンサ
Ｃ１を時定数Ｒ１×Ｃ１で充電する。第２ＣＲ回路１３
は抵抗Ｒ２とコンデンサＣ２との直列接続から成り、電
源電圧Ｖ_DDでコンデンサＣ２を時定数Ｒ２×Ｃ２で充電
する。

【００２４】スイッチＳＷ１，ＳＷ２は次のように設定
されている。すなわち、ＴＦＦ１８のＱ端子出力が
“Ｌ”で＊Ｑ端子出力が“Ｈ”のとき、スイッチＳＷ１
は閉でスイッチＳＷ２は開となる。逆に、ＴＦＦ１８の
Ｑ端子出力が“Ｈ”で＊Ｑ端子出力が“Ｌ”のとき、ス
イッチＳＷ１は開でスイッチＳＷ２は閉となる。

【００２５】次に動作について説明する。図２は、図１
に示すこの発明の実施の形態１によるＣＲ発振回路のａ
点の波形，ｂ点の波形およびＴＦＦ１８のＱ端子出力を
示す図である。以下、図１および図２を参照して、図１
に示すこの発明の実施の形態１によるＣＲ発振回路の動
作を説明する。

【００２６】図２に示すように時刻ｔ１１において、Ｔ
ＦＦ１８の出力Ｑが“Ｌ”のとき、ＴＦＦ１８の出力＊
Ｑは“Ｈ”となるから、ｎチャネルＭＯＳトランジスタ
ＴＲ１はオフ、ｎチャネルＭＯＳトランジスタＴＲ２は
オンとなり、スイッチＳＷ１は閉、ＳＷ２は開となる。
すると、ｎチャネルＭＯＳトランジスタＴＲ２はオンで
あるから、ｂ点の電位は接地（ＧＮＤ）電位に引き込ま
れて０Ｖに固定される。一方、ｎチャネルＭＯＳトラン
ジスタＴＲ１はオフであるから、コンデンサＣ１が充電
を開始する。コンデンサＣ１の充電が続きａ点の電位が
上昇し、基準電位Ｖ_ref と等しくなった時刻ｔ１２でコ
ンパレータ１６はＴＦＦ１８に向けてパルスを出力す
る。

【００２７】ＴＦＦ１８のＴ端子にパルスが入力する
と、ＴＦＦ１８の出力Ｑは“Ｈ”となり、出力＊Ｑは
“Ｌ”となるから、ｎチャネルＭＯＳトランジスタＴＲ
１がオンし、ｎチャネルＭＯＳトランジスタＴＲ２はオ
フする。また、ＳＷ１は開となりＳＷ２は閉となる。ｎ
チャネルＭＯＳトランジスタＴＲ１はオンであるから、
コンデンサＣ１は蓄積電荷を放電し始め、ａ点の電位が
０Ｖになるまで放電する。一方、コンデンサＣ２は充電
を開始し、ｂ点の電位が基準電位Ｖ_ref と等しくなるま
で充電を続ける。

【００２８】コンデンサＣ２の充電が続きｂ点の電位が
上昇し、基準電位Ｖ_ref と等しくなった時刻ｔ１３でコ
ンパレータ１６がパルスを出力して、ＴＦＦ１８に入力
する。この結果、ＴＦＦ１８の出力Ｑは“Ｌ”となり、
出力＊Ｑは“Ｈ”となるから、初めの状態（時刻ｔ１１
の状態）に戻り、ａ点の電位が上昇し始める。

【００２９】以上の過程を繰り返すことにより一定周波
数のパルス発振が行われる。発振パルスは第１出力端子
１２または第２出力端子１４から外部に取り出される。
第１出力端子１２から取り出される発振波形は図２にａ
点の波形として示したものと同じであり、第２出力端子
１４から取り出される発振波形はｂ点の波形と同じであ
る。

【００３０】このＣＲ発振回路において、図２に示すよ
うに、コンデンサＣ１が充電している期間をＨ期間、コ
ンデンサＣ２が充電している期間をＬ期間と名付ける
と、Ｈ期間およびＬ期間は次式で与えられる。Ｈ期間＝−Ｒ１×Ｃ１×ＬＮ（１−Ｖ_ref ／Ｖ_DD）・・・（１）Ｌ期間＝−Ｒ２×Ｃ２×ＬＮ（１−Ｖ_ref ／Ｖ_DD）・・・（２）ただし、ＬＮは自然対数を表し、Ｖ_ref は基準電位、Ｖ
_DDは電源電圧である。この式（１）および式（２）から
次式のように発振周波数ｆが求まる。ｆ＝１／（Ｈ期間＋Ｌ期間）［Ｈｚ］・・・（３）

【００３１】以上のように、この実施の形態１によれば
次のような効果が得られる。式（１）ないし式（３）か
ら分かるように、抵抗Ｒ１，Ｒ２およびコンデンサＣ
１，Ｃ２の値によって発振周波数ｆを決めることができ
る。抵抗Ｒ１，Ｒ２およびコンデンサＣ１，Ｃ２は、マ
イクロコンピュータの外部に外付けすることができるか
ら、高精度のものを選定することができる。これにより
発振周波数ｆの精度を向上させることが可能になる。

【００３２】また、従来のＣＲ発振回路ではマイクロコ
ンピュータに内蔵された素子のバラツキの影響を軽減す
るためにｎチャネルＭＯＳトランジスタの駆動能力を大
きくする必要があった。これに対して、この実施の形態
１によるＣＲ発振回路では、ｎチャネルＭＯＳトランジ
スタＴＲ１またはＴＲ２がａ点またはｂ点を“Ｌ”に引
き込むのは、半周期の間に完了すればよい。したがっ
て、ｎチャネルＭＯＳトランジスタＴＲ１またはＴＲ２
には時間の余裕が与えられるから、駆動能力は小さくて
済む。この結果、ｎチャネルＭＯＳトランジスタＴＲ
１，ＴＲ２のサイズを小型化することが可能になるか
ら、マイクロコンピュータの小型化および低消費電力化
に寄与する。

【００３３】さらに、式（１）および式（２）から分か
るように、Ｈ期間は抵抗Ｒ１とコンデンサＣ１との組み
合わせのみで決めることができ、Ｌ期間は抵抗Ｒ２とコ
ンデンサＣ２との組み合わせのみで決めることができ
る。すなわち、Ｈ期間とＬ期間とはそれぞれ互いに独立
に決めることができるから、発振パルスのデューティを
自由に設定することが可能になる。例えば、第１出力端
子１２からは図２に示すａ点の波形が出力されるが、第
１出力端子１２から得られるパルスのデューティは次式
で与えられる。Ｈ期間／（Ｈ期間＋Ｌ期間）・・・（４）上述のように、Ｈ期間は時定数Ｒ１×Ｃ１で決まり、Ｌ
期間は時定数Ｒ２×Ｃ２で決まるから、抵抗Ｒ１，Ｒ２
およびコンデンサＣ１，Ｃ２を適切に選定することによ
り式（４）から発振パルスのデューティを所望の値に設
定することができる。

【００３４】さらにまた、図１に示す実施の形態１によ
るＣＲ発振回路では、従来のＣＲ発振回路でそれぞれ２
個ずつ使用していたコンパレータおよびフリップフロッ
プをそれぞれ１個で済ませている。これを可能にするた
めに、フリップフロップ１８としてＴ型フリップフロッ
プを使用し、スイッチＳＷ１，ＳＷ２を交互に開閉する
ことにより、ａ点の電位およびｂ点の電位を交互にコン
パレータ１６に入力するようにしている。このように、
この実施の形態１によれば、ハードウェア量を少なくす
ることが可能になるから、マイクロコンピュータの小型
化および低消費電力化に寄与する。

【００３５】実施の形態２．この実施の形態２は、図１
に示した実施の形態１によるＣＲ発振回路のコンパレー
タ１６の基準電位Ｖ_ref を最適値に設定することによ
り、コンパレータのバラツキに起因する発振周波数のバ
ラツキを最小化するものである。

【００３６】図３は、図１に示す実施の形態１によるＣ
Ｒ発振回路の第１出力端子１２からの出力電圧Ｖｏの時
間変化を示す図である。図３では出力電圧Ｖｏを電源電
圧Ｖ_DDで割った規格化出力電圧（Ｖｏ／Ｖ_DD）を縦軸に
とり、ＲＣ遅延時間（単位：１０^-8秒）を横軸にとって
ある。図１に示す実施の形態１によるＣＲ発振回路にお
いて、ｎチャネルＭＯＳトランジスタＴＲ１をオフにし
て第１ＣＲ回路１１を成すコンデンサＣ１を充電する
と、第１出力端子１２からの出力電圧Ｖｏは時間の経過
と共に図３に示すように変化する。

【００３７】図３から分かるように、出力電圧Ｖｏの立
ち上がりは急峻であり、短時間のうちに電源電圧Ｖ_DDと
等しくなるので、基準電位Ｖ_ref を電源電圧Ｖ_DDに近い
値に設定すると、コンパレータ１６の判定電位がばらつ
いたときに発振周波数ｆのバラツキが大きくなる。逆
に、基準電位Ｖ_ref を接地電位（０Ｖ）に近い値に設定
すると、ＲＣ遅延時間が短くなり発振周期が短くなるか
ら、コンパレータ１６の電圧判定誤差が発振周波数ｆの
精度に大きな影響を与えるようになる。

【００３８】図４はコンパレータ１６の電圧判定誤差が
１０ｍＶの場合において基準電位Ｖ_ref を変化させたと
きのＲＣ遅延時間誤差の例を示す図である。図におい
て、各列は左から、基準電位Ｖ_ref （Ｖ），ＲＣ遅延時
間ｔ（ｎｓ），ＲＣ遅延時間誤差（ｎｓ）および誤差率
（％）を示す。ただし、電源電圧Ｖ_DD＝５．００（Ｖ）
である。誤差率（％）は次式から算出したものである。誤差率（％）＝ＲＣ遅延時間誤差（ｎｓ） ÷ＲＣ遅延時間ｔ（ｎｓ）×１００・・・（５）

【００３９】図５は基準電位Ｖ_ref （Ｖ）（電源電圧Ｖ
_DD＝５Ｖ時）を０．００Ｖから５．００Ｖまで変化させ
たときのＲＣ遅延時間ｔ（ｎｓ）および誤差率（％）を
プロットした図である。

【００４０】図４および図５から、それぞれの図中で
“Ａ”で示した範囲の誤差率が最も小さいことが分か
る。“Ａ”で示した範囲に対応する基準電位Ｖ_ref の範
囲は３．００Ｖ〜３．３０Ｖである。図４および図５
は、電源電圧Ｖ_DDが５Ｖの時のものであるから、誤差率
が最も小さくなる基準電位Ｖ_ref の最適範囲として０．
６Ｖ_DD〜０．６６Ｖ_DDが得られる。上記した式（１）な
いし式（３）から分かるように、ＲＣ遅延時間は発振周
波数ｆを規定するものであるから、ＲＣ遅延時間の誤差
率が最も小さくなる基準電位Ｖ_ref の最適範囲０．６Ｖ
_DD〜０．６６Ｖ_DDは、発振周波数ｆのバラツキを最も小
さくする。

【００４１】式（１）ないし式（３）に示したように、
Ｈ期間，Ｌ期間および発振周波数ｆを規定するＲ１，Ｒ
２，Ｃ１およびＣ２は全て係数であり、これらの値を変
えてもＨ期間またはＬ期間、すなわちＲＣ遅延時間が変
化するだけである。ＲＣ遅延時間誤差はＲＣ遅延時間の
変化率に対応して変化するから、式（５）から算出され
る誤差率は変化しない。図６は、図４の場合に比べてコ
ンデンサＣの値を５倍に設定した時の基準電位Ｖ_ref
（Ｖ），ＲＣ遅延時間ｔ（ｎｓ），ＲＣ遅延時間誤差
（ｎｓ）および誤差率（％）を示す図である。図６か
ら、ＲＣ遅延時間ｔ（ｎｓ）およびＲＣ遅延時間誤差
（ｎｓ）は、図４に比べて５倍になっているが、誤差率
は変化しないことが分かる。したがって、図中“Ａ”で
示す誤差率が最も小さい範囲は、図４のときと同じであ
る。

【００４２】また、図４および図５はコンパレータ１６
の電圧判定誤差が１０ｍＶの時の値を示しているが、例
えば電圧判定誤差が２倍の２０ｍＶに変化した場合を図
７に示す。図７から、図４に比べてＲＣ遅延時間誤差が
２倍になり、誤差率も２倍になっているのが分かる。し
かしながら、誤差率が最も小さい基準電位Ｖ_ref の範囲
は、図中“Ａ”で示すように図４のときと一致する。

【００４３】以上のように、この実施の形態２によれ
ば、電源電圧がＶ_DDのとき、コンパレータ１６の基準電
位Ｖ_ref を０．６Ｖ_DD〜０．６６Ｖ_DDの範囲に設定する
ことにより、発振周波数ｆのバラツキを最も小さくする
ことができる。

【００４４】実施の形態３．図８は、図１に示したこの
発明の実施の形態１によるＣＲ発振回路で使用されるＴ
型フリップフロップ１８のＱ出力および＊Ｑ出力の出力
波形を示す図である。図８（ａ）は単純なＴＦＦの出力
波形を示している。図から分かるように、単純なＴＦＦ
ではＱ出力の“Ｈ”期間のエッジと＊Ｑ出力の“Ｈ”期
間のエッジとがクリティカルである。例えば、時刻ｔ２
２においてＱ出力の立ち下がりが遅れたり、＊Ｑ出力の
立ち上がりが早まったりすると、Ｑ出力，＊Ｑ出力が共
に“Ｈ”状態になるオーバーラップが生じる可能性があ
る。オーバーラップが生じると図１のａ点とｂ点とがシ
ョート（短絡）してしまうから、回路が正常に動作しな
くなる。その結果、図２に示したＨ期間およびＬ期間の
長さにバラツキが生じ、発振周波数ｆの精度が低下す
る。

【００４５】以上のような問題の発生は、ＴＦＦ１８の
Ｑ出力の“Ｈ”期間と＊Ｑ出力の“Ｈ”期間とが重なり
合わないようにノンオーバーラップ対策を施すことによ
り防止することができる。この実施の形態３はノンオー
バーラップ対策を施したＴＦＦを提供するものである。

【００４６】図８（ｂ）はノンオーバーラップ対策を施
したＴＦＦの出力波形を示している。例えばＱ出力の
“Ｈ”期間（ｔ３２〜ｔ３３）と＊Ｑ出力の“Ｈ”期間
（ｔ３４〜ｔ３５）との間には、デッドタイム（ノンオ
ーバーラップ部）（ｔ３３〜ｔ３４）が設けてあるか
ら、Ｑ出力の“Ｈ”期間と＊Ｑ出力の“Ｈ”期間とがオ
ーバーラップすることはない。

【００４７】図９はノンオーバーラップ対策を施したＴ
ＦＦの回路構成および各部の波形を示す図である。図９
（ａ）に示すように、ノンオーバーラップ対策を施した
ＴＦＦ１８はＱ出力のみ使用する。Ｑ出力は遅延回路２
０の手前で２つに分岐される。一方は直接２入力ＡＮＤ
ゲート２２および２入力ＮＯＲゲート２４に入力し、他
方は遅延回路２０で遅延された後、２入力ＡＮＤゲート
２２および２入力ＮＯＲゲート２４に入力する。２入力
ＡＮＤゲート２２からはＱ’が出力され、２入力ＮＯＲ
ゲート２４からは＊Ｑ’が出力される。

【００４８】図９（ｂ）にｃ点，ｄ点，Ｑ’出力および
＊Ｑ’出力の波形を示す。遅延回路２０を通ったｄ点の
波形は、ＴＦＦ１８のＱ出力であるｃ点の波形よりｔ４
１〜ｔ４２だけ遅れている。Ｑ’出力はｃ点の波形とｄ
点の波形とのＡＮＤをとったものになっており、＊Ｑ’
出力はｃ点の波形とｄ点の波形とのＮＯＲをとったもの
になっている。この結果、Ｑ’出力の“Ｈ”期間（ｔ４
２〜ｔ４３）と＊Ｑ’出力の“Ｈ”期間（ｔ４４〜ｔ４
５）とはオーバーラップせず、両者の間にはデッドタイ
ム（ノンオーバーラップ部）（ｔ４３〜ｔ４４）が存在
する。

【００４９】この実施の形態３では、ＴＦＦ１８のＱ出
力および＊Ｑ出力の代わりに、図９（ａ）に示す回路を
通したＱ’出力および＊Ｑ’出力を使用する。

【００５０】図９（ａ）の回路例ではＴＦＦ１８のＱ出
力を用いる例を示したが、＊Ｑ出力を用いてもＱ’出力
および＊Ｑ’出力の極性が反転するだけで同様の効果が
得られる。

【００５１】以上のように、この実施の形態３によれ
ば、ＴＦＦ１８のＱ出力の“Ｈ”期間と＊Ｑ出力の
“Ｈ”期間とがオーバーラップしないようにノンオーバ
ーラップ対策を施したので、発振周波数を精度良く安定
に保つことが可能になる。

【００５２】

【発明の効果】以上のように、請求項１記載の発明によ
れば、ＣＲ発振回路を、２個のＣＲ回路と、該２個のＣ
Ｒ回路の充電電圧を交互に基準電位と比較し、基準電位
と等しくなった時点を検出する電圧検出手段と、該電圧
検出手段の検出結果に基づいて前記２個のＣＲ回路を互
いに排他的に充電状態または放電状態に切り換える切換
手段とを備えるように構成したので、少ないハードウェ
ア構成で高い発振周波数精度が得られる効果がある。

【００５３】請求項２記載の発明によれば、ＣＲ発振回
路を、２個のＣＲ回路がそれぞれ固有の時定数を有し充
放電を行う第１ＣＲ回路および第２ＣＲ回路から成り、
電圧検出手段が前記第１ＣＲ回路または前記第２ＣＲ回
路の充電電圧と基準電位とを比較し、両者が等しくなっ
た時点でパルスを出力するコンパレータから成り、切換
手段が前記コンパレータからの出力パルスが入力される
Ｔ型フリップフロップ、互いに連動し該Ｔ型フリップフ
ロップのＱ出力および反転Ｑ出力によって前記第１ＣＲ
回路および前記第２ＣＲ回路の充放電を制御する第１ス
イッチング素子および第２スイッチング素子、並びに、
互いに連動し前記Ｔ型フリップフロップのＱ出力および
反転Ｑ出力によって前記第１ＣＲ回路と前記コンパレー
タとの間の接続を制御する第１開閉器および前記第２Ｃ
Ｒ回路と前記コンパレータとの間の接続を制御する第２
開閉器とから成るように構成したので、発振パルスのデ
ューティを自由に設定することができる効果がある。

【００５４】請求項３記載の発明によれば、第１ＣＲ回
路および第２ＣＲ回路がそれぞれ直列接続された抵抗お
よびコンデンサから成るように構成したので、抵抗およ
びコンデンサは外付け部品として高精度のものを選定す
ることができるから、発振周波数の精度を向上させるこ
とができる効果がある。

【００５５】請求項４記載の発明によれば、第１スイッ
チング素子および第２スイッチング素子がＭＯＳトラン
ジスタから成るように構成したので、主要部を集積回路
内に形成することが可能になるから、この発明に係るＣ
Ｒ発振回路をマイクロコンピュータなどに適用するのが
容易になる効果がある。

【００５６】請求項５記載の発明によれば、基準電位を
発振周波数のバラツキが極小になる範囲の値に設定する
ように構成したので、発振周波数精度の高いＣＲ発振回
路が得られる効果がある。

【００５７】請求項６記載の発明によれば、基準電位を
電源電圧の０．６倍から０．６６倍までの範囲に設定す
るように構成したので、高い発振周波数精度が得られる
基準電位の具体的な値が得られる効果がある。

【００５８】請求項７記載の発明によれば、Ｔ型フリッ
プフロップのＱ出力の“Ｈ”期間と反転Ｑ出力の“Ｈ”
期間との間にノンオーバーラップ部を設けるように構成
したので、発振周波数を精度良く安定に保つことが可能
になる効果がある。

【００５９】請求項８記載の発明によれば、Ｔ型フリッ
プフロップのＱ出力端子または反転Ｑ出力端子に後続し
て２入力ＡＮＤゲートおよび２入力ＮＯＲゲートを併置
し、前記端子出力を２分し、一方を前記２入力ＡＮＤゲ
ートおよび前記２入力ＮＯＲゲートに直接入力し、他方
を遅延回路を介して前記２入力ＡＮＤゲートおよび前記
２入力ＮＯＲゲートに入力するように構成したので、前
記Ｔ型フリップフロップのＱ出力の“Ｈ”期間と反転Ｑ
出力の“Ｈ”期間とがオーバーラップしないノンオーバ
ーラップ部を形成できるから、発振周波数を精度良く安
定に保つことが可能になる効果がある。

【図面の簡単な説明】

【図１】この発明の実施の形態１によるＣＲ発振回路
を示す図である。

【図２】図１に示すＣＲ発振回路のａ点の波形，ｂ点
の波形およびＴＦＦのＱ端子出力を示す図である。

【図３】この発明の実施の形態２によるＣＲ発振回路
の出力端子からの出力電圧Ｖｏの時間変化を示す図であ
る。

【図４】コンパレータの電圧判定誤差が１０ｍＶの場
合において基準電位Ｖ_ref を変化させたときのＲＣ遅延
時間誤差の例を示す図である。

【図５】基準電位Ｖ_ref （Ｖ）（電源電圧Ｖ_DD＝５Ｖ
時）を０．００Ｖから５．００Ｖまで変化させたときの
ＲＣ遅延時間ｔ（ｎｓ）および誤差率（％）をプロット
した図である。

【図６】図４の場合に比べてコンデンサＣの値を５倍
に設定した時の基準電位Ｖ_ref （Ｖ），ＲＣ遅延時間ｔ
（ｎｓ），ＲＣ遅延時間誤差（ｎｓ）および誤差率
（％）を示す図である。

【図７】電圧判定誤差が２倍の２０ｍＶに変化した場
合の基準電位Ｖ_ref（Ｖ），ＲＣ遅延時間ｔ（ｎｓ），
ＲＣ遅延時間誤差（ｎｓ）および誤差率（％）を示す図
である。

【図８】この発明の実施の形態３によるＣＲ発振回路
で使用されるＴ型フリップフロップ（ＴＦＦ）のＱ出力
および＊Ｑ出力の出力波形を示す図である。

【図９】ノンオーバーラップ対策を施したＴＦＦの回
路構成および各部の波形を示す図である。

【図１０】従来のＣＲ発振回路を示す図である。

【図１１】従来のＣＲ発振回路におけるｅ点の波形お
よびｆ点の波形を示す図である。

【図１２】従来のＣＲ発振回路で発生するＬ期間のバ
ラツキに起因する発振周波数の誤差を低減するために提
案されたＣＲ発振回路を示す図である。

【符号の説明】

１１第１ＣＲ回路（ＣＲ回路）、１３第２ＣＲ回路
（ＣＲ回路）、１６コンパレータ（電圧検出手段）、１
８Ｔ型フリップフロップ（切換手段）、Ｒ１，Ｒ２
抵抗、Ｃ１，Ｃ２コンデンサ、ＴＲ１，ＴＲ２ｎチ
ャネルＭＯＳトランジスタ（ＭＯＳトランジスタ、第１
スイッチング素子、第２スイッチング素子、切換手
段）、ＳＷ１，ＳＷ２スイッチ（第１開閉器、第２開
閉器、切換手段）、Ｖ_ref 基準電位。

Claims

【特許請求の範囲】

【請求項１】２個のＣＲ回路と、該２個のＣＲ回路の
充電電圧を交互に基準電位と比較し、基準電位と等しく
なった時点を検出する電圧検出手段と、該電圧検出手段
の検出結果に基づいて前記２個のＣＲ回路を互いに排他
的に充電状態または放電状態に切り換える切換手段とを
備えたＣＲ発振回路。
【請求項２】２個のＣＲ回路がそれぞれ固有の時定数
を有し充放電を行う第１ＣＲ回路および第２ＣＲ回路か
ら成り、電圧検出手段が前記第１ＣＲ回路または前記第
２ＣＲ回路の充電電圧と基準電位とを比較し、両者が等
しくなった時点でパルスを出力するコンパレータから成
り、切換手段が前記コンパレータからの出力パルスが入
力されるＴ型フリップフロップ、互いに連動し該Ｔ型フ
リップフロップのＱ出力および反転Ｑ出力によって前記
第１ＣＲ回路および前記第２ＣＲ回路の充放電を制御す
る第１スイッチング素子および第２スイッチング素子、
並びに、互いに連動し前記Ｔ型フリップフロップのＱ出
力および反転Ｑ出力によって前記第１ＣＲ回路と前記コ
ンパレータとの間の接続を制御する第１開閉器および前
記第２ＣＲ回路と前記コンパレータとの間の接続を制御
する第２開閉器とから成ることを特徴とする請求項１記
載のＣＲ発振回路。
【請求項３】第１ＣＲ回路および第２ＣＲ回路がそれ
ぞれ直列接続された抵抗およびコンデンサから成ること
を特徴とする請求項２記載のＣＲ発振回路。
【請求項４】第１スイッチング素子および第２スイッ
チング素子がＭＯＳトランジスタから成ることを特徴と
する請求項２記載のＣＲ発振回路。
【請求項５】基準電位を発振周波数のバラツキが極小
になる範囲の値に設定したことを特徴とする請求項１か
ら請求項４のうちのいずれか１項記載のＣＲ発振回路。
【請求項６】基準電位を電源電圧の０．６倍から０．
６６倍までの範囲に設定したことを特徴とする請求項１
から請求項４のうちのいずれか１項記載のＣＲ発振回
路。
【請求項７】Ｔ型フリップフロップのＱ出力の“Ｈ”
期間と反転Ｑ出力の“Ｈ”期間との間にノンオーバーラ
ップ部を設けたことを特徴とする請求項２から請求項６
のうちのいずれか１項記載のＣＲ発振回路。
【請求項８】Ｔ型フリップフロップのＱ出力端子また
は反転Ｑ出力端子に後続して２入力ＡＮＤゲートおよび
２入力ＮＯＲゲートを併置し、前記端子出力を２分し、
一方を前記２入力ＡＮＤゲートおよび前記２入力ＮＯＲ
ゲートに直接入力し、他方を遅延回路を介して前記２入
力ＡＮＤゲートおよび前記２入力ＮＯＲゲートに入力す
ることを特徴とする請求項２から請求項７のうちのいず
れか１項記載のＣＲ発振回路。