JPH1073627A - Ｉｃ試験装置の自己診断装置 - Google Patents

Abstract

(57)【要約】 【課題】 リレーの予防交換を可能とし、ＩＣ試験装置
の歩留りと稼働率の向上を期すＩＣ試験装置の自己診断
装置を提供する。 【解決手段】 タイミング発生器１２から発生するリレ
ー駆動タイミング信号をリレー制御回路６に入力し、ス
トローブ信号を波形制御部４に入力して、ドライバ１を
駆動してドライバ１の出力端に電圧を発生させ、かつリ
レー制御回路６により、リレーＲＹ１〜ＲＹ３を付勢、
消勢を行ってその接点Ｋ１〜Ｋ３を閉成、開成させたと
きのドライバ１の出力端の電圧の変化をコンパレータ２
に入力し、コンパレータ２の出力を波形制御回路４を駆
動するストローブ信号のタイミングをリレー駆動タイミ
ング信号に対応させてタイミング発生器１２から発生す
るストローブ信号のタイミングを変えて、ＣＰＵ１４で
論理判定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＩＣ（集積回
路）試験装置に使用しているリレーの劣化を検出し、リ
レーの故障による被測定ＩＣの誤判定、ＩＣ試験装置の
停止を未然に防止できるようにするために、リレー接点
の動作による電圧変化をコンパレータに入力して、コン
パレータの出力を論理判定するようにしたＩＣ試験装置
の自己診断装置に関する。

【０００２】

【従来の技術】ＩＣ試験装置に使用されているリレーの
故障は、接点の摩耗による乖離不良が多く、この乖離不
良が生じることにより、被測定ＩＣの誤判断や、ＩＣ試
験装置を停止させなけばならなくなり、ＩＣ試験装置の
稼働率が低下する。

【０００３】図３はリレーの接点の摩耗が発生し始めて
いることの検出が不可能な従来のＩＣ試験装置の構成を
示すブロック図である。この図３において中央演算処理
装置１４（以下、ＣＰＵという）はレジスタ８〜１１と
接続され、レジスタ８にはＣＰＵ１４からのドライバ１
を駆動するための信号が保持されるようになっている。

【０００４】レジスタ８は、ＣＰＵ１４からデータ・バ
スを通して送られてくるドライバ１を駆動するための波
形のデータを保持し、かつ波形制御部４に接続され、こ
の波形制御部４はレジスタ８に保持されている信号の波
形により駆動されて、ドライバ１の駆動制御を行うとと
もに、コンパレータ２でドライバ１の出力信号と期待信
号とを比較した結果の良否信号（ドライバ１の出力端に
おける信号から得られるリレーＲＹＩ〜ＲＹ３の良否信
号）の波形制御を行ってレジスタ８に保持するうように
なっている。レジスタ８に保持された良否信号はＣＰＵ
１４により読み出されるようになっている。

【０００５】上記ドライバ１の出力端には、リレーＲＹ
Ｉの接点Ｋ１が接続されている。リレーＲＹ１〜ＲＹ３
はリレー制御回路６により駆動されるようになってお
り、リレーＲＹ２の接点Ｋ２はドライバ１の出力端と定
電流負荷回路３の出力端との間に接続されている。

【０００６】リレーＲＹ３の接点Ｋ３は前記接点Ｋ１の
一端（出力側の一端）と直流特性測定器７の出力端との
間に接続されている。

【０００７】前記定電流負荷回路５を駆動するために、
ＣＰＵ１４によりデータ・バスを通してレジスタ９に定
電流負荷回路５の電流値が送られ、そこで保持し、レジ
スタ９に保持された電流値を定電流設定回路５に導入す
ることにより、定電流設定回路５で設定された定電流に
より、定電流付加回路３でリレーＲＹ２の接点Ｋ２を通
してドライバ１の出力端側に定電流が供給されるように
なっている。

【０００８】また、ＣＰＵ１４からデータ・バスを通し
てレジスタ１０にリレーＲＹ１〜ＲＹ３の接点Ｋ１〜Ｋ
３の接、断を設定するデータが保持されており、このレ
ジスタ１０に保持されたデータが上記のリレー制御回路
６に入力されるようになっており、このデータによりリ
レー制御回路６が駆動されて、各リレーＲＹ１〜ＲＹ３
を駆動するようになっている。

【０００９】さらに、ＣＰＵ１４からデータ・バスを通
して、レジスタ１１に直流特性測定器７を駆動する信号
が保持されており、この信号により直流特性測定器７が
駆動されて、リレーＲＹ３の接点Ｋ３に流れる接点Ｋ１
が開放のときにおける所定以上のリーク電流が接点Ｋ３
を通して流れるか否かを測定するようになっている。

【００１０】この直流特性測定器７はレジスタ１１に保
持された信号により、定電流を発生し、負荷（図３で
は、図示を省略しているが、回路１５に接続される）に
供給したときに発生する電圧を測定するとともに、定電
圧を発生し、上記負荷に印加したときに負荷に流れる電
流を測定する機能を有し、この２種の測定モードを有す
る。

【００１１】また、これらの測定時に直流特性測定器７
で負荷に定電圧を印加したときの測定電流値、負荷に定
電流を供給したときの測定電圧値を直流特性測定器７で
レジスタ１１に保持し、レジスタ１１で保持したこれら
の測定電流値、測定電圧値をＣＰＵ１４で読み出すよう
になっている。

【００１２】次に、この図３のＩＣ試験装置により、リ
レーＲＹ１〜ＲＹ３の故障検出の動作について説明す
る。

【００１３】リレーの故障検出は各リレーＲＹ１〜ＲＹ
３の各接点Ｋ１〜Ｋ３がオンのときの抵抗値、オフのと
きのリーク電流値が異常であることにより検出する。

【００１４】まず、リレーＲＹ１の接点Ｋ１がオンのと
きの抵抗値を確認する場合は、ＣＰＵ１４によりレジス
タ１０に保持されているリレーの接、断を設定するデー
タがリレー制御回路６に入力され、リレー制御回路６が
駆動して、リレー制御回路６により、リレーＲＹ１とＲ
Ｙ２とを付勢して、その各接点Ｋ１，Ｋ２を閉成する。

【００１５】接点Ｋ１が閉成されることにより、ドライ
バ１の出力端が回路１５と接続され、また、接点Ｋ２が
閉成されることにより、接点Ｋ１とＫ２が直列に接続さ
れることになる。

【００１６】次いで、レジスタ８に保持されているドラ
イバ１を駆動するためのドライバ波形設定データを波形
制御部４に入力させて、この波形制御部４により、ドラ
イバ１を駆動して、ドライバ１の出力端に一定の電圧、
例えば、０Ｖの電圧を出力させる。

【００１７】この状態で、レジスタ９に保持されている
電流値を定電流設定回路５に入力して、定電流設定回路
５を駆動し、定電流設定回路５から定電流負荷回路３を
経て接点Ｋ２に定電流を流す。

【００１８】この定電流により接点Ｋ１，Ｋ２に電圧降
下が生じ、ドライバ１の出力端において測定電圧０Ｖに
対して、ドライバ１の出力インピーダンスによる電圧降
下を加えた値がコンパレータ２の入力端に印加される。

【００１９】このとき、接点Ｋ１が正常に閉成していれ
ば、接点Ｋ１はその固有の接触抵抗を有するのみであ
り、接触抵抗は無視するのに等しい程度であるが、接点
Ｋ１の接触状況が異常、すなわち、接触不良状態であれ
ば、接触抵抗が無視できなくなる。

【００２０】このように、接点Ｋ１の接触状況に応じて
コンパレータ２の入力端に印加されるドライバ１の出力
インピーダンスによる電圧が変わる。この電圧の変化を
コンパレータ２で所定の期待波形と比較し、その比較結
果である良否信号を波形制御部４に入力し、波形制御部
４で所定の波形に変換し、レジスタ９に保持した後に、
ＣＰＵ１４でレジスタの内容から、接点Ｋ１の抵抗値の
確認を行い、接点Ｋ１の良否の判定を行う。

【００２１】次に、リレーＲＹ１の接点Ｋ１がオフのと
きのリーク電流を確認する場合について説明する。

【００２２】この場合には、レジスタ１０に保持されて
いるリレーＲＹ１〜リレーＲＹ３の接、断を設定するデ
ータによりリレー制御回路６を駆動してリレーＲＹ１，
ＲＹ２を消勢し、その接点Ｋ１，Ｋ２をともに開成し、
リレーＲＹ３を付勢し、その接点Ｋ３を閉じる。

【００２３】この状態で、レジスタ１１に保持されてい
る信号、すなわち、定電圧を直流特性測定器７に入力さ
せることにより、この直流特性測定器７を駆動して、直
流特性測定器７から定電圧を接点Ｋ３に印加する。

【００２４】このときの接点Ｋ３に流れる測定電流をこ
の直流特性測定器７で測定する。この場合、接点Ｋ１が
オフになるようにしており、接点Ｋ１が正常にオフにな
っていれば、接点Ｋ１によるリーク電流が接点Ｋ３を通
して直流特性測定器７に流入されないが、接点Ｋ１が正
常にオフになっていない場合には、リーク電流が接点Ｋ
３を通して、直流特性測定器７に流入される。

【００２５】このときの接点Ｋ３を通して流れる測定電
流値に相当する信号がレジスタ１１に保持され、レジス
タ１１に保持された信号をＣＰＵ１４に入力することに
より、ＣＰＵ１４でリーク電流が許容されるリーク電流
以下か、否かの判断を行い、その判断の結果、リーク電
流が許容されるリーク電流以下であれば、接点Ｋ１は正
常であると判断し、逆に許容されるリーク電流が異常で
あると判断された場合には、接点Ｋ１が不良であると判
断する。

【００２６】

【発明が解決しようとする課題】上記従来のＩＣ試験装
置に使用しているリレーの故障は、既に述べたように、
接点の消耗による乖離不良が多い。従来のＩＣ試験装置
では、リレーの接点のオン時の抵抗値の測定、接点のオ
フ時のリーク電流の測定を行うものであるから、リレー
の故障が起きる前に点検でリレーの接点の消耗が発生し
始めているような劣化状態を検出することは困難である
という課題があった。

【００２７】

【課題を解決するための手段】上記従来の課題を解決す
るために、この発明のＩＣ試験装置の自己診断装置は、
タイミング発生器１２から所定のタイミングを有する出
力により駆動されて劣化の測定対象となる被測定リレー
ＲＹ１〜ＲＹ３を付勢と消勢をしてドライバ１の出力端
を負荷Ｒ１に接続あるいは非接続状態にさせるリレー制
御回路６と、前記被測定リレーＲＹ１〜ＲＹ３の付勢と
消勢に応じて前記ドライバ１の出力端における前記被測
定リレーＲＹ１〜ＲＹ３のオン時間、バウンスの時間お
よびオフの時間に生じる波形と期待波形とを比較して出
力するコンパレータ２と、前記コンパレータ２の比較結
果から前記被測定リレーＲＹ１〜ＲＹ３の良否の論理判
定を行う中央演算処理装置１４と、を備えることを特徴
とする。

【００２８】

【発明の実施の形態】この発明のＩＣ試験装置の自己診
断装置によれば、タイミング発生器１２により所定のタ
イミングでリレー制御回路６を駆動して、リレー制御回
路６によりリレーＲＹ１〜ＲＹ３をオン、オフさせ、こ
のオン、オフに応じてドライバ１の出力端を負荷Ｒ１に
接続、あるいは非接続状態にする。

【００２９】ドライバ１の出力端が負荷Ｒ１に接続、あ
るいは非接続状態かに応じて、非測定リレーＲＹ１〜Ｒ
Ｙ３のオン時、バウンス時、オフ時にそれぞれ生じる波
形と期待波形とをコンパレータ２で比較し、コンパレー
タ２の比較結果を中央演算処理装置１４でリレーＲＹ１
〜ＲＹ３の良否の判定を行う。

【００３０】次に、この発明のＩＣ試験装置の自己診断
装置の実施の形態について図面に基づき説明する。図１
はこの発明の一実施の形態の構成を示すブロック図であ
る。この図１において、説明の簡略化のために、図３の
従来例と同一部分には、同一符号を付してその重複説明
を避け、図３とは異なる部分を主体に説明する。

【００３１】図１を図３と比較しても明らかなように、
図１では図３の構成に新たにタイミング発生器１２と、
レジスタ１３と、抵抗などによる負荷Ｒ１とが付加され
ている。

【００３２】レジスタ１３には、タイミング発生器１２
を駆動するための信号の他に、タイミング発生器１２か
ら出力するドライバ１を駆動するためのドライバ波形の
前縁、後縁のタイミング信号（時刻信号）およびコンパ
レータ２の出力と期待波形とを比較するタイミング（時
刻）とを決定するストローブ信号の設定データがＣＰＵ
１４からデータ・バスを通して送られるようになってお
り、この設定データがレジスタ１３に保持されるように
なっている。

【００３３】タイミング発生器１２がレジスタ１３に保
持されている信号により駆動されると、リレー駆動タイ
ミング信号がタイミング発生器１２からリレー制御回路
６に入力し、ストローブ信号が波形制御回路４に出力さ
れるようになっている。このストローブ信号の発生タイ
ミングを変化させることにより、リレー制御回路６で付
勢、消勢されるリレーＲＹ１〜ＲＹ３の接点Ｋ１〜Ｋ３
の動作により負荷Ｒ１に発生する波形を測定する。

【００３４】前記ドライバ１の出力端はリレーＲＹ１の
接点Ｋ１を介して負荷Ｒ１の一端に接続されており、こ
の負荷Ｒ１の他端は接地あるいは所定の回路に接続され
るようになっている。

【００３５】リレーＲＹ１〜ＲＹ３はそれぞれ接点Ｋ１
〜Ｋ３を有し、このうち、接点Ｋ３は前記接点Ｋ１と負
荷Ｒ１との接続点と直流特性測定器７の出力端との間に
接続されている。その他の構成は図３と同じである。

【００３６】次に、以上のように構成されたこの実施の
形態の動作について説明する。リレーの劣化の検出は、
ＣＰＵ１４によりレジスタ１３に保持されている信号に
より、タイミング発生器１２が駆動され、タイミング発
生器１２からストローブ信号が波形制御部４に出力され
る。

【００３７】このタイミング信号が波形制御部４に入力
されることにより、ＣＰＵ１４によりレジスタ８に保持
されているドライバ１を駆動するための波形のデータが
波形制御部４に入力される。これにより、波形制御部４
がドライバ１を駆動し、ドライバ１の出力端に例えば、
０Ｖの出力電圧を発生させる。

【００３８】次いで、タイミング発生器１２からリレー
駆動タイミング信号がリレー制御回路６に出力され、こ
のリレー駆動タイミング信号の発生タイミング、すなわ
ち、レジスタ１０に保持されている図２（Ａ）に示す駆
動信号、すなわち、リレーの接点の接、断を設定するデ
ータがリレー制御回路６に取り込まれ、リレー制御回路
６が駆動され、リレー制御回路６により、リレーＲＹ１
が励磁され、図２（Ｂ）に示すようにリレーＲＹ１の接
点Ｋ１が閉成される｛図２（Ｂ）の波形のオン時に閉
成｝。

【００３９】接点Ｋ１が閉成されるされることにより、
ドライバ１の出力端が接点Ｋ１を通して負荷Ｒ１に接続
される。

【００４０】ドライバ１の出力端が負荷Ｒ１に接続され
ることにより、負荷Ｒ１による電圧降下が生じ、その電
圧降下分、ドライバ１の出力端の電圧が降下する。

【００４１】ドライバ１の出力端の電圧はコンパレータ
２の入力端にも印加される。コンパレータ２はこの入力
端において、接点Ｋ１が閉じたときと、開いたときと、
バウンスしたときの電圧を比較する。

【００４２】この比較時のコンパレータ２の出力波形は
図２（Ｂ）に示すようになり、図２は前記接点Ｋ１のオ
ン、オフ時の波形の表示に加えて、このコンパレータ２
の出力波形も兼ねて表示しており、図２（Ｂ）のコンパ
レータ２の出力波形における時間Ｔ１は接点Ｋ１のオン
時間、時間Ｔ２は接点Ｋ２のバウンス時間、時間Ｔ３は
接点Ｋ１のオフ時間である。

【００４３】タイミング発生器１２からリレー制御回路
６に出力するストローブ信号の発生タイミングをこのオ
ン時間Ｔ１、バウンス時間Ｔ２、オフ時間Ｔ３に対して
順次変化させるとともに、このストローブ信号の発生タ
イミングの変化に対応してタイミング発生器１２から波
形制御回路４に出力するストローブ信号の発生タイミン
グを順次変化させて、オン時間Ｔ１、バウンス時間Ｔ
２、オフ時間Ｔ３をコンパレータ２の出力側で期待信号
の波形に対応する論理「１」、非期待信号の波形に対応
する論理「０」の判定を行うタイミングを順次変化させ
る。

【００４４】このようにして、期待信号の波形に対応す
る論理「１」と比較して、良否が変化する点ｔ１｛図２
（Ｂ）参照｝をＣＰＵ１４で測定し、同様にしてストロ
ーブ信号の発生タイミングの変化に対応して良否が変化
する点ｔ２，ｔ３をＣＰＵ１４で測定する。

【００４５】この測定の結果、上記リレーオン時間Ｔ
１、バウンス時間Ｔ２，オフ時間Ｔ３の値がリレーの規
格の範囲外の場合には、リレーが劣化していると、ＣＰ
Ｕ１４が判定する。同様の手順でリレーＲＹ２，ＲＹ３
の測定を行う。

【００４６】

【発明の効果】以上のように、この発明によれば、タイ
ミング発生器から出力されるストローブ信号の発生タイ
ミングを変えてリレー制御回路を駆動して被測定リレー
の付勢、消勢を行い、この付勢、消勢時に変えたタイミ
ングに対応して付勢、消勢時におけるドライバの出力端
の電圧の変化をコンパレータに入力し、コンパレータの
出力の論理判定をＣＰＵで行うようにして、リレーが故
障する前に劣化を検出するようにしたので、リレーの予
防交換ができ、リレーの故障による被測定ＩＣの誤判
定、ＩＣ測定装置の停止を未然に防止でき、ＩＣ試験装
置における歩留まりの向上、装置の稼働率が向上すると
いう効果がある。

【図面の簡単な説明】

【図１】この発明のＩＣ試験装置の自己診断装置の一実
施の形態の構成を示すブロック図である。

【図２】この発明のＩＣ試験装置の自己診断装置の動作
を説明するためのコンパレータの出力波形図である。

【図３】従来のＩＣ試験装置の構成を示すブロック図で
ある。

【符号の説明】 １ ドライバ ２ コンパレータ ３ 定電流負荷回路 ４ 波形制御部 ５ 定電流設定回路 ６ リレー制御回路 ７ 直流特性測定器 １２ タイミング発生器 ＲＹ１〜ＲＹ３ リレー Ｋ１〜Ｋ３ リレーの接点 Ｒ１ 負荷

Claims (1)

【特許請求の範囲】
1. 【請求項１】 タイミング発生器(12)から所定のタイミ
   ングを有する出力により駆動されて劣化の測定対象とな
   る被測定リレー(RY1)〜(RY3) を付勢と消勢をしてドラ
   イバ(1) の出力端を負荷(R1)に接続あるいは非接続状態
   にさせるリレー制御回路(6) と、 前記被測定リレー(RY1) 〜(RY3) の付勢と消勢に応じて
   前記ドライバ(1) の出力端における前記被測定リレー(R
   Y1) 〜(RY3) のオン時間、バウンスの時間およびオフの
   時間に生じる波形と期待波形とを比較して出力するコン
   パレータ(2) と、 前記コンパレータ(2) の比較結果から前記被測定リレー
   (RY1) 〜(RY3) の良否の論理判定を行う中央演算処理装
   置(14)と、を備えることを特徴とするＩＣ試験装置の自
   己診断装置。