JPH1074793A - 半導体装置と、半導体装置の製造方法と、半導体製造装置 - Google Patents

半導体装置と、半導体装置の製造方法と、半導体製造装置

Info

Publication number
JPH1074793A
JPH1074793A JP8231136A JP23113696A JPH1074793A JP H1074793 A JPH1074793 A JP H1074793A JP 8231136 A JP8231136 A JP 8231136A JP 23113696 A JP23113696 A JP 23113696A JP H1074793 A JPH1074793 A JP H1074793A
Authority
JP
Japan
Prior art keywords
lead
semiconductor element
semiconductor device
leads
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8231136A
Other languages
English (en)
Inventor
Masao Matsuura
雅夫 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8231136A priority Critical patent/JPH1074793A/ja
Publication of JPH1074793A publication Critical patent/JPH1074793A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体装置のサイズの半導体素子のサイ
ズに対する大きさを従来よりも小さくし、半導体装置を
用いた電子機器等の高密度実装化を可能にし、使用材料
価格の低減を図り、半導体素子の電極引き出し経路をよ
り短くして該経路に寄生する寄生抵抗、寄生インダクタ
ンス等の低減を図ることにより高周波特性の改善を図
り、更には、電極引き出し経路に接続劣化要因が生じな
いようにする。 【解決手段】 半導体素子1の各電極パッド2に外部端
子を成すリード6が接続されてなる。リードは半田
(5)付けで接続しても良いし、アルミニウムバンプ3
7付きリード36を該バンプ37を介して接続するよう
にしても良い。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置と、そ
の製造方法と、その製造方法の実施に用いる半導体製造
装置に関する。
【0002】
【従来の技術】半導体装置は、一般に、複数の半導体装
置分のリードを一体に形成したリードフレームを用い、
該リードフレームの各ダイパッドに半導体素子をダイボ
ンディングし、次いで、各半導体素子の各電極と、それ
に対応する各インナーリードとの間をコネクトワイヤで
接続するワイヤボンディングをし、その後、各半導体素
子を樹脂封止し、封止樹脂パッケージに必要なマークの
形成を行い、しかる後、リードフレームの不要部分をカ
ットすることにより個々の半導体装置に分離するという
ように製造される。その時、各アウターリードの成形も
行われる。
【0003】その後、電気的特性の検査及び外観形状検
査が行われ、合格したものが製品として出荷される。
【0004】
【発明が解決しようとする課題】ところで、上述した従
来の半導体装置製造技術によれば、半導体素子のチップ
サイズに比してそれを封止する封止樹脂パッケージのサ
イズが相当に大きく、サイズが数倍になり、そのため、
ユーザーの半導体装置を用いた電子製品の高密度実装化
を制約するという問題を有していた。
【0005】また、上述した従来の半導体装置によれ
ば、半導体素子の電極が、コネクトワイヤ、リードフレ
ームのインナーリード及びアウターリードを介して樹脂
パッケージに電気的に導出され、電極からアウターリー
ドの先端に至る距離が長く、その間の寄生抵抗、寄生イ
ンダクタンスの存在により高周波特性が劣化するという
問題もあった。
【0006】更に、上述した従来の半導体装置によれ
ば、リードフレームや金線(コネクトワイヤ)等高価な
材料を用い、また、パッケージを成す樹脂の使用量が多
いので、材料費が高く、そのことが半導体装置の低価格
化を制約する要因になっているという問題もあった。ま
た、金線が接続される電極パッドはアルミニウム蒸着層
で形成され、金とアルミニウムとは互いに接続されると
金属間化合物をつくり接続性劣化要因となり、信頼性の
低下要因となるという問題もあった。
【0007】本発明はこのような問題点を解決すべく為
されたものであり、半導体装置のサイズの半導体素子の
サイズに対する大きさを従来よりも小さくし、半導体装
置を用いた電子機器等の高密度実装化を可能にし、使用
材料価格の低減を図り、半導体素子の電極引き出し経路
をより短くして該経路に寄生する寄生抵抗、寄生インダ
クタンス等の低減を図ることにより高周波特性の改善を
図り、更には、電極引き出し経路に接続劣化要因が生じ
ないようにすることを目的とする。
【0008】
【課題を解決するための手段】請求項1の半導体装置
は、半導体素子の各電極パッドに外部端子を成すリード
が接続されてなることを特徴とする。
【0009】従って、請求項1の半導体装置によれば、
半導体素子の各電極パッドに直接リードが外部端子とし
て接続されているので、半導体素子の電極と外部端子に
至る距離を短くすることができ、延いてはそこに寄生す
る寄生抵抗、寄生インダクタンス等を小さくして高周波
特性を改善することができる。
【0010】そして、リードフレームやコネクトワイヤ
を使用しないので、材料費を低くすることができる。
【0011】また、半導体素子を樹脂で封止する場合に
おいても、電極パッドに直接接続されたリードが露出す
るように封止すれば良いので、封止樹脂の厚さを従来よ
りも相当に薄くすることができる。また、チップ面積に
近い面積で樹脂封止ができる。従って、半導体装置のサ
イズの半導体素子のサイズに対する大きさを従来よりも
小さくし、半導体装置を用いた電子機器等の高密度実装
化を可能にする。また、封止樹脂の厚さを薄くすること
ができるので、樹脂の使用量も少なくすることができ、
そのことも使用材料価格の低減要因になる。
【0012】請求項7の半導体装置の製造方法は、各リ
ードの一端側にバンプを形成し、各リードと各電極パッ
ドとの接続を上記バンプを介して為した半導体装置の製
造方法であって、各リードの半導体素子の各電極パッド
へのバンプを介しての接続を、超音波振動ボンディング
法により行うことを特徴とする。
【0013】従って、請求項7の半導体装置の製造方法
によれば、単に、超音波ボンディングすることによりリ
ードを半導体素子の電極パッドにバンプを介して接続す
ることができ、リードフレームやコネクトワイヤを用い
ない半導体装置を簡単に製造することができる。
【0014】請求項8の半導体製造装置は、請求項7記
載の半導体装置の製造に用いる半導体製造装置であっ
て、バンプ付きリードを多数本一体に形成したリードア
レイから個々のリードに分離するリード分離手段と、分
離されたリードを真空吸着してボンディングステージ上
に搬送し、リードのバンプを半導体素子の電極パッド上
に位置させて超音波振動によるリードボンディングに供
するリード保持手段と、リードをそのバンプを介して半
導体素子の電極パッド上に加圧し超音波振動を与えるキ
ャピラリとを有することを特徴とする。
【0015】従って、請求項8記載の半導体製造装置に
よれば、リードアレイから個々のリードをリード分離手
段により分離し、そのリードアレイから分離されたリー
ドをリード保持手段により保持してリードボンディング
に供し、キャピラリにより超音波ボンディングでバンプ
を介して半導体素子の電極パッドに接続することがで
き、請求項7記載の半導体装置の製造が可能になる。
【0016】
【発明の実施の形態】以下、本発明を図示実施の形態に
従って詳細に説明する。図1(A)、(B)は本発明半
導体装置の第1の実施の形態を示すもので、(A)は断
面図、(B)は斜視図である。
【0017】図において、1は半導体素子(LSIチッ
プ)、2はアルミニウムからなる配線膜の電極パッド
で、その表面には例えばニッケルからなるバッファメタ
ル層が形成されている。4は半導体素子1の表面を覆う
オーバーコート膜、5は外部端子を成すリード6の一端
を電極パッド2に接続する半田である。該リード6は例
えば銅を母材としその表面に例えばニッケルをメッキし
てなり、その一端を半導体素子1の表面に平行に且つ外
側に伸びる向きで半田付けされており、該半田付けされ
た部分から稍外側に寄った位置にて垂直に上側に曲折さ
れている。7は半導体素子1を収納する例えばプラスチ
ックからなるケース、8は該ケース7内にて半導体素子
1をポッティングにより封止する樹脂である。該樹脂8
によりリード6の外端部が露出するように封止されてい
る。6aはリード6の樹脂8から突出した部分である。
【0018】半導体素子1の各電極パッド2に直接リー
ド6が外部端子として接続されているので、半導体素子
1の電極2と外部端子6に至る距離を短くすることがで
き、延いてはそこに寄生する寄生抵抗、寄生インダクタ
ンス等を小さくして高周波特性を改善することができ
る。
【0019】そして、リードフレームやコネクトワイヤ
を使用しないで製造することができるので、材料費を低
くすることができる。
【0020】また、半導体素子1の樹脂8による封止に
関して、電極パッド2に直接接続されたリード6の外端
部6aが露出するように封止すれば良いので、封止樹脂
8の厚さを従来よりも相当に薄くすることができる。ま
た、チップ面積に近い面積で樹脂封止ができる。従っ
て、半導体装置のサイズの半導体素子1のサイズに対す
る大きさを従来よりも小さくし、半導体装置を用いた電
子機器等の高密度実装化を可能にする。また、封止樹脂
8の厚さを薄くすることができるので、樹脂の使用量も
少なくすることができ、そのことも使用材料価格の低減
要因になる。
【0021】そして、フリップチップと同様にして配線
基板等に組み付けることができる。つまり、フリップチ
ップ構造の半導体装置の代替品にすることができる。そ
して、アルミニウムからなる電極パッド2に金線からな
るコネクトワイヤをワイヤボンディングするということ
がないので、金属間化合物をつくって接続劣化要因にな
るという問題がない。そして、フリップチップと同様に
して配線基板に取り付けることができる。
【0022】
【実施例】図2は図1に示した実施の形態の一つのバリ
エーションである実施例を示す斜視図である。本実施例
は、各リード6の樹脂8から露出した部分6aを隣接リ
ード毎に反対側に曲折することにより千鳥型にしたもの
であり、このようにするのは同じ端子数で外部端子間ピ
ッチを広くすることができるからである。
【0023】図3(A)乃至(D)、(d)は図1又は
図2に示した半導体装置の製造方法の概略を工程順に示
すものである。先ず、図3(A)に示すように、半導体
素子1の各電極パッド2にリード6の一端を半田付けす
る。次に、図3(B)に示すように、半田付けされた各
リード6の外端部6aを曲折する。次に、図3(C)に
示すように、ケース7内に半導体素子1を収納した状態
で樹脂8をポッティングにより封止する。その後、図3
(D)に示すように、リード6の外端部6aの先端をカ
ットするか、或いは図3(d)に示すように、リード6
の外端部6aを曲折して千鳥型配列にする。
【0024】その後、電気的特性の検査及び外観形状検
査が行われ、合格したものが製品として出荷されること
は従来の場合と異なるところはない。
【0025】尚、図3(C)に示すようにケース7内に
て半導体素子1を樹脂8によりポッティングにより封止
するのではなく、ケースを用いず、半導体素子1を樹脂
8中にディッピングすることにより樹脂8により封止す
るようにしても良い。ポッティング法によれば、ケース
7により外形をかなり高精度に規定することができる
が、ケース7が必要となる。それに対し、ディッピング
法によれば、ケース7が不要で、材料費が安くできると
いう利点がある。図4はディッピング法により樹脂封止
した半導体装置(本発明半導体装置の第2の実施の形
態)の断面図である。
【0026】図5(A)乃至(G)はリード6の半導体
素子1の電極パッド2への半田付けの方法を順に示す図
である。
【0027】(A)先ず、電極パッド2上に半田層5を
形成する。半田層5の形成方法としては3種あり、第1
の方法は、ウェハ工程で最上のメタル層に半田を蒸着す
ることにより形成する方法であり、第2の方法はディス
ペンサ10により半田を供給することにより形成する方
法である。
【0028】第3の方法は、半田引き延ばしステージ1
1上に半田ペーストを供給してそれを薄く引き延ばすこ
とにより半田ペースト膜12を形成しておき、そこから
半田ペーストを半田転写治具13に着け、それを電極パ
ッド2上に転写することにより形成する方法である。図
5(A)はこれ等3種類の方法を示している。
【0029】(B)次に、銅を母材としその表面をニッ
ケルでメッキした線状のリード6をリール等に巻き付け
たものを用意しておき、ホルダー14によりその先端部
を引き出し、半導体素子1の電極パッド2上に位置決め
する。この位置決めはボンダーの位置検出機構により行
う。尚、15は線状のリード6を所定の長さにカットす
るカッターである。図5(B)は位置決めした状態を示
す。
【0030】(C)次に、その位置決めを終えたリード
5の先端が位置された電極パッド2上にレーザビームを
照射することにより半田層を加熱して半田付けを行う。
この半田付けは不活性ガス雰囲気中あるいは還元性ガス
雰囲気中において行われる。レーザビームの照射は1回
乃至複数回行われ、その照射を止めると半田が固まり、
半田付けが終了する。16はレーザスポットであり、図
5(C)はレーザビーム照射による半田付け時の状態を
示す。
【0031】(D)次に、線状のリード6を半田付けさ
れた先端から所定の長さのところでカッター15により
カットする。これにより一つのリード6の半田付けを終
了する。
【0032】(E)その後、図5(A)乃至(D)に示
す動作を繰り返し一辺の全リード6の半田付けを終える
と、半導体素子1を90度回転し、その隣の辺のリード
6の半田付けを行うというようにして各辺のリード6付
けが終わる毎に半導体素子1の90度回転を行う。図5
(E)は一つの半導体素子1に対する全部のリード6の
半田付けを終了した状態を示す。
【0033】(F)次に、図5(F)に示すように、一
つの辺の全リード6の先端部を押さえ型17で押さえた
状態で曲げ型18によりそのリード6の外端部側を上側
を向くように90度曲げる。
【0034】(G)一つの辺のリード曲げが終わると半
導体素子1を90度回転し次の辺のリード曲げを行うと
いうようにして順次各辺のリード曲げを続け、4辺全部
について行うとリード曲げが終わる。図5(F)はリー
ド曲げ終了時の状態を示す。
【0035】図6は上記カッターによるリード6切断動
作をより詳細に示す切断動作説明図である。半田付けが
終わると、カッター15によりリード6を挟み込みによ
り切断する。すると、ホルダー14はワイヤ状のリード
6をクランプした状態で後退する(リール側に移動す
る)ことによりリード先端をカッター15から稍離す。
その後、カッター15を開放状態にし、次いで、ワイヤ
状のリード6をホルダー14により一定量送り出し、該
リード6を位置合わせする。その後、半田付けが行われ
ることになる。尚、実際のカット機構は、ボンディング
済リードと干渉しないように設置される。
【0036】図7はレーザビームの照射によりカットす
る場合の動作を説明する切断動作説明図である。図6に
示すカットはメカニカルカット法であるが、レーザビー
ムを照射することによりカットするようにしても良いの
である。具体的には、半田付けの終了後レーザビームを
照射してリード6を所定の長さのところで切断してカッ
トし、カットした後ホルダー14によりワイヤ状のリー
ド6を所定量送り出す。その後、位置合わせして半田付
けをすることはいうまでもない。
【0037】図8(A)乃至(D)はケース内にてポッ
ティングにより樹脂封止する場合を順に示す断面図であ
る。先ず、図8(A)に示すように、真空吸着パッド2
0によりリード折り曲げ済みの半導体素子1を吸着し、
図8(B)に示すように、その半導体素子1をケース
(例えばプラスチックからなる。)7内に収納する。次
に、図8(C)に示すように、そのケース7に樹脂8を
ディスペンサ21により供給する。その後、熱処理(キ
ュアリング)を経て樹脂が硬化する。図8(D)は硬化
して完成した状態を示す。
【0038】図9(A)乃至(C)はケースを用いない
でディッピングにより樹脂封止する場合を順に示す断面
図である。先ず、図9(A)に示すように、メカニカル
ハンド22によりリード折り曲げ済みの半導体素子1を
そのリード6の外端部にてつかみ、図9(B)に示すよ
うに、溶融状態にある樹脂8中にその半導体素子1を直
接浸漬し、図9(C)に示すように、半導体素子1を引
き上げると、半導体素子1は樹脂の被膜8で覆われた状
態になる。その後、加熱処理してその樹脂の被膜8を硬
化させ、しかる後、図9(D)に示すように、メカニカ
ルハンド22から半導体素子1を開放する。
【0039】尚、ディッピング法によれば、ケースを用
いないので、半導体装置の外形寸法の均一化が難しいと
いう面があるが、しかし、ケースを用いない分半導体装
置の外形寸法を小さくすることができるという利点があ
り、また、半導体装置のチップサイズ毎にそれと整合の
とれたサイズの異なるケースを用意するという面倒さが
なくなるという利点もある。製造設備においてチップサ
イズが変更される度にプラスチックケースのローディン
グ部を品種変更に伴う段取りをすることは面倒なことで
あるが、ディッピング法によれば、そのような面倒さか
ら開放される。勿論、ケースを用いてポッティングする
方法においても、チップサイズ毎に異なるサイズのケー
スを用意するのではなく、チップサイズをグループ化
し、同一グループ内のものにおいてはチップサイズが異
なっても共通のケースを用いるようにすると、段取り頻
度を少なくすることができる。しかし、その場合には、
ケースサイズ(半導体装置外形サイズ)が半導体素子の
サイズに対して必要以上に大きくなってしまうものも生
じてしまう。これではCSP(チップサイズパッケー
ジ)の理想から離れてしまうことになる。しかし、ディ
ッピング法によれば、そのようなおそれは全くない。即
ち、ディッピング法によれば、段取りの面倒くささが少
なく、半導体装置を半導体素子のサイズに対して最小限
のサイズにつくることができ、CSPの理想を実現する
ことができる。
【0040】図10は樹脂封止後のリード加工方法(ス
トレート切断配列加工方法)の説明図であり、リード6
の外端部6aの先端部をカッター23によりカットして
所定の長さにする。これにより、リード6aがバンプの
如くになり、半導体装置はフリップチップタイプの代替
品となり得る。
【0041】図11は千鳥型配列にリード6aの成形を
する加工方法の説明図であり、曲げ型24を用いて、2
5に示す軌跡に沿って移動させることにより順次リード
外端部6aを曲げる。
【0042】図12は上記半導体装置の製造設備をイン
ライン化したものを示すものであり、レーザビーム照射
ボンディング機構以外は極めて安価で小型な機構にでき
る。
【0043】
【発明の実施の形態】図13(A)乃至(C)は本発明
半導体装置の第3の実施の形態を示すもので、(A)は
断面図、(B)は半導体素子形成側の面を下向きにした
斜視図、(B)は半導体素子形成側の面を上向きにした
斜視図側のである。図面において、1は半導体素子、2
は配線膜、4はオーバーコート膜、36はアルミニウム
バンプ37付きリードで、半導体装置の外部端子を成
す。該リード36は銅を素材とし、予めバンプ37形成
部以外の部分にニッケルや半田やパラジウム等をメッキ
しておき、先端にアルミニウムバンプ37を形成したも
のであり、該バンプ37が配線膜2の電極パッドに超音
波ボンディングによりボンディングされている。尚、後
で詳述するが、リード36は製造の便宜上バラバラに製
造しておくのではなく、複数のリードを多数一体化した
リードアレイを用意し、リードの超音波ボンディングを
するときに一つずつリードを分離してボンディングに供
するようにしている。
【0044】38は例えばプラスチックからなる補強
板、8aは半導体素子1の表面側をリードのバンプと電
極部を保護するように補強板38を含め封止する樹脂で
あり、8bは半導体素子1の側面及び底面をディッピン
グにより封止する樹脂である。36aはリード36の封
止樹脂8から外部に露出した部分で、本例では千鳥型に
配置されている。
【0045】
【実施例】図14は図13の半導体装置の一つのバリエ
ーションである実施例を示す断面図で、ケース7を用い
てのポッティングによる樹脂8cにより半導体素子1の
側面、底面を封止されている点でのみ図13の半導体装
置と異なる。
【0046】図13、図14に示した半導体装置は、半
導体素子1の各電極パッドにリード36がそのバンプ3
7にてボンディングされ、該リード36自身が外部端子
を成しているので、半導体素子1の電極と外部端子に至
る距離を短くすることができ、延いてはそこに寄生する
寄生抵抗、寄生インダクタンス等を小さくして高周波特
性を改善することができる。しかも、リード36をバン
プ37にて常温における超音波ボンディングにより半導
体素子1の電極パッドにボンディングするので、半導体
素子1に熱的に大きな負荷をかけることなくボンディン
グすることができる。従って、半導体素子1の劣化、信
頼性の低下を低減することができる。
【0047】そして、リードフレームやコネクトワイヤ
を使用しないので、材料費を低くすることができる。
【0048】また、半導体素子1樹脂8で封止するにあ
たっても、電極パッドに直接接続されたリード36が露
出するように封止すれば良いので、封止樹脂8の厚さを
従来よりも相当に薄くすることができる。また、チップ
面積に近い面積で樹脂封止ができる。従って、半導体装
置のサイズの半導体素子のサイズに対する大きさを従来
よりも小さくし、半導体装置を用いた電子機器等の高密
度実装化を可能にする。また、封止樹脂の厚さを薄くす
ることができるので、樹脂の使用量も少なくすることが
でき、そのことも使用材料価格の低減要因になる。
【0049】図15(A)乃至(D)は複数のリード3
6を一体化したリードアレイ39を示すもので、(A)
は概略平面図、(B)は拡大平面図、(C)は拡大側面
図、(D)は別の例の拡大平面図である。個々のリード
の平面形状には種々のものが考えられ、(B)、(D)
に示すものは飽くまで各別の例を示しているに過ぎな
い。40はノッチで、リードアレイ39から個々のリー
ド36を分離し易くするためのものである。
【0050】図16(A)乃至(F)はバンプ付きリー
ド36のボンディング工程を工程順に示す平面図であ
る。先ず、図16(A)に示すように、リード分離ステ
ージ41上のリードアレイ39から分離された一つのリ
ード36をリード吸着押さえ冶具42にて真空吸着す
る。
【0051】そして、そのリード36をその先端(バン
プのある方)が略半導体素子1の電極パッド上に位置す
るところまで搬送する。
【0052】次に、図16(B)に示すように、ボンデ
ィングステージ43上で電極パッドとリード36のアル
ミニウムバンプ(37)との位置合わせを行う。次に、
図16(C)に示すように、キャピラリ44(図16で
は便宜上水平に向いているように描かれているが、実際
には垂直の向きである。)により超音波エネルギーをリ
ード36先端部に加える。すると、アルミニウムバンプ
とアルミニウム電極パッドとが結合する。バンプ及び電
極パッドはきちんと一直線上に位置するようにしてボン
ディングしないと良好なボンディングができない。次
に、図16(D)に示すように、半導体素子1が横送り
され、次のリード36のボンディングが可能な位置まで
移動される。同時にリード分離ステージ41も次のリー
ド36をピックアップする位置まで移動する。そして、
図16(A)乃至(D)に示す動作を繰り返し、半導体
素子1の一辺分のリード36の接続が終わるとその半導
体素子1が90度回転され、図16(E)に示すように
新しい一辺分のアルミニウム電極バンプのファーストボ
ンディング位置の位置出しが行われ、そして、その辺の
リード36のボンディングが行われる。このようにし
て、図16(F)に示すように全辺のリード36のボン
ディングが終了するとリード付け完了状態になる。
【0053】図17及び図18はバンプ付きボンディン
グ機構の概要を示すもので、図17は平面図、図18は
左側面図である。
【0054】半導体素子1は真空吸着等によりピックア
ップされてチップ固定ステージ52上に搬送され、そこ
に真空吸引により位置が固定される。破線引き出し線位
置Aでチップをステージに載せ、実線引き出し線位置B
でリードボンディングを行う。
【0055】そして、一辺のリードボンディングが全部
終わると、ステージ52が横方向に移動してCの位置に
て90度回転し、Bの位置に戻り、その後、次の一辺の
リードボンディングが行われる。尚、ステージ52を横
方向に移動するのではなく、下方に移動させ、そこで9
0度回転させた後、元の位置まで上昇させ、そこで、次
の辺のリードボンディングを行うようにするようにして
も良い。そして、四辺全部のリードボンディングを終え
た半導体素子1は収納トレー53に収納される。
【0056】一方、リードアレイ39は多数個積層状態
でボンディング機構にセットされ、1個ずつリードアレ
イ吸着押さえ冶具54によりリード分離ステージ41上
に搬送される。
【0057】リード分離ステージ41上に搬送されたリ
ードアレイ39はリードアレイ押さえ冶具54により押
さえられた状態で折曲げ冶具55によりノッチ40(図
15参照)にて折曲げられることにより切断され、個々
のリード36に分離される。分離された各リード36は
Aの位置に臨むところで位置出しされ、リード吸着押さ
え冶具42により真空吸着されてボンディングステージ
43上に搬送される。ここで半導体素子1の電極パッド
とリード36のアルミニウムバンプ37との位置合わせ
が行われ、その位置合わせ終了後、キャピラリ44によ
り超音波エネルギーが加えられ、半導体素子1のアルミ
ニウム配線とリード36のアルミニウムバンプ37とが
接続される。半導体素子1は次の電極がリード36の接
続が為され得るように電極配置ピッチ分横送りされると
共に、リード36が置かれたステージもリード1本分の
ピッチ送りが為される。そして、上述の動作の繰り返し
により半導体素子1の全電極とリード36との接続が行
われるのである。図18の右下部分にはボンド(ボンデ
ィング)済み素子1の拡大断面を示す。
【0058】次に、バンプ37を介して半導体素子1の
電極にボンディングされたリード36の折曲げについて
図19(A)乃至(D)に従って説明する。先ず、図1
9(A)に示すように、ディスペンサ56によりリード
付け済み半導体素子1の表面に樹脂8aを塗布し、次い
で、図19(B)に示すように、例えばプラスチックか
らなる補強板38を取り付け、そして樹脂8aを硬化さ
せる。この図19(A)、(B)の工程はリード36の
折曲げによりリード36の電極との接続部に負荷がかか
って接続強度が劣化するのを防止するための補強を行う
ものである。
【0059】次に、図19(C)に示すように、半導体
素子1上の上記補強板38の一辺を押さえ板57により
押さえることによりリード36の電極との接続部の浮き
上がりを防止した状態で曲げ冶具58により一つの辺の
リード36を一斉に折曲げる。一つの辺の折曲げが終わ
ると半導体素子1を90度回転させ、同じ動作を繰り返
し、全部の辺について折曲げが終了すると図19(D)
に示すようになる。
【0060】尚、補強板38の取付は、リード36のア
ルミニウムバンプ37の接続強度がリード36の折曲げ
ストレスよりも充分に強い場合には必要ではない。この
場合には、リード36の先端部上を直接押さえ冶具で押
さえて折曲げ冶具による折曲げをすれば良い。
【0061】また、リード36の折曲げは半導体素子一
辺分一括して行うようにしても良いが、リード一本毎に
行うようにしても良い。
【0062】
【発明の効果】請求項1の半導体装置によれば、半導体
素子の各電極パッドに直接リードが外部端子として接続
されているので、半導体素子の電極と外部端子に至る距
離を短くすることができ、延いてはそこに寄生する寄生
抵抗、寄生インダクタンス等を小さくして高周波特性を
改善することができる。
【0063】そして、リードフレームやコネクトワイヤ
を使用しないので、材料費を低くすることができる。
【0064】また、半導体素子を樹脂で封止する場合に
おいても、電極パッドに直接接続されたリードが露出す
るように封止すれば良いので、封止樹脂の厚さを従来よ
りも相当に薄くすることができる。また、チップ面積に
近い面積で樹脂封止ができる。従って、半導体装置のサ
イズの半導体素子のサイズに対する大きさを従来よりも
小さくし、半導体装置を用いた電子機器等の高密度実装
化を可能にする。また、封止樹脂の厚さを薄くすること
ができるので、樹脂の使用量も少なくすることができ、
そのことも使用材料価格の低減要因になる。
【0065】請求項7の半導体装置の製造方法によれ
ば、単に、超音波ボンディングすることによりリードを
半導体素子の電極パッドにバンプを介して接続すること
ができ、リードフレームやコネクトワイヤを用いない半
導体装置を簡単に製造することができる。
【0066】請求項8記載の半導体製造装置によれば、
リードアレイから個々のリードをリード分離手段により
分離し、そのリードアレイから分離されたリードをリー
ド保持手段により保持してリードボンディングに供し、
キャピラリにより超音波ボンディングでバンプを介して
半導体素子の電極パッドに接続することができ、請求項
7記載の半導体装置の製造方法の実施が容易になる。
【図面の簡単な説明】
【図1】(A)、(B)は本発明半導体装置の第1の実
施の形態を示すもので、(A)は断面図、(B)は斜視
図である。
【図2】図1に示した実施の形態の一つのバリエーショ
ンである実施例を示す斜視図である。
【図3】(A)乃至(D)、(d)は図1又は図2に示
した半導体装置の製造方法の概略を工程順に示す図であ
る。
【図4】ディッピング法により樹脂封止した半導体装置
(本発明半導体装置の第2の実施の形態)の断面図であ
る。
【図5】(A)乃至(G)はリード6の半導体素子1の
電極パッド2への半田付けの方法を順に示す図である。
【図6】カッターによるリード切断動作をより詳細に示
す切断動作説明図である。
【図7】レーザビームの照射によりカットする場合の動
作を説明する切断動作説明図である。
【図8】(A)乃至(D)はケース内にてポッティング
により樹脂封止する場合を順に示す断面図である。
【図9】(A)乃至(D)はケースを用いないでディッ
ピングにより樹脂封止する場合を順に示す断面図であ
る。
【図10】樹脂封止後のリード加工方法(ストレート切
断配列加工方法)の説明図である。
【図11】千鳥型配列にリードの成形をする加工方法の
説明図である。
【図12】半導体装置の製造設備をインライン化したも
のを示す図である。
【図13】(A)乃至(C)は本発明半導体装置の第3
の実施の形態を示すもので、(A)は断面図、(B)は
半導体素子形成側の面を下向きにした斜視図、(B)は
半導体素子形成側の面を上向きにした斜視図である。
【図14】図13の半導体装置の一つのバリエーション
である実施例を示す断面図である。
【図15】複数のリード36を一体化したリードアレイ
を示すもので、(A)は概略平面図、(B)は拡大平面
図、(C)は拡大側面図、(D)は別の例の拡大平面図
である。
【図16】(A)乃至(F)はバンプ付きリードのボン
ディング工程を工程順に示す平面図である。
【図17】バンプ付きボンディング機構の概要を示す平
面図である。
【図18】バンプ付きボンディング機構の概要を示す左
側面図である。
【図19】(A)乃至(D)はバンプを介して半導体素
子の電極にボンディングされたリード36の折曲げの説
明図である。
【符号の説明】
1・・・半導体素子、2・・・電極パッド、5・・・半
田、6・・・リード、6a・・・リードの外部に露出し
た部分、7・・・ケース、8・・・樹脂、8a、8b・
・・樹脂、 36・・・バンプ付きリード、37・・・
リード。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/50 H01L 21/92 621A

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子の各電極パッドに外部端子を
    成すリードが接続されてなることを特徴とする半導体装
    置。
  2. 【請求項2】 各リードと各電極パッドとの接続が半田
    付けにより為されてなることを特徴とする請求項1記載
    の半導体装置。
  3. 【請求項3】 各リードの一端側にバンプが形成され、 各リードと各電極パッドとの接続が上記バンプを介して
    為されてなることを特徴とする請求項1記載の半導体装
    置。
  4. 【請求項4】 半導体素子が樹脂により各リードの外端
    部が露出するように封止されてなることを特徴とする請
    求項1、2又は3記載の半導体装置。
  5. 【請求項5】 半導体素子を封止する樹脂がケース内に
    納められてなることを特徴とする請求項4記載の半導体
    装置。
  6. 【請求項6】 各リードの外端部が千鳥型に配列されて
    なることを特徴とする請求項1、2、3、4又は5記載
    の半導体装置。
  7. 【請求項7】 一端側にバンプを形成された各リードの
    半導体素子の各電極パッドへのバンプを介しての接続
    を、超音波振動ボンディング法により行うことを特徴と
    する請求項3記載の半導体装置の製造方法。
  8. 【請求項8】 バンプ付きリードを多数本一体に形成し
    たリードアレイから個々のリードに分離する手段と、 分離されたリードを真空吸着してボンディングステージ
    上に搬送し、リードのバンプ側の端部をボンディング位
    置にて超音波振動によるボンディングに供するリード保
    持手段と、 リードをそのバンプを介して半導体素子の電極パッド上
    に加圧し超音波振動を与えるキャピラリと、 を有することを特徴とする請求項7記載の半導体装置の
    製造に用いる半導体製造装置。
JP8231136A 1996-08-30 1996-08-30 半導体装置と、半導体装置の製造方法と、半導体製造装置 Pending JPH1074793A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8231136A JPH1074793A (ja) 1996-08-30 1996-08-30 半導体装置と、半導体装置の製造方法と、半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8231136A JPH1074793A (ja) 1996-08-30 1996-08-30 半導体装置と、半導体装置の製造方法と、半導体製造装置

Publications (1)

Publication Number Publication Date
JPH1074793A true JPH1074793A (ja) 1998-03-17

Family

ID=16918854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8231136A Pending JPH1074793A (ja) 1996-08-30 1996-08-30 半導体装置と、半導体装置の製造方法と、半導体製造装置

Country Status (1)

Country Link
JP (1) JPH1074793A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008512876A (ja) * 2004-09-13 2008-04-24 インターナショナル レクティファイアー コーポレイション 半導体パッケージ
JP2008226912A (ja) * 2007-03-08 2008-09-25 Sanyo Electric Co Ltd 半導体装置、半導体モジュールおよび半導体装置の製造方法
JP2013233723A (ja) * 2012-05-09 2013-11-21 Seiko Epson Corp 液体噴射ヘッドの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008512876A (ja) * 2004-09-13 2008-04-24 インターナショナル レクティファイアー コーポレイション 半導体パッケージ
US9048196B2 (en) 2004-09-13 2015-06-02 International Rectifier Corporation Power semiconductor package
US9620471B2 (en) 2004-09-13 2017-04-11 Infineon Technologies Americas Corp. Power semiconductor package with conductive clips
JP2008226912A (ja) * 2007-03-08 2008-09-25 Sanyo Electric Co Ltd 半導体装置、半導体モジュールおよび半導体装置の製造方法
JP2013233723A (ja) * 2012-05-09 2013-11-21 Seiko Epson Corp 液体噴射ヘッドの製造方法

Similar Documents

Publication Publication Date Title
US7432583B2 (en) Leadless leadframe package substitute and stack package
US5696033A (en) Method for packaging a semiconductor die
US7595551B2 (en) Semiconductor package for a large die
USRE43443E1 (en) Leadframe semiconductor integrated circuit device using the same, and method of and process for fabricating the two
US6531784B1 (en) Semiconductor package with spacer strips
US7986032B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US5316204A (en) Method for bonding lead with electrode of electronic device
US5773896A (en) Semiconductor device having offsetchips
JPH11345915A (ja) スタックパッケ―ジ及びその製造方法
TW200414454A (en) Semiconductor package and fabrication method thereof
CN1153997A (zh) 改进的减小尺寸的集成芯片封装
KR20040087501A (ko) 센터 패드 반도체 칩의 패키지 및 그 제조방법
JP2001308220A (ja) 半導体パッケージ及びその製造方法
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
US20240347441A1 (en) Semiconductor device package with thermal pad
CN121192066A (zh) 半导体封装件中的引线稳定化
US20040171193A1 (en) Semiconductor device and its manufacturing method
US20070249101A1 (en) Method for fabricating semiconductor package free of substrate
JPH09321088A (ja) 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
JPWO2004030075A1 (ja) 半導体装置の製造方法
JPH11307673A (ja) 半導体装置とその製造方法
JPH10150069A (ja) 半導体パッケージ及びその製造方法
CN100378992C (zh) 一种半导体封装件及其制法
JP2564694B2 (ja) 半導体素子の製造方法
CN1288729C (zh) 半导体封装件及其制法