JPH1075253A - 多値直交振幅変調を利用したａｔｍセル同期確立方式 - Google Patents
多値直交振幅変調を利用したａｔｍセル同期確立方式Info
- Publication number
- JPH1075253A JPH1075253A JP8230432A JP23043296A JPH1075253A JP H1075253 A JPH1075253 A JP H1075253A JP 8230432 A JP8230432 A JP 8230432A JP 23043296 A JP23043296 A JP 23043296A JP H1075253 A JPH1075253 A JP H1075253A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- parallel data
- synchronization
- bit parallel
- quadrature amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 49
- 238000006243 chemical reaction Methods 0.000 claims description 41
- 238000004891 communication Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 17
- 230000001360 synchronised effect Effects 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 ＡＴＭセル同期確立を行うための回路規模を
小さくして、コストを削減する。 【解決手段】 多値直交振幅復調部（不図示）から送出
される複数ビットを備えるシンボルデータ２０を複数の
パターンを備える８ビットパラレルデータ２６に変換す
る複数のシンボル・８ビット変換部２２と、複数のパタ
ーンを備える８ビットパラレルデータ２６のそれぞれを
ＡＴＭセルとみなしてそれぞれの同期検出を行い、同期
検出を行った内容によって制御信号２８を出力する複数
の同期検出部２３と、複数の制御信号２８を入力して外
部制御信号２９を生成する判定部２５と、外部制御信号
２９を用いて複数のパターンを備える８ビットパラレル
データ２６のうちのいずれかのパターンの８ビットパラ
レルデータを選択して、ＡＴＭセル２１としてＡＴＭセ
ル受信回路部（不図示）に送出する選択部２４とを有す
る。
小さくして、コストを削減する。 【解決手段】 多値直交振幅復調部（不図示）から送出
される複数ビットを備えるシンボルデータ２０を複数の
パターンを備える８ビットパラレルデータ２６に変換す
る複数のシンボル・８ビット変換部２２と、複数のパタ
ーンを備える８ビットパラレルデータ２６のそれぞれを
ＡＴＭセルとみなしてそれぞれの同期検出を行い、同期
検出を行った内容によって制御信号２８を出力する複数
の同期検出部２３と、複数の制御信号２８を入力して外
部制御信号２９を生成する判定部２５と、外部制御信号
２９を用いて複数のパターンを備える８ビットパラレル
データ２６のうちのいずれかのパターンの８ビットパラ
レルデータを選択して、ＡＴＭセル２１としてＡＴＭセ
ル受信回路部（不図示）に送出する選択部２４とを有す
る。
Description
【０００１】
【発明の属する技術分野】本発明はＡＴＭセルを転送す
る通信システムに関し、特にＡＴＭセル同期確立方式に
関する。
る通信システムに関し、特にＡＴＭセル同期確立方式に
関する。
【０００２】
【従来の技術】従来技術の例として、特開昭５９−１４
８４５９号公報に記載されている多値振幅変調用搬送波
再生回路の発明がある。上記公報に記載されている発明
は、多値振幅変調信号をＡ／Ｄ変換する搬送波再生回路
を示している。
８４５９号公報に記載されている多値振幅変調用搬送波
再生回路の発明がある。上記公報に記載されている発明
は、多値振幅変調信号をＡ／Ｄ変換する搬送波再生回路
を示している。
【０００３】また、従来の多値直交振幅変調を利用した
ＡＴＭセルを転送する通信システムにおいては、ＡＴＭ
セル同期確立方式は規定されていない。多値直交振幅変
調を利用したＡＴＭセルを転送する通信システムにおい
ては、多値直交振幅復調後のシンボルデータを１ビット
シリアルデータ（以下、１列データと記述する）に変換
して使用する方法と、シンボルデータをそのまま使用す
る方法とがある。
ＡＴＭセルを転送する通信システムにおいては、ＡＴＭ
セル同期確立方式は規定されていない。多値直交振幅変
調を利用したＡＴＭセルを転送する通信システムにおい
ては、多値直交振幅復調後のシンボルデータを１ビット
シリアルデータ（以下、１列データと記述する）に変換
して使用する方法と、シンボルデータをそのまま使用す
る方法とがある。
【０００４】
【発明が解決しようとする課題】従来の多値直交振幅変
調を利用したＡＴＭセルを転送する通信システムにおい
ては、シンボルデータを１列データに変換して使用する
場合には、データの同期検出を行うことは従来の技術に
よって可能であるが、変換処理を行うための周波数が高
くなってしまい、回路規模が大きくなるという問題点が
あった。
調を利用したＡＴＭセルを転送する通信システムにおい
ては、シンボルデータを１列データに変換して使用する
場合には、データの同期検出を行うことは従来の技術に
よって可能であるが、変換処理を行うための周波数が高
くなってしまい、回路規模が大きくなるという問題点が
あった。
【０００５】また、シンボルデータをそのまま使用する
場合には、従来のシンボルデータをそのまま使用する同
期検出機能は汎用性が低く、ＡＴＭ通信では特殊な機能
となり、コストが増大するという問題点があった。
場合には、従来のシンボルデータをそのまま使用する同
期検出機能は汎用性が低く、ＡＴＭ通信では特殊な機能
となり、コストが増大するという問題点があった。
【０００６】本発明の目的は、ＡＴＭセル同期確立を行
うための回路規模を小さくして、コストを削減すること
である。
うための回路規模を小さくして、コストを削減すること
である。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明の多値直交振幅変調を利用したＡＴＭセル同期
確立方式は、ＡＴＭセル送出回路部（１１）と８ビット
パラレルデータをシンボルデータに変換する８ビット・
シンボル変換部（１２）と多値直交振幅変調部（１３）
と多値直交振幅復調部（１５）とＡＴＭセル受信回路部
（１７）とを備え、該多値直交振幅変調部（１３）と該
多値直交振幅復調部（１５）との間で通信網を介してデ
ータ通信を行うフルＡＴＭ通信システムであって、該多
値直交振幅復調部（１５）から送出される複数ビットを
備えるシンボルデータ（２０）を複数のパターンを備え
る８ビットパラレルデータ（２６）に変換する複数のシ
ンボル・８ビット変換部（２２）と、該複数のシンボル
・８ビット変換部（２２）から出力される該複数のパタ
ーンを備える８ビットパラレルデータ（２６）のそれぞ
れをＡＴＭセルとみなしてそれぞれの同期検出を行い、
該同期検出を行った内容によって制御信号（２８）を出
力する複数の同期検出部（２３）と、該複数の同期検出
部（２３）のそれぞれが出力する該制御信号（２８）を
入力して選択部（２４）に入力する外部制御信号（２
９）を生成する判定部（２５）と、該外部制御信号（２
９）を用いて該複数の同期検出部（２３）から出力され
る該複数のパターンを備える８ビットパラレルデータ
（２６）のうちのいずれかのパターンの８ビットパラレ
ルデータを選択し、該ＡＴＭセル受信回路部（１７）に
送出する該選択部（２４）とを有する。
に本発明の多値直交振幅変調を利用したＡＴＭセル同期
確立方式は、ＡＴＭセル送出回路部（１１）と８ビット
パラレルデータをシンボルデータに変換する８ビット・
シンボル変換部（１２）と多値直交振幅変調部（１３）
と多値直交振幅復調部（１５）とＡＴＭセル受信回路部
（１７）とを備え、該多値直交振幅変調部（１３）と該
多値直交振幅復調部（１５）との間で通信網を介してデ
ータ通信を行うフルＡＴＭ通信システムであって、該多
値直交振幅復調部（１５）から送出される複数ビットを
備えるシンボルデータ（２０）を複数のパターンを備え
る８ビットパラレルデータ（２６）に変換する複数のシ
ンボル・８ビット変換部（２２）と、該複数のシンボル
・８ビット変換部（２２）から出力される該複数のパタ
ーンを備える８ビットパラレルデータ（２６）のそれぞ
れをＡＴＭセルとみなしてそれぞれの同期検出を行い、
該同期検出を行った内容によって制御信号（２８）を出
力する複数の同期検出部（２３）と、該複数の同期検出
部（２３）のそれぞれが出力する該制御信号（２８）を
入力して選択部（２４）に入力する外部制御信号（２
９）を生成する判定部（２５）と、該外部制御信号（２
９）を用いて該複数の同期検出部（２３）から出力され
る該複数のパターンを備える８ビットパラレルデータ
（２６）のうちのいずれかのパターンの８ビットパラレ
ルデータを選択し、該ＡＴＭセル受信回路部（１７）に
送出する該選択部（２４）とを有する。
【０００８】また、本発明の多値直交振幅変調を利用し
たＡＴＭセル同期確立方式は、ＡＴＭセル送出回路部
（１１）と８ビットパラレルデータをシンボルデータに
変換する８ビット・シンボル変換部（１２）と多値直交
振幅変調部（１３）と多値直交振幅復調部（１５）とＡ
ＴＭセル受信回路部（１７）とを備え、該多値直交振幅
変調部（１３）と該多値直交振幅復調部（１５）との間
で通信網を介してデータ通信を行うフルＡＴＭ通信シス
テムであって、該多値直交振幅復調部（１５）から送出
される複数ビットを備えるシンボルデータ（２０）を複
数のパターンを備える８ビットパラレルデータ（２６）
に変換する複数のシンボル・８ビット変換部（２２）
と、同期検出部（２３）が出力する制御信号（２８）を
入力して選択部（２４）に入力する外部制御信号（２
９）を生成する判定部（２５）と、該外部制御信号（２
９）を用いて該複数のシンボル・８ビット変換部（２
２）から出力される該複数のパターンを備える８ビット
パラレルデータ（２６）のうちのいずれかのパターンの
８ビットパラレルデータを選択する該選択部（２４）
と、該選択部（２４）から出力される該選択された８ビ
ットパラレルデータをＡＴＭセル（２１）とみなして同
期検出を行って該ＡＴＭセル受信回路部（１７）に送出
し、該同期検出を行った内容によって該制御信号（２
８）を出力する該同期検出部（２３）とを有する。
たＡＴＭセル同期確立方式は、ＡＴＭセル送出回路部
（１１）と８ビットパラレルデータをシンボルデータに
変換する８ビット・シンボル変換部（１２）と多値直交
振幅変調部（１３）と多値直交振幅復調部（１５）とＡ
ＴＭセル受信回路部（１７）とを備え、該多値直交振幅
変調部（１３）と該多値直交振幅復調部（１５）との間
で通信網を介してデータ通信を行うフルＡＴＭ通信シス
テムであって、該多値直交振幅復調部（１５）から送出
される複数ビットを備えるシンボルデータ（２０）を複
数のパターンを備える８ビットパラレルデータ（２６）
に変換する複数のシンボル・８ビット変換部（２２）
と、同期検出部（２３）が出力する制御信号（２８）を
入力して選択部（２４）に入力する外部制御信号（２
９）を生成する判定部（２５）と、該外部制御信号（２
９）を用いて該複数のシンボル・８ビット変換部（２
２）から出力される該複数のパターンを備える８ビット
パラレルデータ（２６）のうちのいずれかのパターンの
８ビットパラレルデータを選択する該選択部（２４）
と、該選択部（２４）から出力される該選択された８ビ
ットパラレルデータをＡＴＭセル（２１）とみなして同
期検出を行って該ＡＴＭセル受信回路部（１７）に送出
し、該同期検出を行った内容によって該制御信号（２
８）を出力する該同期検出部（２３）とを有する。
【０００９】上記本発明の多値直交振幅変調を利用した
ＡＴＭセル同期確立方式は、前記同期検出の方法を、Ｈ
ＥＣ（Ｈｅａｄｅｒ Ｅｒｒｏｒ Ｃｈｅｃｋ）同期検
出とすることができる。
ＡＴＭセル同期確立方式は、前記同期検出の方法を、Ｈ
ＥＣ（Ｈｅａｄｅｒ Ｅｒｒｏｒ Ｃｈｅｃｋ）同期検
出とすることができる。
【００１０】このようにして、シンボルデータを８ビッ
トパラレルデータに変換するシンボル・８ビット変換部
を使用するので、従来の汎用性の高い８ビットパラレル
データの同期検出回路を用いて容易に同期検出を行うこ
とが可能となり、また、多値直交振幅変調を利用したＡ
ＴＭセル同期確立を行う時間を短くすることが可能とな
る。
トパラレルデータに変換するシンボル・８ビット変換部
を使用するので、従来の汎用性の高い８ビットパラレル
データの同期検出回路を用いて容易に同期検出を行うこ
とが可能となり、また、多値直交振幅変調を利用したＡ
ＴＭセル同期確立を行う時間を短くすることが可能とな
る。
【００１１】
【発明の実施の形態】次に本発明の一実施の形態を、図
面を参照して説明する。
面を参照して説明する。
【００１２】図１は、本発明の一実施の形態における多
値直交振幅変調を利用したＡＴＭセルを転送する通信シ
ステムの構成を示す図である。
値直交振幅変調を利用したＡＴＭセルを転送する通信シ
ステムの構成を示す図である。
【００１３】図１に示した通信システムは、ＡＴＭセル
送出回路部１１と、８ビット・シンボル変換部１２と、
多値直交振幅変調部１３と、光ＷＤＭ通信網１４と、多
値直交振幅復調部１５と、ＡＴＭセル確立部１６と、Ａ
ＴＭセル受信回路部１７とを有する構成となっている。
また、ＡＴＭセル送出回路部１１はＡＴＭセルの形式の
８ビットパラレルデータ１８を送出し、８ビット・シン
ボル変換部１２は８ビットパラレルデータ１８を変換し
てシンボルデータ１９を多値直交振幅変調部１３に送出
する。さらに、多値直交振幅復調部１５はシンボルデー
タ２０を送出し、ＡＴＭセル確立部１６はシンボルデー
タ２０をＡＴＭセル２１としてＡＴＭセル受信回路部１
７に送出する。
送出回路部１１と、８ビット・シンボル変換部１２と、
多値直交振幅変調部１３と、光ＷＤＭ通信網１４と、多
値直交振幅復調部１５と、ＡＴＭセル確立部１６と、Ａ
ＴＭセル受信回路部１７とを有する構成となっている。
また、ＡＴＭセル送出回路部１１はＡＴＭセルの形式の
８ビットパラレルデータ１８を送出し、８ビット・シン
ボル変換部１２は８ビットパラレルデータ１８を変換し
てシンボルデータ１９を多値直交振幅変調部１３に送出
する。さらに、多値直交振幅復調部１５はシンボルデー
タ２０を送出し、ＡＴＭセル確立部１６はシンボルデー
タ２０をＡＴＭセル２１としてＡＴＭセル受信回路部１
７に送出する。
【００１４】図１において、ＡＴＭセル送出回路部１１
から送出された８ビットパラレルデータ１８は、８ビッ
ト・シンボル変換部１２においてＡＴＭセルの形式から
シンボルデータ１９に変換された後に、多値直交振幅変
調部１３において変調されて、光ＷＤＭ通信網１４に送
信される。光ＷＤＭ通信網１４から出力されるデータは
多値直交振幅復調部１５において受信されてシンボルデ
ータ２０に復調され、ＡＴＭセル確立部１６においてＡ
ＴＭセル２１とされた後に、ＡＴＭセル受信回路部１７
においてＡＴＭセル２１の受信が行われる。
から送出された８ビットパラレルデータ１８は、８ビッ
ト・シンボル変換部１２においてＡＴＭセルの形式から
シンボルデータ１９に変換された後に、多値直交振幅変
調部１３において変調されて、光ＷＤＭ通信網１４に送
信される。光ＷＤＭ通信網１４から出力されるデータは
多値直交振幅復調部１５において受信されてシンボルデ
ータ２０に復調され、ＡＴＭセル確立部１６においてＡ
ＴＭセル２１とされた後に、ＡＴＭセル受信回路部１７
においてＡＴＭセル２１の受信が行われる。
【００１５】図２および図３は、図１に示した通信シス
テムのＡＴＭセル確立部の構成を示す図である。
テムのＡＴＭセル確立部の構成を示す図である。
【００１６】図２に示した同期確立部は、複数のシンボ
ル・８ビット変換部２２と、複数の同期検出部２３と、
セレクタ部２４と、同期判定部２５とを有する構成とな
っている。また、複数のシンボル・８ビット変換部２２
のそれぞれはシンボルデータ２０を変換してそれぞれ８
ビットパラレルデータ２６を送出し、複数の同期検出部
２３は複数の８ビットパラレルデータ２６をそれぞれ入
力して同期検出を行ってセレクタ部２４に送出し、セレ
クタ部２４は複数の同期検出部２３から送出された複数
の８ビットパラレルデータ２６を入力してそのうちのい
ずれかを選択する。さらに、複数の同期検出部２３はそ
れぞれ制御信号２８を出力して同期判定部２５に入力
し、同期判定部２５はセレクタ切替え制御信号２９を出
力してセレクタ部２４に入力する。
ル・８ビット変換部２２と、複数の同期検出部２３と、
セレクタ部２４と、同期判定部２５とを有する構成とな
っている。また、複数のシンボル・８ビット変換部２２
のそれぞれはシンボルデータ２０を変換してそれぞれ８
ビットパラレルデータ２６を送出し、複数の同期検出部
２３は複数の８ビットパラレルデータ２６をそれぞれ入
力して同期検出を行ってセレクタ部２４に送出し、セレ
クタ部２４は複数の同期検出部２３から送出された複数
の８ビットパラレルデータ２６を入力してそのうちのい
ずれかを選択する。さらに、複数の同期検出部２３はそ
れぞれ制御信号２８を出力して同期判定部２５に入力
し、同期判定部２５はセレクタ切替え制御信号２９を出
力してセレクタ部２４に入力する。
【００１７】図３に示した同期確立部は、複数のシンボ
ル・８ビット変換部２２と、セレクタ部２４と、同期検
出部２３と、同期判定部２５とを有する構成となってい
る。また、複数のシンボル・８ビット変換部２２のそれ
ぞれはシンボルデータ２０を変換してそれぞれ８ビット
パラレルデータ２６を送出し、セレクタ部２４は複数の
８ビットパラレルデータ２６を入力してそのうちのいず
れかを選択して同期検出部２３に送出し、同期検出部２
３はセレクタ部２４で選択された８ビットパラレルデー
タ２６の同期検出を行う。さらに、同期検出部２３は制
御信号２８を出力して同期判定部２５に入力し、同期判
定部２５はセレクタ切替え制御信号２９を出力してセレ
クタ部２４に入力する。
ル・８ビット変換部２２と、セレクタ部２４と、同期検
出部２３と、同期判定部２５とを有する構成となってい
る。また、複数のシンボル・８ビット変換部２２のそれ
ぞれはシンボルデータ２０を変換してそれぞれ８ビット
パラレルデータ２６を送出し、セレクタ部２４は複数の
８ビットパラレルデータ２６を入力してそのうちのいず
れかを選択して同期検出部２３に送出し、同期検出部２
３はセレクタ部２４で選択された８ビットパラレルデー
タ２６の同期検出を行う。さらに、同期検出部２３は制
御信号２８を出力して同期判定部２５に入力し、同期判
定部２５はセレクタ切替え制御信号２９を出力してセレ
クタ部２４に入力する。
【００１８】図２および図３の機能の概要は共に、図１
に示した多値直交振幅復調部１５から出力されるシンボ
ルデータ２０から、同期のとれた８ビットパラレルデー
タ２６を選定することである。
に示した多値直交振幅復調部１５から出力されるシンボ
ルデータ２０から、同期のとれた８ビットパラレルデー
タ２６を選定することである。
【００１９】図２において、多値直交振幅復調部１５か
ら送出されたシンボルデータ２０は、複数のシンボル・
８ビット変換部２２に入力されて、各シンボル・８ビッ
ト変換部２２において複数の８ビットパラレルデータ２
６に変換され、複数の同期検出部２３において各８ビッ
トパラレルデータ２６がＡＴＭセルとみなされて入力さ
れてＨＥＣ（Ｈｅａｄｅｒ Ｅｒｒｏｒ Ｃｈｅｃｋ）
同期検出と制御信号２８の生成とが行われる。そして、
同期検出された複数の８ビットパラレルデータ２６がセ
レクタ部２４に入力され、制御信号２８が同期判定部２
５に入力される。同期判定部２５において、制御信号２
８によって各同期検出部２３の同期判定が行われ、セレ
クタ切替え制御信号２９が生成されて同期検出部２３の
後段のセレクタ部２４に入力され、セレクタ部２４の制
御が行われる。セレクタ部２４において、同期検出され
た複数の８ビットパラレルデータ２６のうちのいずれか
がセレクタ切替え制御信号２９によって選択され、ＡＴ
Ｍセル２１としてＡＴＭセル受信回路部１７に入力され
る。これらの機能によって、多値直交振幅復調部１５か
ら出力されるシンボルデータ２０が複数の８ビットパラ
レルデータ２６に変換され、同期のとれた８ビットパラ
レルデータの選択が行われる。
ら送出されたシンボルデータ２０は、複数のシンボル・
８ビット変換部２２に入力されて、各シンボル・８ビッ
ト変換部２２において複数の８ビットパラレルデータ２
６に変換され、複数の同期検出部２３において各８ビッ
トパラレルデータ２６がＡＴＭセルとみなされて入力さ
れてＨＥＣ（Ｈｅａｄｅｒ Ｅｒｒｏｒ Ｃｈｅｃｋ）
同期検出と制御信号２８の生成とが行われる。そして、
同期検出された複数の８ビットパラレルデータ２６がセ
レクタ部２４に入力され、制御信号２８が同期判定部２
５に入力される。同期判定部２５において、制御信号２
８によって各同期検出部２３の同期判定が行われ、セレ
クタ切替え制御信号２９が生成されて同期検出部２３の
後段のセレクタ部２４に入力され、セレクタ部２４の制
御が行われる。セレクタ部２４において、同期検出され
た複数の８ビットパラレルデータ２６のうちのいずれか
がセレクタ切替え制御信号２９によって選択され、ＡＴ
Ｍセル２１としてＡＴＭセル受信回路部１７に入力され
る。これらの機能によって、多値直交振幅復調部１５か
ら出力されるシンボルデータ２０が複数の８ビットパラ
レルデータ２６に変換され、同期のとれた８ビットパラ
レルデータの選択が行われる。
【００２０】図３において、多値直交振幅復調部１５か
ら送出されたシンボルデータ２０は、複数のシンボル・
８ビット変換部２２に入力されて、各シンボル・８ビッ
ト変換部２２において複数の８ビットパラレルデータ２
６に変換され、後段のセレクタ部２４においてそのうち
のいずれかのデータが選択される。その後、同期検出部
２３において、選択された８ビットパラレルデータ２６
がＡＴＭセルとみなされて入力されてＨＥＣ（Ｈｅａｄ
ｅｒ Ｅｒｒｏｒ Ｃｈｅｃｋ）同期検出と制御信号２
８の生成とが行われる。そして、同期検出された８ビッ
トパラレルデータ２６がＡＴＭセル２１としてＡＴＭセ
ル受信回路部１７に入力され、制御信号２８が同期判定
部２５に入力される。同期判定部２５において、制御信
号２８によって同期検出部２３の同期判定が行われ、セ
レクタ切替え制御信号２９が生成されてセレクタ部２４
に入力され、セレクタ部２４の制御が行われる。
ら送出されたシンボルデータ２０は、複数のシンボル・
８ビット変換部２２に入力されて、各シンボル・８ビッ
ト変換部２２において複数の８ビットパラレルデータ２
６に変換され、後段のセレクタ部２４においてそのうち
のいずれかのデータが選択される。その後、同期検出部
２３において、選択された８ビットパラレルデータ２６
がＡＴＭセルとみなされて入力されてＨＥＣ（Ｈｅａｄ
ｅｒ Ｅｒｒｏｒ Ｃｈｅｃｋ）同期検出と制御信号２
８の生成とが行われる。そして、同期検出された８ビッ
トパラレルデータ２６がＡＴＭセル２１としてＡＴＭセ
ル受信回路部１７に入力され、制御信号２８が同期判定
部２５に入力される。同期判定部２５において、制御信
号２８によって同期検出部２３の同期判定が行われ、セ
レクタ切替え制御信号２９が生成されてセレクタ部２４
に入力され、セレクタ部２４の制御が行われる。
【００２１】セレクタ部２４の制御を説明する。セレク
タ部２４において、まず８ビットパラレルデータ２６の
うちの１つが選択されたとする。後段の同期検出部２３
において同期検出が行われ、同期検出結果が正常であれ
ばセレクタ部２４のセレクタ切替え制御信号２９を不動
とし、同期検出結果が異常であればセレクタ切替え制御
信号２９を変更してセレクタ部２４の切替えが行われ、
セレクタ部２４から出力されるデータが他のいずれかの
８ビットパラレルデータ２６に変更される。これらの機
能によって、多値直交振幅復調部１５から出力されるシ
ンボルデータ２０が複数の８ビットパラレルデータ２６
に変換され、同期のとれた８ビットパラレルデータの選
択が行われる。
タ部２４において、まず８ビットパラレルデータ２６の
うちの１つが選択されたとする。後段の同期検出部２３
において同期検出が行われ、同期検出結果が正常であれ
ばセレクタ部２４のセレクタ切替え制御信号２９を不動
とし、同期検出結果が異常であればセレクタ切替え制御
信号２９を変更してセレクタ部２４の切替えが行われ、
セレクタ部２４から出力されるデータが他のいずれかの
８ビットパラレルデータ２６に変更される。これらの機
能によって、多値直交振幅復調部１５から出力されるシ
ンボルデータ２０が複数の８ビットパラレルデータ２６
に変換され、同期のとれた８ビットパラレルデータの選
択が行われる。
【００２２】図２および図３に示した、複数のシンボル
・８ビット変換部２２のブロック数は多値直交振幅変調
のシンボルデータ２０によって一意的に決定され、
｛（シンボルデータ値と８との最小公倍数）／（シンボ
ルデータ値）｝となる。
・８ビット変換部２２のブロック数は多値直交振幅変調
のシンボルデータ２０によって一意的に決定され、
｛（シンボルデータ値と８との最小公倍数）／（シンボ
ルデータ値）｝となる。
【００２３】以下に、シンボル・８ビット変換部２２の
数の例を示す。 （１）１６値直交振幅変調の場合には、シンボルデータ
値が４となるので、シンボル・８ビット変換部２２のブ
ロック数は、以下の式（１）のようになる。
数の例を示す。 （１）１６値直交振幅変調の場合には、シンボルデータ
値が４となるので、シンボル・８ビット変換部２２のブ
ロック数は、以下の式（１）のようになる。
【００２４】 （４と８との最小公倍数）／４＝８／４＝２ブロック （１） （２）６４値直交振幅変調の場合には、シンボルデータ
値が６となるので、シンボル・８ビット変換部２２のブ
ロック数は、以下の式（２）のようになる。
値が６となるので、シンボル・８ビット変換部２２のブ
ロック数は、以下の式（２）のようになる。
【００２５】 （６と８との最小公倍数）／６＝２４／６＝４ブロック （２） （３）１２８値直交振幅変調の場合には、シンボルデー
タ値が８となるので、シンボル・８ビット変換部２２の
ブロック数は、以下の式（３）のようになる。
タ値が８となるので、シンボル・８ビット変換部２２の
ブロック数は、以下の式（３）のようになる。
【００２６】 （８と８との最小公倍数）／８＝８／８＝１ブロック （３）
【００２７】
【実施例】次に本発明の一実施例を、多値直交振幅変調
としてシンボルデータ値４の１６値直交振幅変調（以
下、１６ＱＡＭと記述する）を用いて、図面を参照して
説明する。
としてシンボルデータ値４の１６値直交振幅変調（以
下、１６ＱＡＭと記述する）を用いて、図面を参照して
説明する。
【００２８】図４は、本発明の一実施例における１６Ｑ
ＡＭ＿ＭＯＤＥＭを利用したＡＴＭセルを転送する通信
システムの構成を示す図であり、図１に示した多値直交
振幅変調を１６ＱＡＭに適用した構成図である。
ＡＭ＿ＭＯＤＥＭを利用したＡＴＭセルを転送する通信
システムの構成を示す図であり、図１に示した多値直交
振幅変調を１６ＱＡＭに適用した構成図である。
【００２９】図４に示した通信システムは、ＡＴＭセル
送出回路部１１と、８ビット・４ビット変換部４２と、
１６ＱＡＭモジュレート部（以下、１６ＱＡＭ＿ＭＯＤ
部と記述する）４３と、光ＷＤＭ通信網１４と、１６Ｑ
ＡＭデモジュレート部（以下、１６ＱＡＭ＿ＤＥＭ部と
記述する）４５と、ＡＴＭセル確立部１６と、ＡＴＭセ
ル受信回路部１７とを有する構成となっている。また、
ＡＴＭセル送出回路部１１はＡＴＭセルの形式の８ビッ
トパラレルデータ１８を送出し、８ビット・４ビット変
換部４２は８ビットパラレルデータ１８を変換して４ビ
ットパラレルデータ４９を送出し、１６ＱＡＭ＿ＭＯＤ
部４３に送出する。さらに、１６ＱＡＭ＿ＤＥＭ部４５
は４値のシンボルデータを送出するのでこれを４ビット
パラレルデータ５０として使用し、ＡＴＭセル確立部１
６は４ビットパラレルデータ５０をＡＴＭセル２１とし
てＡＴＭセル受信回路部１７に送出する。
送出回路部１１と、８ビット・４ビット変換部４２と、
１６ＱＡＭモジュレート部（以下、１６ＱＡＭ＿ＭＯＤ
部と記述する）４３と、光ＷＤＭ通信網１４と、１６Ｑ
ＡＭデモジュレート部（以下、１６ＱＡＭ＿ＤＥＭ部と
記述する）４５と、ＡＴＭセル確立部１６と、ＡＴＭセ
ル受信回路部１７とを有する構成となっている。また、
ＡＴＭセル送出回路部１１はＡＴＭセルの形式の８ビッ
トパラレルデータ１８を送出し、８ビット・４ビット変
換部４２は８ビットパラレルデータ１８を変換して４ビ
ットパラレルデータ４９を送出し、１６ＱＡＭ＿ＭＯＤ
部４３に送出する。さらに、１６ＱＡＭ＿ＤＥＭ部４５
は４値のシンボルデータを送出するのでこれを４ビット
パラレルデータ５０として使用し、ＡＴＭセル確立部１
６は４ビットパラレルデータ５０をＡＴＭセル２１とし
てＡＴＭセル受信回路部１７に送出する。
【００３０】図４においては、８ビット・４ビット変換
部４２は図１に示した８ビット・シンボル変換部１２に
相当し、１６ＱＡＭ＿ＭＯＤ部４３は多値直交振幅変調
部１３に相当し、１６ＱＡＭ＿ＤＥＭ部４５は多値直交
振幅復調部１５に相当し、４ビット・８ビット変換部５
２はシンボル・８ビット変換部２２に相当する。
部４２は図１に示した８ビット・シンボル変換部１２に
相当し、１６ＱＡＭ＿ＭＯＤ部４３は多値直交振幅変調
部１３に相当し、１６ＱＡＭ＿ＤＥＭ部４５は多値直交
振幅復調部１５に相当し、４ビット・８ビット変換部５
２はシンボル・８ビット変換部２２に相当する。
【００３１】図４において、ＡＴＭセル送出回路部１１
から送出された８ビットパラレルデータ１８は、後述す
る図７に示すように、８ビット・４ビット変換部４２に
おいてＡＴＭセルの形式から４ビットパラレルデータ４
９に変換された後に、１６ＱＡＭ＿ＭＯＤ部４３におい
て変調されて、光ＷＤＭ通信網１４に送信される。光Ｗ
ＤＭ通信網１４から出力されるデータは１６ＱＡＭ＿Ｄ
ＥＭ部４５において受信されて４ビットパラレルデータ
５０に復調され、ＡＴＭセル確立部１６においてＡＴＭ
セル２１とされた後に、ＡＴＭセル受信回路部１７にお
いてＡＴＭセル２１の受信が行われる。
から送出された８ビットパラレルデータ１８は、後述す
る図７に示すように、８ビット・４ビット変換部４２に
おいてＡＴＭセルの形式から４ビットパラレルデータ４
９に変換された後に、１６ＱＡＭ＿ＭＯＤ部４３におい
て変調されて、光ＷＤＭ通信網１４に送信される。光Ｗ
ＤＭ通信網１４から出力されるデータは１６ＱＡＭ＿Ｄ
ＥＭ部４５において受信されて４ビットパラレルデータ
５０に復調され、ＡＴＭセル確立部１６においてＡＴＭ
セル２１とされた後に、ＡＴＭセル受信回路部１７にお
いてＡＴＭセル２１の受信が行われる。
【００３２】図５および図６は、図４に示した通信シス
テムのＡＴＭセル確立部の構成を示す図である。また、
図５は、図２に示した多値直交振幅変調を１６ＱＡＭと
した機能図であり、図６は、図３に示した多値直交振幅
変調を１６ＱＡＭとした機能図である。
テムのＡＴＭセル確立部の構成を示す図である。また、
図５は、図２に示した多値直交振幅変調を１６ＱＡＭと
した機能図であり、図６は、図３に示した多値直交振幅
変調を１６ＱＡＭとした機能図である。
【００３３】図５に示した同期確立部は、２つの４ビッ
ト・８ビット変換部５２と、２つの同期検出部２３と、
セレクタ部２４と、同期判定部２５とを有する構成とな
っている。また、２つの４ビット・８ビット変換部５２
のそれぞれは４ビットパラレルデータ５０を変換して８
ビットパラレルデータ５６，５７を送出し、２つの同期
検出部２３は８ビットパラレルデータ５６，５７をそれ
ぞれ入力して同期検出を行ってセレクタ部２４に送出
し、セレクタ部２４は２つの同期検出部２３から送出さ
れた８ビットパラレルデータ５６，５７を入力してその
うちのいずれかを選択する。さらに、２つの同期検出部
２３はそれぞれ制御信号２８を出力して同期判定部２５
に入力し、同期判定部２５はセレクタ切替え制御信号２
９を出力してセレクタ部２４に入力する。
ト・８ビット変換部５２と、２つの同期検出部２３と、
セレクタ部２４と、同期判定部２５とを有する構成とな
っている。また、２つの４ビット・８ビット変換部５２
のそれぞれは４ビットパラレルデータ５０を変換して８
ビットパラレルデータ５６，５７を送出し、２つの同期
検出部２３は８ビットパラレルデータ５６，５７をそれ
ぞれ入力して同期検出を行ってセレクタ部２４に送出
し、セレクタ部２４は２つの同期検出部２３から送出さ
れた８ビットパラレルデータ５６，５７を入力してその
うちのいずれかを選択する。さらに、２つの同期検出部
２３はそれぞれ制御信号２８を出力して同期判定部２５
に入力し、同期判定部２５はセレクタ切替え制御信号２
９を出力してセレクタ部２４に入力する。
【００３４】図６に示した同期確立部は、２つの４ビッ
ト・８ビット変換部５２と、セレクタ部２４と、同期検
出部２３と、同期判定部２５とを有する構成となってい
る。また、２つの４ビット・８ビット変換部５２のそれ
ぞれは４ビットパラレルデータ５０を変換して８ビット
パラレルデータ５６，５７を送出し、セレクタ部２４は
８ビットパラレルデータ５６，５７を入力してそのうち
のいずれかを選択して同期検出部２３に送出し、同期検
出部２３はセレクタ部２４で選択された８ビットパラレ
ルデータ５６，５７のうちのいずれかの同期検出を行
う。さらに、同期検出部２３は制御信号２８を出力して
同期判定部２５に入力し、同期判定部２５はセレクタ切
替え制御信号２９を出力してセレクタ部２４に入力す
る。
ト・８ビット変換部５２と、セレクタ部２４と、同期検
出部２３と、同期判定部２５とを有する構成となってい
る。また、２つの４ビット・８ビット変換部５２のそれ
ぞれは４ビットパラレルデータ５０を変換して８ビット
パラレルデータ５６，５７を送出し、セレクタ部２４は
８ビットパラレルデータ５６，５７を入力してそのうち
のいずれかを選択して同期検出部２３に送出し、同期検
出部２３はセレクタ部２４で選択された８ビットパラレ
ルデータ５６，５７のうちのいずれかの同期検出を行
う。さらに、同期検出部２３は制御信号２８を出力して
同期判定部２５に入力し、同期判定部２５はセレクタ切
替え制御信号２９を出力してセレクタ部２４に入力す
る。
【００３５】図５および図６の機能の概要は共に、図４
に示した１６ＱＡＭ＿ＤＥＭ部４５から出力される４ビ
ットパラレルデータ５０から、同期のとれた８ビットパ
ラレルデータ５６，５７を選定することである。
に示した１６ＱＡＭ＿ＤＥＭ部４５から出力される４ビ
ットパラレルデータ５０から、同期のとれた８ビットパ
ラレルデータ５６，５７を選定することである。
【００３６】図５において、１６ＱＡＭ＿ＤＥＭ部４５
から送出された４ビットパラレルデータ５０は、２つの
４ビット・８ビット変換部５２に入力されて、各４ビッ
ト・８ビット変換部５２において２種類の８ビットパラ
レルデータ５６，５７に変換され、２つの同期検出部２
３において８ビットパラレルデータ５６，５７のそれぞ
れがＡＴＭセルとみなされて入力されてＨＥＣ（Ｈｅａ
ｄｅｒ ＥｒｒｏｒＣｈｅｃｋ）同期検出と制御信号２
８の生成とが行われる。そして、同期検出された８ビッ
トパラレルデータ５６，５７がセレクタ部２４に入力さ
れ、制御信号２８が同期判定部２５に入力される。同期
判定部２５において、制御信号２８によって各同期検出
部２３の同期判定が行われ、セレクタ切替え制御信号２
９が生成されて同期検出部２３の後段のセレクタ部２４
に入力され、セレクタ部２４の制御が行われる。セレク
タ部２４において、同期検出された８ビットパラレルデ
ータ５６，５７のうちのいずれかがセレクタ切替え制御
信号２９によって選択され、ＡＴＭセル２１としてＡＴ
Ｍセル受信回路部１７に入力される。これらの機能によ
って、１６ＱＡＭ＿ＤＥＭ部４５から出力される４ビッ
トパラレルデータ５０が２種類の８ビットパラレルデー
タ５６，５７に変換され、同期のとれた８ビットパラレ
ルデータの選択が行われる。
から送出された４ビットパラレルデータ５０は、２つの
４ビット・８ビット変換部５２に入力されて、各４ビッ
ト・８ビット変換部５２において２種類の８ビットパラ
レルデータ５６，５７に変換され、２つの同期検出部２
３において８ビットパラレルデータ５６，５７のそれぞ
れがＡＴＭセルとみなされて入力されてＨＥＣ（Ｈｅａ
ｄｅｒ ＥｒｒｏｒＣｈｅｃｋ）同期検出と制御信号２
８の生成とが行われる。そして、同期検出された８ビッ
トパラレルデータ５６，５７がセレクタ部２４に入力さ
れ、制御信号２８が同期判定部２５に入力される。同期
判定部２５において、制御信号２８によって各同期検出
部２３の同期判定が行われ、セレクタ切替え制御信号２
９が生成されて同期検出部２３の後段のセレクタ部２４
に入力され、セレクタ部２４の制御が行われる。セレク
タ部２４において、同期検出された８ビットパラレルデ
ータ５６，５７のうちのいずれかがセレクタ切替え制御
信号２９によって選択され、ＡＴＭセル２１としてＡＴ
Ｍセル受信回路部１７に入力される。これらの機能によ
って、１６ＱＡＭ＿ＤＥＭ部４５から出力される４ビッ
トパラレルデータ５０が２種類の８ビットパラレルデー
タ５６，５７に変換され、同期のとれた８ビットパラレ
ルデータの選択が行われる。
【００３７】図６において、１６ＱＡＭ＿ＤＥＭ部４５
から送出された４ビットパラレルデータ５０は、２つの
４ビット・８ビット変換部５２に入力されて、各４ビッ
ト・８ビット変換部５２において２種類の８ビットパラ
レルデータ５６，５７に変換され、後段のセレクタ部２
４においてどちらか一方のデータが選択される。その
後、同期検出部２３において、選択された８ビットパラ
レルデータ５６または５７がＡＴＭセルとみなされて入
力されてＨＥＣ（Ｈｅａｄｅｒ Ｅｒｒｏｒ Ｃｈｅｃ
ｋ）同期検出と制御信号２８の生成とが行われる。そし
て、同期検出された８ビットパラレルデータ５６または
５７がＡＴＭセル２１としてＡＴＭセル受信回路部１７
に入力され、制御信号２８が同期判定部２５に入力され
る。同期判定部２５において、制御信号２８によって同
期検出部２３の同期判定が行われ、セレクタ切替え制御
信号２９が生成されてセレクタ部２４に入力され、セレ
クタ部２４の制御が行われる。
から送出された４ビットパラレルデータ５０は、２つの
４ビット・８ビット変換部５２に入力されて、各４ビッ
ト・８ビット変換部５２において２種類の８ビットパラ
レルデータ５６，５７に変換され、後段のセレクタ部２
４においてどちらか一方のデータが選択される。その
後、同期検出部２３において、選択された８ビットパラ
レルデータ５６または５７がＡＴＭセルとみなされて入
力されてＨＥＣ（Ｈｅａｄｅｒ Ｅｒｒｏｒ Ｃｈｅｃ
ｋ）同期検出と制御信号２８の生成とが行われる。そし
て、同期検出された８ビットパラレルデータ５６または
５７がＡＴＭセル２１としてＡＴＭセル受信回路部１７
に入力され、制御信号２８が同期判定部２５に入力され
る。同期判定部２５において、制御信号２８によって同
期検出部２３の同期判定が行われ、セレクタ切替え制御
信号２９が生成されてセレクタ部２４に入力され、セレ
クタ部２４の制御が行われる。
【００３８】セレクタ部２４の制御を説明する。セレク
タ部２４において、まず８ビットパラレルデータ５６が
選択されたとする。後段の同期検出部２３において同期
検出が行われ、同期検出結果が正常であればセレクタ部
２４のセレクタ切替え制御信号２９を不動とし、同期検
出結果が異常であればセレクタ切替え制御信号２９を変
更してセレクタ部２４の切替えが行われ、セレクタ部２
４から出力されるデータが８ビットパラレルデータ５７
に変更される。これらの機能によって、１６ＱＡＭ＿Ｄ
ＥＭ部４５から出力される４ビットパラレルデータ５０
が２種類の８ビットパラレルデータ５６，５７に変換さ
れ、同期のとれた８ビットパラレルデータの選択が行わ
れる。
タ部２４において、まず８ビットパラレルデータ５６が
選択されたとする。後段の同期検出部２３において同期
検出が行われ、同期検出結果が正常であればセレクタ部
２４のセレクタ切替え制御信号２９を不動とし、同期検
出結果が異常であればセレクタ切替え制御信号２９を変
更してセレクタ部２４の切替えが行われ、セレクタ部２
４から出力されるデータが８ビットパラレルデータ５７
に変更される。これらの機能によって、１６ＱＡＭ＿Ｄ
ＥＭ部４５から出力される４ビットパラレルデータ５０
が２種類の８ビットパラレルデータ５６，５７に変換さ
れ、同期のとれた８ビットパラレルデータの選択が行わ
れる。
【００３９】図７は、図４に示した８ビットパラレルデ
ータの８ビット・４ビット変換を示す図であり、ＡＴＭ
セル送出回路部１１から送出される８ビットパラレルデ
ータ１８を８ビット・４ビット変換部４２において４ビ
ットパラレルデータ４９に変換する場合のデータ概要を
示している。ＡＴＭ送出回路部１１から送出されたＡＴ
Ｍセルを先頭から４ビット毎に分割し、その４ビット毎
の塊をＡＴＭセルの先頭からＡ，Ｂ，Ｃ，‥‥‥とす
る。
ータの８ビット・４ビット変換を示す図であり、ＡＴＭ
セル送出回路部１１から送出される８ビットパラレルデ
ータ１８を８ビット・４ビット変換部４２において４ビ
ットパラレルデータ４９に変換する場合のデータ概要を
示している。ＡＴＭ送出回路部１１から送出されたＡＴ
Ｍセルを先頭から４ビット毎に分割し、その４ビット毎
の塊をＡＴＭセルの先頭からＡ，Ｂ，Ｃ，‥‥‥とす
る。
【００４０】図８は、図４に示した４ビットパラレルデ
ータの４ビット・８ビット変換を示す図であり、１６Ｑ
ＡＭ＿ＤＥＭ部４５から送出される４ビットパラレルデ
ータ５０を４ビット・８ビット変換部５２において４ビ
ット毎に反転した２種類の８ビットパラレルデータ５
６，５７に変換する場合のデータ概要を示している。図
７と同様に、１６ＱＡＭ＿ＤＥＭ部４５から送出された
４ビット毎の塊をセルの先頭からＡ，Ｂ，Ｃ，‥‥‥と
している。
ータの４ビット・８ビット変換を示す図であり、１６Ｑ
ＡＭ＿ＤＥＭ部４５から送出される４ビットパラレルデ
ータ５０を４ビット・８ビット変換部５２において４ビ
ット毎に反転した２種類の８ビットパラレルデータ５
６，５７に変換する場合のデータ概要を示している。図
７と同様に、１６ＱＡＭ＿ＤＥＭ部４５から送出された
４ビット毎の塊をセルの先頭からＡ，Ｂ，Ｃ，‥‥‥と
している。
【００４１】この４ビット毎の塊が４ビット・８ビット
変換部５２で変換されて、８ビットパラレルデータ５６
と８ビットパラレルデータ５７とのうちのどちらかが送
出される。例えば４ビット・８ビット変換部５２が初期
値によって８ビットパラレルデータ５７を選択し、８ビ
ットパラレルデータ５７がＡＴＭセル受信回路部１７内
の同期検出部２３において同期検出された結果が正常で
ある場合には、全く問題なくＡＴＭセルの送受信ができ
る。しかし、４ビット・８ビット変換部５２が初期値に
よって８ビットパラレルデータ５７を選択し、８ビット
パラレルデータ５７がＡＴＭセル受信検出部１７内の同
期検出部２３において同期検出された結果がエラーであ
る場合には、８ビットパラレルデータ５６に変更（反
転）される。この８ビットパラレルデータ５６と８ビッ
トパラレルデータ５７との変換は、同期判定部２５から
出力されるセレクタ切替え制御信号２９の変更によって
データの反転が行われる。
変換部５２で変換されて、８ビットパラレルデータ５６
と８ビットパラレルデータ５７とのうちのどちらかが送
出される。例えば４ビット・８ビット変換部５２が初期
値によって８ビットパラレルデータ５７を選択し、８ビ
ットパラレルデータ５７がＡＴＭセル受信回路部１７内
の同期検出部２３において同期検出された結果が正常で
ある場合には、全く問題なくＡＴＭセルの送受信ができ
る。しかし、４ビット・８ビット変換部５２が初期値に
よって８ビットパラレルデータ５７を選択し、８ビット
パラレルデータ５７がＡＴＭセル受信検出部１７内の同
期検出部２３において同期検出された結果がエラーであ
る場合には、８ビットパラレルデータ５６に変更（反
転）される。この８ビットパラレルデータ５６と８ビッ
トパラレルデータ５７との変換は、同期判定部２５から
出力されるセレクタ切替え制御信号２９の変更によって
データの反転が行われる。
【００４２】本発明においては、通信網として光ＷＤＭ
通信網を用いたが、他の通信網を用いることもできる。
通信網を用いたが、他の通信網を用いることもできる。
【００４３】また、同期検出部２３における同期検出の
方法としてＨＥＣ（ＨｅａｄｅｒＥｒｒｏｒ Ｃｈｅｃ
ｋ）同期検出を用いたが、他の同期検出方法を用いるこ
ともできる。
方法としてＨＥＣ（ＨｅａｄｅｒＥｒｒｏｒ Ｃｈｅｃ
ｋ）同期検出を用いたが、他の同期検出方法を用いるこ
ともできる。
【００４４】
【発明の効果】第１の効果は、シンボルデータを８ビッ
トパラレルデータに変換するシンボル・８ビット変換部
を使用してシンボルデータを同期検出部に入力する前に
８ビットパラレルデータに変換してＡＴＭセルとみなす
ことによって、容易に同期検出を行うことができ、コス
トを削減することができるということである。その理由
は、従来の汎用性の高いＡＴＭセルの同期検出回路をそ
のまま使用することができるからである。
トパラレルデータに変換するシンボル・８ビット変換部
を使用してシンボルデータを同期検出部に入力する前に
８ビットパラレルデータに変換してＡＴＭセルとみなす
ことによって、容易に同期検出を行うことができ、コス
トを削減することができるということである。その理由
は、従来の汎用性の高いＡＴＭセルの同期検出回路をそ
のまま使用することができるからである。
【００４５】第２の効果は、シンボル・８ビット変換部
を使用して同期検出の方法としてＨＥＣ同期検出を用い
ることによって、同期引き込み時間が数十マイクロ秒と
なって同期引き込み時間に要求される条件を満足するこ
とができ、容易に同期確立を行うことができ、回路規模
を小さくすることができるということである。その理由
は、セレクタ切替え制御信号を変更して複数の８ビット
パラレルデータを変換する論理のみによって、ＡＴＭセ
ルの同期確立を行う回路（ＡＴＭセル確立部）を実現す
ることができるからである。
を使用して同期検出の方法としてＨＥＣ同期検出を用い
ることによって、同期引き込み時間が数十マイクロ秒と
なって同期引き込み時間に要求される条件を満足するこ
とができ、容易に同期確立を行うことができ、回路規模
を小さくすることができるということである。その理由
は、セレクタ切替え制御信号を変更して複数の８ビット
パラレルデータを変換する論理のみによって、ＡＴＭセ
ルの同期確立を行う回路（ＡＴＭセル確立部）を実現す
ることができるからである。
【００４６】このようなことから、ＡＴＭセル同期確立
を行うための回路規模を小さくして、コストを削減する
ことができるという効果を有する。
を行うための回路規模を小さくして、コストを削減する
ことができるという効果を有する。
【図１】本発明の一実施の形態における多値直交振幅変
調を利用したＡＴＭセルを転送する通信システムの構成
を示す図
調を利用したＡＴＭセルを転送する通信システムの構成
を示す図
【図２】図１に示した通信システムの同期確立部の構成
を示す図
を示す図
【図３】図１に示した通信システムの同期確立部の構成
を示す図
を示す図
【図４】本発明の一実施例における１６ＱＡＭ＿ＭＯＤ
ＥＭを利用したＡＴＭセルを転送する通信システムの構
成を示す図
ＥＭを利用したＡＴＭセルを転送する通信システムの構
成を示す図
【図５】図４に示した通信システムの同期確立部の構成
を示す図
を示す図
【図６】図４に示した通信システムの同期確立部の構成
を示す図
を示す図
【図７】図４に示した８ビットパラレルデータの８ビッ
ト・４ビット変換を示す図
ト・４ビット変換を示す図
【図８】図４に示した４ビットパラレルデータの４ビッ
ト・８ビット変換を示す図
ト・８ビット変換を示す図
１１ ＡＴＭセル送出回路部 １２ ８ビット・シンボル変換部 １３ 多値直交振幅変調部 １４ 光ＷＤＭ通信網 １５ 多値直交振幅復調部 １６ ＡＴＭセル確立部 １７ ＡＴＭセル受信回路部 １８，２６，５６，５７ ８ビットパラレルデータ １９，２０ シンボルデータ ２１ ＡＴＭセル ２２ シンボル・８ビット変換部 ２３ 同期検出部 ２４ セレクタ部 ２５ 同期判定部 ２８ 制御信号 ２９ セレクタ切替え制御信号 ４２ ８ビット・４ビット変換部 ４３ １６ＱＡＭ＿ＭＯＤ（モジュレート）部 ４５ １６ＱＡＭ＿ＤＥＭ（デモジュレート）部 ４９，５０ ４ビットパラレルデータ ５２ ４ビット・８ビット変換部
Claims (3)
- 【請求項１】 ＡＴＭセル送出回路部と８ビットパラレ
ルデータをシンボルデータに変換する８ビット・シンボ
ル変換部と多値直交振幅変調部と多値直交振幅復調部と
ＡＴＭセル受信回路部とを備え、該多値直交振幅変調部
と該多値直交振幅復調部との間で通信網を介してデータ
通信を行うフルＡＴＭ通信システムにおいて、 該多値直交振幅復調部から送出される複数ビットを備え
るシンボルデータを複数のパターンを備える８ビットパ
ラレルデータに変換する複数のシンボル・８ビット変換
部と、 該複数のシンボル・８ビット変換部から出力される該複
数のパターンを備える８ビットパラレルデータのそれぞ
れをＡＴＭセルとみなしてそれぞれの同期検出を行い、
該同期検出を行った内容によって制御信号を出力する複
数の同期検出部と、 該複数の同期検出部のそれぞれが出力する該制御信号を
入力して選択部に入力する外部制御信号を生成する判定
部と、 該外部制御信号を用いて該複数の同期検出部から出力さ
れる該複数のパターンを備える８ビットパラレルデータ
のうちのいずれかのパターンの８ビットパラレルデータ
を選択し、該ＡＴＭセル受信回路部に送出する該選択部
とを有する、多値直交振幅変調を利用したＡＴＭセル同
期確立方式。 - 【請求項２】 ＡＴＭセル送出回路部と８ビットパラレ
ルデータをシンボルデータに変換する８ビット・シンボ
ル変換部と多値直交振幅変調部と多値直交振幅復調部と
ＡＴＭセル受信回路部とを備え、該多値直交振幅変調部
と該多値直交振幅復調部との間で通信網を介してデータ
通信を行うフルＡＴＭ通信システムにおいて、 該多値直交振幅復調部から送出される複数ビットを備え
るシンボルデータを複数のパターンを備える８ビットパ
ラレルデータに変換する複数のシンボル・８ビット変換
部と、 同期検出部が出力する制御信号を入力して選択部に入力
する外部制御信号を生成する判定部と、 該外部制御信号を用いて該複数のシンボル・８ビット変
換部から出力される該複数のパターンを備える８ビット
パラレルデータのうちのいずれかのパターンの８ビット
パラレルデータを選択する該選択部と、 該選択部から出力される該選択された８ビットパラレル
データをＡＴＭセルとみなして同期検出を行って該ＡＴ
Ｍセル受信回路部に送出し、該同期検出を行った内容に
よって該制御信号を出力する該同期検出部とを有する、
多値直交振幅変調を利用したＡＴＭセル同期確立方式。 - 【請求項３】 前記同期検出の方法が、ＨＥＣ（Ｈｅａ
ｄｅｒ ＥｒｒｏｒＣｈｅｃｋ）同期検出である、請求
項１または２に記載の多値直交振幅変調を利用したＡＴ
Ｍセル同期確立方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8230432A JPH1075253A (ja) | 1996-08-30 | 1996-08-30 | 多値直交振幅変調を利用したａｔｍセル同期確立方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8230432A JPH1075253A (ja) | 1996-08-30 | 1996-08-30 | 多値直交振幅変調を利用したａｔｍセル同期確立方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1075253A true JPH1075253A (ja) | 1998-03-17 |
Family
ID=16907815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8230432A Pending JPH1075253A (ja) | 1996-08-30 | 1996-08-30 | 多値直交振幅変調を利用したａｔｍセル同期確立方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1075253A (ja) |
-
1996
- 1996-08-30 JP JP8230432A patent/JPH1075253A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1036303A (zh) | 信道转换系统 | |
| US4876686A (en) | Fault detection signal transmission system | |
| US6160856A (en) | System for providing amplitude and phase modulation of line signals using delay lines | |
| JPH11177439A (ja) | 符号化回路 | |
| EP0243938B1 (en) | Protection channel monitoring system using a check signal comprising two different n-bit code patterns sequentially arranged at random | |
| US7133936B2 (en) | Ring network and data transmitter | |
| JPH1075253A (ja) | 多値直交振幅変調を利用したａｔｍセル同期確立方式 | |
| US5500876A (en) | Phase error canceller for QPSK signals using unique word detectors | |
| US4888792A (en) | Multi-level quadrature amplitude modulation and demodulation system | |
| EP1578065B1 (en) | Data transmission device, data transmission system, and method | |
| US5717761A (en) | Data transmission system capable of carrying out a data transmission with a high security | |
| JP3512025B2 (ja) | 多値変復調装置と多値変復調通信システムおよびその変復調プログラムならびに変復調方法 | |
| JPH1098449A (ja) | 情報信号通信装置及び方法 | |
| JP2637796B2 (ja) | 回線切替方式 | |
| JPH11252193A (ja) | デジタル無線通信システム、デジタル無線通信方法及びデジタル無線通信方法を記憶した記録媒体 | |
| JPS62141831A (ja) | デ−タの誤り訂正方式 | |
| JP3301462B2 (ja) | 変調多値数情報伝送方法 | |
| KR100299849B1 (ko) | 시디엠에이 이동통신 시스템의 기지국용 모뎀 출력 디지털조합기 | |
| JP2654535B2 (ja) | 自動等化器のリセット方式 | |
| JPH02146846A (ja) | データ伝送方式 | |
| JPS6037859A (ja) | サ−ビスチヤンネル伝送方法 | |
| JP2707833B2 (ja) | 多値変復調通信方式 | |
| JP3132469B2 (ja) | 光並列伝送方式 | |
| JPH0194732A (ja) | ３値符号伝送方式 | |
| JPS6037858A (ja) | サ−ビスチヤンネル伝送方法 |