JPH1075411A

JPH1075411A - 階調表示方法

Info

Publication number: JPH1075411A
Application number: JP8229860A
Authority: JP
Inventors: Yasushi Yoneda; 靖司米田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-08-30
Filing date: 1996-08-30
Publication date: 1998-03-17

Abstract

(57)【要約】【課題】階調数を減らさずにサブフレームの組合せによ
る階調表示に特有の画質の低下を軽減することを目的と
する。【解決手段】１フレームＦを輝度の重み付けをしたｎ
（ｎ≧３）個のサブフレームｓｆ１〜４に分割し、１フ
レームの輝度が階調レベルに応じた値となるようにサブ
フレーム毎にライン走査によって表示要素の発光の要否
を設定する階調表示に際して、ｎ個のサブフレームのう
ち、輝度の重みの降順に選択したｍ（１≦ｍ＜ｎ）個の
特定サブフレームｓｆ４については、ｋ（ｋ≧２）個の
フィールドｓｆ４１，４２で構成してｋ対１インタレー
ス走査形式で表示要素の発光の要否を設定し、その際に
各フィールドにおいてｋラインずつ同一の設定を行い、
他のサブフレームｓｆ１〜３については、ノンインタレ
ース走査形式で１ラインずつ表示要素の発光の要否を設
定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＤＰ（プラズマ
ディスプレイパネル）に好適な階調表示方法に関する。

【０００２】ＰＤＰによる表示の輝度は、単位時間当た
りの放電回数に依存する。したがって、マトリクス表示
の表示要素（ピクセル又はサブピクセル）毎に１フレー
ムの放電回数を適切に設定することによって中間調を再
現することができる。カラー表示は、階調表示の一種で
あり、３原色の輝度比を変えることによって実現され
る。

【０００３】

【従来の技術】マトリクス表示形式のＡＣ型ＰＤＰにお
いては、帯電状態を均一にするリセットに続いて表示内
容に応じた帯電状態を形成するライン順次のアドレッシ
ングが行われ、その後に壁電荷を利用して周期的に放電
を生じさせるサステインが行われる。放電周期を短くす
れば、見かけの上で連続した発光状態が得られる。通
常、サステインパルスの周波数に依存する放電周期は一
定であり、サステイン期間の長さによって輝度が決ま
る。

【０００４】図８は従来のフレーム構成図である。ＰＤ
Ｐの階調表示方法としては、１フレームを放電回数の重
み付けをした複数のサブフレームで構成し、サブフレー
ム毎にアドレッシングを行って１フレームの総放電回数
を設定する方法（フレーム内変調方法）が広く知られて
いる。例えば図８（Ａ）のようにフレームＦを４個のサ
ブフレームｓｆ１〜４に分割し、それらのサステイン期
間ＴＳの長さの比を１：２：４：８とする。すなわち、
各サブフレームｓｆ１〜４に対して公比が「２」の等比
数列を用いたいわゆる“バイナリーの重み付け”を行
う。各サブフレームｓｆ１〜４の表示期間は、リセット
期間ＴＲ、アドレス期間ＴＡ、及びサステイン期間ＴＳ
からなる。図８（Ａ）の例では、階調レベルが「０」〜
「１５」の１６階調の表示が可能である。なお、実際に
はフレームＦは６〜８個のサブフレームで構成され、６
４階調、１２８階調、又は２５６階調の表示が行われ
る。

【０００５】このようにサブフレーム単位の輝度の組合
せで中間調を再現する方法では、階調間フリッカ、偽輪
郭が発生する。階調間フリッカは、特定の階調境界での
チラツキ現象であり、点灯（発光）シーケンスが大きく
変化することによって生じる。偽輪郭は、動画像表示に
おいて階調が滑らかに変化する部分で観察者がサブフレ
ームを分離して認識し、表示内容とは異なる明暗を知覚
する現象であり、人間の目がフレーム毎に離散的に映さ
れる動画像を連続的に追いかけることによって動きとし
て認識する仮現運動に起因する。特に肌色の画像では、
階調が滑らかに変化する部分で色と輝度の異なる色偽輪
郭が生じ、表示品質が著しく低下する。偽輪郭も、点灯
シーケンスの変化が大きいほど顕著になる。例えば２５
６階調の場合において、階調レベル１９１と階調レベル
１９２との間、階調レベル１２７と階調レベル１２８と
の間、及び階調レベル６３と階調レベル６４との間で比
較的に偽輪郭が顕著である。

【０００６】従来において、階調間フリッカ及び偽輪郭
の軽減に有効な階調表示方法として、重ね合わせ法と呼
称される方法が提案されている（特開平７−１７５４３
９号）。これは、図８（Ｂ）のように、フレームＦを分
割した複数個のサブフレームｓｆ１〜４のうち、比較的
に輝度の重みの大きい単一又は複数のサブフレームｓｆ
４を２個の分割サブフレームｓｆ４ａ，ｓｆ４ｂで構成
し、各分割サブフレームｓｆ４ａ，ｂをフレーム内で離
れるように配置することによって、フレーム内での発光
を平均化して発光又は非発光の極端な連続を防止するも
のである。図８（Ｂ）の例では、図８（Ａ）における最
大輝度のサブフレームｓｆ４が分割されている。

【０００７】

【発明が解決しようとする課題】従来の重ね合わせ法で
は、階調数が減ってしまうという問題があった。すなわ
ち、サブフレームを分割することによって、１フレーム
の表示におけるアドレッシングの回数が増え、フレーム
周期が長くなってしまう。ところが、テレビジョン表示
に代表される通常の用途では、フレーム周期が規定され
ているので、アドレッシングの回数の増加は許されな
い。ライン数が４８０以上のＰＤＰでは、１回のアドレ
ッシングの所要時間は最長のサステイン期間と同程度又
はそれ以上に長いので、サステインの短縮によってアド
レッシングの増加分を補うことは難しい。したがって、
輝度の重みの大きいサブフレームの分割にともなって、
他のサブフレームの省略が余儀なくされ、階調数の減少
が避けられない。

【０００８】本発明は、階調数を減らさずにサブフレー
ムの組合せによる階調表示に特有の画質の低下を軽減す
ることを目的としている。

【０００９】

【課題を解決するための手段】画質の低下を軽減するた
め、従来の重ね合わせ法と同様に、最大輝度のサブフレ
ーム又はそれを含む複数のサブフレームを分割する。す
なわちサブフレームを複数のフィールドで構成する。分
割後の各サブフレームが連続する場合であっても、分割
後の各サブフレームの発光期間どうしの間にアドレッシ
ングが挿入されることになるので、実効的には発光期間
が分散されて画質低下が軽減される。ただし、効果を高
める上で、分割後の各サブフレームを時間的に適切に離
して表示するのが好ましい。つまり、フレーム期間の中
で分割後の各サブフレームの表示期間が連続しないよう
なフレーム構成が望ましい。

【００１０】階調数を減らさないため、すなわちサブフ
レームの分割による総アドレッシング時間の延長を避け
るため、分割後のサブフレームについては、分割数に応
じたインタレース走査形式でアドレッシングを行う。例
えば、２分割をした場合には、２ラインに１ラインの割
合で画面走査をする２対１インタレース走査形式を採用
する。２対１インタレース走査では、ノンインタレース
走査の場合と比べて走査ライン数が半分となるので、１
回のアドレッシングの所要時間も半分となる。したがっ
て、全体としては、サブフレームを分割する前と後とで
総アドレッシング時間は変わらない。なお、例えばＡＣ
型ＰＤＰにおいてアドレス期間の直前にリセット期間を
設ける場合には、リセット期間の分だけフレーム期間が
延びるが、リセット期間はアドレス期間に比べて十分に
短いので、サステイン期間を若干短縮することによって
フレーム期間の延長を避けることができる。

【００１１】インタレース走査を行う場合、１本のライ
ンに注目すると、単純に考えてノンインタレース走査の
場合と比べて発光回数が１／分割数に減少してしまう。
そこで、インタレース走査によるアドレッシングに際し
て、走査対象のラインと飛び越し対象のラインとを合わ
せたサブフレームの分割数と同数のラインを組とし、１
つの組に属するラインの表示内容を同一とする。これに
より、インタレース走査に伴う輝度の低下を避けること
ができる。なお、ＰＤＰでは、セルの発光強度が画面内
の発光セル数に依存し、通常はその関係が非線型であ
る。しかし、分割数と同数のライン内のセルを同時に発
光させることにより、複数のフィールドからなるサブフ
レームの全体では、フィールド間でセルの発光強度の増
減が相殺され、ノンインタレース走査の場合と同様の輝
度を得ることができる。

【００１２】このようにインタレース走査を行い且つ複
数のラインに表示内容を共通にする場合、分割したサブ
フレームの発光の有無がフィールド間で異なる階調境界
部分で、階調レベルの反転する表示の乱れが生じる。こ
の乱れを軽減するため、乱れの生じるような互いに異な
る階調レベルの表示要素が隣接するときに、これらの表
示要素の階調レベルを代表レベルに統一する。代表レベ
ルとしては、元の階調レベルの中の最大値、最小値、又
は平均値などを採用することができる。階調レベルの統
一によって、少なくとも階調レベルが反転する大きな乱
れはなくなる。

【００１３】請求項１の発明の方法は、２値の発光制御
が可能な表示要素からなるマトリクス表示デバイスによ
る画面表示に際して、１フレームを輝度の重み付けをし
たｎ（ｎ≧３）個のサブフレームに分割し、１フレーム
の輝度が階調レベルに応じた値となるようにサブフレー
ム毎にライン走査によって表示要素の発光の要否を設定
する階調表示方法であって、前記ｎ個のサブフレームの
うち、輝度の重みの降順に選択したｍ（１≦ｍ＜ｎ）個
の特定サブフレームについては、各特定サブフレームを
ｋ（ｋ≧２）個のフィールドで構成してｋ対１インタレ
ース走査形式で表示要素の発光の要否を設定し、その際
に各フィールドにおいてｋラインずつ同一の設定を行
い、他のサブフレームについては、ノンインタレース走
査形式で１ラインずつ表示要素の発光の要否を設定する
ものである。

【００１４】請求項２の発明の方法は、同一の特定サブ
フレームに対応したｋ個のフィールドを、互いに時間的
に離して表示するものである。請求項３の発明の方法
は、インタレース走査に際して組を構成するｋ本のライ
ンの間で、同一列のｋ個の表示要素における前記特定サ
ブフレームの発光の要否が異なるときに、当該ｋ個の表
示要素の階調レベルに基づいて代表レベルを算定し、当
該ｋ個の表示要素については、１フレームの輝度が算定
された代表レベルに応じた値となるように前記ｎ個のサ
ブフレームにおける発光の要否を設定するものである。

【００１５】

【発明の実施の形態】図１は本発明に係るプラズマ表示
装置１００の構成図である。プラズマ表示装置１００
は、マトリクス形式のカラー表示デバイスであるＡＣ型
のＰＤＰ１と、画面を構成する多数のセル（表示素子）
を選択的に点灯させるための駆動ユニット９０とからな
り、壁掛け式テレビジョン受像機、コンピュータシステ
ムのモニターなどとして利用される。

【００１６】ＰＤＰ１は、一対のサステイン電極Ｘ，Ｙ
が平行配置された面放電形式のＰＤＰであり、各セルに
サステイン電極Ｘ，Ｙとアドレス電極Ａとが対応する３
電極構造の電極マトリクスを有している。サステイン電
極Ｘ，Ｙは表示のライン方向に延び、一方のサステイン
電極Ｙはアドレッシングに際してライン単位にセルを選
択するためのスキャン電極として用いられる。アドレス
電極Ａは、列単位にセルを選択するためのデータ電極で
あり、列方向に延びている。

【００１７】駆動ユニット１００は、コントローラ９
１、フレームメモリ９２、データ処理部９３、サブフレ
ームメモリ９４、データ転送部９５、Ｘドライバ回路９
６、Ｙドライバ回路９７、及びアドレスドライバ回路９
８を有している。駆動ユニット１００には外部装置から
各ピクセルのＲＧＢの輝度レベル（階調レベル）を示す
多値の映像データＤＲ，ＤＧ，ＤＢが、各種の同期信号
とともに入力される。映像データＤＲ，ＤＧ，ＤＢは、
フレームメモリ９２に一旦格納された後、データ処理部
９３によってサブフレームデータＲ０〜３，Ｇ０〜３，
Ｂ０〜３に変換され、サブフレームメモリ９４に格納さ
れる。サブフレームデータＲ０〜３，Ｇ０〜３，Ｂ０〜
３は、１フレームを分割した各サブフレームにおけるセ
ルの発光の要否を示す２値データの集合である。本実施
形態においては、サブフレームデータＲ０〜３，Ｇ０〜
３，Ｂ０〜３のビット数は４である。つまり、１フレー
ムの分割数が４であり、Ｒ，Ｇ，Ｂ毎に「０」から「１
５」までの１６階調の輝度の設定による１６³色のカラ
ー表示が可能である。

【００１８】アドレッシングに際して、データ転送部９
５は、サブフレームメモリ９４からサブフレームデータ
Ｒ０〜３，Ｇ０〜３，Ｂ０〜３を１ライン分ずつ読出
し、アドレスドライバ回路９８に転送する。後述のよう
に、ノンインタレース走査の場合は、全てのラインのデ
ータが先頭ラインから順に転送され、インタレース走査
の場合は、所定数置きのラインのデータが順に転送され
る。アドレスドライバ回路９８は、転送されたサブフレ
ームデータＲ０〜３，Ｇ０〜３，Ｂ０〜３に応じて、ア
ドレス電極Ａ１に選択的にアドレスパルスを印加する。
これと並行して、Ｙドライバ回路９５は、コントローラ
からの指示に従って、各サステイン電極（スキャン電
極）Ｙにスキャンパルスを印加する。アドレッシングの
後のサステイン期間において、Ｘドライバ回路９６は全
てのサステイン電極Ｘに共通にサステインパルスを印加
し、Ｙドライバ回路９７は全てのサステイン電極Ｙに共
通にサステインパルスを印加する。ただし、印加はサス
テイン電極Ｘとサステイン電極Ｙとに対して交互に行わ
れる。

【００１９】図２は本発明に係るＰＤＰの内部構造を示
す斜視図である。前面側のガラス基板１１の内面に、ラ
インＬ毎に一対ずつサステイン電極Ｘ，Ｙが配列されて
いる。サステイン電極Ｘ，Ｙは、それぞれが透明導電膜
４１と金属膜４２とからなり、ＡＣ駆動のための誘電体
層１７で被覆されている。誘電体層１７の表面にはＭｇ
Ｏからなる保護膜１８が蒸着されている。背面側のガラ
ス基板２１の内面には、下地層２２、アドレス電極Ａ、
絶縁層２４、隔壁２９、及びカラー表示のための３色
（Ｒ，Ｇ，Ｂ）の蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設
けられている。各隔壁２９は平面視において直線状であ
る。これら隔壁２９によって放電空間３０がライン方向
にサブピクセル（表示要素）毎に区画され、且つ放電空
間３０の間隙寸法が一定値に規定されている。表示の１
ピクセルは、ライン方向に並ぶ３つのサブピクセルから
なる。隔壁２９の配置パターンがストライプパターンで
あることから、放電空間３０のうちの各列に対応した部
分は、全てのラインに跨がって列方向に連続している。
各列内のサブピクセルの発光色は同一である。各サブピ
クセルの範囲内の構造体がセルである。

【００２０】ＰＤＰ１では、上述のようにサブピクセル
の点灯（発光）／非点灯の設定（アドレッシング）に、
アドレス電極Ａとサステイン電極Ｙとが用いられる。す
なわち、Ｎ本（Ｎはライン数）のサステイン電極Ｙに対
してスキャンパルスを印加することによって画面走査
（ライン選択）が行われ、サステイン電極Ｙと表示内容
に応じて選択されたアドレス電極Ａとの間での対向放電
（アドレス放電）によって、ラインＬ毎に所定の帯電状
態が形成される。その際、Ｒの列にはサブフレームデー
タＲ０〜３が、Ｇの列にはサブフレームデータＧ０〜３
が、Ｂの列にはサブフレームデータＢ０〜３が適用され
る。アドレッシングの後、サステイン電極Ｘとサステイ
ン電極Ｙとに交互に所定波高値のサステインパルスを印
加すると、アドレッシングの終了時点で所定量の壁電荷
が存在したセルで面放電（サステイン放電）が生じる。

【００２１】次に、ＰＤＰ１の駆動方法について説明す
る。図３はフレームの構成を示す図である。階調表示を
行うために、基本的には、図３（Ａ）のようにフレーム
Ｆを４個のサブフレームｓｆ１〜４に分割する。各サブ
フレームｓｆ１〜４の表示期間は、リセット期間ＴＲ、
アドレス期間ＴＡ、及びサステイン期間ＴＳからなる。
各サブフレームｓｆ１〜４における輝度の相対比率が
１：２：４：８となるように重み付けをして、各サブフ
レームｓｆ１〜４のサステイン期間ＴＳにおける発光回
数を設定する。サブフレーム単位の発光の有無の組合せ
で１６階調の表示が可能である。上述のサブフレームデ
ータＲ０〜３，Ｇ０〜３，Ｂ０〜３の各ビットは、１つ
のサブフレームの発光の有無を示す。すなわち、最下位
ビットはサブフレームｓｆ１に対応し、第２ビットはサ
ブフレームｓｆ２に対応し、第３ビットはサブフレーム
ｓｆ３に対応し、最上位ビットはサブフレームｓｆ４に
対応する。

【００２２】偽輪郭及び階調間フリッカを防止するた
め、最大輝度のサブフレームｓｆ４を２個の分割サブフ
レームｓｆ４１，ｓｆ４２で構成する。サブフレームｓ
ｆ４が本発明における特定サブフレームである。図３
（Ｂ）のようにｓｆ１→ｓｆ４１→ｓｆ３→ｓｆ４２→
ｓｆ２の順に各サブフレームの表示期間を配置する。こ
れにより、分割サブフレームｓｆ４１，ｓｆ４２の表示
が時間的に離れる。各分割サブフレームｓｆ４１，ｓｆ
４２のサステイン期間ＴＳの長さは、サブフレームｓｆ
４のサステイン期間ＴＳの長さのほぼ半分である。つま
り、各分割サブフレームｓｆ４１，ｓｆ４２の輝度の重
みはともに「２」である。ここで注意すべきことは、サ
ブフレームデータＲ０〜３，Ｇ０〜３，Ｂ０〜３は、サ
ブフレーム単位のデータであって、分割サブフレームｓ
ｆ４１，ｓｆ４２に共通に適用されることである。

【００２３】サブフレームｓｆ４を２分割すると、１フ
レームに係わるアドレッシングの回数が１つ増える。総
アドレッシング時間の延長を避けるため、サブフレーム
ｓｆ４については分割サブフレームｓｆ４１，ｓｆ４２
をフィールドとする２対１インタレース走査形式でアド
レッシングを行う。分割サブフレームｓｆ４１では、奇
数ラインのサブフレームデータＲ０〜３，Ｇ０〜３，Ｂ
０〜３に応じて点灯の有無を設定し、分割サブフレーム
ｓｆ４２では、偶数ラインのサブフレームデータＲ０〜
３，Ｇ０〜３，Ｂ０〜３に応じて点灯の有無を設定す
る。加えて、各セルの発光回数の減少による輝度の低下
を補うため、１ライン分のサブフレームデータＲ０〜
３，Ｇ０〜３，Ｂ０〜３を２ラインに適用して、２ライ
ンずつ点灯の有無を設定する。インタレース走査を行う
ことにより、フレーム全体のアドレッシングの所要時間
は、サブフレームｓｆ４を分割する前と変わらない。サ
ブフレームｓｆ４以外のサブフレームｓｆ１〜３（これ
らを通常サブフレームと呼称する）ではノンインタレー
ス走査形式でアドレッシングを行う。なお、サブフレー
ムｓｆ４の分割にともなって１回のリセットの分だけフ
レーム期間が延びる。ただし、この延長分は、サステイ
ン期間ＴＡの若干の短縮で補うことのできる程度の短い
時間である。

【００２４】図４は通常サブフレームにおける印加電圧
の波形図、図５は特定サブフレームにおける印加電圧の
波形図である。図４において、リセット期間ＴＲは、そ
れ以前の点灯状態の影響を防ぐため、有効表示領域の壁
電荷の消去（全面消去）を行う期間である。書込みパル
スＰＷの立上がりに呼応して全てのラインで強い面放電
が生じ、誘電体層１７に一旦、壁電荷が蓄積する。しか
し、書込みパルスＰＷの立下がりに呼応して、壁電荷に
よるいわゆる自己放電が生じ、誘電体層１７の壁電荷が
消失する。パルスＰａｗは、放電空間３０の背面側の壁
面への壁電荷の蓄積を抑えるために印加される。

【００２５】アドレス期間ＴＡは、ライン順次のアドレ
ッシングを行う期間である。サステイン電極Ｘを接地電
位に対して正電位Ｖａｘにバイアスし、全てのサステイ
ン電極Ｙを負電位Ｖｓｃにバイアスする。この状態で、
先頭のラインから１ラインずつ順に各ラインを選択し、
サステイン電極Ｙに負極性のスキャンパルスＰｙを印加
する。ラインの選択と同時に、サブフレームデータＲ０
〜３，Ｇ０〜３，Ｂ０〜３が示す点灯すべきセルに対応
したアドレス電極Ａに対して、波高値Ｖａの正極性のア
ドレスパルスＰａを印加する。選択されたラインにおい
て、アドレスパルスＰａの印加されたセルでは、サステ
イン電極Ｙとアドレス電極Ａとの間でアドレス放電が起
こる。サステイン電極ＸがアドレスパルスＰａと同極性
の電位にバイアスされているので、そのバイアスでアド
レスパルスＰａが打ち消され、サステイン電極Ｘとアド
レス電極Ａとの間では放電は起きない。

【００２６】サステイン期間ＴＳは、階調レベルに応じ
た輝度を確保するために、アドレッシングによって設定
された点灯状態を維持する期間である。対向放電を防止
するため、全てのアドレス電極Ａを正極性の電位（例え
ばＶｓ／２）にバイアスし、最初に全てのサステイン電
極Ｙに波高値Ｖｓの正極性のサステインパルスＰｓを印
加する。その後、サステイン電極Ｘとサステイン電極Ｙ
とに対して、交互に波高値Ｖｓの正極性のサステインパ
ルスＰｓを印加する。サステインパルスＰｓの印加毎
に、アドレス期間ＴＡにおいて壁電荷の蓄積したセルで
面放電が生じる。

【００２７】通常サブフレームと特定サブフレームとの
間では、アドレス期間ＴＡの駆動シーケンスが異なる。
すなわち、特定サブフレームの場合には、図５のように
隣接する奇数ラインと偶数ラインとを組とし、すなわち
先頭ラインから数えて（２ｉ−１）番目（ｉ＝１，２，
３，…）のラインと２ｉ番目のラインとを組として、２
ラインずつライン走査を行う。これと並行して、分割サ
ブフレームｓｆ４１の場合には奇数ラインのサブフレー
ムデータＲ０〜３，Ｇ０〜３，Ｂ０〜３に応じてアドレ
ス電極ＡにアドレスパルスＰａを印加し、分割サブフレ
ームｓｆ４２の場合には偶数ラインのサブフレームデー
タＲ０〜３，Ｇ０〜３，Ｂ０〜３に応じてアドレス電極
ＡにアドレスパルスＰａを印加する。

【００２８】図６はデータ処理部９３の機能を説明する
ための図である。図中の黒丸（●）はインタレース走査
形式で１ラインずつアドレッシングを行う場合の点灯を
示し、白抜きの丸（○）は２ラインずつアドレッシング
を行うことによる従属的な点灯を示している。

【００２９】上述のようにインタレース走査形式で２ラ
インずつ点灯の要否を設定するアドレッシングを行う
と、階調の変化が乱れる場合がある。例えば、図６
（Ａ）のように、（２ｉ−１）番目の奇数ラインから
（２ｉ＋４）番目の偶数ラインまでの同一列のセルに対
して、表示すべき階調レベルとして順に１０、９、８、
７、６、５が与えられている場合を考える。（２ｉ−
１）番目のラインでは、階調レベルが１０であるので、
例えば注目セルがＲのセルとすると、サブフレームデー
タＲ０〜３は、サブフレームｓｆ２（重み２）及びサブ
フレームｓｆ４（重み８）の点灯を要求する。しかし、
（２ｉ−１）番目のラインは奇数ラインであるので、偶
数ラインに対応する分割サブフレームｓｆ４２ではサブ
フレームデータＲ０〜３が無効となる。これらのことか
ら、（２ｉ−１）番目のラインのサブフレームデータＲ
０〜３に基づいて、分割サブフレームｓｆ４１において
（２ｉ−１）番目のライン及びそれと組をなす２ｉ番目
のラインが点灯し、サブフレームｓｆ２において（２ｉ
−１）番目のラインが点灯する。一方、２ｉ番目のライ
ンの階調レベルは９であるので、サブフレームデータＲ
０〜３は、サブフレームｓｆ１（重み１）及びサブフレ
ームｓｆ４（重み８）の点灯を要求する。２ｉ番目のラ
インは偶数ラインであるので、奇数ラインに対応する分
割サブフレームｓｆ４１ではサブフレームデータＲ０〜
３が無効となる。これらのことから、２ｉ番目のライン
のサブフレームデータＲ０〜３に基づいて、分割サブフ
レームｓｆ１において２ｉ番目のラインが点灯し、分割
サブフレームｓｆ４２において（２ｉ−１）番目及び２
ｉ番目のラインが点灯する。このようなアドレッシング
の結果、フレーム全体でみると、階調レベルに応じた正
しい輝度レベルが得られる。

【００３０】これに対して、（２ｉ＋１）番目と（２ｉ
＋２）番目のラインでは、階調レベルと輝度レベルとが
異なるだけでなく変化の傾向が逆転してしまい、滑らか
な階調変化に著しい乱れが生じる。これは、階調レベル
８では、サブフレームデータＲ０〜３が特定サブフレー
ムであるサブフレームｓｆ４の点灯を要求するのに対
し、階調レベル７では、サブフレームデータＲ０〜３が
サブフレームｓｆ４の点灯を要求しないからである。つ
まり、特定サブフレームの発光の要否が異なることが原
因である。

【００３１】そこで、データ処理部９３は、組をなす２
本のライン間で同一列のセルにおける特定サブフレーム
の発光の要否が異なるときには、当該２個のセルの階調
レベルに基づいて代表レベルを算定し、当該２個のセル
については代表レベルに応じた点灯を要求するサブフレ
ームデータＲ０〜３，Ｇ０〜３，Ｂ０〜３を生成してア
ドレスドライバ回路９８へ出力する。

【００３２】代表レベルの算定は、具体的には図６
（Ｂ）（Ｃ）のように当該２個のセルの階調レベルの大
きい方又は小さい方を選択する処理である。なお、階調
レベルの平均値を代表レベルとしてもよい。

【００３３】図７はデータ処理部９３のブロック図であ
る。データ処理部９３は、１ライン分のデータ遅延を行
うためのバッファ９３０、データ変換の要否を判別する
論理回路９３１、代表レベルを算定するフィルタ９３
６、及びデータセレクタ９３７を有している。

【００３４】データ処理部９３には、サブフレームデー
タと同様のビット形式に変換された映像データＤＲ０〜
３，ＤＧ０〜３，ＤＢ０〜３がピクセル配列順に入力さ
れる。フィルタ９３６には、バッファ９３０によって遅
延された映像データＤＲ０〜３，ＤＧ０〜３，ＤＢ０〜
３と、遅延されていない映像データＤＲ０〜３，ＤＧ０
〜３，ＤＢ０〜３とがパラレルに入力される。つまり、
インタレース走査の組をなす２ラインの映像データＤＲ
０〜３，ＤＧ０〜３，ＤＢ０〜３が同時に入力される。

【００３５】論理回路９３１は、Ｒ，Ｇ，Ｂの各色に対
して１個ずつ設けられた計３個の２入力のＸＯＲ回路９
３２〜９３４、及びＸＯＲ回路９３２〜９３４の出力の
論理和を求めるＯＲ回路９３５から構成されている。各
ＸＯＲ回路９３２〜９３４には、バッファ９３０による
遅延の前及び後の各映像データＤＲ０〜３，ＤＧ０〜
３，ＤＢ０〜３の最上位ビットが入力される。最上位ビ
ットは、本実施形態における特定サブフレームである最
大輝度のサブフレームｓｆ４の点灯の要否を示す。組を
なす２ラインのそれぞれのｊ番目（ｊ＝１，２，３…）
のセルの間でサブフレームｓｆ４の点灯の要否が異なる
場合には、ＯＲ回路９３５の出力がアクティブとなる。
この場合、データセレクタ９３７は、フィルタ９３６に
よって算定された代表レベルをサブフレームデータＲ０
〜３，Ｇ０〜３，Ｂ０〜３として出力する。ＯＲ回路９
３５の出力がノンアクティブの場合には、データセレク
タ９３７は、バッファ９３６によって遅延された映像デ
ータＤＲ０〜３，ＤＧ０〜３，ＤＢ０〜３をそのままサ
ブフレームデータＲ０〜３，Ｇ０〜３，Ｂ０〜３として
出力する。

【００３６】以上の実施形態では、１６階調の例を挙げ
たが、階調数は、３２、６４、１２８、２５６又はそれ
以上であってもよい。サブフレームの輝度の重みを必ず
しもバイナリーの重みにする必要もない。１つのサブフ
レームを３以上のｋ個の分割サブフレームで構成しても
よい。その場合には、各分割サブフレームをフィールド
とするｋ対１インタレース形式でアドレッシングを行
う。最大輝度から輝度の降順に選択した２以上のサブフ
レームをそれぞれ分割してもよい。

【００３７】

【発明の効果】請求項１乃至請求項３の発明によれば、
階調数を減らさずにサブフレームの組合せによる階調表
示に特有の画質の低下を軽減することができる。

【００３８】請求項２の発明によれば、より確実に画質
の低下を軽減することができる。請求項３の発明によれ
ば、複数のラインの表示内容を共通にすることにより生
じる階調再現の乱れを目立たなくすることができる。

【図面の簡単な説明】

【図１】本発明に係るプラズマ表示装置の構成図であ
る。

【図２】本発明に係るＰＤＰの内部構造を示す斜視図で
ある。

【図３】フレームの構成を示す図である。

【図４】通常サブフレームにおける印加電圧の波形図で
ある。

【図５】特定サブフレームにおける印加電圧の波形図で
ある。

【図６】データ処理部の機能を説明するための図であ
る。

【図７】データ処理部のブロック図である。

【図８】従来のフレーム構成図である。

【符号の説明】

１ＰＤＰ（マトリクス表示デバイス）Ｆフレームｓｆ１〜４サブフレームｓｆ４特定サブフレームｓｆ４１分割サブフレーム（フィールド）ｓｆ４２分割サブフレーム（フィールド）

Claims

【特許請求の範囲】

【請求項１】２値の発光制御が可能な表示要素からなる
マトリクス表示デバイスによる画面表示に際して、１フ
レームを輝度の重み付けをしたｎ（ｎ≧３）個のサブフ
レームに分割し、１フレームの輝度が階調レベルに応じ
た値となるようにサブフレーム毎にライン走査によって
表示要素の発光の要否を設定する階調表示方法であっ
て、前記ｎ個のサブフレームのうち、輝度の重みの降順に選
択したｍ（１≦ｍ＜ｎ）個の特定サブフレームについて
は、各特定サブフレームをｋ（ｋ≧２）個のフィールド
で構成してｋ対１インタレース走査形式で表示要素の発
光の要否を設定し、その際に各フィールドにおいてｋラ
インずつ同一の設定を行い、他のサブフレームについては、ノンインタレース走査形
式で１ラインずつ表示要素の発光の要否を設定すること
を特徴とする階調表示方法。
【請求項２】同一の特定サブフレームに対応したｋ個の
フィールドを、互いに時間的に離して表示する請求項１
記載の階調表示方法。
【請求項３】インタレース走査に際して組を構成するｋ
本のラインの間で、同一列のｋ個の表示要素における前
記特定サブフレームの発光の要否が異なるときに、当該
ｋ個の表示要素の階調レベルに基づいて代表レベルを算
定し、当該ｋ個の表示要素については、１フレームの輝
度が算定された代表レベルに応じた値となるように前記
ｎ個のサブフレームにおける発光の要否を設定する請求
項１又は請求項２記載の階調表示方法。