JPH1078622A - センサ信号伝送回路 - Google Patents

Abstract

(57)【要約】 【課題】 原稿サイズ検出センサ回路を含む複数のセン
サ回路の信号の伝送線を、センサ回路と同数から単一数
にすること。 【解決手段】 センサ手段の出力の発生時間が少しずつ
異なる複数のセンサ回路の出力信号であるパラレル信号
で構成され、次に接続された他入力加算回路やセンサ回
路の出力側での並列接続回路などのパラレル入力シリア
ル出力手段でセンサ回路の出力信号の発生時間に対応し
て少しずつ時間が異なるシリアル信号に変換し、シリア
ル信号で伝送した後、時分割レジスタ回路などのシリア
ル入力パラレル出力手段でシリアル信号を各センサ回路
の出力信号の発生時間に対応した時間に各センサ回路の
各出力信号のみを出力するパラレル信号に復元し、セン
サ手段の出力側での出力信号と類似した信号を得てい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子写真方式の複
写機やスキャナなどの原稿読取り装置で、原稿を読み取
る際に原稿のサイズを検出する原稿サイズ検出回路を含
む各種センサ回路の出力信号を、複写機やスキャナなど
の全体システムを制御する制御回路に伝送するセンサ信
号伝送回路に関する。

【０００２】

【従来の技術】従来の原稿サイズ検出に用いるセンサ信
号伝送回路は、図１０に示すように、１０１ａ、１０１
ｂ、１０１ｎで示された原稿サイズ検出センサ回路を含
むセンサ回路の出力信号が、１０２ａ、１０２ｂ、１０
２ｎで示された複数のセンサ回路と同数の伝送線で伝送
され、センサ回路毎に別個に接続された１０５ａ、１０
５ｂ、１０５ｎで示された波形整形回路でセンサ回路毎
にデジタル波形に波形整形された出力ＤＯ１、ＤＯ２、
ＤＯｎとなり、複写機やスキャナなどの全体システムの
制御回路に取り込まれ、制御動作のための入力情報とし
て信号処理され、現在原稿台ガラスの上に置かれた原稿
のサイズが例えばＡ４なのか、Ａ３なのかを検知し、原
稿サイズ以外の例えばカセットサイズ検知に用いられた
センサ回路であれば、そのセンサ回路の検出対象の状態
を検知する。

【０００３】

【発明が解決しようとする課題】従来の原稿サイズ検出
回路などのセンサ回路の信号を伝送するセンサ信号伝送
回路にあっては、 （１）原稿サイズ検出センサ回路を含むセンサ回路の数
だけの波形整形回路が必要で、コストアップや信頼性の
低下の要因となる。 （２）原稿サイズ検出センサ回路を含むセンサ回路から
の信号を伝送する信号線の数がセンサ回路の数と同数必
要であるので、配線のための信号線であるハーネスの数
が多く、ハーネスの接続用コネクタの接触不良などの故
障の発生箇所が多くなるので、信頼性の低下や、配線の
延べ長さが長くなることによりコストアップの要因とな
る。 （３）センサ回路から信号線（ハーネス）を経由して、
波形整形回路から制御回路の入力端までの動作テストが
センサ回路と同数の回数は必要であるので、製造工数が
多くかかり、コストアップの要因となる。 と云ったような課題を有していた。

【０００４】本発明は、上記従来の課題を解決するもの
で、構成が簡単で、かつ信頼性の向上したセンサ信号伝
送回路を提供することを目的とする。

【０００５】

【課題を解決するための手段】この課題を解決するため
に本発明のセンサ信号伝送回路は、複数の原稿サイズ検
出センサ回路を含むセンサ手段の出力の発生時間が少し
ずつ異なる複数のセンサ回路の出力信号であるパラレル
信号で構成され、次に接続された他入力加算回路やセン
サ回路の出力側での並列接続回路などのパラレル入力シ
リアル出力手段でセンサ回路の出力信号の発生時間に対
応して少しずつ時間が異なるシリアル信号に変換し、シ
リアル信号で伝送した後、時分割レジスタ回路などのシ
リアル入力パラレル出力手段でシリアル信号を各センサ
回路の出力信号の発生時間に対応した時間に各センサ回
路の各出力信号のみを出力するパラレル信号に復元し、
センサ手段の出力側での出力信号と類似した信号を得る
ようにしたものである。

【０００６】

【発明の実施の形態】本発明は、原稿サイズを検出する
ため複数設置され出力信号の発生時間が少しずつ異なる
原稿サイズ検出センサ回路と、原稿サイズ検出センサ回
路と同数以上の入力と単一数の出力を有する多入力加算
回路と、予め設定されたしきい値により信号波形をデジ
タル波形に変換する波形整形回路と、単一数の入力と原
稿サイズ検出センサ回路の数と同数以上の出力を有する
時分割レジスタ回路で構成され、多入力加算回路では入
力される複数の原稿サイズ検出センサ回路の出力信号を
加算の演算処理を行なって単一数の出力信号に変換して
出力され、時分割レジスタ回路では原稿サイズ検出セン
サ回路の各出力信号に１対１に対応した信号に変換して
各出力に出力され、原稿サイズ検出センサ回路の出力側
は多入力加算回路の入力側に１対１に接続され、波形整
形回路の入力側には多入力加算回路の出力側が接続され
出力側には時分割レジスタ回路の入力側が接続され、多
入力加算回路の出力側から波形整形回路の入力側までの
間と波形整形回路の出力側から時分割レジスタ回路の入
力側までの間が単一数の信号線で接続してもよい。

【０００７】また、原稿サイズを検出するため複数設置
され出力信号の発生時間が少しずつ異なる原稿サイズ検
出センサ回路と、予め設定されたしきい値により信号波
形をデジタル波形に変換する波形整形回路と、単一数の
入力と原稿サイズ検出センサ回路の数と同数以上の出力
を有する時分割レジスタ回路で構成され、時分割レジス
タ回路では原稿サイズ検出センサ回路の各出力信号に１
対１に対応した信号に変換して各出力に出力され、原稿
サイズ検出センサ回路の出力側は並列接続され、波形整
形回路の入力側には原稿サイズ検出センサ回路の並列接
続された出力側が接続され出力側には時分割レジスタ回
路の入力側が接続され、並列接続した原稿サイズ検出セ
ンサ回路の出力側から波形整形回路の入力側までの間と
波形整形回路の出力側から時分割レジスタ回路の入力側
までの間が単一数の信号線で接続してもよい。

【０００８】さらにまた、複数のセンサ回路からなりセ
ンサ回路と同数以上の出力を持ちセンサ回路の各出力信
号を第１のパラレル信号として出力するセンサ手段と、
センサ回路と同数以上の入力を持ち第１のパラレル信号
をシリアル信号に変換して出力するパラレル入力シリア
ル出力変換手段と、シリアル信号を伝送して出力するシ
リアル信号伝送手段と、センサ回路と同数以上の出力を
持ちシリアル信号を第１のパラレル信号に１対１に対応
した第２のパラレル信号に変換して出力するシリアル入
力パラレル出力手段とで構成し、第１のパラレル信号は
センサ回路毎に各出力信号の発生時間が少しずつ異な
り、シリアル信号はセンサ回路毎の各出力信号の発生時
間に対応した時間に信号が存在するようにし、センサ手
段の出力側はパラレル入力シリアル出力変換手段の入力
側に接続し、パラレル入力シリアル出力変換手段の出力
側とシリアル入力パラレル出力手段の入力側との間には
シリアル信号伝送手段が接続されたものである。

【０００９】上記したように構成された多入力加算回路
を用いるセンサ信号伝送回路であっては、多入力加算回
路の出力側から波形整形回路の入力側までの間と波形整
形回路の出力側から時分割レジスタ回路の入力側までの
間が単一数の信号線でセンサ信号を伝送できる。

【００１０】また、並列接続した原稿サイズ検出センサ
回路を用いるセンサ信号伝送回路であっては、並列接続
した原稿サイズ検出センサ回路の出力側から波形整形回
路の入力側までの間と波形整形回路の出力側から時分割
レジスタ回路の入力側までの間が単一数の信号線でセン
サ信号を伝送できる。

【００１１】さらにまた、センサ信号伝送回路は、パラ
レル入力シリアル出力変換手段の出力側からシリアル入
力パラレル出力手段の入力側までの間がシリアル信号で
伝送ができる。

【００１２】

【実施例】以下本発明の第１の実施例について図面を参
照しながら説明する。図１において、１ａ、１ｂ、１ｎ
は原稿サイズ検出センサ回路で、複写機やスキャナなど
の原稿読取装置に置かれた原稿サイズを検出するため必
要に応じて複数設置され、出力信号の発生時間が少しず
つ異なる時間に動作させる制御信号を接続する制御端子
ＡＯＳ１、ＡＯＳ２、ＡＯＳｎを持ち、制御端子ＡＯＳ
１、ＡＯＳ２、ＡＯＳｎは複写機などの全体システムを
制御する制御回路に接続されている。原稿サイズ検出セ
ンサ回路１ａ、１ｂ、１ｎの出力は２ａ、２ｂ、２ｎに
出力され、その概要は図２（ａ）のようになる。例え
ば、原稿サイズ検出センサ回路１ａは、ｔ１〜ｔ２の時
間に制御回路から制御端子ＡＯＳ１に制御信号が加えら
れて、原稿サイズ検出センサ回路１ａの検出対象物の有
無により、出力信号が出力２ａに発生したり発生しなか
ったりする。また、このｔ１〜ｔ２の時間は制御回路に
よって、他の原稿サイズ検出センサ回路である１ｂ〜１
ｎの出力信号の発生時間とは一致しない時間が設定され
る。この原稿サイズ検出センサ回路１ａ、１ｂ、１ｎの
各出力は、原稿サイズ検出センサ回路１ａ、１ｂ、１ｎ
の数と同数以上の入力数を持つパラレル入力シリアル出
力変換手段の１例である多入力加算回路４に接続され
る。

【００１３】多入力加算回路４は、出力側５には単一数
の出力を持ち、単一数の入力を持つ波形整形回路６に接
続される。この多入力加算回路４では入力される複数の
原稿サイズ検出センサ回路の出力信号を加算の演算処理
を行なって単一数の出力信号に変換して出力し、その概
要は図２（ｂ）に示される。原稿サイズ検出センサ回路
１ａ、１ｂ、１ｎの各出力が同一信号線５の上に重複し
ないでｔ１〜ｔ２、ｔ３〜ｔ４、ｔｎ〜ｔｍの各時間
に、検出対象の有無により信号の有無となって出現して
おり、多入力加算回路４の入力が図２（ａ）で出力が図
２（ｂ）となり、加算の演算処理が実施されたことが解
る。この多入力加算回路４の出力側は単一数の信号線５
により波形整形回路６に接続される。

【００１４】波形整形回路６は、予め設定されたしきい
値により入力信号の波形の立ち上がりや立ち下がりの急
峻なデジタル波形に変換して出力する。

【００１５】その概要が図２（ｃ）に示される。例え
ば、原稿サイズ検出センサ回路１ａの出力はｔ１〜ｔ２
の時間に発生していたのが、しきい値の作用により、ｔ
１より僅かに遅い時間のｔ１’からｔ２より僅かに早い
時間のｔ２’の時間に発生するデジタル波形の信号とな
り、他の原稿サイズ検出センサ回路１ｂはｔ３’〜ｔ
４’、原稿サイズ検出センサ回路１ｎはｔｎ’〜ｔｍ’
となる。またこの波形整形回路６の出力側は単一数の信
号線７により時分割レジスタ回路８に接続される。

【００１６】シリアル入力パラレル出力変換手段の１例
である時分割レジスタ回路８の入力側は単一数で、出力
側は原稿サイズ検出センサ回路１ａ、１ｂ、１ｎと同数
以上の出力数を持ち、原稿サイズ検出センサ回路１ａ、
１ｂ、１ｎの各出力信号に１対１に対応した信号ＤＯ
１、ＤＯ２、ＤＯｎが得られ、制御回路へデータ信号と
して伝達される。この時分割レジスタ回路８では、入力
波形が図２（ｃ）中の７の波形であり、出力波形は図２
（ｄ）となり、原稿サイズ検出センサ回路の各出力信号
に１対１に対応した信号に変換して各出力に出力され、
同一信号線７の上に重複しないでｔ１’〜ｔ２’、ｔ
３’〜ｔ４’、ｔｎ’〜ｔｍ’の各時間に、原稿サイズ
検出センサ回路１ａ、１ｂ、１ｎの検出対象の有無によ
り信号の有無として発生していたものが、ｔ１’〜ｔ
２’の時間にはＤＯ１に出力し、ｔ３’〜ｔ４’の時間
にはＤＯ２に出力し、ｔｎ’〜ｔｍ’の時間にはＤＯｎ
に出力して、当初の原稿サイズ検出センサ回路１ａ、１
ｂ、１ｎの出力信号に１対１に対応したデータ信号が得
られる。この結果、ＤＯ１、ＤＯ２、ＤＯｎのデータ信
号が制御回路に伝達され、原稿台ガラスの上に置かれた
原稿のサイズが例えばＡ４なのか、Ａ３なのかを検知す
るのに用いる。

【００１７】図３（ａ）は第２の実施例であり、１ａ、
１ｂ、１ｎは原稿サイズ検出センサ回路で、複写機やス
キャナなどの原稿読取装置に置かれた原稿サイズを検出
するため必要に応じて複数設置され、出力信号の発生時
間が少しずつ異なる時間に動作させる制御信号を接続す
る制御端子ＡＯＳ１、ＡＯＳ２、ＡＯＳｎを持ち、制御
端子ＡＯＳ１、ＡＯＳ２、ＡＯＳｎは複写機などの全体
システムの制御をする制御回路に接続されている。原稿
サイズ検出センサ回路１ａ、１ｂ、１ｎの出力は２ａ、
２ｂ、２ｎに出力され、並列接続した後、単一数の信号
線により波形整形回路６の入力に接続される。例えば、
図３（ｂ）は原稿サイズ検出センサ回路１ａの出力波形
で、ｔ１〜ｔ２の時間に制御回路から制御端子ＡＯＳ１
に制御信号が加えられて、原稿サイズ検出センサ回路１
ａの検出対象物の有無により、出力信号が２ａに発生し
たり発生しなかったりする。また、このｔ１〜ｔ２の時
間は制御回路によって、他の原稿サイズ検出センサ回路
１ｂ〜１ｎの出力信号の発生時間とは一致しない時間が
設定される。同様にして、図３（ｃ）は原稿サイズ検出
センサ回路１ｂの出力波形を示し、図３（ｄ）は原稿サ
イズ検出センサ回路１ｎの出力波形を示す。また、これ
ら原稿サイズ検出センサ回路１ａ、１ｂ、１ｎの出力は
並列接続されているので、並列接続して波形整形回路の
入力に接続された箇所での波形は図３（ｅ）となる。こ
こで、原稿サイズ検出センサ回路１ａ、１ｂ、１ｎの各
出力が同一信号線５の上に重複しないでｔ１〜ｔ２、ｔ
３〜ｔ４、ｔｎ〜ｔｍの各時間に、検出対象の有無によ
り信号の有無となって出現しており、原稿サイズ検出セ
ンサ回路１ａ、１ｂ、１ｎの出力を並列接続することに
より、加算の演算処理が実施されたことが解る。

【００１８】波形整形回路６は、予め設定されたしきい
値により入力信号の波形の立ち上がりや立ち下がりの急
峻なデジタル波形に変換して出力する。

【００１９】その概要が図２（ｃ）に示される。例え
ば、原稿サイズ検出センサ回路１ａの出力はｔ１〜ｔ２
の時間に発生していたのが、しきい値の作用により、ｔ
１より僅かに遅い時間のｔ１’からｔ２より僅かに早い
時間のｔ２’の時間に発生するデジタル波形の信号とな
り、他の原稿サイズ検出センサ回路１ｂはｔ３’〜ｔ
４’、原稿サイズ検出センサ回路１ｎはｔｎ’〜ｔｍ’
となる。またこの波形整形回路６の出力側は単一数の信
号線７により時分割レジスタ回路８に接続される。

【００２０】シリアル入力パラレル出力変換手段の１例
である時分割レジスタ回路８の入力側は単一数で、出力
側は原稿サイズ検出センサ回路１ａ、１ｂ、１ｎと同数
以上の出力数を持ち、原稿サイズ検出センサ回路１ａ、
１ｂ、１ｎの各出力信号に１対１に対応した信号ＤＯ
１、ＤＯ２、ＤＯｎが得られ、制御回路へデータ信号と
して伝達される。この時分割レジスタ回路８では、入力
波形が図２（ｃ）中の７の波形であり、出力波形は図２
（ｄ）となり、原稿サイズ検出センサ回路の各出力信号
に１対１に対応した信号に変換して各出力に出力され、
同一信号線７の上に重複しないでｔ１’〜ｔ２’、ｔ
３’〜ｔ４’、ｔｎ’〜ｔｍ’の各時間に、原稿サイズ
検出センサ回路１ａ、１ｂ、１ｎの検出対象の有無によ
り信号の有無として発生していたものが、ｔ１’〜ｔ
２’の時間にはＤＯ１に出力し、ｔ３’〜ｔ４’の時間
にはＤＯ２に出力し、ｔｎ’〜ｔｍ’の時間にはＤＯｎ
に出力して、当初の原稿サイズ検出センサ回路１ａ、１
ｂ、１ｎの出力信号に１対１に対応したデータ信号が得
られる。この結果、ＤＯ１、ＤＯ２、ＤＯｎのデータ信
号が制御回路に伝達され、原稿台ガラスの上に置かれた
原稿のサイズが例えばＡ４なのか、Ａ３なのかを検知す
るのに用いる。

【００２１】図４（ａ）は第３の実施例であり、１２は
センサ手段で、複写機やスキャナなどの原稿読取装置に
置かれた原稿サイズを検出するため必要に応じて複数設
置されたセンサ回路や、原稿の読取光源の走行位置の検
出や光源の点灯不良の検出などの複数のセンサ回路であ
るセンサ回路１、センサ回路２、センサ回路ｎからな
り、出力信号の発生時間が少しずつ異なる時間に動作さ
せる複写機などの全体システムの制御をする制御回路の
制御信号を接続する制御端子１１ａ、１１ｂ、１１ｎを
持ち、制御端子１１ａ、１１ｂ、１１ｎは複写機などの
全体システムの制御回路に接続されている。センサ回路
１、センサ回路２、センサ回路ｎの出力は１３ａ、１３
ｂ、１３ｎに出力され、その概要は図４（ｂ）のように
なる。例えば、センサ回路１は、ｔ１〜ｔ２の時間に制
御回路から制御端子１１ａに制御信号が加えられて、セ
ンサ回路１の検出対象物の有無により、出力信号が１３
ａに発生したり発生しなかったりする。また、このｔ１
〜ｔ２の時間は制御回路によって、他のセンサ回路の出
力１３ｂ〜１３ｎの発生時間とは一致しない時間が設定
される。このようにセンサ手段の出力１３ａ、１３ｂ、
１３ｎの各出力はパラレル信号であり、後に説明するも
う一つのパラレル信号と区別するために、このセンサ回
路の出力であるパラレル信号を第１のパラレル信号と呼
ぶ。センサ手段の出力は、センサ回路１〜ｎの数と同数
以上の入力数を持つパラレル入力シリアル出力変換回路
のパラレル入力シリアル出力変換手段１４に接続され
る。

【００２２】パラレル入力シリアル出力変換手段１４の
出力側１５は単一数の出力を持ち、単一数の入力を持つ
シリアル入力パラレル出力変換手段１８に、シリアル信
号伝送手段１６を介して接続される。このパラレル入力
シリアル出力変換手段１４では入力される複数のセンサ
回路の出力信号である第１のパラレル信号をシリアルの
出力信号に変換して出力し、その概要は図４（ｂ）に示
される。

【００２３】センサ手段１２の各出力が同一信号線５の
上に重複しないでｔ１〜ｔ２、ｔ３〜ｔ４、ｔｎ〜ｔｍ
の各時間に、検出対象の有無により信号の有無となって
出現し、パラレル入力シリアル出力変換手段１４の入出
力となる。

【００２４】シリアル入力パラレル出力変換手段１８の
入力側は単一数で、出力側はセンサ手段１２の出力１３
ａ、１３ｂ、１３ｎの数と同数以上の出力数を持ち、セ
ンサ手段１２の出力１３ａ、１３ｂ、１３ｎの各出力信
号に１対１に対応した第２のパラレル信号をその出力２
０ａ、２０ｂ、２０ｎに出力し、制御回路へデータ信号
として伝達される。このシリアル入力パラレル出力変換
手段１８の入出力波形を図４（ｃ）で示す。

【００２５】この構成により、原稿サイズ検出センサ回
路を含む各種のセンサ回路よりなるセンサ手段の各出力
信号である第１のパラレル信号に１対１に対応した第２
のパラレル信号に変換して出力され、同一信号線７の上
に重複しないでｔ１〜ｔ２、ｔ３〜ｔ４、ｔｎ〜ｔｍの
各時間に、センサ手段１２の各種センサ回路の検出対象
の有無により信号の有無として発生していたものが、ｔ
１〜ｔ２の時間には２０ａに出力し、ｔ３〜ｔ４の時間
には２０ｂに出力し、ｔｎ〜ｔｍの時間には２０ｎに出
力して、当初のセンサ手段１２の第１のパラレル信号に
１対１に対応したデータ信号である第２のパラレル信号
が得られる。

【００２６】この結果、２０ａ、２０ｂ、２０ｎのデー
タ信号が制御回路に伝達され、原稿台ガラスの上に置か
れた原稿のサイズが例えばＡ４なのか、Ａ３なのか、ま
たは原稿読取光源の走査位置はどこなのかなどセンサ回
路の設置場所での情報を検知するのに用いる。

【００２７】図５（ａ）〜（ｄ）には、複写機やスキャ
ナなどの原稿読取装置に置かれた原稿サイズを検出する
ため必要に応じて複数設置されたセンサ回路や、原稿の
読取光源の走行位置の検出や光源の点灯不良の検出など
の複数のセンサ回路の具体的な１事例を示す。図５
（ａ）で、Ｓ１はＬＥＤなどの発光素子、Ｓ２はフォト
トランジスタなどの受光素子である。ＡＯＳ１は、複写
機などの全体システムの制御をする制御回路の制御信号
を接続する制御端子であり、このセンサ回路の信号出力
の出力端子であるＡＯＳＳ１に、他のセンサ回路と重複
しないような時間間隔で、制御信号が印加される。この
結果、このセンサ回路の検出対象の有無によって、受光
素子Ｓ２に電流が流れたり流れなかったりし、ＡＯＳＳ
１に出力信号の有無となってセンサ回路の出力信号が得
られる。図５（ｂ）は、図５（ａ）の出力に演算増幅器
のような高利得な増幅器Ｓ３とフィードバック抵抗Ｒ３
で構成された反転増幅回路を接続したもので、図５
（ａ）の出力信号の位相を反転し、出力レベルを変更し
たりした出力信号が得られる例を示す。

【００２８】図５（ｃ）は、図５（ｂ）の出力に演算増
幅器のような高利得な増幅器Ｓ４と抵抗Ｒ４、Ｒ５の分
圧による基準電圧とによる波形整形回路を接続すること
で、アナログ波形をデジタル波形の出力信号をＡＯＳ１
に出力する例を示す。図５（ｄ）では、図５（ｃ）の反
転増幅回路がない場合で、図５（ｃ）の出力信号と位相
が反転したデジタル信号が出力端子のＡＯＳ１に得られ
る。受光素子Ｓ２の出力以降の信号波形の処理をどこま
でするかという設計上に、各種の組み合わせ方が存在す
るが、センサ回路としては基本構成である図５（ａ）の
回路であればよい。

【００２９】図６（ａ）はパラレル入力シリアル出力変
換回路の一例である多入力加算回路を示す。複数のセン
サ回路の出力がＡＯＳＳ１、ＡＯＳＳ２、ＡＯＳＳｎに
接続され、抵抗Ｒ１１、Ｒ１２、Ｒ１ｎと抵抗Ｒ２０と
で入力側の信号の分圧動作をし、抵抗Ｒ２１とＲ２２と
で演算増幅器のような高利得な増幅器Ｓ１１の利得を制
御して出力端子ＡＯＳＳに出力信号を出力する。入力端
子ＡＯＳＳ１、ＡＯＳＳ２、ＡＯＳＳｎには、それぞれ
異なる時間にセンサ回路からの出力信号が入力されるか
ら、ＡＯＳＳ１に信号が入力する時間には、それ以外の
ＡＯＳＳ２〜ＡＯＳＳｎには信号が入力しないので、即
ち、接地と同様になる。例えば、ＡＯＳＳ１に信号が伝
達される時間では、この入力信号は抵抗Ｒ１２、・・
・、Ｒ１ｎ、Ｒ２１の並列抵抗値をＲＰ１とすると、抵
抗Ｒ１１と抵抗ＲＰ１とで分圧され、増幅器Ｓ１１と抵
抗Ｒ２１、Ｒ２２で構成された非反転増幅回路の入力に
入るので、この場合の利得をＧ１とすると、以下の関係
式で示される。

【００３０】Ｇ１＝（１＋Ｒ２１／Ｒ２２）×ＲＰ１×
（ＲＰ１＋Ｒ１１） ここで、抵抗Ｒ１１、Ｒ１２〜Ｒ１ｎ、Ｒ２１を同一の
抵抗値にしておくと、ＡＯＳＳ２に信号がある場合の並
列抵抗値、ＡＯＳＳｎに信号がある場合の並列抵抗値は
全て同一となるので、各々の利得も同一になる。この結
果、各入力端子からの増幅動作は同一の関係にあるの
で、各々に入力された信号は１つの出力端子ＡＯＳＳ
に、各々の入力信号をＧ１倍した出力信号が得られる。
図６（ｃ）に多入力加算回路の入出力の関係を示す。ま
た、図６（ｂ）には、入力が１端子の場合の１入力加算
回路を示す。この１入力加算回路は、図３（ａ）の波形
整形回路６の前段に接続しても良い。

【００３１】図７（ａ）には波形整形回路の１事例を示
す。Ｓ４は演算増幅器のような高利得な増幅器で、入力
ＡＯＳＳに加えた信号波形の電圧が、抵抗Ｒ４とＲ５で
電圧ＶＣ２を分圧して得られる基準電圧Ｖ１より高い場
合がＬＯＷ、Ｖ１より低い場合がＨＩＧＨとなるデジタ
ル波形に整形される。この様子を図７（ｂ）で示す。

【００３２】なお図７（ａ）では、入力ＡＯＳＳが増幅
器Ｓ４の反転入力に接続した場合を示したが、非反転入
力に接続しても良く、入力ＡＯＳＳと基準電圧Ｖ１の接
続を逆にした場合には、入力波形と出力波形の関係は、
図７（ｂ）の出力波形のＬＯＷとＨＩＧＨを逆にした波
形になり、どちらを採用するかは、回路の設計上で判断
される。

【００３３】図８はシリアル入力パラレル出力変換手段
の一例である時分割レジスタ回路の１実施例を示す。Ａ
ＯＳには入力が接続され、ＡＯ１〜ＡＯｎには制御回路
からの制御信号が接続され、ＩＲＥＳには制御回路から
リセット信号が接続され、ＤＯ１〜ＤＯｎには制御回路
のデータ信号読み取り線が接続される。Ｓ１１〜Ｓ１ｎ
はセンサの個数と同数のフリップフロップ回路で、Ｔ端
子に信号を加えた時にＤ端子の状態がＨＩＧＨならばＱ
端子はＨＩＧＨに、Ｄ端子の状態がＬＯＷならばＱ端子
はＬＯＷになり、ＩＲＥＳに信号が加えられるとＱ端子
の信号はリセットされて、元の状態のＬＯＷになる。入
力ＡＯＳには複数のセンサ回路の検出対象の有無により
出力信号の有無として対応し、制御回路で制御されたセ
ンサ回路の動作時間の間だけ動作し、動作時間はセンサ
回路毎にずらしたデジタル信号が、入力する。例えば、
第１のセンサ回路の動作はＡＯ１に制御信号がある時と
し、第１のセンサ回路で検出対象が検出できたとする
と、ＡＯ１に制御信号があるタイミングにおいて、セン
サ回路の出力が現れ、波形整形回路でデジタル信号にな
り、フリップフロップ回路Ｓ１１のＤ端子にＨＩＧＨの
信号が伝わり、このときＡＯ１〜ＡＯｎの制御信号の中
ではＡＯ１のみに信号があるため、ＡＯ１からフリップ
フロップ回路Ｓ１１のＴ端子に制御信号が伝えられて、
フリップフロップ回路Ｓ１１が動作し、Ｑ端子はＨＩＧ
Ｈとなり、ＤＯ１に信号が現れる。次に、ＡＯ２に制御
信号があるタイミングにおいては、第２のセンサ回路で
検出対象が検出できたとすると、フリップフロップ回路
Ｓ１２のＤ端子にＨＩＧＨの信号が伝わり、このときＡ
Ｏ１〜ＡＯｎの制御信号の中ではＡＯ２のみに信号があ
るため、ＡＯ２からフリップフロップ回路Ｓ１２のＴ端
子に制御信号が伝えられて、フリップフロップ回路Ｓ１
２が動作し、Ｑ端子はＨＩＧＨとなり、ＤＯ２に信号が
現れる。このような動作を続け、制御信号がＡＯ１〜Ａ
Ｏｎを動作するタイミングに応じて、制御信号ＡＯ１〜
ＡＯｎの動作に対応したセンサ回路が動作し、フリップ
フロップ回路Ｓ１１〜Ｓ１ｎが対応して動作し、ＤＯ１
〜ＤＯｎにはセンサ回路に対応した出力が得られる。

【００３４】センサ回路の一連の動作が終了すると、Ｉ
ＲＥＳ端子に信号が加わり、フリップフロップ回路Ｓ１
１〜Ｓ１ｎの出力Ｑのリセットをし、次回のセンサ回路
の動作に備える。図９は具体例である図５〜図８の各部
の波形の概要を示したものである。

【００３５】

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。

【００３６】多入力加算回路の出力側から波形整形回路
の入力側までの間と、波形整形回路の出力側から時分割
レジスタ回路の入力側までの間が単一数の信号線で接続
した構成により、多入力加算回路から時分割レジスタ回
路まで信号を伝送する信号線は一対でよくなり、従来の
原稿サイズ検出センサ回路と同数の信号線で伝送する場
合に比べ、下記のような効果がある。 （１）原稿サイズ検出センサ回路を含むセンサ回路と同
数の波形整形回路が１つの波形整形回路だけとなり、コ
ストの低減や信頼性の向上が実現できる。 （２）原稿サイズ検出センサ回路を含むセンサ回路と同
数必要であったハーネスが、一対のハーネスだけでセン
サ回路の出力信号を伝送することができるので、ハーネ
スは一対で良くなり、配線のためのハーネスの数やハー
ネスの接続用コネクタの接続数が少なくでき、ハーネス
の減少によるコストの低減やハーネスのコネクタの接続
数の減少による接触不良などの故障の減少で、信頼性の
向上が実現できる。 （３）信号線（ハーネス）を経由して、波形整形回路か
ら制御回路の入力端までの伝送線の動作テストがセンサ
回路と同数の回数が必要であったが、単一数の信号線で
伝送するので、伝送線の動作テストは１回でよくなり、
製造で要した検査作業工数が少なくなり、コストアップ
の低減が実現できる。

【００３７】また、原稿サイズ検出センサ回路を含むセ
ンサ回路の出力側を並列接続した後から波形整形回路の
入力側までと、波形整形回路の出力側から時分割レジス
タ回路の入力側までの間が単一数の信号線で接続した構
成により信号線は一対でよくなり、従来の原稿サイズ検
出センサ回路と同数の信号線で伝送する場合に比べ、下
記のような効果がある。 （１）原稿サイズ検出センサ回路を含むセンサ回路と同
数の波形整形回路が１つの波形整形回路だけとなり、コ
ストの低減や信頼性の向上が実現できる。 （２）原稿サイズ検出センサ回路を含むセンサ回路と同
数必要であったハーネスが、一対のハーネスだけでセン
サ回路の出力信号を伝送することができるので、ハーネ
スは一対で良くなり、配線のためのハーネスの数やハー
ネスの接続用コネクタの接続数が少なくでき、ハーネス
の減少によるコストの低減やハーネスのコネクタの接続
数の減少による接触不良などの故障の減少で、信頼性の
向上が実現できる。 （３）信号線（ハーネス）を経由して、波形整形回路か
ら制御回路の入力端までの伝送線の動作テストがセンサ
回路と同数の回数が必要であったが、単一数の信号線で
伝送するので、伝送線の動作テストは１回でよくなり、
製造で要した検査作業工数が少なくなり、コストアップ
の低減が実現できる。

【００３８】さらにまた、センサ回路と同数以上の入力
を持ち第１のパラレル信号をシリアル信号に変換して出
力するパラレル入力シリアル出力変換手段の出力側と、
センサ回路と同数以上の出力を持ちシリアル信号を第１
のパラレル信号に１対１に対応した第２のパラレル信号
に変換して出力するシリアル入力パラレル出力手段の入
力側との間を、シリアル信号を伝送して出力するシリア
ル信号伝送手段で接続することにより、パラレル入力シ
リアル出力変換手段の出力側からシリアル入力パラレル
出力手段の入力側へシリアル信号で伝送できる。

【００３９】このような構成によりシリアル信号で伝送
が可能となるため、信号線は１対でよくなり、従来のパ
ラレル信号で伝送する場合に比べ、下記のような効果が
ある。 （１）各パラレル信号線に接続されていたセンサ回路と
同数の波形整形回路が１つの波形整形回路だけとなり、
コストの低減や信頼性の向上が実現できる。 （２）パラレル信号を伝送する場合は、信号線の数がセ
ンサ回路と同数必要であったが、シリアル信号で伝送す
ることで、信号線は一対で良くなり、配線のためのハー
ネスの数やハーネスの接続用コネクタの接続数が少なく
でき、ハーネスの減少によるコストの低減やハーネスの
コネクタの接続数の減少による接触不良などの故障の減
少で、信頼性の向上が実現できる。 （３）センサ回路から信号線（ハーネス）を経由して、
波形整形回路から制御回路の入力端までの各パラレル信
号の各々の経路での動作テストがセンサ回路と同数の回
数必要であったが、シリアル信号で伝送することで１回
でよくなり、製造で要した検査作業工数が少なくなり、
コストアップの低減が実現できる。

【図面の簡単な説明】

【図１】本発明のセンサ信号伝送回路の第１の実施例の
全体概要図

【図２】本発明のセンサ信号伝送回路の第１の実施例の
波形図

【図３】本発明のセンサ信号伝送回路の第２の実施例の
全体概要図

【図４】本発明のセンサ信号伝送回路の第３の実施例の
全体概要図

【図５】本発明の具体的センサ回路図

【図６】本発明の具体的多入力加算回路図

【図７】本発明の具体的波形整形回路図

【図８】本発明の具体的時分割レジスタ回路図

【図９】本発明のセンサ信号伝送回路の各部分での信号
波形の概要図

【図１０】従来のセンサ信号伝送回路の全体概要図

【符号の説明】 １ａ、１ｂ、１ｎ 原稿サイズ検出センサ回路 ４ 他入力加算回路 ６ 波形整形回路 ８ 時分割レジスタ回路 １２ センサ手段 １４ パラレル入力シリアル出力変換手段 １６ シリアル信号伝送手段 １８ シリアル入力パラレル出力変換手段

Claims (3)

【特許請求の範囲】
1. 【請求項１】 原稿サイズを検出するため複数設置され
   出力信号の発生時間が少しずつ異なる原稿サイズ検出セ
   ンサ回路と、前記原稿サイズ検出センサ回路と同数以上
   の入力と単一数の出力を有する多入力加算回路と、予め
   設定されたしきい値により信号波形をデジタル波形に変
   換する波形整形回路と、単一数の入力と前記原稿サイズ
   検出センサ回路の数と同数以上の出力を有する時分割レ
   ジスタ回路で構成され、前記原稿サイズ検出センサ回路
   の出力側は前記多入力加算回路の入力側に１対１に接続
   され、前記波形整形回路の入力側には前記多入力加算回
   路の出力側が接続され出力側には前記時分割レジスタ回
   路の入力側が接続され、前記多入力加算回路では入力さ
   れる複数の前記原稿サイズ検出センサ回路の出力信号を
   加算の演算処理を行なって単一数の出力信号に変換して
   出力され、前記時分割レジスタ回路では前記原稿サイズ
   検出センサ回路の各出力信号に１対１に対応した信号に
   変換して各出力に出力され、前記多入力加算回路の出力
   側から前記波形整形回路の入力側までの間と前記波形整
   形回路の出力側から前記時分割レジスタ回路の入力側ま
   での間が単一数の信号線である原稿サイズ検出に用いる
   センサ信号伝送回路。
2. 【請求項２】 原稿サイズを検出するため複数設置され
   出力信号の発生時間が少しずつ異なる原稿サイズ検出セ
   ンサ回路と、予め設定されたしきい値により信号波形を
   デジタル波形に変換する波形整形回路と、単一数の入力
   と前記原稿サイズ検出センサ回路の数と同数以上の出力
   を有する時分割レジスタ回路で構成され、前記原稿サイ
   ズ検出センサ回路の出力側は並列接続され、前記波形整
   形回路の入力側には前記原稿サイズ検出センサ回路の並
   列接続された出力側が接続され出力側には前記時分割レ
   ジスタ回路の入力側が接続され、前記時分割レジスタ回
   路では前記原稿サイズ検出センサ回路の各出力信号に１
   対１に対応した信号に変換して各出力に出力され、並列
   接続した前記原稿サイズ検出センサ回路の出力側から前
   記波形整形回路の入力側までの間と前記波形整形回路の
   出力側から前記時分割レジスタ回路の入力側までの間が
   単一数の信号線である原稿サイズ検出に用いるセンサ信
   号伝送回路。
3. 【請求項３】 複数のセンサ回路からなり前記センサ回
   路と同数以上の出力を持ち前記センサ回路の各出力信号
   を第１のパラレル信号として出力するセンサ手段と、前
   記センサ回路と同数以上の入力を持ち前記第１のパラレ
   ル信号をシリアル信号に変換して出力するパラレル入力
   シリアル出力変換手段と、前記シリアル信号を伝送して
   出力するシリアル信号伝送手段と、前記センサ回路と同
   数以上の出力を持ち前記シリアル信号を前記第１のパラ
   レル信号に１対１に対応した第２のパラレル信号に変換
   して出力するシリアル入力パラレル出力手段とで構成
   し、前記センサ手段の出力側は前記パラレル入力シリア
   ル出力変換手段の入力側に接続し、前記パラレル入力シ
   リアル出力変換手段の出力側と前記シリアル入力パラレ
   ル出力手段の入力側との間には前記シリアル信号伝送手
   段が接続され、前記第１のパラレル信号は前記センサ回
   路毎に前記各出力信号の発生時間が少しずつ異なり、前
   記シリアル信号は前記センサ回路毎の前記各出力信号の
   発生時間に対応した時間に信号が存在するセンサ信号伝
   送回路。