JPH1079330A

JPH1079330A - 薄膜半導体の製造方法

Info

Publication number: JPH1079330A
Application number: JP23449096A
Authority: JP
Inventors: Hiroshi Inakanaka; 博士田舎中
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-09-04
Filing date: 1996-09-04
Publication date: 1998-03-24
Anticipated expiration: 2016-09-04
Also published as: JP4420475B2

Abstract

(57)【要約】（修正有）【課題】薄膜半導体を、低コストをもって容易、確実
に得ることができるようにする。【解決手段】半導体基体の表面を多孔質層に変化させ
る工程と、この多孔質層に半導体膜を形成する工程と、
この半導体膜を上記多孔質層を介して半導体基体から剥
離する工程と、多孔質層の上記半導体基体に残存する多
孔質膜をエッチング除去する多孔質膜の除去工程とを採
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば薄膜トラン
ジスタ等の半導体素子よりなる単体半導体装置、あるい
は複数の半導体素子からなる半導体集積回路（ＩＣ）、
ＩＣカード、太陽電池等の各種半導体装置を構成するこ
とのできる薄膜半導体の製造方法に係わる。

【０００２】

【従来の技術】単体半導体装置、半導体集積回路、ＩＣ
カード、太陽電池等の各種半導体装置を構成するに、そ
の厚さを充分薄くすることによって、機器の小型化をは
かるとか、例えば太陽電池において、光−電気の変換効
率を高めるとか、さらに薄膜化によってフレキシブル化
して、各種機器の組み立ての簡易化、使用上の便益化等
をはかることができる。

【０００３】

【発明が解決しようとする課題】本発明は、上述した諸
目的から、薄膜半導体を、低コストをもって容易、確実
に得ることができるようにした薄膜半導体の製造方法を
提供する。

【０００４】

【課題を解決するための手段】本発明による薄膜半導体
の製造方法においては、半導体基体表面を多孔質層に変
化させる工程と、この多孔質層に半導体膜を形成する工
程と、この半導体膜を上記多孔質層を介して半導体基体
から剥離する工程と、多孔質層の上記半導体基体に残存
する多孔質膜をエッチング除去する多孔質膜の除去工程
とを採る。

【０００５】上述の本発明製造方法によれば、半導体基
体表面に多孔質層を形成し、これの上に半導体膜を形成
し、この半導体膜を多孔質層における強度の低下を利用
して半導体基体から剥離して、剥離された半導体膜によ
って薄膜半導体を構成するので、その厚さは、半導体膜
の厚さによって制御できることからこれを充分薄く、例
えばフレキシブルな薄膜半導体として構成することがで
きる。

【０００６】そして、本発明製造方法によれば、半導体
基体表面に形成した多孔質層上に半導体薄膜を形成し、
これを、多孔質層で分離するものであるが、更に、本発
明におては、上述の方法によって薄膜半導体の作製に用
いられた半導体基体を、再び同様の方法の繰り返しによ
って半導体膜、したがって、薄膜半導体の作製を行う半
導体基体として利用する。すなわち、上述した半導体膜
の剥離を多孔質層において行うが、この剥離が、多孔質
層の膜厚方向の半導体基体との界面（半導体基体との界
面とは半導体基体の多孔質化されていない部分との界面
を指称する。）で剥離される態様によらず、多孔質層内
で分離する態様となる場合において、半導体膜の剥離後
の状態で、半導体基体のその剥離面に多孔質層の一部が
残存することになるが、この場合において、本発明方法
においては、この半導体基体側に残存する多孔質膜をエ
ッチング除去することから、再び、この半導体基体を用
いる場合において、特に、この半導体基体表面自体を多
孔質層に変化させる方法による場合においても、多孔質
膜の除去がなされ、半導体基体表面は、清浄な結晶性に
すぐれた表面とされることから、多孔質層を再現性良く
所定の多孔質性を有する多孔質層として形成することが
でき、これの上に形成する半導体膜においても、再現性
よく安定して目的の特性を有する半導体膜、したがって
薄膜半導体を構成することができる。

【０００７】したがって、本発明製造方法によれば、容
易、且つ確実に、量産的に、したがって、低コストをも
って薄膜半導体の製造を行うことができる。

【０００８】

【発明の実施の形態】本発明の実施の形態を説明する。
本発明においては、半導体基体表面を例えば陽極化成に
よって変化させて、多孔質層を形成する。この多孔質層
は、互いに多孔率（ポロシティ）が異なる２層以上の層
からなる多孔質層とする。そして、この多孔質層の表面
に半導体膜をエピタキシャル成長し、これに回路素子も
しくは集積回路を形成する。その後このエピタキシャル
半導体膜を多孔質層を介して、半導体基体から剥離して
目的とする薄膜半導体装置を製造する。

【０００９】一方、残された半導体基体は、再び上述し
た薄膜半導体の製造に繰り返して使用されが、特に本発
明においては、その再利用に先立って多孔質層の、半導
体基体に残存する多孔質膜をエッチング除去する多孔質
膜の除去工程を行う。

【００１０】この半導体基体に残存する多孔質膜のエッ
チング除去工程は、化学薬品によるエッチングと、その
後の陽極化成による電解エッチングとによることができ
る。このエッチングの化学薬品は、フッ硝酸の混合液、
あるいはフッ硝酸と酢酸の混合液、またはフッ硝酸と過
酸化水素水との混合液を用いることができる。

【００１１】また、この繰り返し使用されてその厚さが
薄くなった半導体基体は、これ自体を薄膜半導体として
用いることができる。

【００１２】多孔質層の形成工程においては、その表面
に面して多孔率が低い層を形成し、多孔質化がされない
半導体基体に近い側すなわち内部側に多孔率が高い層を
形成する。

【００１３】また、多孔質層形成工程において、例えば
多孔率が低い表面層と、この表面層と半導体基体との間
に形成され、多孔率が表面層のそれより高い中間多孔率
層と、この中間多孔率層内もしくはこの中間多孔率層の
下層すなわち多孔質化がなされていない半導体基体との
界面に形成され、中間多孔率層より高い多孔率を有する
高多孔率層とを形成することができる。

【００１４】多孔質層を形成する陽極化成においては、
半導体基体表面を低電流密度で陽極化成する工程と、そ
の後、高電流密度で陽極化成する工程とをとる。

【００１５】また、陽極化成において、半導体基体表面
を低電流密度で陽極化成する工程と、更にこの低電流密
度よりも少し高い中間低電流密度で陽極化成する工程
と、更にこれより高電流密度で陽極化成する工程とをと
ることができる。

【００１６】また、陽極化成において、その高電流密度
での陽極化成は、高電流密度の通電を間欠的に行うよう
にすることができる。

【００１７】また、多孔質層を形成する陽極化成におけ
る、中間低電流密度での陽極化成において、その電流密
度を漸次大きくすることができる。

【００１８】陽極化成は、フッ化水素とエタノールを含
有する電解溶液中、あるいはフッ化水素とメタノールを
含有する電解溶液中で行うことができる。

【００１９】また、陽極化成工程において、電流密度を
変更するに際して、電解溶液の組成も変更することがで
きる。

【００２０】多孔質層を形成した後は、水素ガス雰囲気
中で加熱することが好ましい。また、多孔質層を形成し
た後の、水素ガス雰囲気中での加熱工程の前に、多孔質
層を熱酸化することが好ましい。

【００２１】半導体基体は、これの上に形成する、すな
わちこの半導体基体の表面の多孔質層上に形成する半導
体膜に応じて、例えば、Ｓｉ単結晶，多結晶，ＳｉＧ
ｅ，ＧａＡｓ，ＧａＰ等による半導体基体を用いること
ができる。例えば化合物半導体による薄膜半導体を形成
する場合においては、半導体基体として化合物半導体基
体を用いる。そして、この多孔質層上に化合物半導体を
エピタキシャル成長させれば、例えばＳｉ半導体基体上
に化合物半導体をエピタキシャル成長させる場合よりも
格子不整合を小さくすることができることから良好な結
晶性をもつ薄膜化合物半導体を形成することができる。
ＳｉＧｅ，ＧａＡｓ，ＧａＰ等による半導体基体のいづ
れにおいても、陽極化成を行うことによってその表面に
多孔質層を形成することができる。

【００２２】半導体基体の形状は、種々の構成を採るこ
ができる。例えばウェファ状すなわち円板状、あるいは
基体表面が曲面を有する単結晶引上げによる円柱体状イ
ンゴットによるなど、種々の形状とすることができる。

【００２３】また、半導体基体は、ｎ型もしくはｐ型の
不純物がドープされた半導体基体あるいは、不純物を含
まない半導体基体によって構成することができる。しか
し、陽極化成を行う場合は、ｐ型の不純物が高濃度にド
ープされた低比抵抗の半導体基体いわゆるｐ⁺のＳｉ基
体を用いることが好ましい。この半導体基体としてｐ ⁺
型Ｓｉ基体を用いるときは、ｐ型不純物の例えばボロン
Ｂが、約１０¹⁹atoms/cm³程度にドープされ、その抵抗
が０．０１〜０．０２Ωｃｍ程度のＳｉ基板を用いるこ
とが望ましい。そして、このｐ⁺型Ｓｉ基体を陽極化成
すると、基板表面とほぼ垂直方向に細長く伸びた微細孔
が形成され、結晶性を維持したまま多孔質するため、望
ましい多孔質層が形成される。

【００２４】このように結晶性を維持したまま多孔質さ
れた多孔質層上に、半導体膜をエピタキシャル成長す
る。この半導体膜は、単層の半導体膜によって構成する
こともできるし、２層以上の複層半導体膜とすることが
できる。

【００２５】このように、半導体基体上にエピタキシャ
ル成長した半導体膜は、半導体基体から剥離するが、こ
の剥離に先立って例えば半導体膜上に、フレキシブル樹
脂シート等による支持基板を接合してこの支持基板とエ
ピタキシャル半導体膜とを一体化した後、エピタキシャ
ル半導体膜を支持基板と共に、半導体基体から、この半
導体基体に形成した多孔質層を介して剥離することがで
きる。

【００２６】この支持基板は、フレキシブルシートに限
られるものでなくガラス基板、樹脂基板あるいは例えば
所要のプリント配線がなされたフレキシブル、もしくは
剛性いわゆる堅い（リジッド）透明プリント基板によっ
て構成することもできるものである。

【００２７】半導体基体表面には、多孔率を異にする２
層以上からなる多孔質層を形成する。最表面の多孔質層
は、その多孔率が比較的小さく緻密な多孔質層として形
成し、この多孔質層上に良好にエピタキシャル半導体膜
を成長させることができるようにし、またこの表面層よ
り内側すなわち下層側においては比較的多孔率の高い多
孔質層を基体面に沿って形成することによってこれ自体
の高多孔率化による機械的強度の低下、あるいはこの多
孔質層と他との格子定数の相違に基く歪みによって脆弱
化し、この層においてエピタキシャル半導体膜の剥離、
すなわち分離を容易に行うことができる。例えば、超音
波印加によって分離させることができる程度に弱い多孔
質層を形成することも可能となる。

【００２８】多孔質層の表面より内側に形成する多孔率
を大きくした層は、その多孔率が大きいほど上述の剥離
が容易になるが、この多孔率が余り大きいと、上述した
エピタキシャル半導体膜の剥離処理前に、剥離を発生さ
せたり、多孔質層に破損を来すおそれがあることから、
この多孔率の大なる層における多孔率は、４０％以上７
０％以下とする。

【００２９】また、多孔質層に多孔率の大なる層を形成
する場合、その多孔率が大きくなるにつれ歪みが大きく
なり、この歪の影響が多孔質層の表面層にまで及ぶと、
表面層に亀裂を発生させるおそれが生じてくる。また、
このように多孔質層の表面にまで歪の影響が生じると、
これの上にエピタキシャル成長させる半導体膜に結晶欠
陥を発生させる。そこで、多孔質層には、その多孔率が
高い層と多孔率の低い表面層との間に、歪みを緩和する
バッファ層として、表面層よりは多孔率が高く、かつ高
多孔率層に比しては多孔率が低い中間多孔率を有する中
間多孔率層を形成する。このようにすることにより、高
多孔率層の多孔率を、上述のエピタキシャル半導体膜の
剥離を確実に行うことができる程度に大きくし、しかも
結晶性にすぐれたエピタキシャル半導体膜の形成を可能
にする。

【００３０】上述した半導体基体表面の多孔質化の陽極
化成は、公知の方法、例えば伊藤らによる表面技術Ｖｏ
ｌ．４６，Ｎｏ．５，ｐｐ．８〜１３，１９９５〔多孔
質Ｓｉの陽極化成〕に示された方法によることができ
る。すなわち、例えば図７にその概略構成図を示す２重
セル法で行うことができる。この方法は、第１および第
２の槽１Ａおよび１Ｂを有する２槽構造の電解溶液槽１
が用いられる。そして、両槽１Ａおよび１Ｂ間に多孔質
層を形成すべき半導体基体１１を配置し、両槽１Ａおよ
び１Ｂ内に、直流電源２が接続された対の白金電極３Ａ
および３Ｂの各一方が配置される。電解溶液槽１の第１
および第２の槽１Ａおよび１Ｂ内には、それぞれ例えば
フッ化水素ＨＦとエタノールＣ₂Ｈ₅ＯＨとを含有する
電解溶液４、あるいはフッ化水素ＨＦとメタノールＣＨ
₃ＯＨとを含有する電解溶液４が収容され、第１および
第２の槽１Ａおよび１Ｂにおいて電解溶液４に半導体基
体１１の両面が接触するように配置され、かつ両電極３
Ａおよび３Ｂが電解溶液４に浸漬配置される。そして、
半導体基体１１の多孔質層を形成すべき表面側の槽１Ａ
内の電解溶液４に浸漬されている電極３Ａ側を負極側と
して、直流電源２が接続されて両電極３Ａおよび３Ｂ間
に通電がなされる。このようにすると、半導体基体１１
側を陽極側、電極３Ａを陰極側とする給電がなされ、こ
れにより、半導体基板の電極３Ａ側に対向する表面が侵
蝕されて多孔質化する。

【００３１】この２槽セル法によるときは、オーミック
電極を半導体基体に被着形成することが不要となり、こ
のオーミック電極から不純物が半導体基体に導入するこ
とが回避される。

【００３２】そしてこの陽極化成における条件の選定に
より、形成される多孔質層の構造が相当に変化するもの
であり、これによってこれの上に形成する前述したエピ
タキシャル半導体膜の結晶性および剥離性が変化する。

【００３３】多孔率を異にする２層以上の層からなる多
孔質層を形成するには、陽極化成処理において、電流密
度が異なる２段階以上の多段階陽極化成法を採用する。
具体的には、表面に多孔率が低いすなわち口径の小さい
微細孔による比較的緻密な低多孔率の多孔質層を作製す
るため、まず、低電流密度で第１陽極化成を施す。多孔
質層の膜厚は時間に比例するので、所望する膜厚になる
ような時間で陽極化成を行う。その後、かなり高い電流
密度で第２陽極化成を行えば、最初に形成された低多孔
率の多孔質層の下側に多孔率の大きい高多孔率の多孔層
が形成される。すなわち、少くとも多孔率の低い低多孔
率質層と、多孔率の高い高多孔率層を有する多孔質層が
形成される。

【００３４】そして、この場合、低多孔率の多孔質層
と、高多孔率の多孔質層との界面付近には、両者の格子
定数の違いにより大きな歪みが生じる。この歪みがある
値以上になると、多孔質層は２つに分離する。したがっ
て、この歪みによる分離あるいは、多孔率による機械的
強度の低下による分離が生じるか、生じないかという境
界条件付近の陽極化成条件で多孔質層を形成すれば、こ
の多孔質層上に成長させた半導体膜、例えばエピタキシ
ャル半導体膜は、この多孔質層を介して容易に分離する
ことができる。

【００３５】この場合の、低電流密度の第１陽極化成
は、例えば０．０１〜０．０２Ωｃｍのｐ型シリコン単
結晶基体を用い、ＨＦ：Ｃ₂Ｈ₅ＯＨ＝１：１（ＨＦが
４９％溶液、エタノールが９５％溶液での体積比）（以
下同様）のとき、０．５〜１０ｍＡ／ｃｍ²程度の低電
流密度で数分間から数十分間行う。また、高電流密度の
第２陽極化成は、例えば４０〜３００ｍＡ／ｃｍ²程度
の電流密度で、１〜１０秒間、好ましくは３秒間前後の
時間で行う。

【００３６】上述した第１および第２の２段階の陽極化
成では、多孔質層内部の高多孔質層で発生する歪みがか
なり大きくなるため、多孔質層の表面までこの歪みの影
響が及び、この場合、前述したように、亀裂の発生や、
これの上に形成するエピタキシャル半導体膜に結晶欠陥
を発生させるおそれが生じる。そこで、多孔質層におい
て、低多孔率の表面層と高多孔率層との間に、これらに
よって発生する歪みを緩和するバッファー層として、表
面層よりは多孔率が高く、かつ高多孔率層に比しては多
孔率が低い中間多孔率層を形成する。具体的には、最初
に低電流密度の第１陽極化成を行い、次いで第１陽極化
成よりもやや高い電流密度の第２陽極化成を行って、そ
の後それらよりもかなり高い電流密度で第３陽極化成を
行う。第１陽極化成の条件は、特に制限されないが、例
えば０．０１〜０．０２Ωｃｍのｐ型シリコン単結晶基
体を用い、電解溶液としてＨＦ：Ｃ₂Ｈ₅ＯＨ＝１：１
を用いるとき、０．５〜３ｍＡ／ｃｍ²未満程度、第２
陽極化成の電流密度は例えば３〜２０ｍＡ／ｃｍ²程
度、第３陽極化成の電流密度は、例えば４０〜３００ｍ
Ａ／ｃｍ²程度で行うことが好ましい。例えば１ｍＡ／
ｃｍ²の電流密度で陽極化成を行うと、多孔率は約１６
％程度、７ｍＡ／ｃｍ²の電流密度で陽極化成を行う
と、多孔率は約２６％、２００ｍＡ／ｃｍ²の電流密度
で陽極化成を行うと、多孔率は約６０〜７０％程度にな
る。このような陽極化成を行った多孔質層上にエピタキ
シャル成長を行うと、結晶性のよいエピタキシャル半導
体膜が成膜できる。

【００３７】また、上述したように電流密度を３段階と
する陽極化成を行う場合、第１陽極化成で形成される多
孔率が低い表面層はそのまま低い多孔率を保ち、第２陽
極化成で形成される多孔率がやや高い中間多孔率層、す
なわちバッファー層は、表面層より内側、すなわち表面
層と多孔質化がされていない半導体基体との界面に形成
されて、多孔質層は表面層と中間多孔率層との２層構造
となる。また、上述の第３陽極化成で形成される多孔率
の高い高多孔率層は、原理は不明であるが、その電流密
度を９０ｍＡ／ｃｍ²程度以上とすると、第２陽極化成
で形成した中間多孔率層内にすなわち中間多孔質層の厚
さ方向の中間部に形成される。

【００３８】また中間多孔率層の形成において、この中
間多孔率層を形成する陽極酸化を多段階もしくは漸次例
えば通電電流密度を変化する条件下で行うことによっ
て、低多孔率表面層と、高多孔率層との間に階段的にも
しくは傾斜的にその多孔率を、表面層から高多孔率層側
に向かって高めた中間多孔率層を形成する。このように
すれば、表面層と高多孔率層との間の歪みは、より緩和
されて、さらに確実に結晶性のよいエピタキシャル半導
体膜をエピタキシャル成長することができる。

【００３９】ところで、分離面は、最後に行う多孔率の
大きい剥離層とその直前に行う多孔率の小さいバッファ
ー層との界面で格子定数の違いによる歪みが大きくかか
ることによって形成することができるが、この最後の陽
極化成を行うときに工夫をすると、分離面がより分離し
やすくなる。それは、最後の高電流密度の陽極化成で、
例えば時間を３秒間一定に通電するのではなく、１秒間
の通電の後、陽極化成を一旦停止して、所要時間経過
後、例えば１分程度放置した後、同じまたは異なる高電
流密度でまた１分間の通電を行って陽極化成を停止し、
また所要時間経過後、例えば１分程度放置した後、再度
同じまたは異なる高電流密度で１秒間通電を行って陽極
化成を停止するという間欠的に通電する方法である。こ
の方法を使用して適当な陽極化成条件を選ぶと、剥離層
が半導体基板との界面すなわち多孔質層の最下面に形成
され、分離面は上記のような中間多孔質層すなわちバッ
ファー層の内部ではなく、多孔質層の半導体基板との界
面で分離される。そして半導体基体側表面は電解研磨さ
れる。

【００４０】この場合、多孔質層における歪みが生じる
高多孔質層と表面とが最大限に離間し、中間多孔率層に
よるバッファー効果が最大限に発揮されることになり、
良好な結晶性を有するエピタキシャル半導体膜を形成す
ることができる。また、このように中間多孔質層が表面
側にのみ形成されるので多孔質層の全体の厚さを小さく
することができ、この多孔質層を形成するための半導体
基板の消耗厚さを減らすことができて、この半導体基体
の繰り返し使用回数を大とすることができる。

【００４１】このように、陽極化成条件の選定により、
分離面においては、歪が大きく掛かるようにし、しかも
この歪みの影響が半導体膜のエピタキシャル成長面に与
えられないようにすることができる。

【００４２】また、多孔質層上に、結晶性良く半導体の
エピタキシャル成長を行うには、多孔質層の表面層の結
晶成長の種となる微細孔を小さくすることが望まれる。
このように表面層の微細孔を小さくする手段の一つとし
ては、陽極化成にあたって電解液中のＨＦ濃度を濃くす
る方法がある。すなわち、この場合、まず表面層を形成
する低電流陽極化成では、ＨＦ濃度の濃い電解溶液を使
用する。次にバッファー層となる中間多孔率層を形成
し、その後、電解溶液のＨＦ濃度を下げてから、最後に
高電流密度の陽極化成を行う。このようにすることによ
って、表面層の微細孔の微細化をはかることができるこ
とによって、これの上に結晶性の良いエピタキシャル半
導体膜を形成することができるものであり、しかも高多
孔率層においては、多孔率を必要充分に高くできるの
で、エピタキシャル半導体膜の剥離は良好に行うことが
できる。

【００４３】この多孔質層の陽極化成における電解溶液
の変更は、例えば表面層の形成においては、電解溶液と
して、例えばＨＦ：Ｃ₂Ｈ₅ＯＨ＝２：１による電解溶
液を使用した陽極化成を行い、バッファー層としての中
間多孔率層の形成においては、やや薄いＨＦ濃度の電解
溶液、例えばＨＦ：Ｃ₂Ｈ₅ＯＨ＝１：１による電解溶
液を使用した陽極化成を行い、さらに高多孔率層を形成
においては、電解溶液は、さらにＨＦ濃度を薄くして、
例えばＨＦ：Ｃ₂Ｈ₅ＯＨ＝１：１〜１：２の電解溶液
を用いた高電流密度の陽極化成を行う。

【００４４】なお、上述した多孔質層の形成において、
表面層の形成から中間多孔率層の形成にかけて、電流密
度を変化させるとき、一旦陽極化成を停止してから、次
の陽極化成を行う通電を開始する手順によることもでき
るし、一旦陽極化成を停止することなくすなわち通電を
停止することなく、連続して電流密度を変化させて行う
こともできる。

【００４５】また、陽極化成を行う際は、光を遮断した
暗所で行うことが好ましい。これは、光を照射すると、
多孔質層の表面に凹凸が多くなり、結晶性の良好なエピ
タキシャル半導体膜を得ることが困難になることによ
る。

【００４６】なお、陽極化成されたシリコンの多孔質層
は、可視発光素子として利用できる。この場合、上記と
逆に光を照射しながら陽極化成することが好ましく、こ
れにより発光効率が上昇する。更に、酸化させると、波
長にブルーシフトが起こる。また、半導体基体は、ｐ型
でもｎ型でもよいが、不純物を導入しない高抵抗のもの
の方が好ましい。

【００４７】以上の工程により、表面（片面または両
面）に多孔質層が形成された半導体基板を得ることがで
きる。なお、多孔質層全体の膜厚は、特に制限されない
が、１〜５０μｍ、好ましくは３〜１５μｍ、通常８μ
ｍ程度の厚さとすることができる。多孔質層全体の厚さ
は、半導体基板をできる限り繰り返し使用できるように
するためにできるだけ薄くすることが好ましい。

【００４８】また、多孔質層上に、半導体膜を成膜する
に先立って、多孔質層をのアニールを行うことが好まし
い。このアニールは、水素ガス雰囲気中での熱処理、す
なわち水素アニールを挙げることができる。この水素ア
ニールを行うときは、多孔質層の表面に形成された自然
酸化膜の完全な除去、および多孔質層中の酸素原子を極
力除去することができ、多孔質層の表面が滑らかにな
り、良好な結晶性を有するエピタキシャル半導体膜を形
成することができる。同時にこの前処理によって、高多
孔率層と中間多孔率層との界面の強度を一層弱めること
ができて、エピタキシャル半導体膜の基板からの分離を
より容易に行うことができる。この場合の水素アニール
は、例えば９５０℃〜１１５０℃程度の温度範囲で行
う。

【００４９】また、水素アニールの前に、多孔質層を低
温酸化させると、多孔質層の内部は酸化されるので、水
素ガス雰囲気中での熱アニールを施しても多孔質層には
大きな構造変化が生じない。つまり、多孔質層の表面へ
の剥離層からの歪みが伝わりにくくなり、良質な結晶性
のエピタキシャル半導体膜を成膜することができる。こ
の場合の低温酸化は、例えばドライ酸化雰囲気中で４０
０℃で１時間程度で行うことができる。

【００５０】そして、上述したように多孔質層表面に半
導体のエピタキシャル成長を行う。この半導体のエピタ
キシャル成長は、単結晶半導体基板の表面に形成された
多孔質層は、多孔質ながら結晶性を保っていることか
ら、この多孔質層上へのエピタキシャル成長は可能であ
る。この多孔質層表面へのエピタキシャル成長は、例え
ばＣＶＤ法により、例えば７００℃〜１１００℃の温度
で行うことができる。

【００５１】また、上述した水素アニール、および半導
体のエピタキシャル成長のいずれにおいても、半導体基
体を所定の基体温度に加熱する方法としては、いわゆる
サセプタ加熱方式によることもできるし、半導体基体自
体に直接電流を流して加熱する通電加熱方式等を採るこ
とができる。

【００５２】多孔質層上に成長させる半導体膜は、単層
半導体膜とすることも複数の半導体層の積層による複層
半導体膜とすることができる。また、この半導体膜は半
導体基体と同じ物質でもよいし、異なる物質でもよい。
例えば、単結晶Ｓｉ半導体基体を用い、その表面に形成
した多孔質層にＳｉ、あるいはＧａＡｓ等の化合物半導
体、またはシリコン化合物、例えばＳｉ_1-yＧｅ_yをエ
ピタキシャル成長するとか、これらを適宜組み合わせ積
層する等、種々のエピタキシャル成長を行うことができ
る。

【００５３】また、半導体膜には、その成長に際してｎ
型もしくはｐ型の不純物を導入することができる。ある
いは、半導体膜の成膜後に、イオン注入、拡散等によっ
て不純物の導入を全面もしくは選択的に行うこともでき
る。この場合、その使用目的に応じて、導電型、不純物
の濃度、種類の選択がなされる。

【００５４】また、半導体膜の厚さも、薄膜半導体の用
途に応じて適宜選択することができる。例えば、半導体
集積回路を薄膜半導体に形成する場合、半導体素子の動
作層は数μｍ程度の厚さであるので、例えば５μｍ程度
の厚さに形成することができる。

【００５５】上述のようにして得られたエピタキシャル
半導体膜の表面には、やや凹凸があり、この半導体膜に
対する回路素子もしくは集積回路の形成工程で行われる
例えばフォトリソグラフィ工程におけるフォトレジスト
に対する露光処理での露光装置のマスク合わせの精度が
低下するなどの不都合が生じる場合は、半導体膜表面を
研磨することが好ましい。この場合、多孔質層が脆く、
弱くなっているので、この多孔質層に負担がかからない
弱い研磨を行う。

【００５６】次に、半導体装置を構成する場合において
は、回路素子もしくは集積回路を、半導体膜に形成す
る。例えばＤＲＡＭ（Dynamic Random Access Memory）
や、ＣＭＯＳ（Complementary Matal Oxide Semiconduc
tor ）など、半導体素子、あるいはこれらの素子を組み
合わせた集積回路を形成する。これら回路素子もしくは
集積回路は、通常一般の半導体製造技術によることがで
きる。その製造は、例えば拡散炉、イオン注入装置、露
光装置、ＣＶＤ（化学的気相成長）装置、スパッタ装
置、洗浄装置、ドライエッチング装置、エピタキシャル
成長装置等を使用して半導体基体に形成できる全ての回
路素子もしくは集積回路に適用できる。また、回路素子
もしくは集積回路としては例えば、ダイオード、トラン
ジスタ等の各半導体素子、デジタルまたはアナログＩ
Ｃ、フラッシュメモリ等その種類を問わず、例えば太陽
電池を構成することもできる。

【００５７】このように、半導体膜に回路素子もしくは
集積回路が形成された薄膜半導体装置は、その全体を絶
縁層によって被覆しておくことが好ましい。

【００５８】このように、回路素子もしくは集積回路を
形成して後、この半導体膜、すなわち薄膜半導体装置
に、支持基板を接合する。この支持基板は、例えば樹脂
基板、ガラス基板、金属基板、セラミック基板などその
種類に制限はない。例えば、ＩＣカードを構成するフレ
キシブル基板やカバーシートなどに貼り付け、ＩＣカー
ドを構成するようにしてもよい。また、支持基板にも、
回路素子もしくは集積回路を形成することもできるもの
であり、プリント基板等によって構成することができ
る。この支持基板の接合方法は、例えば接着剤、半田、
粘着材等による接合によることができ、その接合強度
は、後に行う多孔質層を介しての剥離強度以上の接合強
度、すなわち剥離に要する力で接合が破壊することのな
い程度の接合強度とされ、この支持基板と半導体膜とが
一体化して、半導体基体から半導体膜を剥がすことがで
きる程度の接着強度を示す接合剤が用いられる。

【００５９】このようにして、支持基板と半導体膜とを
一体化させた後、これを半導体基体から多孔質層を内部
での破壊によって剥離させる。この剥離は、高多孔質層
を有する多孔質層においては、その高多孔質層で容易に
分離される。

【００６０】このようにして剥離のなされた半導体膜
の、半導体基体からの剥離面には、多孔質層が残存して
いる場合があり、この多孔質層は、必要により、研磨、
エッチングなどでこれを除去する。また、除去せずにそ
のままでもよい。あるいは、剥離面の保護のために、保
護膜を被着するとか、保護基板例えば樹脂基板を貼り合
わせてもよい。

【００６１】以上のように製造された薄膜半導体もしく
はこれによる半導体装置は、極めて薄いエピタキシャル
成長による半導体膜による薄膜半導体に回路素子もしく
は集積回路が形成されたもので、フレキシブルで、かつ
薄いという特性を利用して、例えばＩＣカードをはじめ
として、携帯機器等の電子機器に応用が可能であり、近
年の軽薄短小に適応したものである。

【００６２】一方、分離された半導体基体は、その表面
を研磨して再び使用する。例えば１回の薄膜半導体装置
の製作に消費される基板の厚さは約３〜２０μｍ程度で
あるため、１０回の繰り返し使用でも消費される厚さは
約３０〜２００μｍである。そのため、高価な単結晶の
半導体基体を繰り返し使用できるので、本発明方法は、
極めて低コスト、かつ低エネルギーで薄膜半導体装置を
製造することができる。なお、半導体基体表面に消費し
た分のエピタキシャル成長を行えば、永久に同一の半導
体基体を用いることができ、更に低コスト、低エネルギ
ーで薄膜半導体装置を製造することができる。

【００６３】次に、本発明の実施例を挙げて説明する。
しかしながら、本発明は、この実施例に限定されるもの
ではない。

【００６４】〔実施例１〕図１および図２はこの実施例
の工程図を示す。先ず、高濃度にボロンがドープされ
て、比抵抗が例えば０．０１〜０．０２Ωｃｍ）とされ
た単結晶Ｓｉによるウエファ状の半導体基体１１を用意
した（図１Ａ）。。そして、この半導体基体１１の表面
を陽極化成して半導体基体１１の表面に多孔質層を形成
した。この実施例においては、図７で説明した２槽構造
の陽極化成装置を用いて陽極化成を行った。すなわち、
第１および第２の各槽１Ａおよび１Ｂ間に単結晶Ｓｉに
よる半導体基体１１を配置し、両槽１Ａおよび１Ｂに
は、共にＨＦ：Ｃ₂Ｈ₅ＯＨ＝１：１を注入した。そし
て、これら各電解溶液槽１Ａおよび１Ｂの電解溶液４中
に浸漬配置したＰｔ電極３Ａおよび３Ｂ間に直流電源２
によって電流を流した。

【００６５】まず、電流密度を、１ｍＡ／ｃｍ²の低電
流として、これを８分間通電させた。これにより、口径
が小さい微細孔を有し、緻密な多孔率が１６％で厚さが
１．７μｍの多孔質層を構成する表面層１２Ｓが形成さ
れた（図１Ｂ）。多孔質層の表面における微細孔が小さ
いと、後に行うＨ₂アニールによって多孔質層の表面が
より平坦で滑らかになり、後にこれの上にエピタキシャ
ル成長するＳｉエピタキシャル半導体膜の結晶性がより
向上するという効果がある。その後、一旦通電を停止す
る。次に、電流密度を７ｍＡ／ｃｍ²として、８分間の
通電を行った。このようにすると、表面層１２Ｓ下に、
この表面層に比し多孔率が大きい、多孔率２６％で厚さ
６．３μｍの中間多孔率層１２Ｍが形成された（図１
Ｃ）。その後、再び通電を停止する。次に、電流密度を
２００ｍＡ／ｃｍ²に上げて３秒間の通電を行った。こ
のようにすると、中間多孔率層１２Ｍの内部に、すなわ
ち中間多孔率層１２Ｍによって上下から挟み込まれるよ
うに、表面層１２Ｓおよび中間多孔率層１２Ｍに比し高
い多孔率の約６０％の多孔率で約０．０５μｍの厚さの
高多孔率層１２Ｈが形成される（図１Ｄ）。このように
して、表面層１２Ｓと、中間多孔率層１２Ｍと、高多孔
率層１２Ｈとによる多孔質層１２が形成される。

【００６６】このように形成された多孔質層１２は、中
間多孔率層１２Ｍと高多孔率層１２Ｈとの多孔率が大き
く相違するので、これら界面および界面近傍に大きな歪
が生じ、この付近の強度が極端に弱くなる。しかしなが
ら、この歪は、高多孔率層１２Ｈと表面層１２Ｓとの間
に中間多孔率層１２Ｍが存在することによって、これが
バッファーとして作用し、この歪みにより影響を大きく
受けやすい多孔質層の表面への歪みの影響を緩和するこ
とができる。したがって、この歪みによって、後に多孔
質層上に行うエピタキシャル成長の結晶性への影響を効
果的に回避できる。

【００６７】その後、後に行うエピタキシャル成長がな
される常圧Ｓｉエピタキシャル成長装置において、多孔
質層１２を有する半導体基体１１を、Ｈ₂雰囲気中で１
１００℃の加熱すなわちアニール処理を行った。このア
ニールは、室温から１１００℃まで約２０分掛けて昇温
し、１１００℃で約３０分間のアニールを行った。この
Ｈ₂アニールにより、口径の小さい微細孔による表面層
が平坦で滑らかになる。同時に、多孔質層１２の内部で
は、中間多孔率層１２Ｍと、高多孔率層１２Ｈの界面付
近において、分離強度が、よりいっそう弱くなった。

【００６８】その後、Ｈ₂ アニールを行った常圧Ｓｉエ
ピタキシャル成長装置において、多孔質層１２上すなわ
ち表面層１２Ｓ上にＳｉのエピタキシャル成長を行って
Ｓｉ半導体膜１３を形成した（図２Ｅ）。このエピタキ
シャル成長は、先のＨ₂ 雰囲気中アニール温度の１１０
０℃から１０３０℃まで降温して、ＳｉＨ₄ガスを用い
たＳｉエピタキシャル成長を１７分間行った。これより
多孔質層１２上に結晶性に優れた、厚さ約５μｍのＳｉ
エピタキシャル半導体膜１３が形成された。

【００６９】このとき、Ｓｉエピタキシャル半導体膜１
３表面に、凹凸があるときは、この表面を研磨する。高
多孔率層１２Ｈは、上述した歪と、これが高多孔率をも
っていわば霜柱状とされて脆弱化されて分離強度が非常
に弱くなっているので、これを破損することがないよう
に、弱い力での研磨を行った。これによって、エピタキ
シャル半導体膜１３の表面はより平坦になった。このよ
うにしたことによって、例えば露光装置のマスク合わせ
において、より高精度に行うことができる。

【００７０】半導体膜１３を、半導体基体１１から分離
する。まず、接着剤６０を介してＰＥＴ（ポリエチレン
テレフタレート）シートよりなる支持基板６１を、半導
体膜１３上に接合する（図２Ｆ）。

【００７１】このときの支持基板６１の接着強度は、多
孔質層１２による半導体基体１１からの分離強度よりも
強い強度、すなわち分離に際して支持基板６１に剥離が
生じない程度の接着強度とする。

【００７２】次に、半導体基体１１と支持基板６１との
間に両者を引き離す方向の外力を与える。このようにす
ると、前述したように弱い強度とされた多孔質層１２の
高多孔率層１２Ｈもしくはその近傍で分離が生じ、半導
体基体１１から支持基板６１とともに集積回路が形成さ
れた半導体膜１３が剥離される（図２Ｇ）。

【００７３】このようにすると、フレキシブルな基板６
１に被着形成された例えば厚さ５μｍのフレキシブルな
半導体膜１３が形成される。

【００７４】そして、この場合、半導体基体１１の、半
導体膜１３との分離面には、上述したＨ₂ 雰囲気中アニ
ールによって再結晶化された多孔質層１２の残存による
膜厚５μｍの多孔質膜２２が存在する。

【００７５】この半導体基体１１に残存する多孔質膜２
２をエッチング除去する。この多孔質膜２２のエッチン
グは、化学薬品この例ではフッ硝酸すなわちフッ酸ＨＦ
と硝酸ＨＮＯ₃と水Ｈ₂ Ｏとの混合液によるエッチング
液に、半導体基体１１を浸漬する。このようにして多孔
質膜２２をエッチング除去する（図２Ｈ）。

【００７６】そして、更に、この半導体基体１１を、上
述の図７で示した陽極化成装置を用いて電解研磨を行
う。この場合、両槽１Ａおよび１Ｂには、共にＨＦ：Ｃ
₂ Ｈ₅ＯＨ＝１：２とした電解溶液を注入する。そし
て、Ｐｔ電極３Ａおよび３Ｂ間に２００ｍＡ／ｃｍ²、
１５秒の通電を行った。このとき、半導体基体１１の表
面が電解研磨され、基体表面には結晶性の良い面が露呈
した。

【００７７】このようにして、結晶性の良い面が露呈し
た半導体基体１１を再利用して、これに、前述した図１
〜図２で説明した工程を繰り返し、複数枚の薄膜半導体
を得ることができる。

【００７８】〔実施例２〕この実施例においても、実施
例１と同様の方法によって、図１Ａ〜図１Ｄで説明した
工程を採って、半導体基体１１の表面に、表面層１２Ｓ
と、中間多孔率層１２Ｍ内に、高多孔率層１２Ｈが形成
されてなる多孔質層１２を形成する。

【００７９】そして、この実施例においては、この多孔
質層１２の形成の後に、拡散炉を用いて、酸素雰囲気中
で、４００℃で１時間のアニールを行った。この処理に
よって多孔質層１２の内部が酸化され、この後に行うＨ
₂ 雰囲気中でのアニールによっても多孔質層に大きな構
造変化が生じないようにすることができ、高多孔率層１
２Ｈの界面近傍に生じる歪の表面層１２Ｓへの影響をよ
り効果的に回避することができる。

【００８０】その後、実施例１におけると同様に、常圧
Ｓｉエピタキシャル成長装置によってＨ₂ 雰囲気中での
アニールを行い、その後実施例１と同様にＳｉエピタキ
シャル成長によって厚さ５μｍの結晶性にすぐれた半導
体膜１３の成膜を行った（図２Ｅ）。

【００８１】この場合においても、Ｓｉエピタキシャル
半導体膜１３表面に、凹凸があるときは、この表面を研
磨する。高多孔率層１２Ｈは、上述した歪と、これが高
多孔率をもっていわば霜柱状とされて脆弱化されて分離
強度が非常に弱くなっているので、これを破損すること
がないように、弱い力での研磨を行った。これによっ
て、エピタキシャル半導体膜１３の表面はより平坦にな
った。このようにしたことによって、例えば露光装置の
マスク合わせにおいて、より高精度に行うことができ
る。

【００８２】半導体膜１３を、実施例１と同様の方法に
よって、半導体基体１１から分離する。（図２Ｆ，図２
Ｇ）。

【００８３】このようにして、実施例１におけると同様
に、フレキシブルな基板６１に被着形成された例えば厚
さ５μｍのフレキシブルな半導体膜１３が形成される。

【００８４】そして、この場合においても、半導体基体
１１の、半導体膜１３との分離面には、上述したＨ₂ 雰
囲気中アニールによって再結晶化された多孔質層１２の
残存による膜厚５μｍの多孔質膜２２が存在する。

【００８５】その後、この実施例においては、この半導
体基体１１に残存する多孔質膜２２を、フッ酸と、過酸
化水素Ｈ₂ Ｏ₂ と、水Ｈ₂ Ｏとの混合液によるエッチン
グ液に半導体基体１１を浸漬することによってエッチン
グ除去する（図２Ｈ）。

【００８６】そして、更に、この半導体基体１１を、上
述の図７で示した陽極化成装置を用いて電解研磨を行
う。この場合、両槽１Ａおよび１Ｂには、共にＨＦ：Ｃ
₂ Ｈ₅ＯＨ＝１：２とした電解溶液を注入する。そし
て、Ｐｔ電極３Ａおよび３Ｂ間に２００ｍＡ／ｃｍ²、
１５秒の通電を行った。このとき、半導体基体１１の表
面が電解研磨され、基体表面には結晶性の良い面が露呈
した。

【００８７】このようにして、結晶性の良い面が露呈し
た半導体基体１１を再利用して、これに、同様の工程を
繰り返して、複数枚の薄膜半導体を得ることができる。

【００８８】次に、本発明を太陽電池を製造する場合の
一実施例を説明する。

【００８９】〔実施例３〕図３〜図４を参照して説明す
るが、この実施例においても、実施例１と同様の方法に
よって図１Ａ〜Ｄに示す工程をとって、半導体基体１１
の表面に陽極化成によって、表面層１２Ｓと、中間多孔
率層１２Ｍと、これの内部に形成された高多孔率層１２
Ｈによる多孔質層１２を形成する。そして、実施例１で
説明したと同様のＨ₂ 雰囲気中でのアニールを行い、そ
の後、半導体膜１３のエピタキシャル成長を行った（図
３Ａ）。この実施例における半導体膜１３は、ｐ⁺−ｐ
^-−ｎ⁺３層構造による。

【００９０】この半導体膜１３のエピタキシャル成長
は、Ｈ₂ 雰囲気中アニールを行った常圧Ｓｉエピタキシ
ャル成長装置に、ＳｉＨ₄ガスとＢ₂Ｈ₆ガスとを用い
たエピタキシャル成長を３分間行って、ボロンＢが１０
¹⁹atoms/cm³にドープされたｐ ⁺Ｓｉによる第１の半導
体層１３１を形成し、次に、Ｂ₂Ｈ₆ガスの流量を変更
して、Ｓｉエピタキシャル成長を１０分間行って、ボロ
ンＢが１０¹⁶atoms/cm³にドープされた低濃度のｐ^-Ｓ
ｉによる第２の半導体層１３２を形成し、更にＢ ₂ Ｈ₆
ガスに換えてＰＨ₃ガスを供給して、エピタキシャル成
長を４分間行って、ｐ^-エピタキシャル半導体層１３２
上に、リンＰが１０¹⁹atoms/cm³の高濃度にドープされ
たｎ⁺Ｓｉによる第３の半導体層１３３を形成して、第
１〜第３のエピタキシャル半導体層１３１〜１３３より
なるｐ⁺−ｐ^-−ｎ⁺構造の半導体膜１３を形成した。

【００９１】次に、この実施例においては、半導体膜１
３上に表面熱酸化によってＳｉＯ₂膜すなわち透明の絶
縁膜１６を形成し、フォトリソグラフィによるパターン
エッチングを行って電極ないしは配線とのコンタクトを
行う開口１６Ｗを形成する（図３Ｂ）。この開口１６Ｗ
は、所要の間隔を保持して図においては紙面と直交する
方向に延長するストライプ状に平行配列して形成するこ
とができる。このように形成したＳｉＯ₂膜により、界
面でのキャリア発生や再結合を極力少なくすることが可
能である。

【００９２】そして、全面的に金属膜の蒸着を行い、フ
ォトリソグラフィによるパターンエッチングを行って受
光面側の電極ないしは配線１７を、ストライプ状開口１
６Ｗに沿って形成する（図４Ｃ）。この電極ないしは配
線１７を形成する金属膜は、例えば厚さ３０ｎｍのＴｉ
膜、厚さ５０ｎｍのＰｄ、厚さ１００ｎｍのＡｇを順次
蒸着し、さらにこれの上にＡｇメッキを行うことによっ
て形成した多層構造膜によって構成し得る。その後４０
０℃で２０〜３０分間のアニールを行った。

【００９３】次に、この実施例においては、ストライプ
状の電極ないしは配線１７上に、それぞれこれらに沿っ
て導電線４１、この実施例では金属ワイヤを接合し、こ
れの上に透明の接着剤２１によって、透明基板４２を接
合する（図４Ｄ）。電極ないしは配線１７への導電性４
１の接合は、半田付けによることができる。そして、こ
れら導電線４１は、その一端もしくは他端を、電極ない
しは配線１７よりそれぞれ長くして外方に導出する。

【００９４】その後、半導体基体１１と透明基板４２と
に、互いに引き離す外力を与える。このようにすると、
多孔質層１２の脆弱な高多孔率層１２Ｈもしくはその近
傍で半導体基体１１と、エピタキシャル半導体膜１３と
が分離され、透明基板４２上に、エピタキシャル半導体
膜１３が接合された薄膜半導体２３が得られる（図５
Ｅ）。

【００９５】この場合、薄膜半導体２３の裏面には、多
孔質層１２が残存するが、これの上に銀ペーストを塗布
し、更に金属板を接合して他方の裏面電極２４を構成す
る。このようにして、透明基板４２にｐ⁺−ｐ^-−ｎ⁺
構造の薄膜半導体２３が形成された太陽電池が構成され
る（図５Ｆ）。この金属電極２４は、太陽電池裏面の素
子層保護膜としても機能する。

【００９６】このようにして形成した太陽電池は、受光
側電極ないしは配線１７が、透明基板４２によって覆わ
れているにもかかわらず、これからの電気的外部導出が
導電線４１によってなされていることから、外部との電
気的接続が容易になされる。また、例えば上述の実施例
におけるように、エピタキシャル半導体膜１３に対し、
すなわち太陽電池の活性部に対しそれぞれコンタクトさ
れた複数の各電極ないしは配線１７からそれぞれ導電線
４１の導出を行うようにしたことから、太陽電池の直列
抵抗を充分小とすることができる。

【００９７】そして、太陽電池、すなわち半導体膜１３
を剥離した半導体基体１１に対して実施例１におけると
同様のエッチングおよび電解エッチングを行う。すなわ
ち、フッ硝酸によるエッチングによって多孔質膜２２を
エッチング除去し、更に、この半導体基体１１を、上述
の図７で示した陽極化成装置を用いて電解研磨を行う。
この場合、両槽１Ａおよび１Ｂには、共にＨＦ：Ｃ₂ Ｈ
₅ＯＨ＝１：２とした電解溶液を注入する。そして、Ｐ
ｔ電極３Ａおよび３Ｂ間に２００ｍＡ／ｃｍ²、１５秒
の通電を行った。このとき、半導体基体１１の表面が電
解研磨され、基体表面には結晶性の良い面が露呈した
（図６）。

【００９８】このようにして、結晶性の良い面が露呈し
た半導体基体１１に、前述したと同様の半導体膜１３の
形成を工程等を繰り返し、複数枚の太陽電池を得ること
ができる。

【００９９】尚、上述した各例においてはエピタキシャ
ル半導体膜の半導体基体１１からの剥離を、互いに引き
離す外力を与えて剥離した場合であるが、或る場合は超
音波振動によって剥離することができる。

【０１００】上述した各例において陽極化成において、
電流密度が大きい場合や、長時間通電によって、半導体
例えばＳｉの剥離が発生してこれによるＳｉくずが発生
して装置内例えば電解溶液槽等に付着した場合は、半導
体基体１１を取り出して後、槽内にフッ硝酸液を注入す
ることによって不要なＳｉの付着物を溶解除去すること
ができる。また、陽極化成を行う装置としては、図７の
例に限らず、単槽構造において半導体基体を浸漬させる
装置を用いることができる。

【０１０１】また、薄膜半導体、太陽電池を製造するこ
とによって厚さが減少した半導体基体に対し、この減少
した厚さに見合った厚さの半導体のエピタキシャル成長
を行って、上述した薄膜太陽電池の製造を繰返し行うよ
うにすることによって、永久的に同一の半導体基体の使
用が可能となるので、更に低コスト、低エネルギーで太
陽電池を製造することができる。

【０１０２】上述した本発明製造方法によれば、半導体
基体は、表面に多孔質層を形成し、これの上に半導体の
エピタキシャル成長を行って、これを剥離するので半導
体基体は多孔質化された厚さだけが消耗されるものであ
るが、上述したエピタキシャル半導体膜の形成および剥
離の後は、半導体基体表面をエッチングおよび電解エッ
チングによって除去するので、再びこの半導体基体１１
を繰り返し使用して目的とする薄膜半導体、すなわち薄
膜半型の、例えばフレキシブルな各種半導体装置を複数
製造することができることから、安価に製造できる。

【０１０３】また、半導体基体１１が多孔質層の形成に
よって、これが薄くなるが、半導体基体１１に、この厚
さの減少に相当する厚さの半導体をエピタキシャル成長
することによってその厚さの補償を行うようにすること
もできる。また、厚さの補償を行わない場合において、
その厚さが薄くなった場合には、この半導体基体自体に
よって薄膜半導体として用いることができ、例えば太陽
電池の製造もできるものである。したがって、半導体基
体は、最終的に無効となることなく、殆ど無駄なく使用
ができることから、これによってもコストの低減化をは
かることができる。

【０１０４】また、本発明製造方法において、最終的に
電解エッチングを行うときは、その後に連続して、次の
多孔質層１２の形成工程を行うことができる。

【０１０５】また、上述の製造方法によれば、半導体膜
１３上に、支持基板４２接合して基板とエピタキシャル
半導体膜とを一体化させた後、基板をエピタキシャル半
導体膜と共に、半導体基体から剥離する方法を採ること
ができるので、この基板の種類には制限はなく、フレキ
シブルプリント基板、リジッドなプリント基板、金属
板、セラミック、ガラス、樹脂等、従来からの半導体技
術の常識では到底考えられなかったような基板上に薄膜
単結晶半導体を形成するとか、太陽電池を形成できる。

【０１０６】また、単に単一多孔率を有する多孔質層上
に半導体層をエピタキシャル成長させる方法にする場合
は、その半導体膜の結晶性を良好にするには、結晶成長
の核となる多孔質層の多孔率を小さくする必要があるこ
とから、陽極化成に当たってち、電流密度を低くして、
電解溶液のＨＦ混合比を多くする必要がある。ところ
が、このように、多孔率を低くすると、多孔質層が硬く
なり、エピタキシャル半導体膜の分離が難しくなる。そ
こで、分離強度を弱くするために多孔率を上げようと、
例えば陽極化成の条件のうち、電流密度を高くして、電
解溶液のＨＦ混合比を少なくすると、この場合は分離は
容易になるが、エピタキシャル半導体膜の結晶性が極端
に悪くなる。ところが上述した方法によるときは、多孔
質層の表面部分の多孔率を小さくして、多孔質層内部の
多孔率が大きいという２面性の性質をもつ多孔質層を形
成するので、多孔質層上にエピタキシャル半導体膜を良
好に形成でき、しかも、エピタキシャル半導体膜を容易
に分離できる。例えば、超音波により容易に分離させる
ことができる程度の弱い多孔質層を形成することも可能
である。

【０１０７】また、多孔質層に形成する高多孔率層は、
多孔率が大きいほど剥離が容易になるが、歪みが大き
く、その影響が多孔質層の表面層にまで及ぼしてしま
う。このため、表面層に亀裂が生じることもある。ま
た、エピタキシャル成長を行う際、エピタキシャル半導
体膜に欠陥を生じさせる原因となる。ところが、上述し
た方法では、多孔率の非常に高い層と多孔率の低い表面
層との間に、これらの層から発生する歪みを緩和するバ
ッファー層として、表面層よりやや多孔率の高い中間多
孔率層を形成することにより、剥離が容易で良質のエピ
タキシャル半導体膜を形成できる。

【０１０８】また、上述の方法において高電流密度での
陽極化成において、電流を間欠的に流すときは、多孔質
層に高多孔率層を半導体基板側界面またはその近傍に形
成することができるものであり、この場合、表面と剥離
層となる高多孔質層とを最大限に離間させることがで
き、そのためバッファー層を薄くでき、その分多孔質層
の厚さを減らし、半導体基体の厚さ減方向の消費を少な
くすることができ、コストを更に低下させることが可能
となる。

【０１０９】また、低電流密度での陽極化成において、
電流を漸次増大させることにより、多孔質層の表面層と
剥離層との間のバッファー層の多孔率を内部に行くに従
い漸次増大させるように形成するときは、バッファー層
の機能を更に良好にすることができる。

【０１１０】また、陽極化成を、フッ化水素とエタノー
ルを含有する電解溶液、あるいは、フッ化水素とメタノ
ールの混合液中で行うことにより、多孔質層を容易に形
成することができる。この場合、陽極化成の電流密度を
変える際に、この電解溶液の組成も変えることにより、
多孔率の調整範囲が更に大きくなる。

【０１１１】また、陽極化成中の光の照射を回避すれ
ば、多孔質層の表面の凹凸の発生を軽減ないしは回避で
きて、良好な結晶性を有するエピタキシャル半導体膜を
形成することができる。

【０１１２】また、多孔質層を形成した後、水素ガス雰
囲気中で加熱することにより、多孔質層の表面層の表面
はなめらかになり、良好な結晶性を有するエピタキシャ
ル半導体膜を形成することができた。また、多孔質層を
形成した後、水素ガス雰囲気中での加熱工程の前に、多
孔質層を熱酸化することにより、多孔質層の内部が酸化
されるので、次工程の水素中アニールを施しても、多孔
質層には大きな構造変化が生じ難くなり、多孔質層の表
面に内部からの歪みが伝わり難くなるため、結晶性の良
好なエピタキシャル半導体膜を形成することができる。

【０１１３】

【発明の効果】上述の本発明製造方法によれば、半導体
基体表面に多孔質層を形成してこれの上に半導体膜を成
長させ、これを多孔質層において半導体基体から剥離す
ることによって結晶性にすぐれた薄膜半導体を容易、確
実に、安価に製造することができるものであるが、更に
本発明においては、残された半導体基体を多孔質層の除
去によって、再利用できるようにしたことから半導体基
体の有効利用がなされ、より安価に構成することができ
るものである。

【図面の簡単な説明】

【図１】本発明方法の一実施例の工程図（その１）であ
る。Ａ〜Ｄは、その各工程の断面図である。

【図２】本発明方法の一実施例の工程図（その２）であ
る。Ｅ〜Ｈは、その各工程の断面図である。

【図３】本発明方法の他の実施例の工程図（その１）で
ある。ＡおよびＢは、その各工程の断面図である。

【図４】本発明方法の他の実施例の工程図（その２）で
ある。ＣおよびＤは、その各工程の断面図である。

【図５】本発明方法の他の実施例の工程図（その３）で
ある。Ｅ〜Ｆは、その各工程の断面図である。

【図６】本発明方法の他の実施例の工程図（その４）で
ある。

【図７】本発明方法を実施する陽極化成装置の一例の構
成図である。

【符号の説明】

１１半導体基体、１２多孔質層、１２Ｍ中間多孔
率層、１２Ｈ高多孔率層、１３半導体膜、１３１
第１の半導体膜、１３２第２の半導体膜、１３３第
３の半導体膜、４１導電線、４２透明基板

Claims

【特許請求の範囲】

【請求項１】半導体基体表面を多孔質層に変化させる
工程と、該多孔質層に半導体膜を形成する工程と、該半導体膜を上記多孔質層を介して上記半導体基体から
剥離する工程と上記多孔質層の上記半導体基体に残存す
る多孔質膜を化学薬品によるエッチングによって除去す
る多孔質膜の除去工程とを有することを特徴とする薄膜
半導体の製造方法。
【請求項２】上記半導体基体に残存する多孔質膜のエ
ッチングによる除去工程の後に陽極化成による電解エッ
チングを行うことを特徴とする請求項１に記載の薄膜半
導体の製造方法。
【請求項３】上記化学薬品は、フッ硝酸の混合液、あ
るいはフッ硝酸と酢酸の混合液、またはフッ硝酸と過酸
化水素水との混合液とすることを特徴とする請求項４に
記載の薄膜半導体の製造方法。
【請求項４】上記多孔質層に形成する半導体膜がエピ
タキシャル半導体膜であることを特徴とする請求項１に
記載の薄膜半導体の製造方法。
【請求項５】上記半導体膜に回路素子もしくは集積回
路を形成して後、上記半導体膜を上記多孔質層を介して
上記半導体基体から剥離する工程を行うことを特徴とす
る請求項１に記載の薄膜半導体の製造方法。
【請求項６】上記半導体基体が、Ｓｉ，ＳｉＧｅ，Ｇ
ａＡｓ，ＧａＰのいづれかによることを特徴とする請求
項１に記載の薄膜半導体の製造方法。